DE2239737C2 - Elektronische Vorrichtung zur Verfünffachung einer im 8-4-2-1-Kode binär kodierten Dezimalzahl - Google Patents

Description

_engC(t(1jt, auf den einen Eingang des Addierwerkes eefUhrt sind, daß ferner ein zu den genannten UND-Gliedern zusätzliches UND-Glied vorhanden ist, dus eines seiner Eingangssignale vom Ausgange der letzten Verzögerungsvorrichtung bezieht, sein anderes hingegen ein Steuersignal ist, das derart vom Taktoebersignal abgeleitet ist, daß es nur im letzten Takte einer Taktgruppe den logischen Zustand NULL aufweist, wobei der Ausgang dieses letzleren. UND-Gliedes auf den anderen Eingang des Addierwerkes ge-

In der Zeichnung ist ein Ausführungsbeispiel des Erfindungsgegenstandes schematisch dargestellt.

Es zeigt

pig. 1 einige Steuersignale in logischer Darstel-

lung,

Fig "> ein Blockschaltbild eines Multiplikators und Fig 3 ein vollständiges Pulsdiagramm einer MuI-tiolik£'ion

Nach FU- 1 ist ein mit CL\ bezeichnetes Signal ll im ep.ten der Wertigkeit 2°- 1 entsprechenden Takte einer 4zählicen Taktgruppe im Zustande EINS, in den ύνΛ [uleenden Takten NULL. ^c.in mit CL4 hezeichnetes Signal 22 ist im dritten, der Wertigkeit r = 4 entsprechenden Takte EINS, in den übrken Takten NULL. Ein mit CL8 bezeichnetes Siiinal 23 J₅ „ur im vierten, der Wertigkeit 23 ^S entsprechen-L Takte EINS, in den übrigen NULL. Ein ta ^nannte* Signal 24 stellt die Negation zum Sfcnal23 dar und ist in den ersten drei Takten im Zustande EINS, im letzten im Zustande NULL. Die έο-,ίΐε Ί '2 23 24 werden au:; dem (nicht darao- CL i genannte Signal 2\. Dadurch wird am Ausgang des UND-Gliedes 2 eine EINS gebildet, die über das ODER-Glied 9 an den Eingang 10 des Addierwerkes 11 weitcrgeleitet wird. Zwei Tn,üe später erscheint derselbe erste Puls des Signals s am Ausgange der Kippstufe 5 und somit auch am einen Eingang des UND-Gliedes 7, das gleichzeitig an seinem anderen Eingange mit dem CL4 genannten Signal 22 gespeist wird. Das UND-Glied 7 gibt deshalb an seinem Ausgang eine EINS ab, die ebenfalls über das ODER-Glied 9 den Eingang 10 des Addierwerkes 11 speist. Diese letztere EINS erscheint aber in dem die Wertigkeit 2- = 4 aufweisenden Takte. Die Signalpulse von den UND-Gliedern 2, 7 erscheinen also zeithchjo gestaffelt, daß sie zusammen den Wert ²°+-" ⁵ bilden. Die in den drei weiteren Takten eventuell folgenden Spannungspulse — der erste bestimmt allein die Parität des Signali s — repräsentieren entweder einzeln oder in ihrer Gesamtheit nun eine gerade Zahl. Sie können, durch die Signale 21 und 22 gesperrt, in den UND-Gliei'ern 2, 7 keine logische IUNS mehr erzeugen, sonr.. m werden durch die Kippstufe 3. 5, 6 um drei Takte verzögert; eine verzüszerung um vier Takte bedeutet im BCD-Kode eine Multiplikation mit 10 — der Basis—, eine öescmeu- !,igung um einen Takt eine Division durch -. uu. Verzögerung um drei Takte bewirkt also eme Muh plikation der nun geraden Zahl mi 13. Da der InIor mationsgehah des ersten Taktes ^jpn berucks.cht.gt ist. *ird dieser durch das LND-Glicd 8 mitteh d.s CT8 genannten Signals 24 unteru.uekt. }™™^J-werk 11 werden die beiden über d.e L.ngang, 10. IZ

S F i g. 2 ist fc natürlich binär todicm- Ό_αί- _3S g:mg 13 d« _m0lda,_S,cllm,g BCD (8-4-2-1-Ko₁Ic, „Is Kode >c,- Das Pulsd

Aücli_CIw„_tcs 11 ° „ach F, E

S¹ i

&J

ssi

gleichartig Kippstufe 5 weitergcleilet. die es erneut Sm einen Takt verzöger, Das nun um zwei Takte verzögerte Signal , wird einerseits cner we.teren g ,,chartieen Kippstufe 5. andererseits einem weneren. in be- Zn'- da" UND-Glied 2 g,e,char,,gen l^D-Glied zugeführt. Das um drei Takte verzögerte S.gnal ν ^,rd gruppe 42 steh 5 y - , " dt l^,[P steht 2 2 und in der^ .^k gm_P 44 steht ^

D.e ^L'fⁿ^'^Ig,^^r _die τ ,Truppe die die kleinste recln-, ilerpcMalt. da« die 1.1Kt^u₁ pe

^-potcn, en _;, t - ,n, g-" -

_{iml cin},_n /u-

_ci„gWl2 des Addicmckc, Il gc-lcgt ,M Das Ao- M« diciUkll isl /..,r Addition _zwc,cr Summanden aus- «ο ^ 125 - - hervorgeht. Der jeweils ersten Takte der Takt-

S _M».cn,n, dct Funk*» des M„, ^ jjn.p.« «

SCinäB F i g.". sei der lnlormaüo„sll,,B an Ham Λ 1 .._t. einer Tattgruppe von vier Takle,, verfolfl. lsi die /ml ■» '¹¹ j^veils dritten Takte entsprechend ".■ik!"nmnen 42 und 44 eine

rs κ:

Piilszug 35. Dieser Piils/.ug 38 erscheint am Ausgang des UND-Gliedes 7 in Fig. 2. Der Pulszug 39 stellt die logische Addition der Pulszüge 37 und 38 dar, durchgeführt im ODER-Glied 9 in Fig. 2; er zeigt in den Taktgruppen 42 und 44 je eine 5. entsprechend der Ungeradzahligkeit von 1 und 5 in 125. Der Pulszug 40 zeigt die um drei Takte verzögerten geradzahligen Reste des Pulszuges 33, der die Zahl 125 repräsentiert. Eine Verzögerung um vier Takte entspräche einer Multiplikation mit 10; eine Beschleunigung um einen Takt entspräche einer Division durch zwei. Die Vereinigung der beiden Operationen, die erwähnte Verzögerung um drei Takte, bewirkt somit eine — nur auf gerade Zahlen anwendbare — Multiplikation mit fünf. Die Pulszüge 39 und 40 speisen das Addierwerk 11 in Fig. 2, das eine vollständige

Die Operation wird durch die erfindungsgemäße Vorrichtung durchgeführt wie folgt:

Addition mit Übertragsbildung der Pulszüge 39 und 40 vornimmt und dabei an seinem Ausgang den Pulszug 41 abgibt, der die Zahl

625 --2M- 2</2>/2M-2«

darstellt.

Die arithmetische Punktion der erfindungsgemäßen Vorrichtung soll weiter erläutert werden an Hand der ίο Operation

1237-5 -=6185.

In der BCD-Darstellung ist

1237 = 0001
4.

0010 0011

3. 2.

Olli !.Dekade

Die 1., 2. und 4. Dekade weisen an der Stelle 2n einen Bit auf dieser wird abgespalten (und dann je für sich mit 5 multipliziert) Die verbleibende Zahl ist dann	0001 0001 0000	0010 0000 0OH,	0011 0001 0010	Olli 0001 0110	= 1237 = 1011 = 226
Linksverschiebung um 3 Takte ergibt Dazu werden die verfünffachten Bits der Wertigkeit 2° addiert	0001 0101	0001 0000	0011 0101	0000 0101	= 1130 = 5055
Addition ergibt	0110	0001	1000	0101	= 6185

Hierzu 1 Blatt Zeichnungen

Claims (1)

1. multipliziert werden, so stehen heute beispielsweise

   Patentanspruch: folgende Möglichkeiten zur Verfugung; Ist 2 der feste

   Faktor, so kann die Multiplikation auf eine Addition

   Elektronische Vorrichtung zur Verfünffachung der Zahl zu sich selbst zurückgeführt werden, wofür einer im 8-4-2-1-Kode binär kodierten Dezimal- 5 geeignete Schaltungen bekannt sind. Ist der Faktor zahl, wobei die einzelnen binären Wertigkeitsstu- gleich der Basis des binär kodierten Zahlensystems, fen durch die durch einen Taktgeber gesteuerte, so wird die Multiplikation durch Verzögerung der zeitliche Stellung von Spannungspulsen innerhalb Pulssequenz um so viele Takte, als die Basis des binär einer Taktgruppe und die Zehnerpotenzen durch kodierten Zahlensystems Binärstufen aufweist, er- die durch denselben Taktgeber gesteuerte, zeit- io reicht. Ist der Faktor jedoch weder die Zahl 2 noch liehe Abfolge der Taktgruppen dargestellt wer- die Basis des Zahlensystems, so wird die Multiplikaden, dadurch gekennzeichnet, daß sie tion nicht nach einem bestimmten Verfahren, sonein Addierwerk (11) zur seriellen Addition zweier dem, wie meist üblich, durch wiederholte Addition binär kodierter Zahlen, drei elektronische Ver- vorgenommen. Der Faktor muß dann für jede Multizögerungsvorrichtungen (3, 5, 6) zur Verzögerung 15 pükation neu eingegeben oder aus einer Speicherder Spannungspulse um einen Takt des Taktge- vorrichtung abgerufen werden, bers und zwei UND-Glieder (2, 7) aufweist, wo- Bei der Verfünffachung einer binär kodierten Dezi-

   bei das eine Eingangssignal des einen UND-GIie- malzahl handelt es sich um die Multiplikation der des (2) das mit 5 zu multiplizierende urspriiag- Zahl mit der halben Basis des Zahlensystems. Wähliche Signal, das andere Eingangssignal ein Steuer- 20 rend dies beim natürlich binär kodierten uktal- oder signal ist, das derart vom Taktgebersignal abgelei- Hexadezimalsystem im rein sequentiellen Betrieb, wie tetist, daß es jeweils nur im ersten Takt einer Takt- er hier vorliegt, durch bloße Verzögerung der Pulsgruppe den logischen Zustand EINS aufweist, folgen erreicht werden kann, ist dies beim BCD-während das eine Eingangssignal des anderen System ausgeschlossen. Soll also eine binär kodierte UND-Gliedes (7) mit dem Ausgangssignal der 25 Dezimalzahl in einer elektronischen Rechenanlage zweiten Verzögerungsvorrichlung (5) identisch ist, mit 5 multipliziert werden, so muß die Zahl 5 für jede und das andere Eingangssignal dieses zweiten Multiplikation entweder neu eingegeben werden oder UND-Gliedes (7) ein Steuersignal ist, das derart in der Rechenanlagc derart gespeichert sein, daß sie vom Taktgebersignal abgeleitet ist, daß es nur im bei Bedarf abgerufen werden kann. Dies beding; eine dritten Takte einer Taktgruppe den logischen Zu- 30 Speichervorrichtung und eine ausgebaute Mulliplikastand EINS aufweist, wobei ferner die Ausgangs- tionsschaltung. Di solche wiederholte Multiplikasignale dieser beiden UND-Glieder (2, 7), von tion — hier mit 5 — vorzugsweise in kleinen einem ODER-Glied (9) rusamn angefaßt, auf den Rechenanlagen vorkommen, die als Einzweckrechner einen Eingang (10) des Addierwerkes (11) geführt beispielsweise für Meßgeräte Verwendung finden und sind, daß ferner ein zu den genannten UND-GIie- 35 deshalb keine Datenspeicher aufweisen, muß bei diedern (2, 7) zusätzliches UND-Glied (8) vornan- sem Verfahren der Faktor in einem Festspeicher vorden ist, das eines seiner Eingangssignale vom handen sein. Der Schaltungsaufwand an dektro-Ausgang der letzten Verzögerungsvorrichtung (6) nischen Komponenten und Funktionsgruppen ist bezieht, sein anderes hingegen ein Steuersignal also beträchtlich und grundsätzlich derselbe, ob es ist, das derart vom Taktgebersignal abgeleitet ist, 40 sich bei dem festen Faktor um 5 oder eine in bezug daß es nur irr. letzten Takte einer Taktgruppe den auf die Basis des Dezimalsystems willkürliche Zahl logischen Zustand NULL aufweist, wobei der handelt.

   Ausgang dieses letzteren UND-Gliedes (8) auf Der Erfindung liegt die Aufgabe zugrunde, die Ver-

   den anderen Eingang (12) des Addierwerkes (11) fünffachung einer natürlich binär kodierten Dezimalgelegt ist. 45 zahl in einer elektronischen Rcchenanlage ohne Ergebnisdatenregister und ohne Register zur Spei-

   chcrung des Faktors 5 durchzuführen. Die Lösung

   dieser Aufgabe liegt gemäß der Erfindung darin, daß eine elektronische Vorrichtung der eingangs gcnann-

   Die Erfindung betrifft eine elektronische Vorrich- 5" ten Gattung ein Addierwerk zur seriellen Addition tung zur Verfünffachung einer im 8-4-2-1-Kode binär zveier binär kodierter Zahlen, drei elektronische Verkodierten Dezimalzahl, wobei die einzelnen binären zögerungsvorrichtung zur Verzögerung der Span-Wcrtigkeitsstufen durch die durch einen Taktgeber nungspulse um einen Takt des Taktgebers und gesteuerte, zeitliche Stellung von Spannungspulsen zwei UND-Glieder aufweist, wobei das eine innerhalb einer Taktgruppe, und die Zehncrpotenzcn 55 Eingangssignal des einen UND-Gliedes das mit durch die durch denselben Taktgeber gesteuerte, zeit- 5 zu multiplizierende, ursprüngliche Signa], das liehe Abfolge der Taktgruppen dargestellt werden. andere Eingangssignal ein Steuersignal ist, das dcr-Sowohl die sequentielle Übermittlung von Daten art vom Taktgebersignal abgeleitet ist, daß es jeweils auf einer Leitung als auch die Multiplikation binär nur im ersten Takle einer faktgruppe den logischen kodierter Zahlen sind in der Technik bekannt. Ist 10 6° Zustand EINS aufweist, während das eine Eingangsdie Basis des kodierten Zahlensystems, handelt es sich signal des anderen UND-Gliedes mit dem Ausgangsalso um das dekadische Dezimalsystem, so spricht signal der zweiten Verzögerungsvorrichlung identisch man von binär kodierter Dczimaldarstcllung, allgc- ist, und das andere Eingangssignal dieses zweiten mein BCD-System (8-4-2-1-Kodierung) genannt. UND-Gliedes ein Steuersignal ist, das derart vom Häufig werden jedoch auch Zahlen im Oktal- bzw. 65 Taktgebersignal abgeleitet ist, daß es nur im dritten im Hexadezimal-System (mit Basis 8 resp. 16) binär Takte einer Taktgruppe den logischen Zustand EINS kodiert. Soll eine solche Zahl mit einem fest vorgc- aufweist, wobei ferner die Ausgangssignalc dieser beigebenen, vom Zweck der Anlage bestimmten Faktor den UND-Glieder, von einem ODER-Glied zusam-