DE2150878B2

DE2150878B2 - Rekursives digitales Filter

Info

Publication number: DE2150878B2
Application number: DE2150878A
Authority: DE
Inventors: Alain Cagnes-Sur-Mer Croisier; Vladimir Nizza Riso
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1970-10-29
Filing date: 1971-10-13
Publication date: 1979-05-23
Also published as: US3822404A; FR2116224A1; GB1346216A; JPS5320818B1; FR2116224B1; DE2150878C3; DE2150878A1

Description

Abgriffen an der Verzögerungsstrecke erforderlich, außerdem lassen sich nicht alle erforderlichen Filtertypen verwirklichen, da die erreichbaren Übertragungsfunktionen Nullstellen aber keine Polstellen aufweisen. Dieses Problem kann durch zusätzliche Verwendung einer Rückkopplungsschleife gelöst werden, durch die das transversale Filter in ein rekursives Filter umgewandelt wird. Da hierbei am Ausgang des transversalen Filters ein digitales Mehrfachpegel-Signal auftritt, muß dieses Signal vor seiner Rückkopplung in eint reine delta-codierte Form gebracht werden. Es ist also eine Decodierung mit nachfolgender Codierung erforderlich, Operationen, die nicht nur nach einem komplizierten Schema ablaufen sondern auch bei digitaler Durchführung einen außerordentlich großen Aufwand erforderlich machen. Es ist nämlich festzustellen, daß für die Decodierung eine erste, bei einem rein digitalen System mittels eines binären Akkumulators durchführbare Integration und für die erneute Codierung eise zweite Integration erforderüich ist.

Es ist die der Erfindung zugrunde lieger Je Aufgabe, bei einem zur Verarbeitung delta-codierter Signale verwendeten rekursiven Filter der genannten, bekannten Art den erforderlichen Aufwand wesentlich zu verringern.

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß in der Rückkopplungsscheife jeweils zum Abtastzeitpunkt die Addition der vorausgegangenen Ampiitudenwerte und die Subtraktion des gerade abgetasteten Amplitudenwertes vorgenommen wird und die Delta-Codierung lediglich über eine Vorzeichen-Feststellung erfolgt.

Dabei erreicht man einen außerordentlich einfachen Aufbau dadurch, daß der bereits vorhandene Addierer zusammen mit einem gemeinsamen Integrator gleich- J5 zeitig für die Subtraktion verwendet wird.

Ein vorteilhaftes Ausführungsbeispiel besteht darin, daß ein Festwertspeicher vorgesehen ist, in welchem die gewichteU η Amplitudenwerte in von den Abgriffen der Verzögerungsstrecke bestimmten Adressen speicherbar sind und daß die nacheinander aus dem Festwertspeicher ausgelesenen Informationen in einen Akkumulator gegeben werden, wobei das Vorzeichen dessen Ausgangssignals die delta-codierte Information darstellt.

Vorteile der Erfindung ergeben sich aus der nachstehenden Beschreibung der in den Zeichnungen dargestellten Ausführungsbeispiele. Es zeigt

F i g. 1 das Funktionsschema einer digitalen Übertragung im Delta-Code,

F i g. 2 das Schaltbild eines transversalen Filters für delta-coJierte Signale,

Fig. 3 das Schaltbild eines rekursiven Filters für delta-codierte Signale,

Fig.4 das Schaltbild eines vereinfachten, vom in F i g. 3 gezeigten Filter abgeleiteten rekursiven Filters,

F i g. 5 und 6 die Schaltbilder digitaler Ausführungen des vereinfachten rekursiven Filters,

Fig. 7 den Aufbau des rekursiven Filters bei Multiplex-Betrieb und

Fig.8 das Schaltbild des in einem Filter für Multiplex-Betrieb benötigten Akkumulators.

Bei der Übertragung von Signalen im Delta-Code wird das zu codierende Analogsignal! in regelmäßigen Intervallen der Periode T abgetastet Man erhält eine Angleichung des Hingangssignals durch Übertragung b5 von binären Einsen ο 'er Nullen, die angeben, ob die Angleichung negativ oder positiv ist. Der Codierer enthält also, wie F i g. 1 zeigt, einen Vergleicher C, der einen von einem Takt H der Periodt T gesteuerten binären Trigger B betreibt. Der Ausgang des Triggers ist <tn die Übertragungsleitung L angeschlossen. Das zu codierende Signal wird einem der Eingänge des Vergleichers Czugeführt An den anderen Eingang des Vergleichers C wird das in einem Integrator Sl gebildete Integral des delta-codierten binären Signals angelegt, das den Analogwert repräsentiert, der durch Aufsummierung der vorausgegangenen Analogwerte erreicht ist Zu jedem Abtastzeitpunkt liefert der Codierer eine binäre 1 oder 0, abhängig davon, ob die Differenz der dem Vergleicher C zugeführten Eingangssignal positiv oder negativ ist Auf diese Weise erreicht man eine einfache Codierung des analogen Eingangssignals, wobei sämtliche Bits die gleiche Wertigkeit haben. Außerdem kann nach Übertragung des codierten Signals die Decodierung mit Hilfe eines Integrators S 2 bewerkstelligt werden. Man erhält also einen sehr einfachen Modulator- Demodulator Aufbau.

Ein delta-codiertes Signa! kan- mit Kufe eines transversalen Filters, wie es in Fig.2 dargestellt ist, gefiltert werden. Transversale Filter sind bekannt und bestehen im wesentlichen aus einer Verzögerungsleitung oder einem Schieberegister mit mehreren Abgriffen. Die an den Abgriffen abgenommenen Signale werden quantisiert und in einem Addierer aufsummiert Diese Operationen können mit Hilfe von Widerständen und einem Operationsverstärker odsr mit Hilfe eines Computers durchgeführt werden. Das gefilterte, deltacodierte Signal s(t) erscheint am Punkt A als Impulsfolge unterschiedlicher Amplitude. Mit Hilfe lediglich eines Integrators 53 erhält man im Punkt Sdas Analogsignal. Die Schieberegister können auch so angeordnet werden, dab sie erforderlichenfalls das Signal umkehren. Auf diese Weise erhält man eine negative Gewichtung. Dieser Fall tritt auch bei den später beschriebenen Schaltungen ein.

Das erste transversale Filter kann lediglich durch Einfügen eines zweiten transversalen Filters in eine Bückkopplungsschleife in ein rekursives Filter umgewandelt werden. Dabei muß dann das Analogsignal am Punkt 5 wieder in den Delta-Code umgesetzt werden. Dies geschieht mit HiIe einer in Fig.3 dargestellten Schaltung, bei der das im Punkt E zugeführte digitale Signal zunächst der Filterwirkung des ersten transversalen, die Stufen Ti und T2 aufweisenden Filters ausgesetzt wird. Jede dieser Stufen verschiebt das binäre Signal um die Zeit T, die gleich der Abtastperiode ist. Die quantisierenden Widerstände R 1, R 2, R 3 und /?4 in Verbindung mit dem Operationsverstärker V summieren die gewichteten Pegel des zugeführten Signals. Anschließend wird das Signal dem zweiten, den Rückkopplungskreis bildenden transversalen Filter ausgesetzt, das aus den Stufen Γ3 und Tk, den Widerständen R 5, R 6 und R 4 und wiederum demselben Operationsverstärker Vbesteht.

Das rückkoppelnde transversale Filter empfängt an seinem Eingang das vom ersten transversalen Filter durch Integrator 54 in ein Analogsignal umgewandelte und über den aus dem Vergleicher C, dem Trigger Sund dem Integrator55(entsprechend Fig.!)delta-codierte Signal. Die Codierung erfordert demnach drei aufeinanderfolgende Operationen, nämlich Integration im Integrator 54, Düizrenzbildung im Vergleicher C und Integration im Integrator 55. Die Operationen sind komrnutativ. Das heißt, die Filterung kann ebenso zu einem anderen Zeitpunkt im Ablauf der aufeinanderfolgenden Operationsschntte durchgeführt werden. Das

delta-codierte Signal am Ausgang 5 kann auch vom Pegel des Integrators 54 subtrahiert und das Ergebnis mit einem Null-Volt-Pegel (Vorzeichenfeststellung) verglichen werden, anstatt es zum im Integrator /?5 gespeicherten Pegel zu addieren und dann mit dem Pegel des Integrators 54 zu vergleichen.

Das rekursive Filter gestattet es, diese Operationen aufgrund der Einführung eines zweiten transversalen Filters in einem Rückkopplungskreis relativ unaufwen dig durchzuführen. Tatsache ist, daß die den Ausgang 5 in über den Operationsverstärker V mit dem Integrator 54 verbindende Schleife es ermöglicht, diese Stufe da/u zu verwenden, das Ausgangssignal nach seiner durch geeignete Schaltng des Triggers B erreichten Umkehrung am Ausgang 5aufzusummieren. Das bedeutet, daß ι ~> der Integrator 54 die Operation der Kombination der Integratoren 54, 55 ausführt und ausreicht, um das Vorzeichen festzustellen und die gewünschte Informs-

Fig. 4 dargestellte Schaltung erreicht, die von der Jn Schaltung gemäß F i g. 3 abgeleitet ist und durch Weglassen des Integrators 55, Verbindung des entsprechenden Anschlusses des Vergleichers C mit Massepotential und durch Einfügen eines Widerstandes R= R4 entsteht. Das delta-codierte. am Ausgang 5 >■> erscheinende Signal wird somit umgekehrt, zu dem im Integrator 54 vorhandenen Signal addiert und dann zur erneuten Codierung mit dem Bezugspotential (Masse) verglichen. Das erneut codierte Signal wird ebenfalls zu dem in der Rückkopplungsschleife liegenden zweiten in transversalen Filter übertragen. Es zeigt sich jedoch, daß diese an sich außerordentlich vorteilhafte Schaltung nicht in der derzeit gebräuchlichen, eine hohe Integrationsdichte gewährleistenden integrierten Technik verwirklichen IaGt, da sie mehrere analoge Schaltungsteile in Form von Summier- und Integratorstufen enthält.

Unter diesem Gesichtspunkt ist es zu verstehen, daß eine reih digital arbeitende Schaltung, wie sie in Fig. 5 dargestellt ist, den Vorzug findet. Dieses Filter enthält die Verzögerungsstufen Ti und ΤΪ im direkten Übertragungsweg des delta-codierten Signals und die Stufen T3 und 7" 4 in der Rückkopplungsschleife. Die Anzahl der erforderlichen Verzögerungsstufen hängt von der erforderlichen Übertragungsfunktion ab und ist theoretisch nicht begrenzt. Die Beschränkung auf jeweils zwei Verzögerungsstufen gestattet eine einfachere Darstellung der Betriebsweise. Infolge der binären Codierung kann der Integrator 54 der Fig.4 lediglich 2^N unterschiedliche den Werten V ^ ^ent" ^M

sprechende Werte empfangen, wobei Λ/der Anzahl der quantisierenden Widerstände entspricht Der Wert a/ repräsentiert die binären Werte, die in den zugeordneten Verzögerungsstufen Γ gespeichert sind, während Ri die entsprechenden Werte der zugeordneten Widerstände wiedergibt In dem gewählten Beispiel ist es demnach möglich, in einem Festwertspeicher ROM 64 Worte entsprechend der 2^N Kombinationen zu speichern. Jeweils im Abtastzeitpunkt wird «aas entspre- chend der an den Eingängen 1 bis 6 des Festwertspeichers ROM anliegenden Adresse ausgewählte Wort zum während der vorhergehenden Operationen in einem Akkumulator AKK gespeicherten Wert addiert Somit erscheint am Ausgang S die gewünschte, gefilterte delta-codierte Information.

Es kann von Vorteil sein, die Größe des Festwertspeichers ROM zu reduzieren, und zwar auch dann, wenn es dadurch erforderlich wird, die anderen logischen Stufei etwas aufwendiger zu gestalten. Es ist festzustellen, dal die erforderliche Kapazität des Festwertspeichers seh schnell hinsichtlich der damit verbundenen Kostet unwirtschaftlich groß wird. Nimmt man beispielsweisi ein Filter an, dessen Schieberegister 20 Abgriffi enthalten müßte, so wäre ein Festwertspeicher mi Speicherplätzen für mehr als eine Million Wort« erforderlich. In solchen Fällen erscheint das Ausfüh rungsbeispiel gemäß Fig. b wesentlich vorteilhaftet Hier werden die Adressen für den direkten'Übertrii gungsweg und für die Rückkooplungsschleife individuel durch zwei Festwertspeicher ROM \ und ROM, verarbeitet. Die Ergebnisse werden in einem Addier^ ADD addiert, ehe sie in den Akkumulator übertrager werden. Auf diese Weist: wird die Größe de: erforderlichen Festwertspeichers wesentlich reduziert da lediglich 2x2^N2, also im betrachteten Beispie icui^irCti L\i\nj jpciCiicrpGSuiOjrrcM crrOrucfiiCn SiHu.

In manchen Anwendungsfiillen ist die Übertragungs rate der delta-codierten Informationen geringer als di( Verarbeitungsrate der verwendeten Schaltungen. Da durch erhält man die Möglichkeit, das Filter vor k-Benutzern in Muliplex-Betrieb zu verwenden, wobei I dem Verhältnis der genannten Raten entspricht.

Beispielsweise lassen sich mit in integrierter Technil· hergestellten MOSFET-Schaltungen Betriebsgeschwin digkei! .n von einer Million Bits/Sekunden erreichen, di< für eine Delta-Codierung bei 125 000 Bits/Sekunden der Multiplex-Betrieb von acht Kanälen gestattet. Eir bevorzugtes Ausführungsbeispie: einer derartigen An Ordnung ist in F i g. 7 dargestellt. Dabei ist zu bemerken daß zusätzlich zu der Einsparung, die sich aus dei gleichzeitigen Ausnutzung desselben Filters von ach verschiedenen Benutzern ergibt, lediglich durch gering fügige Erhöhung der Kapazität des Festwertspeicher: ROM erforderlichenfalls für jeden Benutzer bzw. füi jeden Kanal eine unterschiedliche Filterfunktion ver wirklicht werden kann.

Die Anordnung enthält ein acht Binärstellen umfas sendes Eingaberegister. Jede Stelle ist mit einem dei Eingänge Fl bis £8 verbunden, die gleichzeitig entsprechend der Zufuhrrate der Datenimpulse, alsc beispielsweise mit einer Frequenz von 125 kHz gleichzeitig angesteuert werden. Der Ausgang jedei Stelle des Eingaberegisters ist mit dem einen Eingang einer jeweils zugeordneten UND-Schaltung A 1 bis A ί verbunden. Der zweite Eingang der UND-Schaltunger wird über einen Decodierer angesteuert, der seinerseit: über einen mit einem Takt H 2 von 1 MHz betriebener dreistelligen Adreßzähler angesteuert wird. Sän.cliche Ausgänge der UND-Schaltungen A 1 bis A 8 sind Obei eine ODER-Schaltung O mit dem Eingang Edes Filter: verbunden. Prinzipiell entspricht dieses Filter dem ii Verbindung mit der F i g. 6 beschriebenen Filter, wöbe unter Berücksichtigung der neuen Betriebsbedingunget einige Modifikationen durchgeführt wurden. Die Ver zögerungsstufen T\ bis Γ4 sind jeweils durch eii achtstelliges Schieberegister Ti bis TA ersetzt, dessei Gesamtverzögerung 8 T beträgt Außerdem ist den Erfordernis Rechnung getragen, daß für jeden Ein gangskanal eine unterschiedliche Filterfunktion bereit gestellt werden solL Zu diesem Zweck greift dei dreistellige Adreßzähler auch in die Adressierung dei Festwertspeicher ROMi und ROM 2 ein. Zum Zweckt der Zusammenführung der einzelnen Kanäle ist dei Ausgang 5 des Filters mit dem einen Eingang vor UND-Schaltungen A'\ bis A'8 verbunden. An der

anderen Eingang jeder dieser UND-Schaltungen ist jeweils einer der Ausgänge des Decodieren angeschlossen. Die Ausgänge der UND-Schaltungen A'\ bis A'% laden die binären Stellen eines Ausgaberegisters, das unter der Steuerung eines Taktes A/l (125 kHz) die Ausgangskanäle SO 1 bis SO8 betreibt.

Die Wirkungsweise der Anordnung kann folgendermaßen dargestellt werden. Die delta-codierten Daten gelangen gleichzeitig alle acht Mikrosekunden an die Eingänge Ei bis ES und werden von der Taktfrequenz Hi (125 kHz) in das Eingaberegister gestellt. Dann werde diese Daten nacheinander nach jeweils einer Mikrosekunde durch die Taktfrequenz Hl gesteuert dem Eingang fdes Filters zugeführt. Der verwendete Adreßzähler weist drei Binärstellen auf und kann demnach von I bis 8 zählen, ehe er vom nächsten Impuls des Taktes //1 auf 0 zurückgestellt wird. Jede delta-codierte Information wird so verarbeitet, wie dies bei (Jci Schaumig gemäß F i g. 6 im Eirifauhbeirieb geschieht. Wie bereits angedeutet, kann zusätzlich die Filtercharakteristik für jeden Kanal modifiziert werden. Zu diesem Zweck wird der Ausgang des Adreßzählers zur Adressierung der verschiedenen Speicherstellen herangezogen. Dabei wird der Wert des Addierers in den Akkumulator übertragen, um das Vorzeichen der algebraischen Addition dieses Wertes mit dem aus den vorgegangenen Operationen ermittelten Wert für den jeweiligen Kanal zu ermitteln. Beim Multiplex-Betrieb ist es erforderlich, daß der Akkumulator jeweils die Adresse des gerade verarbeiteten Signals kennt, was erklärt, warum der Ausgang des Adreßzählers den Akkumulator adressiert. Ein vorteilhaftes Ausführungsbeispiel des Akkumulators ist in Fig.8 dargestellt. Die vom Addierer zum Eingang Ii' gelangende, aus η parallelen Bits bestehende Information wird zum Eingang a eines Akkumulators AKK 1 weitergeleitet, dessen Ausgang zu einem über den Takt 112

r> gesteuerten Schieberegister SH führt. Das Schieberegister SH weist acht Wort-Positionen auf. Der Ausgang der letzten Stufe ist wiederum auf den Eingang b des Akkumulators AKK 1 geführt, der die bereits beschriebene Funktion des Akkumulators ausführt und der an seinem Ausgang 5die gesuchte Vorzeichen-Information liefert. Das gefilterte, dclta-codierte Signal wird lediglich mit Hilfe eines Triggers abgeleitet.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Rekursives digitales Filter zur Verarbeitung delta-codierter Signale, bestehend aus einem eine mit Abgriffen versehene Verzögerungsstrecke und einen Addierer enthaltenden transversalen Filter und einer eine entsprechende Verzögerungsstrecke enthaltenden Rückkopplungsschleife, der das am Ausgang des transversalen Filters gebildete, gewichtete Amplitudenwerte aufweisende Signal de!ta-codiert zuzuführen ist, dadurch gekennzeichnet, daß in der Rückkopplungsschleife jeweils zum Abtastzeitpunkt die Addition der vorausgegangenen Amplitudenwerte und die Subtraktion des gerade abgetasteten Amplitudenwertes vorgenommen wird und die Delta-Codierung lediglich über eine Vorzeichen-Feststellung erfolgt

2. Rek^rsives Filter nach Anspruch 1, dadurch gekennzeichnet, daß der bereits vorhandene Addierer zusammen mit einem gemeinsamen Integrator gleichzeitig für die Subtraktion verwendet wird.

3. Rekursives Filter nach Anspruch 2, dadurch gekennzeichnet, daß ein Festwertspeicher (ROM) vorgesehen ist, in welchem die gewichteten Amplitudenwerte in von den Abgriifen der Verzögerungsstrecke bestimmten Adressen speicherbar sind und daß die nacheinander aus dem Festwertspeicher ausgeiesenen Informationen in einen Akkumulator gegeben werden, wobei das Vorzeichen dessen Ausgangssignals die delta-codierte Information darstellt

4. Rekursives Filte. nach Anspruch 1, dadurch gekennzeichnet, daß die Verz· gerungsstrecken aus Schieberegisterstufen gebildet sind.

5. Rekursives Filter nach Anspruch 3, dadurch gekennzeichnet, daß der Festwertspeicher durch mehrere gleichartige Teilspeicher geringerer Kapazität ersetzt ist.

6. Rekursives Filter nach Anspruch 5, dadurch gekennzeichnet, daß die eine Hälfte der Teilspeicher die Adressen aus der Verzögerungsstrecke des transversalen Filters und die andere Hälfte die Adressen aus der Verzögerungsstrecke der Rückkopplungsschleife verarbeitet.

7. Rekursives Filter nach Anspruch 6, dadurch gekennzeichnet, daß zur Verarbeitung von k-Kariälen im Multiplexbetrieb jede Stufe der beiden Verzögerungsstrecken durch ein Ar-stelliges Schieberegister ersetzt ist, daß der Ausgang des Akkumula- ->o tors mit dem Eingang einer k Wortpositionen umfassenden zusätzlichen Verzögerungsstrecke verbunden ist, daß der Ausgang dieser Verzögerungsstrecke selbst auf einen Eingang des Akkumulators geführt ist, so daß die Daten entsprechend dem Multiplex-System synchron an diesem Eingang eintreffen.

8. Rekursives Filter nach Anspruch 7, dadurch gekennzeichnet, daß die zusätzliche Verzögerungsstrecke aus Schieberegisterstufen besteht. m>

9. Rekursives Filter nach Anspruch 7, dadurch gekennzeichnet, daß in jeden der Teilspeicher die gewichteten Amplitudenwerte entsprechend der j(r-Kanäle für k unterschiedliche Filterfunktionen gespeichert sind, die durch Adressierung der μ entsprechenden Teilspeicher über einen Adreßzähler auswählbar sind.

Die Erfindung betrifft ein rekursives digitales Filter zur Verarbeitung delta-codierter Signale, bestehend aus einem eine mit Abgriffen versehene Verzögerungsstrekke und einen Addierer enthaltenden transversalen Filter und einer eine entsprechende Verzögerungsstrecke enthaltenden Rückkopplungsschleife, der das am Ausgang dos transversalen Filters gebildete, gewichtete Amplitudenwerte aufweisende Signal deita-codiert zuzuführen ist

Die Theorie zeigt, daß Abtastoperationen ein zeitlich veränderliches Signal nicht beeinflussen, wenn bestimmte Bedingungen eingehalten werden. Vorausgesetzt, daß die Abtastfrequenz mindestens das Zweifache der oberen Grenzfrequenz des abzutastenden Signalspektrums beträgt, so kann mit Hilfe eines Tiefpaßfilters aus dem Abtastsignal das ursprüngliche Signal wiedergewonnen werden. Das bedeutet also, daß jede auf das ursprüngliche Analogsignal auszuübende Filterwirkung auch mit demselben Ergebnis an dem aus dem Analogsigna! gewonnenen Abtastsignal vorgenommen werden kann.

Es sind bereits eine ganze Reihe von transversalen oder rekursiven digitalen Filtern bekannt, bei denen die mit Gewichten versehenen und verzögerten Abtastwerte des zu filternden Analogsignals oder/und des rückgekoppelten-gefilterten Signals addiert werden. Da die Gewichtungs-Operationen arithmetischer Art sind, ist es möglich, sie mit Hilfe eines digitalen Computers durchzuführen, vorausgesetzt, daß die Abtastwerte in geeigneter Weise codiert sind. Die in Puls-Code-Modulation übertragenen Signale erfüllen diese Bedingung. Die dabei benötigten Filter sind aber sehr aufwendig und verhältnismäßig unpraktisch. Die Ursache dafür ist beispielsweise, daß trotz sequentieller Übertraung die einzelnen Bits nicht dieselbe Bedeutung haben. Jeweils eine Mehrzahl von Bits sind erforderlich, um ein Wort, das denselben Abtastwert definiert, darzustellen. Eines der Bits definiert das Vorzeichen des Abtastwertes, während jedem weiteren Bit des Wortes eine Gewichtung zugeordnet ist. Das bedeutet, daß bereits bei dem einfachsten, anwendbaren Filter Vorkehrungen getroffen werden müssen, um den unterschiedlichen Bedeutungen der einzelnen Bits Rechnung zu tragen.

Aus diesem Grunde erscheint es im Hinblick auf ein möglichst einfaches System vorteilhaft, einen derartigen Code zu vermeiden. Aus diesem Grunde befaßt sich die Erfindung mit einem digitalen Filter zur Verarbeitung delta-codierter Signale. Diese Modulationsart ist bekannt und besteht im wesentlichen darin, daß durch aufeinanderfolgende, jeweils ein Bit liefernde Abtastungen das Analogsignal durch sukzessive Angleichung dargestellt wird. Das einzelne Bit gibt dabei nur an, ob die Annäherung an das Analogsignal zum Abtastzeitpunkt durch ein positives oder negatives Inkrement erreicht wird. Das übertragene Datenbit besteht also jeweils aus einer binären 1 oder aus einer binären 0.

Es sind bereits transversale Filter bekannt, die delta-codierte Signale verarbeiten. Bei rein digitalen Signalen kann die erforderliche Verzögerungsstrecke aus einem Schieberegister bestehen, dessen Eingang die delta-codierten Bits mit einer der Schiebefrequenz entsprechenden Frequenz zugeführt werden. Die verzögerten Bits werden gewichtet und addiert, wobei ein hybrides Signal entsteht, das einem Mehrfachpegeloder pulscodemodulierten, delta-codierten Signal entspricht. Dieses Signal liefert nach der Decodierung das gewünschte gefilterte Signal. Bei Verwendung rein transversaler Filter sind jedoch eine große Anzahl von