DE2150878A1

DE2150878A1 - Rekursives digitales Filter

Info

Publication number: DE2150878A1
Application number: DE19712150878
Authority: DE
Inventors: Alain Croisier; Vladimir Riso
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1970-10-29
Filing date: 1971-10-13
Publication date: 1972-05-04
Also published as: FR2116224B1; DE2150878B2; DE2150878C3; JPS5320818B1; GB1346216A; FR2116224A1; US3822404A

Description

Böblingen, den 1. Oktober 1971 gg-sz

Änmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: Docket FR 970 009

Rekursives digitales Filter

Die Erfindung betrifft ein rekursives digitales Filter zur Verarbeitung delta-codierter Signale, bestehend aus einem eine mit Abgriffen versehene Verzögerungsstrecke und einen Addierer enthaltenden transversalen Filter und einer eine entsprechende Verzögerungsstrecke enthaltenden Rückkopplungsschleife, der das am Ausgang des transversalen Filters gebildete, gewichtete Ampli- ä tudenwerte aufweisende Signal delta-codiert zuzuführen ist.

Die Theorie zeigt, daß Abtastoperationen ein zeitlich veränderliches Signal nicht beeinflussen, wenn bestimmte Bedingungen eingehalten werden. Vorausgesetzt, daß die Abtastfrequenz mindestens das Zweifache der oberen Grenzfrequenz des abzutastenden Signalspektrums beträgt, so kann mit Hilfe eines Tiefpaßfilters aus dem Abtastsignal das ursprüngliche Signal wiedergewonnen werden. Das bedeutet also, daß jede auf das ursprüngliche Analogsignal auszuübende Filterwirkung auch mit demselben Ergebnis an dem aus dem Analogsignal gewonnenen Abtastsignal vorgenommen werden kann.

209819/0932

Es sind bereits eine ganze Reihe von transversalen oder rekursiven digitalen Filtern bekannt, bei denen die mit Gewichten versehenen und verzögerten Abtastwerte des zu filternden Analogsignals oder/und des rückgekoppelten gefilterten Signals addiert werden. Da die Gewichtungs-Operationen arithmethischer Art sind, ist es möglich, sie mit Hilfe eines digitalen Computers durchzuführen, vorausgesetzt, daß die Abtastwerte in geeigneter Weise codiert sind. Die in Puls-Code-Modulation übertragenen Signale erfüllen diese Bedingung. Die dabei benötigten Filter sind aber sehr aufwendig und verhältnismäßig unpraktisch. Die Ursache dafür ist beispielsweise, daß trotz sequentieller Übertragung die einzelnen Bits nicht dieselbe Bedeutung haben. Jeweils eine Mehrzahl von Bits sind erforderlich, um ein Wort, das denselben Abtastwert definiert, darzustellen. Eines der Bits definiert das Vorzeichen des Abtastwertes, während jedem weiteren Bit des Wortes eine Gewichtung zugeordnet ist. Das bedeutet, daß bereits bei dem einfachsten, anwendbaren Filter Vorkehrungen getroffen werden müssen, um den unterschiedlichen Bedeutungen der einzelnen Bits Rechnung zu tragen.

Aus diesem Grunde erscheint es im Hinblick auf ein möglichst einfaches System vorteilhaft, einen derartigen Code zu vermeiden. Aus diesem Grunde befaßt sich die Erfindung mit einem digitalen Filter zur Verarbeitung delta-codierter Signale. Diese Modulationsart ist bekannt und besteht im wesentlichen darin, daß durch aufeinanderfolgende, jeweils ein Bit liefernde Abtastungen das Analogsignal durch sukzessive Angleichung dargestellt wird. Das einzelne Bit gibt dabei nur an, ob die Annäherung an das Analogsignal zum Abtastzeitpunkt durch ein positives oder negatives Inkrement erreicht wird. Das übertragene Datenbit besteht also jeweils aus einer binären 1 oder aus einer binären O.

Es sind bereits transversale Filter bekannt, die delta-codierte Signale verarbeiten. Bei rein digitalen Signalen kann die erforderliche Verzögerungsstrecke aus einem Schieberegister bestehen, dessen Eingang die delta-codierten Bits mit einer der

Docket FR 970 009 209819/0932

• - 3 -

Schiebefrequenz entsprechenden Frequenz zugeführt werden. Die verzögerten Bits werden gewichtet und addiert, wobei ein hybrides Signal entsteht, das einem Mehrfachpegel- oder pulscodemodulierten, delta-codierten Signal entspricht. Dieses Signal liefert nach der Decodierung das gewünschte gefilterte Signal. Bei Verwendung rein transversaler Filter sind jedoch eine große Anzahl von Abgriffen an der Verzögerungsstrecke erforderlich, außerdem lassen sich nicht alle erforderlichen Filtertypen verwirklichen, da die erreichbaren übertragungsfunktionen Nullstellen aber keine Polstellen aufweisen. Dieses Problem kann durch zusätzliche Verwendung einer Rückkopplungsschleife gelöst wer- g den, durch die das transversale Filter in ein rekursives Filter umgewandelt wird. Da hierbei am Ausgang des transversalen Filters ein digitales Mehrfachpegel-Signal auftritt, muß dieses Signal vor seiner Rückkopplung in eine reine delta-codierte Form gebracht werden. Es ist also eine Decodierung mit nachfolgender Codierung erforderlich, Operationen, die nicht nur nach einem komplizierten Schema ablaufen sondern auch bei digitaler Durchführung einen außerordentlich großen Aufwand erforderlich machen. Es ist nämlich festzustellen, daß für die Decodierung eine erste, bei einem rein digitalen System mittels eines binären Akkumulators durchführbare Integration und für die erneute Codierung eine zweite Integration erforderlich ist.

Es ist die der Erfindung zugrundeliegende Aufgabe, bei einem zur Verarbeitung delta-codierter Signale verwendeten rekursiven Filter der genannten, bekannten Art den erforderlichen Aufwand wesentlich zu verringern.

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß in der Rückkopplungsschleife jeweils zum Abtastzeitpunkt die Addition der vorausgegangenen Amplitudenwerte und die Subtraktion des gerade abgetasteten Amplitudenwertes vorgenommen wird und die Delta-Codierung lediglich über eine Vorzeichen-Feststellung erfolgt.

Docket fr 970 009 209819/093?

Dabei erreicht man einen außerordentlich einfachen Aufbau dadurch, daß der bereits vorhandene Addierer zusammen mit einem gemeinsamen Integrator gleichzeitig für die Subtraktion verwendet wird.

Ein vorteilhaftes Ausführungsbeispiel besteht darin, daß ein Festwertspeicher vorgesehen ist, in welchem die gewichteten Amplitudenwerte in von den Abgriffen der Verzögerungsstrecke bestimmten Adressen speicherbar sind und daß die nacheinander aus dem Festwertspeicher ausgelesenen Informationen in einen Akkumulator gegeben werden, das Vorzeichen dessen Ausgangssignals die delta-codierte Information darstellt.

Vorteile der Erfindung ergeben sich aus der nachstehenden Beschreibung der in den Zeichnungen darstellten Ausführungsbeispiele. Es zeigen:

Fig. 1 das Funktionsschema einer digitalen Übertragung

im Delta-Code,

Fig. 2 das Schaltbild eines transversalen Filters für

delta-codierte Signale,

Fig. 3 das Schaltbild eines rekursiven Filters für

delta-codierte Signale,

Fig. 4 das Schaltbild eines vereinfachten, vom in Fig.

3 gezeigten Filter abgeleiteten rekursiven Filters,

Fign. 5 und 6 die Schaltbilder digitaler Ausführungen des

vereinfachten rekursiven Filters,

Fig. 7 den Aufbau des rekursiven Filters bei Multiplex-

Betrieb und

Dockst fr 970 009 209819/093?

Fig. 8 das Schaltbild des in einem Filter für MuIti-

plex-Betrieb benötigten Akkumulators.

Bei der übertragung von Signalen im Delta-Code wird das zu codierende Analogsignal in regelmäßigen Intervallen der Periode T abgetastet. Man erhält eine Angleichung des Eingangssignals durch übertragung von binären Einsen oder Nullen, die angeben, ob die. Angleichung negativ oder positiv ist. Der Codierer enthält also, wie Fig. 1 zeigt, einen Vergleicher C, der einen von einem Takt H der Periode T gesteuerten binären Trigger B betreibt. Der Ausgang des Triggers ist an die übertragungsleitung L angeschlos- j sen. Das zu codierende Signal wird einem der Eingänge des Vergleichers C zugeführt. An den anderen Eingang des Vergleichers C wird das in einem Integrator Sl gebildete Integral des deltacodierten binären Signals angelegt, das den Analogwert repräsentiert, der durch Aufsummierung der vorausgegangenen Analogwerte erreicht ist. Zu jedem Abtastzeitpunkt liefert der Codierer eine binäre 1 oder O, abhängig davon, ob die Differenz der dem Vergleicher C zugeführten Eingangssignale positiv oder negativ ist. Auf diese Weise erreicht man eine einfache Codierung des analogen Eingangssignals, wobei sämtliche Bits die gleiche Wertigkeit haben. Außerdem kann nach übertragung des codierten Signals die Decodierung mit Hilfe eines Integrators S2 bewerkstelligt werden. Man erhält also einen sehr einfachen Modulator-Demodu- " lator-Aufbau.

Ein delta-codiertes Signal kann mit Hilfe eines transversalen Filters, wie es in Fig. 2 dargestellt ist, gefiltert werden. Transversale Filter sind bekannt und bestehen im wesentlichen aus einer Verzögerungsleitung oder einem Schieberegister mit mehreren Abgriffen. Die an den Abgriffen abgenommenen Signale werden quantisiert und in einem Addierer aufsummiert. Diese Operationen können mit Hilfe von Widerständen und einem Operationsverstärker oder mit Hilfe eines Computers durchgeführt werden. Das gefilterte, delta-codierte Signal s(t) erscheint am Punkt A als Impulsfolge unterschiedlicher Amplitude. Mit Hilfe

209819/0932

Docket FR 970 009

lediglich eines Integrators S3 erhält man im Punkt S das Analogsignal. Die Schieberegister können auch so angeordnet werden, daß sie erforderlichenfalls das Signal umkehren. Auf diese Weise erhält man eine negative-Gewichtung. Dieser Fall tritt auch bei den später beschriebenen Schaltungen ein.

Das erste transversale Filter kann lediglich durch Einfügen eines zweiten transversalen Filters in eine Rückkopplungsschleife in ein rekursives Filter umgewandelt werden. Dabei muß dann das Analogsignal am Punkt S wieder in den Delta-Code umgesetzt werden. Dies geschieht mit Hilfe einer in Fig. 3 dargestellten Schaltung, bei der das im Punkt E zugeführte digitale Signal zunächst der Filterwirkung des ersten transversalen, die Stufen Tl und T2 aufweisenden Filters ausgesetzt wird. Jede dieser Stufen verschiebt das binäre Signal um die Zeit T, die gleich der Abtastperiode ist. Die quantisierenden Widerstände Rl, R2, R3 und R4 in Verbindung mit dem Operationsverstärker V summieren die gewichteten Pegel des zugeführten Signals. Anschließend wird das Signal dem zweiten, den Rückkopplungskreis bildenden transversalen Filter ausgesetzt, das aus den Stufen T3 und T4, den Widerständen R5, R6 und R4 und wiederum demselben Operationsverstärker V besteht.

Das rückkoppelnde transversale Filter empfängt an seinem Eingang das vom ersten transversalen Filter durch Integrator S4 in ein Analogsignal umgewandelte und über den aus dem Vergleicher C, dem Trigger B und dem Integrator S5 (entsprechend Fig. 1) delta-codierte Signal. Die Codierung erfordert demnach drei aufeinanderfolgende Operationen, nämlich Integration im Integrator S4, Differenzbildung im Vergleicher C und Integration im Integrator S5. Die Operationen sind kommutativ. Das heißt, die Filterung kann ebenso zu einem anderen Zeitpunkt im Ablauf der aufeinanderfolgenden Operationsschritte durchgeführt werden. Das delta-codierte Signal am Ausgang S kann auch vom Pegel des Integrators S4 subtrahiert und das Ergebnis mit einem null Volt-Pegel (Vorzeichenfeststellung) verglichen werden, an-

209819/0932

Docket FR 970 009

statt es zum im Integrator R5 gespeicherten Pegel zu addieren und dann mit dem Pegel des Integrators S4 zu vergleichen.

Das rekursive Filter gestattet es, diese Operationen aufgrund der Einführung eines zweiten transversalen Filters in einem Rückkopplungskreis relativ unaufwendig durchzuführen. Tatsache ist, daß die den Ausgang S über den Operationsverstärker V mit dem Integrator S4 verbindende Schleife es ermöglicht, diese Stufe dazu zu verwenden, das Ausgangssignal nach seiner durch geeignete Schaltung des Triggers B erreichten Umkehrung am Ausgang S aufzusummieren. Das bedeutet, daß der Integrator S4 die Operation der Kombination der Integratoren S4, S5 ausführt und ausreicht, um das Vorzeichen festzustellen und die gewünschte Information zu erhalten. Diese Betriebsweise wird durch eine in Fig. 4 dargestellte Schaltung erreicht, die von der Schaltung gemäß Fig. 3 abgeleitet ist und durch Weglassen des Integrators S5, Verbindung des entsprechenden Anschlusses des Vergleichers C mit Massepotential und durch Einfügen eines Widerstandes R=R4 entsteht. Das delta-codierte, am Ausgang S erscheinende Signal wird somit umgekehrt, zu dem im Integrator S4 vorhandenen Signal addiert und dann zur erneuten Codierung mit dem Bezugspotential (Masse) verglichen. Das erneut codierte Signal wird ebenfalls zu dem in der Rückkopplungsschleife liegenden zweiten transversalen Filter übertragen. Es zeigt sich jedoch, daß diese an sich außerordentlich vorteilhafte Schaltung nicht in der derzeit gebräuchlichen, eine hohe Integrationsdichte gewährleistenden integrierten Technik verwirklichen läßt, da sie mehrere analoge Schaltungsteile in Form von Summier- und Integratorstufen enthält.

Unter diesem Gesichtspunkt ist es zu verstehen, daß eine rein digital arbeitende Verwirklichung der Schaltung, wie sie in Fig. 5 dargestellt ist, den Vorzug findet. Dieses Filter enthält die Verzögerungsstufen Tl und T2 im direkten übertragungsweg des delta-codierten Signals und die Stufen T3 und T4 in der Rückkopplungsschleife. Die Anzahl der erforderlichen Verzögerungs-

209819/0932

Docket FR 970 009

stufen hängt von der erforderlichen übertragungsfunktion ab und ist theoretisch nicht begrenzt. Die Beschränkung auf jeweils zwei Verzögerungsstufen gestattet eine einfachere Darstellung der Betriebsweise. Infolge der binären Codierung kann der Inte-

N
grator S4 der Fig. 4 lediglich 2 unterschiedliche den Werten Σ ~ entsprechende Werte empfangen, wobei N der Anzahl der quantisierenden Widerstände entspricht. Der Wert ai repräsentiert die binären Werte, die in den zugeordneten Verzögerungsstufen T gespeichert sind, während Ri die entsprechenden Werte der zugeordneten Widerstände wiedergibt. In dem gewählten Beispiel ist es demnach möglich, in einem Festwertspeicher ROM 64 Worte

entsprechend der 2 Kombinationen zu speichern. Jeweils im Abtastzeitpunkt wird das entsprechend der an den Eingängen 1 bis 6 des Festwertspeichers ROM anliegenden Adresse ausgewählte Wort zum während der vorhergehenden Operationen in einem Akkumulator AKK gespeicherten Wert addiert. Somit erscheint am Ausgang S die gewünschte, gefilterte delta-codierte Information.

Es kann von Vorteil sein, die Größe des Festwertspeichers ROM zu reduzieren, und zwar auch dann, wenn es dadurch erforderlich wird, die anderen logischen Stufen etwas aufwendiger zu gestalten. Es ist festzustellen, daß die erforderliche Kapazität des Festwertspeichers sehr schnell eine hinsichtlich der damit verbundenen Kosten unwirtschaftlich groß wird. Nimmt man beispielsweise ein Filter an, dessen Schieberegister 20 Abgriffe enthalten müßte, so wäre ein Festwertspeicher mit Speicherplätzen für mehr als eine Million Worte erforderlich. In solchen Fällen erscheint das Ausführungsbeispiel gemäß Fig. 6 wesentlich vorteilhafter. Hier werden die Adressen für den direkten übertragungsweg und für die Rückkopplungsschleife individuell durch zwei Festwertspeicher ROMl und R0M2 verarbeitet. Die Ergebnisse werden in einem Addierer ADD addiert, ehe sie in den Akkumulator übertragen werden. Auf diese Weise wird die Größe des erforderlichen Festwertspeichers wesentlich reduziert, da lediglich

N/2
2x2' , also im betrachteten Beispiel lediglich 2000 Speicher-

209819/0932

Docket FR 970 009

- 9 Positionen erforderlich sind.

In manchen Anwendungsfällen ist die übertragungsrate der deltacodierten Informationen geringer als die Verarbeitungsrate der verwendeten Schaltungen. Dadurch erhält man die Möglichkeit, das Filter von k-Benutzern in Multiplex-Betrieb zu verwenden, wobei k dem Verhältnis der genannten Raten entspricht.

Beispielsweise lassen sich mit in integrierter Technik hergestellten MOSFET-Schaltungen Betriebsgeschwindigkeiten von einer Million Bits/Sekunden erreichen, die für eine Delta-Codierung λ bei 125 000 Bits/Sekunden den Multiplex-Betrieb von acht Kanälen gestattet. Ein bevorzugtes Ausführungsbeispiel einer derartigen Anordnung ist in Fig. 7 dargestellt. Dabei ist zu bemerken, daß zusätzlich zu der Einsparung, die sich aus der gleichzeitigen Ausnutzung desselben Filters von acht verschiedenen Benutzern ergibt, lediglich durch geringfügige Erhöhung der Kapazität des Festwertspeichers ROM erforderlichenfalls für jeden Benutzer bzw. für jeden Kanal eine unterschiedliche Filterfunktion verwirklicht werden kann.

Die Anordnung enthält ein acht Binärstellen umfassendes Eingaberegister. Jede Stelle ist mit einem der Eingänge El bis E8 verbunden, die gleichzeitig entsprechend der Zufuhrrate der Daten- " impulse, also beispielsweise mit einer Frequenz von 125 KHz, gleichzeitig angesteuert werden. Der Ausgang jeder Stelle des Eingaberegisters ist mit dem einen Eingang einer jeweils zugeordneten UND-Schaltung Al bis A8 verbunden. Der zweite Eingang der UND-Schaltungen wird über einen Decodierer angesteuert, der seinerseits über einen mit einem Takt H2 von 1 MHz betriebenen dreistelligen Adreßzähler angesteuert wird. Sämtliche Ausgänge der UND-Schaltungen Al bis A8 sind über eine ODER-Schaltung 0 mit dem Eingang E des Filters verbunden. Prinzipiell entspricht dieses Filter dem in Verbindung mit der Fig. 6 beschriebenen Filter, wobei unter Berücksichtigung der neuen Betriebsbedingungen einige Modifikationen durchgeführt wurden. Die Verzöge-

209819/0932

Docket FR 970 009

rungsstufen Tl bis T4 sind jeweils durch ein achtstelliges Schieberegister T¹I bis T¹4 ersetzt, dessen Gesamtverzogerung 8T beträgt. Außerdem ist dem Erfordernis Rechnung getragen, daß für jeden Eingangskanal eine unterschiedliche Filterfunktion bereitgestellt werden soll. Zu diesem Zweck greift der dreistellige Adreßzähler auch in die Adressierung der Festwertspeicher ROMl und R0M2 ein. Zum Zwecke der Zusammenführung der einzelnen Kanäle ist der Ausgang S des Filters mit dem einen Eingang von UND-Schaltungen A¹I bis A¹8 verbunden. An den anderen Eingang jeder dieser UND-Schaltungen ist jeweils einer der Ausgänge des Decodierers angeschlossen. Die Ausgänge der UND-Schaltungen A¹I bis A¹8 laden die binären Stellen eines Ausgaberegisters, das unter der Steuerung eines Taktes Hl (125 KHz) die Ausgangskanäle SOl bis S08 betreibt.

Die Wirkungsweise der Anordnung kann folgendermaßen dargestellt werden. Die delta-codierten Daten gelangen gleichzeitig alle acht Mikrosekunden an die Eingänge El bis E8 und werden von der Taktfrequenz Hl (125 KHz) in das Eingaberegister gestellt. Dann werden diese Daten nacheinander nach jeweils einer Mikrosekunde durch die Taktfrequenz H2 steuert dem Eingang E des Filters zugeführt. Der verwendete Adreßzähler weist drei Binärstellen auf und kann demnach von 1 bis 8 zählen, ehe er vom nächsten Impuls des Taktes Hl auf O zurückgestellt wird. Jede delta-codierte Information wird so verarbeitet, wie dies bei der Schaltung gemäß Fig. 6 im Einfachbetrieb geschieht. Wie bereits angedeutet, kann zusätzlich die Filtercharakteristik für jeden Kanal modifiziert werden. Zu diesem Zweck wird der Ausgang des Adreßzählers zur Adressierung der verschiedenen Speicherstellen herangezogen. Dabei wird der Wert des Addierers in den Akkumulator übertragen, um das Vorzeichen der algebraischen Addition dieses Wertes mit dem aus den vorangegangenen Operationen ermittelten Wert für den jeweiligen Kanal zu ermitteln. Beim Multiplex-Betrieb ist es erforderlich, daß der Akkumulator jeweils die Adresse des gerade verarbeiteten Signals kennt, was erklärt, warum der Ausgang des Adreßzählers den Akkumulator adressiert. Ein vorteilhaftes

209819/0932

Docket FR 970 009

Ausführungsbeispiel des Akkumulators ist in Fig. 8 dargestellt. Die vom Addierer zum Eingang E¹ gelangende, aus η parallelen Bits bestehende Information wird zum Eingang a eines Akkumulators AKKl weitergeleitet, dessen Ausgang zu einem über den Takt H2 gesteuerten Schieberegister SH führt. Das Schieberegister SH weist acht Wort-Positionen auf. Der Ausgang der letzten Stufe ist wiederum auf den Eingang b des Akkumulators AKKl geführt, der die bereits beschriebene Funktion des Akkumulators ausführt und der an seinem Ausgang S die gesuchte Vorzeichen-Information liefert. Das gefilterte, delta-codierte Signal wird lediglich mit Hilfe eines Triggers abgeleitet.

209819/0932

Docket FR 970 009

Claims

PATENTAN S PRUCHE

Rekursives digitales Filter zur Verarbeitung delta-codierter Signale, bestehend aus einem eine mit Abgriffen versehene Verzögerungsstrecke und einen Addierer enthaltenden transversalen Filter und einer eine entsprechende Verzögerungsstrecke enthaltenden Rückkopplungsschleife, der das am Ausgang des transversalen Filters gebildete, gewichtete Amplitudenwerte aufweisende Signal delta-codiert zuzuführen ist, dadurch gekennzeichnet, daß in der Rückkopplungsschleife jeweils zum Abtastzeitpunkt die Addition der vorausgegangenen Amplitudenwerte und die Subtraktion des gerade abgetasteten Amplitudenwertes vorgenommen wird und die Delta-Codierung lediglich über eine Vorzeichen-Feststellung erfolgt.
2. Rekursives Filter nach Anspruch 1, dadurch gekennzeichnet, daß der bereits vorhandene Addierer zusammen mit einem gemeinsamen Integrator gleichzeitig für die Subtraktion verwendet wird.
3. Rekursives Filter nach Anspruch 2, dadurch gekennzeichnet, daß ein Festwertspeicher (ROM) vorgesehen ist, in welchem die gewichteten Amplitudenwerte in von den Abgriffen der Verzögerungsstrecke bestimmten Adressen speicherbar sind und daß die nacheinander aus dem Festwertspeicher ausgelesenen Informationen in einen Akkumulator gegeben werden, das Vorzeichen dessen Ausgangssignals die delta-codierte Information darstellt.
4. Rekursives Filter nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungsstrecken aus Schieberegisterstufen gebildet sind.
5. Rekursives Filter nach Anspruch 3, dadurch gekennzeichnet,

209819/093?

Docket FR 970 009

daß der Festwertspeicher durch, mehrere gleichartige Teilspeicher geringerer Kapazität ersetzt ist.
6. Rekursives Filter nach Anspruch 5, dadurch gekennzeichnet, daß die eine Hälfte der Teilspeicher die Adressen aus der Verzögerungsstrecke des transversalen Filters und die andere Hälfte die Adressen aus der Verzögerungsstrecke der Rückkopplungsschleife verarbeitet.
7. Rekursives Filter nach Anspruch 6, dadurch gekennzeichnet, daß zur Verarbeitung von k-Kanälen im Multiplex-Betrieb jede Stufe der beiden Verzögerungsstrecken durch ein kstelliges Schieberegister ersetzt ist, daß der Ausgang des Akkumulators mit dem Eingang einer k Wortpositionen umfassenden zusätzlichen Verzögerungsstrecke verbunden ist, daß der Ausgang dieser Verzögerungsstrecke selbst auf einen Eingang des Akkumulators geführt ist, so daß die Daten entsprechend dem Multiplex-System synchron an diesem Eingang eintreffen.
8. Rekursives Filter nach Anspruch 7, dadurch gekennzeichnet, daß die zusätzliche Verzögerungsstrecke aus Schieberegisterstufen besteht.
9. Rekursives Filter nach Anspruch 7, dadurch gekennzeichnet, daß in jeden der Teilspeicher die gewichteten Amplitudenwerte entsprechend der k-Kanäle für k unterschiedliche Filterfunktionen gespeichert sind, die durch Adressierung der entsprechenden Teilspeicher über einen Adreßzähler auswählbar sind.

Docket FR 970 009 209819/0932

Leerseite