DE2842374C2 - Verfahren und Vorrichtung zur Code- Umsetzung - Google Patents
Verfahren und Vorrichtung zur Code- UmsetzungInfo
- Publication number
- DE2842374C2 DE2842374C2 DE2842374A DE2842374A DE2842374C2 DE 2842374 C2 DE2842374 C2 DE 2842374C2 DE 2842374 A DE2842374 A DE 2842374A DE 2842374 A DE2842374 A DE 2842374A DE 2842374 C2 DE2842374 C2 DE 2842374C2
- Authority
- DE
- Germany
- Prior art keywords
- deep
- circumflex
- signal
- low
- odd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3048—Conversion to or from one-bit differential modulation only, e.g. delta modulation [DM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Umsetzen eines mit langer Abtastperiode abgetasteten mehrwertigen Signales in ein mit kurzer Abtastperiode abgetastetes Binärsignal.
Ein Binärraten-Vervielfacher (im folgenden auch kurz als BRM bezeichnet) ist z.B. (vgl. C. W. Weller: IEEE Trans., Com. Tech., Vol. COM-19, Seiten 1064 bis 1069 (Dezember 1971)) eine Schaltung zum Umsetzen des Pegels eines mehrwertigen Signales, das mit einer Abtastperiode mT abgetastet ist, in die Dichte eines Pegels von Binärsignalen, die mit einer Abtastperiode T abgetastet sind, wie dies der Fall ist, wenn ein der
Differenz-Pulscodemodulation unterworfenes Signal in ein der Delta-Modulation unterworfenes Signal umgesetzt wird.
Beim Binärraten-Vervielfacher sind die abgetasteten Werte so eingeschränkt, dass sie einer nicht negativen ganzen Zahl kleiner als m entsprechen, und jeder abgetastete Wert unterliegt unabhängig der Blockumsetzung. Wenn insbesondere eine Z-Transformierte des Eingangssignales gegeben ist durch:
(1)
dann kann eine Z-Transformierte des Ausgangssignales ausgedrückt werden durch:
(2)
mit x[tief]i = nichtnegative ganze Zahl nicht größer als m, und H(x[tief]i, Z) = Polynom der Ordnung kleiner/gleich (m-1) hinsichtlich Z[hoch]-1.
Die Tatsache, dass die Ordnung von H(x[tief]i, Z) nicht größer ist als (m-1), bedeutet, dass jeder abgetastete Eingangswert unabhängig einer Blockumsetzung unterliegt.
Für z.B. m=8 ist H(x[tief]1, Z) gegeben durch
H(0, Z) = 0
H(1, Z) = Z[hoch]-4
H(2, Z) = Z[hoch]-2 (1+Z[hoch]-4)
H(3, Z) = Z[hoch]-2 (1+Z[hoch]-2 + Z[hoch]-4)
H(4, Z) = Z[hoch]-1 (1+Z[hoch]-2 + Z[hoch]-4 + Z[hoch]-6)
H(5, Z) = Z[hoch]-1 (1+Z[hoch]-2 + Z[hoch]-3 + Z[hoch]-4 + Z[hoch]-6)
H(6, Z) = Z[hoch]-1 (1+Z[hoch]-1 + Z[hoch]-2 + Z[hoch]-4 + Z[hoch]-5 + Z[hoch]-6)
H(7, Z) = Z[hoch]-1 (1+Z[hoch]-1 + Z[hoch]-2 + Z[hoch]-3 + Z[hoch]-4 + Z[hoch]-5 + Z[hoch]-6)
H(8, Z) = 1 + Z[hoch]-1 + Z[hoch]-2 + Z[hoch]-3 + Z[hoch]-4 + Z[hoch]-5 + Z[hoch]-6 + Z[hoch]-7.
Im allgemeinen wird die Anzahl der Terme eines Polynoms H(k, Z) durch k bezeichnet, und dies bedeutet, dass die Anzahl der Impulse mit logischem Wert "1", die abzugeben sind, k beträgt falls der eingegebene Abtast-Wert gleich k ist. In diesem Sinn kann der Pegel des eingegebenen Abtast-Wertes sehr genau in die Dichte von Ausgangsimpulsen umgesetzt werden. Wenn jedoch die Eingangsgröße X(Z[hoch]m) so interpoliert wird durch ein Tiefpaßfilter mit einer Übertragungsfunktion
(3)
dass entsteht
(4)
und wenn der Unterschied zwischen der Ausgangsgröße Y(Z) und dem interpolierten Signal X[mit Tilde](Z), d.h.
N(Z) = Y(Z) - X[mit Tilde](Z) (5)
als Quantisierungsrauschen aufgrund einer Quantisierung des abgetasteten Ausgangswertes in den Binärcode angesehen wird, ist es unmöglich, ein hohes Signal/Innenband-Quantisierungsrauschen-Leistungsverhältnis zu erhalten, wie dies weiter unten näher erläutert wird. Die Signal-Bandbreite wird hierbei als die halbe Eingangsabtastfrequenz angesehen und entspricht (1/2)mT.
Da H[mit Tilde](Z) ein Polynom der Ordnung nicht größer als (m-1) bezüglich Z[hoch]-1 ist, kann jeder abgetastete Wert unabhängig behandelt werden, selbst wenn X(Z[hoch]m) durch H[mit Tilde](Z) interpoliert wird. Wenn daher die Art des Quantisierungsrauschens bezüglich jedes abgetasteten Wertes geprüft wird, kann die Art des Leistungsspektrums des Quantisierungsrauschens N(Z) erhellt werden.
Es ist üblich, ein Signal Y(Z), das der Dichtemodulation unterworfen ist, mittels eines Signal/Innenband-Quantisierungsrauschen-Leistungsverhältnisses eines Signales zu bewerten, das auf der Integration des Signales Y(Z) beruht, und daher ist die Art einer Z-Transformierten eines integrierten Signales des Quantisierungsrauschens aufgrund der Quantisierung des abgetasteten Wertes x[tief]i bedeutend, wobei die Z-Transformierte ausgedrückt wird durch:
(6)
Wie oben erläutert wurde, beträgt die Anzahl der von Null verschiedenen Terme von H(k, Z) k, und der Koeffizient hiervon ist 1 (Eins), so dass
H(k, 1) = k
und aus Gleichung (3)
k H[mit Tilde](1) = k
erhalten wird, und G(x[tief]i, 1) zeigt, dass es einen bestimmten Wert hat.
Jedoch gilt
G(k, 1) = 0
nur für k = 0 und k = m. Entsprechend kann mit Ausnahme eines bestimmten Falles nicht erwartet werden, dass das Leistungsspektrum der Quantisierungsrauschkomponente des Signales aufgrund der Integration des Signales Y(Z) nahezu Null um den Gleichstrom wird.
Es ist daher Aufgabe der Erfindung, Code-Umsetzverfahren der eingangs genannten Art anzugeben, mit dem ein hohes Signal/Innenband-Quantisierungsrau-
schen-Leistungsverhältnis des der Code-Umsetzung unterworfenen Signales erhalten werden kann; außerdem eine einfache Code-Umsetzvorrichtung, die wirksam für das Code-Umsetzverfahren verwendbar ist.
Die erfindungsgemäße Lösung dieser Aufgabe erfolgt durch die Lehre nach dem Kennzeichen der Patentansprüche 1 bzw. 5.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Im folgenden wird das der Erfindung zugrundeliegende Prinzip näher erläutert.
Das durch Gleichung (1) ausgedrückte Eingangssignal X(Z[hoch]m) wird in das Binärsignal umgesetzt, dessen Z-Transformierte gegeben ist durch:
(7)
wobei q[tief]i eine Binärzahl gleich 0 (Null) oder 1 (Eins) ist und z.B. die folgenden Gleichungen erfüllt:
q[tief]0 = 0 (8)
q[tief]i+1 kongruent q[tief]i + x[tief]i+1 + m, mod 2 (9)
und wobei H[mit Zirkumflex](x[tief]i, q[tief]i, Z) ein Polynom der Ordnung nicht größer als (m-1) bezüglich Z[hoch]-1 darstellt, das von Null verschiedene Terme mit jeweils einem Koeffizienten von 1 (Eins) hat und die folgenden Bedingungen für geradzahliges m erfüllt. Entsprechend Gleichung (6) sei:
(10).
Wenn m ungeradzahlig ist, kann für beliebiges k dann H[mit Zirkumflex] (k, j, Z) so bestimmt werden, dass
G[mit Zirkumflex](k, j, 1) = 0 (j = 0, 1) (11)
gilt, aber wenn m eine gerade Zahl annimmt und k ungeradzahlig ist, gibt es kein H[mit Zirkumflex](k, j, Z), das Gleichung (11) erfüllt. In der Praxis ist der Fall bedeutender, in dem m geradzahlig wird, aber in diesem Fall ist es unmöglich, H[mit Zirkumflex](k, j, Z) so zu bestimmen, dass Gleichung (11) für alle Werte von k (0 kleiner/gleich k kleiner/gleich m) gilt. Entsprechend hat das Signal/Innenband-Quantisierungsrauschen-Leistungsverhältnis bei der auf Gleichung (2) beruhenden Code-Umsetzung Schwierigkeiten mit dem Überschreiten des Wertes, der mit einem Binärraten-Vervielfacher erhalten wird.
Das erfindungsgemäße Code-Umsetzverfahren ist vorteilhaft, da für geradzahliges m H[mit Zirkumflex](k, j, Z) so bestimmt ist, dass
G[mit Zirkumflex](2k, j, 1) = 0 (12)
G[mit Zirkumflex](2k' + 1, 0, 1) = - G[mit Zirkumflex](2k" + 1, 1, 1) (13)
gilt.
Indem H[mit Zirkumflex](k, j, Z) in der obigen Weise bestimmt wird, führt das Quantisierungsrauschen
N[mit Zirkumflex](Z) = Y[mit Zirkumflex](Z) - X[mit Tilde](Z) (14)
in seiner Integration zu
(15)
dessen Leistungsspektrum um den direkten oder Gleichstrom nahezu Null wird.
Die Gleichungen (12) und (13) haben die folgende physikalische Bedeutung. Eine ganze Zahl Bi sei bezüglich des rechten Termes der Gleichung (15) wie folgt definiert:
(16)
Wenn der Wert des rechten Termes der Gleichung (13) a ist, nimmt Bi einen Wert von a für den anfänglichen ungeradzahligen abgetasteten Wert an, bleibt für geradzahlige abgetastete Werte unverändert und nimmt einen Wert von -a für den folgenden ungeradzahligen abgetasteten Wert an, wodurch es als Ergebnis einer Addition von -a und a zu Null zurückkehrt. Sodann nimmt Bi auf ähnliche Weise die Binärwerte a und 0 (null) an, so dass die Gleichkomponente der Energie von N(Z)/(1-Z[hoch]-1) endlich wird, wodurch die Gleichkomponente (Gleichstromkomponente) des Leistungsspektrums den Wert Null erreicht.
Wie oben erläutert wurde, ist es möglich, ein hohes Signal/Innenband-Quantisierungsrauschen-Leistungsverhältnis zu erhalten, indem H[mit Zirkumflex](k, j, Z) so bestimmt wird, dass G[mit Zirkumflex](k, j, 1) die Gleichungen (12) und (13) erfüllt.
Für geradzahliges m kann H[mit Zirkumflex](k, j, Z) auf die folgende Weise bestimmt werden. Für geradzahliges k ist H[mit Zirkumflex](k, j, Z) so bestimmt, dass
H[mit Zirkumflex](k, j, Z) = Z[hoch]-m mal H[mit Zirkumflex](k, j, 1/Z) (17)
H[mit Zirkumflex](k, j, 1) = k (18)
gilt. Obwohl in diesem Fall nicht immer
H[mit Zirkumflex](k, 0, Z) = H[mit Zirkumflex](k, 1, Z)
gelten muß, ist es vorteilhaft, die Schaltung zu vereinfachen. Für ungeradzahliges k ist H[mit Zirkumflex](k, j, Z) so bestimmt, dass
H[mit Zirkumflex](k, 0, Z) = P(k, Z) + Z[hoch]-r (19)
H[mit Zirkumflex](k, 1, Z) = P(k, Z) + Z[hoch]-m+r+1 (20)
gilt, wobei P(k, Z) ein Polynom der Ordnung bezüglich Z[hoch]-1 nicht größer als (m-1) darstellt, das von Null verschiedene Terme mit jeweils einem Koeffizienten von 1 (eins) hat und P(k, Z) = Z[hoch]-m mal P(k, 1/Z) und P (k, 1) = k-1 erfüllt, wobei Z[hoch]-r den Null-Term in P(k, Z) darstellt. Die Gleichungen (19) und (20) können tatsächlich ausgedrückt werden durch:
H[mit Zirkumflex](k, 0, Z) = Z[hoch]-mH[mit Zirkumflex] (k, 1, Z) (21)
H[mit Zirkumflex](k, j, 1) = k (22)
Wie oben erläutert wurde, hat die Erfindung beim Code-Umsetzverfahren, bei dem der eingespeiste abgetastete Wert, der beschränkt ist, um einer nichtnegativen ganzen Zahl nicht größer als m
(geradzahlig) zu entsprechen, das bei der Abtastperiode mT abgetastet wird, einer Dichteumsetzung unterworfen wird, um in die Folge von Binärsignalen umgesetzt zu werden, die bei der Abtastperiode T abgetastet sind, zwei Arten von Code-Betriebsarten oder -Moden, wie dies durch die Gleichungen (19) und (20) bzw. (21) und (22) angezeigt ist, für den ungeradzahligen eingespeisten abgetasteten Wert und verwendet diese Code-Betriebsarten abwechselnd, um den Integralwert des Fehlers aufgrund einer Quantisierung (Quanitisierungsrauschen) zu Null zu machen. Dies setzt voraus, dass die Code-Umsetzung aufgrund der Gleichungen (17) und (18) für einen geradzahligen eingespeisten abgetasteten Wert erfolgt.
Die Erfindung kann das obere Spektrum der Quantisierungsrauschkomponente um den Gleichstrom selbst in dem Signal nahezu Null machen, das auf einer Integration des quantisierten Binärsignales beruht, so dass ein hohes Signal/Innenband-Quantisierungsrauschen-Leistungsverhältnis erhaltbar ist. Entsprechend ermöglicht die Erfindung ein vorteilhaftes Code-Umsetzverfahren und eine Vorrichtung für praktische Zwecke.
Die Erfindung wird nachfolgend anhand der Zeichnung beispielsweise näher erläutert. Es zeigt
Fig. 1 Signale zur Erläuterung eines Ausführungsbeispiels des erfindungsgemäßen Code-Umsetzungsverfahrens,
Fig. 2 ein schematisches Blockschaltbild eines Ausführungsbeispiels des erfindungsgemäßen Code-Umsetzers,
Fig. 2a - c die Arbeitsweise des Code-Umsetzers von Fig. 2, und
Fig. 3 ein schematisches Blockschaltbild eines anderen Ausführungsbeispiels des erfindungsgemäßen Code-Umsetzers.
Die Erfindung wird im folgenden anhand der Ausführungsbeispiele in Einzelheiten näher erläutert.
Zunächst wird für m = 4 ein Ausführungsbeispiel des erfindungsgemäßen Code-Umsetzungsverfahrens beschrieben. Für m = 4, H[mit Zirkumflex](x[tief]i, j, Z), das die Gleichungen (12) und (13) erfüllt, und für geradzahliges k ist H[mit Zirkumflex](k, 0, Z) = H[mit Zirkumflex](k, 1, Z) beispielsweise gegeben durch:
H[mit Zirkumflex](0, j, Z) = 0
H[mit Zirkumflex](1, 0, Z) = Z[hoch]-1
H[mit Zirkumflex](1, 1, Z) = Z[hoch]-2
H[mit Zirkumflex](2, j, Z) = 1 + Z[hoch]-3
H[mit Zirkumflex](3, 0, Z) = 1 + Z[hoch]-1 + Z[hoch]-3
H[mit Zirkumflex](3, 1, Z) = 1 + Z[hoch]-2 + Z[hoch]-3
H[mit Zirkumflex](4, j, Z) = 1 + Z[hoch]-1 + Z[hoch]-2 + Z[hoch]-3.
Werte der Gleichung (10) entsprechend H[mit Zirkumflex](x[tief]i, j, Z) sind schematisch in Fig. 1 gezeigt, in der Werte für k = 1 und k = 4 weggelassen sind.
Wenn, wie in Fig. 1 gezeigt, Minus- und Plus-Teile der die Integralwerte des Quantisierungsrauschens darstellenden schraffierten Fläche innerhalb jedes Probenwertes summiert werden, ergibt sich Null für k = 2 und nicht Null für k = 1 und k = 3. Dieser von Null verschiedene Wert ist a (vgl. oben). Wenn jedoch entsprechend der Erfindung der anfängliche ungeradzahlige abgetastete Wert 1 (eins) ist und Fig. 1 (d) gewählt wird, folgt eine Auswahl von Fig. 1 (d) für einen folgenden ungeradzahligen abgetasteten Wert von 1 oder von Fig. 1 (f) für einen folgenden ungeradzahligen abgetasteten Wert von 3, um dadurch den Integralwert des Quantisierungsrauschens zu Null zu machen. Wenn der anfängliche ungeradzahlige abgetastete Wert 3 ist und Fig. 1 (c) gewählt wird, folgt die Auswahl von Fig. 1 (b) für einen folgenden ungeradzahligen abgetasteten Wert von 1 oder Fig. 1 (f) für einen folgenden ungeradzahligen abgetasteten Wert von 3, um dadurch auch den Integralwert des Quantisierungsrauschens zu Null zu machen. Dieses Ausführungsbeispiel gilt für m = 4. In der Praxis ist das Code-Umsetzungsverfahren für m = 2[hoch]n (n = ganzzahlig) von Bedeutung, und daher wird ein Code-Umsetzer nach einem Ausführungsbeispiel der Erfindung hierfür im folgenden näher erläutert. Tatsächlich kann ein Code-Umsetzer für allgemeine Anwendungen einfach entsprechend dem üblichen Digital-Signalverarbeitungsschaltung-Aufbau in Berücksichtigung des weiter unten näher zu erläuternden Ausführungsbeispiels der Erfindung insoweit aufgebaut werden, als H(k, j, Z) bestimmt ist. Zusätzlich muß im allgemeinen
gehalten werden, und daher werden lediglich Funktionsformen von H[mit Zirkumflex](k, j, Z) für k mit 0 < k < m näher beschrieben.
Fig. 2 zeigt ein Ausführungsbeispiel des erfindungsgemäßen Code-Umsetzers. Bei diesem Ausführungsbeispiel ist ein Code-Umsetzer aufgebaut, wenn
H[mit Zirkumflex](1, 0, Z) = 1
H[mit Zirkumflex](1, 1, Z) = Z[hoch]-3
H[mit Zirkumflex](2, j, Z) = Z[hoch]-1 + Z[hoch]-2
H[mit Zirkumflex](3, j, Z) = H[mit Zirkumflex](2, j, Z) + H[mit Zirkumflex](1, j, Z)
für m=4 vorgeschrieben werden, und es ist vom vorhergehenden Ausführungsbeispiel verschieden. Wie schematisch in Fig. 2 gezeigt ist, hat der Code-Umsetzer ein Halte- oder Speicherglied 10, UND-Gatter oder -Glieder 110, 111, ein Ansteuer-Flipflop 12 (ein Flipflop, dessen Zustand bei Empfang von "1" umgekehrt wird und das auf gleiche Weise wie ein JK-Flipflop für J = K arbeitet), ein Parallel-Serien-Schieberegister 13 und ein ODER-Gatter oder -Glied 14. Die Taktperiode beträgt 4T für das Halteglied 10 und das Ansteuer-Flipflop 12 und T für das Schieberegister 13.
Das niedrigstwertige Bit des abgetasteten Wertes x[tief]i des Eingangssignales ist mit dem Schieberegister 13 durch ein UND-Glied 110 oder 111 gekoppelt, und das folgende Bit ist direkt mit dem Schieberegister 13 gekoppelt. Das höchstwertige Bit und das Ausgangssignal des Schieberegisters 13 werden am ODER-Glied 14 einer ODER-Operation unterworfen, und für das höchstwertige Bit von "1" nimmt das Ausgangssignal konstant den Wert "1" an. Da das Ansteuer-Flipflop 12 sein Ausgangssignal immer umkehrt, wenn es einen ungeradzahligen abgetasteten Wert empfängt, ist die Schaltung der Fig. 2 zur Verwirklichung der obigen Funktion H[mit Zirkumflex](k, j, Z) geeignet.
Es sei nunmehr die Arbeitsweise des Code-Umsetzers von Fig. 2 anhand von Fig. 2a - 2c genauer erläutert.
Vorab sei auf das Grundprinzip der Umsetzung eines mehrwertigen Signals in ein Binär-Signal eingegangen,
nämlich anhand von Fig. 2a, wenn ein mehrwertiges Signal x[tief]i in ein Binär-Signal Y umgesetzt wird, so dass die folgende Beziehung gilt, d.h. die Anzahl der Bits des Ausgangssignals Y beträgt
m = 2[hoch]n
mit n = Anzahl der Bits, erforderlich zur Darstellung des Eingangssignals x[tief]i im Binär-Code, minus 1 (Eins),
m+1 = Anzahl der Pegel, die das Eingangssignal x[tief]i annehmen kann.
Wenn die Bit-Periode für das Ausgangssignal gleich T ist, muß die (Abtast-)Periode für das Eingangssignal x[tief]i gleich mT sein.
Im Ausführungsbeispiel von Fig. 2 beträgt die Anzahl der Bits, die für das binäre Eingangssignal x[tief]i erforderlich ist, gleich 3, so dass gilt:
n = 3-1 = 2
m = 2[hoch]2 = 4.
Das heißt, das Eingangssignal x[tief]i kann 5 Pegel annehmen (= 4 + 1).
Es sei nun genauer auf die Arbeitsweise des Code-Umsetzers von Fig. 2 anhand von Fig. 2b und 2c eingegangen.
Wie oben angegeben und anhand von Fig. 2b ersichtlich, hat das Eingangssignal x[tief]i 5 Pegel, nämlich 0, 1, 2, 3 und 4 (oder -2, -1, 0, +1 und +2), denen 5 codierte Signale "000", "001", "010", "011" bzw. "100") zugeordnet werden. Diese codierten Signale werden in die entsprechenden Bit-Eingangsanschlüsse für 2[hoch]2, 2[hoch]1 bzw. 2[hoch]0 eingespeist. Es tritt daher kein Fall auf, dass das Eingangssignal "101", "110" bzw. "111" noch dass das Eingangssignal 8 verschiedene Werte annimmt.
Das Eingangssignal x[tief]i wird durch den Umsetzer von Fig. 2 in ein Signal "Ausgangs-Code" gemäß der Tabelle in Fig. 2b umgesetzt. Aus dieser Tabelle und Fig. 2c ist ersichtlich, dass, wenn das Eingangssignal x[tief]i darstellt 0, 2 oder 4, das codierte Ausgangssignal denselben Wert sowohl im (+)-Mode als auch im (-)-Mode annimmt, während, wenn das Eingangssignal x[tief]i 1 oder 3 darstellt, das codierte Ausgangssignal wahlweise im (+)-Mode und (-)-Mode auftritt. Das heißt: Für das Eingangssignal x[tief]i = 1 wird das codierte Ausgangssignal "0001" im (-)-Mode, und für x[tief]i = 3 wird das codierte Ausgangssignal "1110" im (+)-Mode. Das heißt, für x[tief]i = ungeradzahlig erscheinen die (+)-Mode- und (-)-Mode-codierten Ausgangssignale abwechselnd.
In Fig. 2c stellen die Signale A - D die Bit-Ausgangssignale dar, die im Umsetzer erzeugt werden und in das Schieberegister 13 von Fig. 2 einzuspeisen sind, und zwar mit folgender Maßgabe:
A = Ausgangssignal des UND-Glieds 111,
B, C = Ausgangssignale der Halteschaltung 10 für den 2[hoch]0-Bit-Eingang,
D = Ausgangssignal des UND-Glieds 110.
Für das Eingangssignal x[tief]i = 4 wird das Ausgangssignal der Halteschaltung 10 für den 2[hoch]2-Bit-Eingang direkt über das ODER-Glied 14 abgegeben.
Im Ausführungsbeispiel von Fig. 2 und in der obigen Erläuterung ist das sogenannte NRZ-Code-Signal verwendet, obwohl auch das RZ (return-to-zero)-Code-Signal in gleicher Weise benutzt werden kann.
Es sei nun auf die Z-Transformierte im codierten Ausgangssignal in Verbindung mit Fig. 2 eingegangen. Für die Z-Transformierte H[mit Zirkumflex](x[tief]i, q[tief]i, Z) gelten die folgenden Beziehungen im Umsetzer gemäß Fig. 2:
<NichtLesbar>
<NichtLesbar>
Wie aus der vorstehenden Erläuterung ersichtlich ist, nimmt, wenn das Eingangssignal x[tief]i 0, 2 oder 4 beträgt (also geradzahlig ist), die Z-Transformierte H[mit Zirkumflex](x[tief]i, q[tief]i, Z) denselben Wert unabhängig davon an, ob q[tief]i gleich 1 oder 0 ist.
Andererseits, wenn das Eingangssignal x[tief]i ungeradzahlig ist, wird q[tief]i in der Z-Transformierten H[mit Zirkumflex](x[tief]i, q[tief]i, Z) abwechselnd 0 und 1. Zum Beispiel für (vgl. auch den Anspruch 2)
q[tief]0 = 0
q[tief]i+1 kongruent q[tief]i + x[tief]i+1 + m, mod 2,
wobei mod 2 bedeutet, daß, wenn der Rest, erhalten bei Division von
<NichtLesbar>
durch 2, gleich 0 oder 1 ist,
<NichtLesbar>
dann 0 bzw. 1 wird. Im obigen Beispiel mit m = 4 gilt also:
<NichtLesbar>
<NichtLesbar>
durch 2, gleich 0 oder 1 ist,
<NichtLesbar>
dann 0 bzw. 1 wird. Im obigen Beispiel mit m = 4 gilt also:
<NichtLesbar>
Unter den Annahmen
q[tief]0 = 0
x[tief]i : x[tief]1 = 4, x[tief]2 = 3, x[tief]3 = 2 und x[tief]4 = 1, gilt dann
Auf diese Weise übernimmt q[tief]i den früheren Zustand an, falls x[tief]i geradzahlig ist, und den entgegengesetzten (invertierten) Zustand, falls x[tief]i ungeradzahlig ist.
Fig. 3 zeigt ein anderes Ausführungsbeispiel des erfindungsgemäßen Code-Umsetzers für m = 8. Bei diesem Ausführungsbeispiel ist H[mit Zirkumflex](k, j, Z) dargestellt von:
H[mit Zirkumflex](1, 0, Z) = Z[hoch]-3
H[mit Zirkumflex](1, 1, Z) = Z[hoch]-4
H[mit Zirkumflex](2, j, Z) = Z[hoch]-1 + Z[hoch]-6
H[mit Zirkumflex](3, j, Z) = H[mit Zirkumflex](2, j, Z) + H[mit Zirkumflex](1, j, Z)
H[mit Zirkumflex](4, j, Z) = 1 + Z[hoch]-2 + Z[hoch]-5 + Z[hoch]-7
H[mit Zirkumflex](5, j, Z) = H[mit Zirkumflex](4, j, Z) + H[mit Zirkumflex](1, j, Z)
H[mit Zirkumflex](6, j, Z) = H[mit Zirkumflex](4, j, Z) + H[mit Zirkumflex](2, j, Z)
H[mit Zirkumflex](7, j, Z) = H[mit Zirkumflex](6, j, Z) + H[mit Zirkumflex](1, j, Z).
Das Eingangssignal x[tief]i entspricht dem Ausgangssignal y(nT) entsprechend der folgenden Tabelle.
Tabelle 1
Der in Fig. 3 schematisch gezeigte Code-Umsetzer hat ein Halte- oder Speicherglied 20, UND-Glieder 210, 211, 212, 232 und 236, ein Ansteuer-Flipflop 22, ein ODER-Glied 24, ein Verzögerungs-Flipflop 25 und einen Zähler 26. Die Taktperiode beträgt 8T für das Halteglied 20 und das Ansteuer-Flipflop 22 sowie T für das Verzögerungs-Flipflop 25 und den Zähler 26. Im Zusammenhang mit der Eingabe/Ausgabe des Haltegliedes und der Ausgabe des Zählers wird hier das k-te Bit, das ausgehend vom niedrigstwertigen Bit gezählt ist, als das k-te Bit bezeichnet.
Der eingespeiste abgetastete Wert wird am Halteglied 20 interpoliert, und sein erstes Bit wird zum ODER-Glied 24 über das UND-Glied 210 zu einer Zeit gekoppelt, bei der das nichtumgekehrte erste Bit- und das zweite Bit-Ausgangssignal des Zählers 26 und dessen umgekehrtes drittes Bit-Ausgangssignal den Wert "1" annehmen, und das UND-Glied 210 gibt an seinem Ausgang einen Wert "1" ab, wenn das nichtumgekehrte Ausgangssignal des Ansteuer-Flipflops 22 den Wert "1" annimmt.
Das zweite Bit des Haltegliedes 20 ist mit dem ODER-Glied 24 über das UND-Glied 211 gekoppelt, wenn das nichtumgekehrte erste Bit- und das umgekehrte zweite Bit-Ausgangssignal des Zählers 26 den Wert "1" annehmen. Das dritte Bit des Haltegliedes 20 ist mit dem ODER-Glied 24 über das UND-Glied 212 in ähnlicher Weise gekoppelt, und das vierte Bit ist direkt mit dem ODER-Glied 24 gekoppelt.
Der Zähler 26 schaltet fort bzw. erhöht sich oder bildet ein Inkrement, wenn das Ausgangssignal des Verzögerungs-Flipflops 25 den Wert "1" hat, und er wird rückgesetzt, wenn das Ausgangssignal des UND-Gliedes 236 den Wert "1" hat. Entsprechend dem obigen Aufbau nimmt das Ausgangssignal des Zählers 26 sequentiell die Werte 0, 1, 2, 3, 3, 4, 5, 6 und 0 an. Insbesondere wird das Ausgangssignal "2" des Zählers 26 durch das UND-Glied 232 erfaßt, um das Erhöhen (Inkrement) des Zählers 26 durch das Verzögerungs-Flipflop 25 zu sperren. Auch wird das Ausgangssignal "6" des Zählers 26 durch das UND-Glied 236 erfaßt, das seinerseits das Ausgangssignal zum Rücksetzen des Zählers 26 abgibt.
Der obige Schaltungsaufbau ist also zur Verwirklichung der Funktion H[mit Zirkumflex](k, j, Z) geeignet.
Claims (8)
1. Code-Umsetz-Verfahren, bei dem
- ein mehrwertiges Signal x[tief]i einer Abtastperiode mT empfangen
0 < x[tief]i kleiner/gleich m
x[tief]i = ganzzahlig
m = geradzahlig
- und nach Dichteumsetzung als Folge von m Binärsignalen einer Abtastperiode T abgegeben wird, gekennzeichnet durch
- folgende Z-Transformierte Y (Z) der abzugebenden Binärsignale
- mit q[tief]i = 0 (Null) oder 1 (Eins) derart:
= q[tief]i-1 x[tief]i = geradzahlig
für
= periodisch abwechselnd 0 und 1 x[tief]i = ungeradzahlig
H[mit Zirkumflex] (x[tief]i, q[tief]i, Z) = Polynom von Z[hoch]-1 der Ordnung < (m - 1), das Terme ungleich 0 mit jeweils dem Koeffizienten 1 (Eins) hat:
H[mit Zirkumflex] (k, q[tief]i, Z) = k
H[mit Zirkumflex] (k, q[tief]i, Z) = Z[hoch]-(m-1) H[mit Zirkumflex] (1, q[tief]i, 1/Z) k = geradzahlig
für
H[mit Zirkumflex] (k, 0, Z) = Z[hoch]-(m-1) H[mit Zirkumflex] (k, 1, 1/Z) k = ungeradzahlig.
2. Verfahren nach Anspruch 1,
gekennzeichnet durch
q[tief]0 = 0
q[tief]i+1 = q[tief]i + x[tief]i+1 + m, mod 2.
3. Verfahren nach Anspruch 1 oder 2,
gekennzeichnet durch
- für k = geradzahlig:
H[mit Zirkumflex] (k, 0, Z) = H[mit Zirkumflex] (k, 1, Z).
4. Verfahren nach Anspruch 3,
gekennzeichnet durch
- m = 2[hoch]n
- mit n = ganzzahlig.
5. Code-Umsetzer, der
- ein mehrwertiges Signal x[tief]i einer Abtastperiode mT empfängt
0 < x[tief]i kleiner/gleich m
x[tief]i = ganzzahlig
m = geradzahlig
- und nach Dichteumsetzung als Folge von m Binärsignalen einer Abtastperiode T abgibt,
gekennzeichnet durch
- ein Halteglied (10) zum Halten des mehrwertigen Signales x[tief]i bei der Periode mT,
- eine Umkehreinrichtung (12) zum Umkehren von deren Ausgangszustand wenn das mehrwertige Signal eine ungeradzahlige Zahl annimmt, und
- eine Operationseinrichtung (13)
- zum Empfang des Ausgangssignales des Halteglieds (10) und des Ausgangssignales q[tief]i der Umkehreinrichtung (12)
q[tief]i = 1 (Eins) oder 0 (Null)
- und zur Abgabe einer Z-Transformierten Y (Z) der abzugebenden Binärsignale in folgender Form:
- mit q[tief]i = 0 (Null) oder 1 (Eins) derart:
= q[tief]i-1 x[tief]i = geradzahlig
für
= periodisch abwechselnd 0 und 1 x[tief]i = ungeradzahlig
H[mit Zirkumflex](x[tief]i, q[tief]i, Z) = Polynom von Z[hoch]-1 der Ordnung < (m - 1), das Terme ungleich 0 mit jeweils dem Koeffizienten 1 (Eins) hat:
H[mit Zirkumflex] (k, q[tief]i, Z) = k
H[mit Zirkumflex] (k, q[tief]i, Z) = Z[hoch]-(m-1) H[mit Zirkumflex] (1, q[tief]i ,1/Z) k = geradzahlig
für
H[mit Zirkumflex] (k, 0, Z) = Z[hoch]-(m-1) H[mit Zirkumflex] (k, 1, 1/Z) k = ungeradzahlig.
6. Code-Umsetzer nach Anspruch 5,
gekennzeichnet durch
q[tief]0 = 0
q[tief]i+1 = q[tief]i + x[tief]i+1 + m, mod 2.
7. Code-Umsetzer nach Anspruch 5 oder 6,
gekennzeichnet durch
- für k = geradzahlig:
H[mit Zirkumflex] (k, 0, Z) = H[mit Zirkumflex] (k, 1, Z).
8. Code-Umsetzer nach Anspruch 7,
gekennzeichnet durch
- m = 2[hoch]n
- mit n = ganzzahlig.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11683777A JPS5451343A (en) | 1977-09-30 | 1977-09-30 | Code converter |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2842374A1 DE2842374A1 (de) | 1979-04-05 |
DE2842374C2 true DE2842374C2 (de) | 1982-07-01 |
Family
ID=14696843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2842374A Expired DE2842374C2 (de) | 1977-09-30 | 1978-09-28 | Verfahren und Vorrichtung zur Code- Umsetzung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4209771A (de) |
JP (1) | JPS5451343A (de) |
CA (1) | CA1132712A (de) |
DE (1) | DE2842374C2 (de) |
FR (1) | FR2404961A1 (de) |
GB (1) | GB2005938B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58219841A (ja) * | 1982-06-15 | 1983-12-21 | Kokusai Denshin Denwa Co Ltd <Kdd> | 標本化周波数の高速変換回路 |
FR2543380B1 (fr) * | 1983-03-24 | 1985-07-26 | Labo Cent Telecommunicat | Procede et dispositif de transcodage d'un signal numerique mic et application au codage analogique-numerique d'un signal analogique a large bande |
JP2501513Y2 (ja) * | 1989-04-27 | 1996-06-19 | 日本電気株式会社 | 並列直列変換器 |
US5657261A (en) * | 1995-04-17 | 1997-08-12 | Wilson; Dennis L. | Interpolation of digital signals using signal sample replication |
US7124221B1 (en) | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
US7292629B2 (en) | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
KR20060014028A (ko) | 2003-03-28 | 2006-02-14 | 이에스에스 테크놀로지, 인크. | 비트 이진 레이트 승산기로 구성된 바이-쿼드 디지털 필터 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL162008B (nl) * | 1950-06-16 | Koppers Co Inc | Trekmachine met rupsbanden. | |
US3214749A (en) * | 1959-11-23 | 1965-10-26 | Bell Telephone Labor Inc | Three-level binary code transmission |
NL272025A (de) * | 1960-12-19 | |||
US3226685A (en) * | 1961-06-02 | 1965-12-28 | Potter Instrument Co Inc | Digital recording systems utilizing ternary, n bit binary and other self-clocking forms |
US3623078A (en) * | 1969-11-14 | 1971-11-23 | Gen Dynamics Corp | Information handling system especially for magnetic recording and reproducing of digital data |
JPS5027347B1 (de) * | 1970-05-11 | 1975-09-06 | ||
US4020282A (en) * | 1974-01-14 | 1977-04-26 | General Dynamics Corporation | High density data processing system |
-
1977
- 1977-09-30 JP JP11683777A patent/JPS5451343A/ja active Granted
-
1978
- 1978-09-19 US US05/943,618 patent/US4209771A/en not_active Expired - Lifetime
- 1978-09-22 GB GB7837836A patent/GB2005938B/en not_active Expired
- 1978-09-28 DE DE2842374A patent/DE2842374C2/de not_active Expired
- 1978-09-29 FR FR7827978A patent/FR2404961A1/fr active Granted
- 1978-09-29 CA CA312,363A patent/CA1132712A/en not_active Expired
Non-Patent Citations (2)
Title |
---|
US-Z.: IEEE Transactions on Communication Technology, Vol. COM-19, 1971, Nr. 6, Dezember, S. 1064-1069 |
US-Z.: The Bell System Technical Journal, Vol. 48, 1969, Nr. 2, S. 321 |
Also Published As
Publication number | Publication date |
---|---|
FR2404961A1 (fr) | 1979-04-27 |
FR2404961B1 (de) | 1983-07-22 |
GB2005938B (en) | 1982-01-27 |
GB2005938A (en) | 1979-04-25 |
DE2842374A1 (de) | 1979-04-05 |
JPS5451343A (en) | 1979-04-23 |
JPS623618B2 (de) | 1987-01-26 |
CA1132712A (en) | 1982-09-28 |
US4209771A (en) | 1980-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2150878C3 (de) | Rekursives digitales Filter | |
DE2605724C2 (de) | Digital-Analog-Umsetzer für PCM-codierte Digitalsignale | |
DE1537062B2 (de) | Schlüsselgenerator | |
DE1213882B (de) | Verfahren und Schaltungsanordnung zum UEbertragen von Daten in Form einer binaer-codierten Impulsfolge | |
DE2652459A1 (de) | Umsetz-vorrichtung | |
DE1462024B2 (de) | Digital-analog-umsetzer mit einem register, einem zaehler und einem komparator | |
DE2842374C2 (de) | Verfahren und Vorrichtung zur Code- Umsetzung | |
DE2340250C2 (de) | Verfahren und Vorrichtung zur redundanzreduzierenden Codierung eines aus Blöcken zu je N Bits bestehenden Nachrichtenstromes | |
EP0421395A2 (de) | Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal | |
DE2501531A1 (de) | Digitale anordnung zum umwandeln komprimierter deltamodulierter signale in pcm-signale | |
DE2231825A1 (de) | Dekodierschaltung fuer binaersignale | |
DE2249098C3 (de) | Verfahren und Vorrichtung zum Eliminieren von Entscheidungsfehlern infolge Intersymbol-Interferenz | |
DE2201939B2 (de) | A-Codierer mit automatischem Ladungsabgleich | |
DE2229398A1 (de) | Differentielles Puls-Code-Modulations-System mit periodischer Änderung des Modulator-Schrittes | |
DE2052845A1 (de) | Datenubertragungsverfahren mit sich teilweise überlappenden Signalen | |
DE2417654A1 (de) | Anordnung zum durchschalten von datensignalen | |
DE2047254C3 (de) | ||
DE4431791C2 (de) | Signalauswahlvorrichtung | |
DE1961666A1 (de) | Rueckkopplungscoder und Decoder,die bewertete Codefolgen verwenden | |
DE2703570C2 (de) | ||
DE1170464B (de) | Mit Pulscodemodulation arbeitende UEber-tragungsanordnung | |
DE4320930C2 (de) | Verfahren zur digitalen Signalübertragung | |
DE2147919A1 (de) | Sender zum Übertragen von nicht linear Puls-Code modulierten Proben von Analogsignalen | |
DE2444072C3 (de) | Indirekter Digital-Analog-Umsetzer | |
DE1900839C3 (de) | Zähler für elektrische Impulse |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |