DE2842374A1 - Verfahren und vorrichtung zur code- umsetzung - Google Patents

Verfahren und vorrichtung zur code- umsetzung

Info

Publication number
DE2842374A1
DE2842374A1 DE19782842374 DE2842374A DE2842374A1 DE 2842374 A1 DE2842374 A1 DE 2842374A1 DE 19782842374 DE19782842374 DE 19782842374 DE 2842374 A DE2842374 A DE 2842374A DE 2842374 A1 DE2842374 A1 DE 2842374A1
Authority
DE
Germany
Prior art keywords
signal
output
zero
value
sampling period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782842374
Other languages
English (en)
Other versions
DE2842374C2 (de
Inventor
Eiichi Amada
Masachika Miyata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2842374A1 publication Critical patent/DE2842374A1/de
Application granted granted Critical
Publication of DE2842374C2 publication Critical patent/DE2842374C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3048Conversion to or from one-bit differential modulation only, e.g. delta modulation [DM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Description

HITACHI, LTD., Tokyo, Japan
Verfahren und Vorrichtung zur Code-Umsetzung
Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Umsetzen eines mit langer Abtastperiode abgetasteten mehrwertigen Signales in ein mit kurzer Abtastperiode abgetastetes Binärsignal.
Ein Binärraten-Vervielfacher (im folgenden auch kurz als BRM bezeichnet) ist z. B. (vgl. C.W. Weller: IEEE Trans., Com. Tech., Vol. COM-19, Seiten 1064 bis IO69 ( Dezember 197D) eine Schaltung zum Umsetzen des Pegels eines mehrwertigen Signales j das mit einer Abtastperiode mT abgetastet ist, in die Dichte eines Pegels von Binärsignalen, die mit einer Abtastperiode T abgetastet sind, wie dies der Fall ist, wenn ein der Differenz-Pulscodemodulation unterworfenes Signal in ein der Delta-Modulation unterworfenes Signal umgesetzt wird.
Beim Binärraten-Vervielfacher sind die abgetasteten Werte so eingeschränkt, daß sie einer nichtnegativen ganzen Zahl kleiner als m entsprechen, und jeder abgetastete Wert unter-
909814/104?
liegt unabhängig der Blockumsetzung. Wenn insbesondere eine Z-Transformierte des Eingangssignales gegeben ist durch:
dann kann eine Z-Transformierte des Ausgangssignales ausgedrückt werden durch:
, Z)Z~rax
mit x. = nichtnegative ganze Zahl nicht größer als m, und H(x. , Z) = Polynom der Ordnung < (m-1) hinsichtlich Z
Die Tatsache, daß die Ordnung von Η(χ., Z) nicht größer ist als (m-1) bedeutet, daß jeder abgetastete Eingangswert unabhängig einer Blockumsetzung unterliegt.
Für z. B. m=8 ist H(X^, Z) gegeben durch:
H(O, Z) = 0
H(I, Z) = Z"4
H(2, Z) = Z~2U+Z~4)
H(3, Z) = Z~2(l+Z" +Z~4)
9098U/1047
H(4, Z) = Z~1(l+Z~2+Z~4+Z~6) H(53 Z) = Z"1(l+Z~2+Z"3+Z~4+Z"6) H(6, Z) = Z~1(l+Z"1+Z~2+Z~4+Z~5+Z"6) H(7, Z) = Z~1(l+Z"1+Z"2+Z~3+Z~i|+Z~5+Z~6) H(8, Z) = 1+Z~1+Z~2+Z"3+Z~i<+Z"5+Z~6+Z~7·
Im allgemeinen wird die Anzahl der Terme eines Polynoms H(k, Z) durch k bezeichnet, und dies bedeutet, daß die Anzahl der Impulse mit logischem Wert "1", die abzugeben sind, k beträgt. In diesem Sinn kann der Pegel des eingespeisten abgetasteten Wertes sehr genau in die Dichte von Ausgangsimpulsen umgesetzt werden. Wenn jedoch die Eingangsgröße X(Zm) so interpoliert wird durch ein Tiefpaßfilter mit einer übertragungsfunktion
fi(Z) ^J
daß entsteht
X(Z) = ^0 X1H(Z)Z
-mi
und wenn der Unterschied zwischen der Ausgangsgröße Y(Z) und dem interpolierten Signal X(Z), d. h.
909814/1047
N(Z) = Y(Z) - X(Z) (5)
als Quantisierungsrauschen aufgrund einer Quantisierung des abgetasteten Ausgangswertes in den Binärcode angesehen wird, ist es unmöglich, ein hohes Signal/Innenband-Quantisierungsrauschen-Leistungsverhältnis zu erhalten, wie dies weiter unten näher erläutert wird. Die Signal-Bandbreite wird hierbei als die halbe Eingangsabtastfrequenz angesehen und entspricht (l/2)mT.
Da H(Z) ein Polynom der Ordnung nicht größer als (m-1) bezüglich Z"1 ist, kann jeder abgetastete Wert unabhängig behandelt werden, selbst wenn X(Zm) durch H(Z) interpoliert wird. Wenn daher die Art des Quantisierungsrauschens bezüglich jedes abgetasteten Wertes geprüft wird, kann die Art des Leistungsspektrums des Quantisierungsrauschens N(Z) erhellt werden.
Es ist üblich, ein Signal Y(Z) zu bewerten, das der Dichtemodulation mittels eines Signal/Innenband-Quantisierungsrauschen-Leistungsverhältnisses eines Signales unterworfen ist, das auf der Integration des Signales Y(Z) beruht, und daher ist die Art einer Z-Transformierten eines integrierten Signales des Quantisierungsrauschens aufgrund der Quantisierung des abgetasteten Wertes x. bedeutend, wobei die Z-Transformierte ausgedrückt wird durch:
H(X13Z) - X1H(Z)
1 1 - Z x
909814/1047
Wie oben erläutert wurde, beträgt die Anzahl der von Null verschiedenen Terme von H(k, Z) k, und der Koeffizient hiervon ist 1 (eins), so daß
H(k, 1) = k
und aus Gleichung (3)
k H(I) = k
erhalten wird, und G(x-, 1) zeigt, daß es einen bestimmten Wert hat.
Jedoch gilt
G(k, 1) = 0
nur für k=0 und k=m. Entsprechend kann mit Ausnahme eines bestimmten Falles nicht erwartet werden, daß das Leistungsspektrum der Quantisierungsrauschkomponente des Signales aufgrund der Integration des Signales Y(Z) nahezu Null um den Gleichstrom wird.
Die Erfindung geht von einem Code-Umsetzverfahren aus, um ein mehrwertiges Signal einer Abtastperiode mT in ein Binärsignal einer Abtastperiode T umzusetzen und soll ein Umsetzverfahren angeben, mit dem ein hohes Signal/Innenband-Quantisierungsrauschen-Leistungsverhältnis des der Code-Umsetzung unterworfenen Signales erhalten werden kann; außerdem soll eine einfache Code-Umsetzvorrichtung angegeben werden, die wirksam für das Code-Umsetzverfahren verwendbar ist, mit dem ein hohes Signal/Innenband-Quantisierungsrauschen-Leistungsverhältnis erhalten werden kann.
9098U/1047
Die Erfindung sieht hierzu ein Code-Umsetzverfahren vor, bei dem ein mehrwertiges Signal x. (x. ist eine nichtnegative ganze Zahl nicht größer als m; m = geradzahlig) einer Abtastperiode mT empfangen und der Dichteumsetzung ausgesetzt ist, um in der Form einer Folge von m Binärsignalen einer Abtastperiode T abgegeben zu werden, wobei eine Z-Transformierte Y(Z) der abzugebenden Binärsignale ausdrückbar ist durch:
Y(Z) = .Σ H(x q Z)Z-ral
I=O x !
wobei q. den Wert Null oder 1 (eins) hat und H(x., q., Z) ein Polynom der Ordnung bezüglich Z nicht größer als (m-1) darstellt, das von Null verschiedene Terme mit jeweils einem Koeffizienten von 1 (eins) aufweist und die Beziehung H(k, q., 1) = k, H(k, qi3 Z) = Z"mH(k5 q., l/Z) für geradzahliges k und die Beziehung H(k, O, Z) = Z~mH(k, I3 l/Z) für ungeradzahliges k erfüllt.
Vorzugsweise erfüllt H(x., q. , Z) die Beziehung H(k, 0, Z) = H(k, 1, Z) für geradzahliges k.
Außerdem sieht die Erfindung eine Code-Umsetζvorrichtung vor, bei der ein mehrwertiges Signal x. (x. ist eine nichtnegative ganze Zahl nicht größer als m, das geradzahlig ist) einer Abtastperiode mT empfangen und einer Dichteumsetzung unterworfen wird, um in der Form einer Folge von m Binärsignalen einer Abtastperiode T abgegeben zu werden, wobei die Vorrichtung aufweist ein Halteglied zum Halten des mehrwertigen Signales x^ bei der Periode mT, eine Einrichtung zum Umkehren ihres Ausgangszustandes, wenn das mehrwertige Signal
9098U/KU7
284237A
eine ungerade Zahl annimmt, und eine Operationseinrichtung,
die das Ausgangssignal des Haltegliedes und das Ausgangssignal der Umkehreinrichtung aufnimmt und eine Z-Transformierte Y(Z) der abzugebenden Binärsignale erzeugt, die gegeben ist durch:
3 z)z-mi
A —\
wobei H(x., q., Z) ein Polynom der Ordnung bezüglich Z nicht größer als (m-1) darstellt, das von Null verschiedene Terme
mit jeweils einem Koeffizienten von 1 (eins) hat und die Be-
Λ A —τηΛ
Ziehung H(k, q±) 1) = k, H(k, q±, Z) = Z H(k, q±> l/Z) für
geradzahliges k und die Beziehung H(k, 0, Z) = Z~mH(k, 1, l/Z) für ungeradzahliges k erfüllt.
Im folgenden wird das der Erfindung zugrundeliegende Prinzip näher erläutert.
Das durch Gleichung (1) ausgedrückte Eingangssignal X(Zm) wird in das Binärsignal umgesetzt, dessen Z-Transformierte gegeben ist durch:
Y(Z) - J0HU15qi3Z)Z-mi (7)
wobei q. eine Binärzahl gleich 0 (null)'oder 1 (eins) ist
und z. B. die folgenden Gleichungen erfüllt:
909814/1047
qo = O (8)
> mod
und wobei H(x., q., Z) ein Polynom der Ordnung nicht größer
— 1
als (m-1) bezüglich Z darstellt, das von Null verschiedene Terme mit jeweils einem Koeffizienten von 1 (eins) hat und die folgenden Bedingungen für geradzahliges m erfüllt. Entsprechend Gleichung (6) sei:
H(X q Z) - χ H(Z)
11 1 - Z L
Wenn m ungeradzahlig ist, kann für alle Werte von k H(k, j, Z) so bestimmt werden, daß
G(k, J1I)=O (j = 0, 1) (11)
gilt, aber wenn m eine gerade Zahl annimmt und k ungeradzah-
lig ist, gibt es kein H(k, j, Z), das Gleichung (11) erfüllt. In der Praxis ist der Fall bedeutender, in dem m geradzahlig wird, aber in diesem Fall ist es unmöglich, H(k, j, Z) so zu bestimmen, daß Gleichung (11) für alle Werte von k (0 £ k < m) gilt. Entsprechend hat das Signal/Innenband-Quantisierungsrauschen-Leistungsverhältnis bei der auf Gleichung (2) beruhenden Code-Umsetzung Schwierigkeiten mit dem Überschreiten des Wertes, der mit einem Binärraten-Vervielfacher erhalten wird.
9098U/1047
Das erfindungsgemäße Code-Umsetzverfahren ist vorteilhaft, da für geradzahliges m H(Ic, j , Z) so bestimmt ist, daß
G(2k, j, 1) = 0 (12)
G(2k'+1, O5 1) = -G(2k"+l,l,l) ··· (13)
Indem H(k, j, Z) in der obigen Weise bestimmt wird, führt das Quantisierungsrauschen
N(Z) = Y(Z) - X(Z)
in seiner Integration zu
N(Z) _
Ί „-ι "
dessen Leistungsspektrum um den direkten oder Gleichstrom nahezu Null wird.
Die Gleichungen (12) und (13) haben die folgende physikalische Bedeutung. Eine ganze Zahl Bi sei bezüglich des rechten Termes der Gleichung (15) wie folgt definiert:
909814/1047
Bi = rioG(xrj
rio
Wenn der Wert des rechten Termes der Gleichung (13) a ist, nimmt Bi einen Wert von a für den anfänglichen ungeradzahligen abgetasteten Wert an, bleibt für geradzahlige abgetastete Werte unverändert und nimmt einen Wert von -a für den folgenden ungeradzahligen abgetasteten Wert an, wodurch es als Ergebnis einer Addition von -a und a zu Null zurückkehrt. Sodann nimmt Bi auf ähnliche Weise die Binärwerte a und 0 (null) an, so daß die Gleichkomponente der Energie von N(Z)/ (1-Z ) endlich wird, wodurch die Gleichkomponente (Gleichstromkomponente) des Leistungsspektrums den Wert Null erreicht.
Wie oben erläutert wurde, ist es möglich, ein hohes Signal/Innenband-Quantisierungsrauschen-Leistungsverhältnis
A Λ
zu erhalten, indem H(k, j, Z) so bestimmt wird, daß G(k, j, I) die Gleichungen (12) und (13) erfüllt.
Für geradzahliges m kann H(k, j, Z) auf die folgende Weise bestimmt werden. Für geradzahliges k ist H(k, j, Z) so bestimmt, daß
H(k,j,Z) = Z-m.H(k,js|) (17)
H(k,j,l) = k (1?)
gilt. Obwohl in diesem Fall nicht immer
9098U/1047
HCk3O5Z) = H(k3l,Z)
gelten muß, ist es vorteilhaft, die Schaltung zu vereinfachen. Für ungeradzahliges k ist H(k, j , Z) so bestimmt, daß
HCk3O3Z) = P(k,Z) + Z-r Cl'))
HCk3I3Z) = PCk3Z) + Z-m+r+1 .... (20)
gilt, wobei P(k, Z) ein Polynom der Ordnung bezüglich Z nicht größer als (m-1) darstellt, das von Null verschiedene Terme mit jeweils einem Koeffizienten von 1 (eins) hat und P(k, Z) = Z"m-P(k, i) und P(k, 1) = k-1 erfüllt, wobei Z"r den Null-Term in P(k, Z) darstellt. Die Gleichungen (1Q) und (20) können tatsächlich ausgedrückt werden durch:
H(k,O,Z) = Z mH(k,l,Z) (21)
H(k,j,l) = k (22)
Wie oben erläutert wurde, hat die Erfindung beim Code-Umsetzverfahren, bei dem der eingespeiste abgetastete Wert, der beschränkt ist, um einer nichtnegativen ganzen Zahl nicht größer als m (geradzahlig) zu entsprechen, das bei der Abtastperiode mT abgetastet wird, einer Dichteumsetzung unterworfen wird, um in die Folge von Binärsignalen umgesetzt zu
9098U/10A7
Al*
werden, die bei der Abtastperiode T abgetastet sind, zwei Arten von Code-Betriebsarten oder -Moden, wie dies durch die Gleichungen (IQ) und (20) bzw. (?l) und (22) angezeigt ist, für den ungeradzahligen eingespeisten abgetasteten Wert und verwendet diese Code-Betriebsarten abwechselnd, um den Integralwert des Fehlers aufgrund einer Quantisierung (Quantisierungsrauschen) zu Null zu machen. Dies setzt voraus, daß die Code-Umsetzung aufgrund der Gleichungen (I7) und (18) für einen geradzahligen eingespeisten abgetasteten Wert erfolgt.
Die Erfindung kann das obere Spektrum der Quantisierungsrauschkomponente um den Gleichstrom selbst in dem Signal nahezu Null machen, das auf einer Integration des quantisierten Binärsignales beruht, so daß ein hohes Signal/Innenband-Quantisierungsrauschen-Leistungsverhältnis erhaltbar ist. Entsprechend ermöglicht die Erfindung ein vorteilhaftes Code-Umsetzverfahren und eine Vorrichtung für praktische Zwecke.
Die Erfindung sieht also ein Code-Umsetzverfahren vor, bei dem ein mehrwertiges Signal χ. , das mit einer Abtastperiode von mT abgetastet wird, wobei m (geradzahlig) = 2n (n = ganzzahlig) und χ. eine nichtnegative ganze Zahl nicht größer als m ist, empfangen und einer Dichteumsetzung unterworfen wird, um in der Form einer Folge von m Binärsignalen abgegeben zu werden, die mit einer Abtastperiode von T abgetastet sind. Eine Z-Transformierte Y(Z) des abzugebenden Binärsignales ist gegeben durch:
Y(Z) = J0 H(xi3 Q1, Z)-.Z
-mi
wobei Qj+1 = Q^ + Y-; + -i + m und mod 2 sowie q = 0 vorliegen
9098U/1047
und wobei Η(χ·, q. , Z) ein Polynom der Ordnung bezüglich Z~ nicht größer als (m-1) darstellt, das von Null verschiedene Terme mit jeweils einem Koeffizienten von 1 (eins) hat und H(k, q±, 1) = k, H(k, q±, Z) = Z~mH(k3 q^ l/Z) sowie H(k, 0, Z) = H(k, 1, Z) für geradzahliges k und H(k, 0, Z) = Z"mH(k, 1, l/Z) für ungeradzahliges k erfüllt.
Die Erfindung wird nachfolgend anhand der Zeichnung beispielsweise näher erläutert. Es zeigen:
Fig. 1 Signale zur Erläuterung eines Ausführungsbeispiels des erfindungsgemäßen Code-Umsetzungsverfahrens ,
Fig. 2 ein schematisches Blockschaltbild eines Ausführungsbeispiels des erfindungsgemäßen Code-Umsetzers, und
Fig. 3 ein schematisches Blockschaltbild eines anderen Ausführungsbeispiels des erfindungsgemäßen Code-Umsetzers.
Die Erfindung wird im folgenden anhand der Ausführungsbeispiele in Einzelheiten näher erläutert.
Zunächst wird für m=1J ein Ausführungsbeispiel des erfindungsgemäßen Code-Umsetzungsverfahrens beschrieben. Für m=iJ, HCx1, j, Z), das die Gleichungen (12) und (13) erfüllt, und für geradzahliges k ist H(k, 0, Z) = H(k, 1, Z) beispielsweise gegeben durch:
9098U/1047
H(O, j, Z) = 0
H(I, 0, Z) = Z"1
H(I, I3 Z) = Z"2
Η(2, j, Z) = 1 + Z"3
Η(3, 0, Z) = 1 + Z"1 + Z"3
Η(3, 1, Z) = 1 + Ζ~2 + Z"3
H(U3 j, Z) = 1 + Z"1 + Z'2 + Z"3
Werte der Gleichung (10) entsprechend Η(χ. , j, Z) sind schematisch in Fig. 1 gezeigt, in der Werte für k=l und k=^ weggelassen sind.
Wenn, wie in Fig. 1 gezeigt, Minus- und Plus-Teile der die Integralwerte des Quantisierungsrauschens darstellenden schraffierten Fläche innerhalb jedes Probenwertes summiert werden, ergibt sich Null für k = 2 und nicht Null für k = 1 und k = 3. Dieser von Null verschiedene Wert ist a (vgl. oben). Wenn jedoch entsprechend der Erfindung der anfängliche ungeradzahlige abgetastete Wert 1 (eins) ist und Fig. 1 (d) gewählt wird, folgt eine Auswahl von Fig. 1 (d) für einen folgenden ungeradzahligen abgetasteten Wert von 1 oder von Fig. 1 (f) für einen folgenden ungeradzahligen abgetasteten Wert von 3, um dadurch den Integralwert des Quantisierungsrauschens zu Null zu machen. Wenn der anfängliche ungeradzahlige abgetastete
9098U/1047
Wert 3 ist und Fig. 1 (c) gewählt wird, folgt die Auswahl von Fig. 1 (b) für einen folgenden ungeradzahligen abgetasteten Wert von 1 oder Fig. 1 (f) für einen folgenden ungeradzahligen abgetasteten Wert von 3, um dadurch auch den Integralwert des Quantisierungsrauschens zu Null zu machen. Dieses Ausführungsbeispiel gilt für m = 4. In der Praxis ist das Code-Umsetzungsverfahren für m = 2 (n = ganzzahlig) von Bedeutung, und daher wird ein Code-Umsetzer nach einem Ausführungsbeispiel der Erfindung hierfür im folgenden näher erläutert. Tatsächlich kann ein Code-Umsetzer für allgemeine Anwendungen einfach entsprechend dem üblichen Digital-Signalverarbeitungsschaltung-Aufbau in Berücksichtigung des weiter unten näher zu erläuternden Ausführungsbeispiels der Erfindung insoweit aufgebaut werden, als H(k, j, Z) bestimmt ist. Zusätzlich muß im allgemeinen H(O, j, Z) = 0 und H(m, j, Z) = m~ „-!gehalten werden, und daher werden
I = O
lediglich Funktionsformen von H(k, j, Z) für k mit 0<k<m näher beschrieben.
Fig. 2 zeigt ein Ausführungsbeispiel des erfindungsgemäßen Code-Umsetzers. Bei diesem Ausführungsbeispiel ist ein Code-Umsetzer aufgebaut, wenn
H(I, O, Z) = 1
H(I, 1, Z) = Z"3
H(2, j, Z) = Z"1 + Z"2
H(3, J3 Z) = H(2, j, Z) + H(I5 j, Z)
9098U/1047
für m = H vorgeschrieben werden, und es ist vom vorhergehenden Ausführungsbeispiel verschieden. Wie schematisch in Fig. 2 gezeigt ist, hat der Code-Umsetzer ein Halte- oder Speicherglied 10, UND-Gatter oder -Glieder 110, 111, ein Ansteuer-Flipflop 12 (ein Flipflop, dessen Zustand bei Empfang von "1" umgekehrt wird und das auf gleiche Weise wie ein JK-Flipflop für J=K arbeitet), ein Parallel-Serien-Schieberegister 13 und ein ODER-Gatter oder -Glied 1*1. Die Taktperiode beträgt 1JT für das Halteglied 10 und das Ansteuer-Flipflop 12 und T für das Schieberegister 13.
Das niedrigstwertige Bit des abgetasteten Wertes x. des Eingangssignales ist mit dem Schieberegister 13 durch ein UND-Glied 110 oder 111 gekoppelt, und das folgende Bit ist direkt mit dem Schieberegister 13 gekoppelt. Das höchstwertige Bit und das Ausgangssignal des Schieberegisters 13 werden am ODER-Glied 14 einer ODER-Operation unterworfen, und für das höchstwertige Bit von "1" nimmt das Ausgangssignal konstant den Wert "1" an. Da das Ansteuer-Flipflop 12 sein Ausgangssignal immer umkehrt, wenn es einen ungeradzahligen abgetasteten Wert empfängt, ist die Schaltung der Fig. 2 zur Verwirklichung der obigen Funktion H(k, j, Z) geeignet.
Fig. 3 zeigt ein anderes Ausführungsbeispiel des erfindungsgemäßen Code-Umsetzers für m = 8. Bei diesem Ausführungs-
beispiel ist H(k, j, Z) dargestellt von:
9098U/KH7
H(I, O, Z) = Z"3
H(I, 1, Z) = Z"4
5(2, j, Z) = Z"1 + Z"6 H(3, j, Z) = S(25 j, Z) +AU, J, H(4, U Z) = ! + Ζ"2 + Ζ""5 + Z"7 HC5, J, Z) =H(U3 J3 Z) +H(1, J, 5(6, j, Z) = 5(4, j, Z) + HC2, j, 5(7, j, Z) = 5(6, j, Z) + HCl, J,
Das Eingangssignal χ. entspricht dem Ausgangssignal y(nT) entsprechend der folgenden Tabelle.
9098U/10A7
IZ
Tabelle 1
χ.
1
O Binär 0 T 2T y CnT) 5T 6T 7T
Dezimal 0 0 0 0 0 0 3T HT 0 0 0
O 1 0 0 0 0 0 0 0 0
O 0 0 0 0 0 0 1 0 0 0 0
10 0 0 1 0 0 1 0 1 0
2 1 0 1 0 0 0 0 1 0
O 10 0 0 1 0 1 0 0 1 0
3 0 10 1 0 1 0 1 1 0 1
it 1 1 0 1 0 0 1 0 1
O 0 10 1 0 1 1 0 1 0 1
5 110. 1 1 1 0 1 1 1 1
6 1 1 1 1 0 0 1 1 1
O 110 1 1 1 1 0 1 1 1
7 0 0 1 1 1 1 0 1 1 1 1
8 1 1
Der in Fig. 3 schematisch gezeigte Code-Umsetzer hat ein Halte- oder Speicherglied 20, UND-Glieder 210, 211, 212, 232 und 236, ein Ansteuer-Flipflon 22, ein ODER-Glied 2Ί , ein Verzögerungs-Flipflop 25 und einen 7ähler 26. Die Taktperiode betrügt BT für das Halteglied 20 und das Ansteuer-Flipflop 22 sowie T für das Verzögerunjrs-Flipflop ?5 und den Zähler 26. In Zusammenhang mit der Eingabe/Ausgabe des Haltegliedes und der Ausgabe des Zählern wird hier das k-te Bit,
9098U/1047
?S!p3gn
das ausgehend vom niedrigstwertigen Bit gezählt ist, als das k-te Bit bezeichnet.
Der eingespeiste abgetastete Wert wird am Halteglied 20 interpoliert, und sein erstes Bit wird zum ODER-Glied 2*1 über das UND-Glied 210 zu einer Zeit gekoppelt, bei der das nichtumgekehrte erste Bit- · und das zweite Bit-Ausgangssignal des Zählers 26 und dessen umgekehrtes drittes Bit-Ausgangssignal den Wert "1" annehmen, und das UND-Glied 210 gibt an seinem Ausgang einen Wert "1" ab, wenn das nichtumgekehrte Ausgangssignal des Ansteuer-Flipflops 22 den Wert "1" annimmt.
Das zweite Bit des Haltegliedes 20 ist mit dem ODER-Glied 2k über das UND-Glied 211 gekoppelt, wenn das nichtumgekehrte erste Bit- und das umgekehrte zweite Bit-Ausgangssignal des Zählers 26 den Wert "1" annehmen. Das dritte Bit des Haltegliedes 20 ist mit dem ODER-Glied 2h über das UND-Glied 212 in ähnlicher Weise gekoppelt, und das vierte Bit ist direkt mit dem ODER-Glied 2'J gekoppelt.
Der Zähler 26 schaltet fort bzw. erhöht sich oder bildet ein Inkrement, wenn das Ausgangssignal des Verzögerungs-Flipflops 25 den Wert "1" hat, und er wird rückgesetzt, wenn das Ausgangssignal des UND-Gliedes 236 den Wert "1" hat. Entsprechend dem obigen Aufbau nimmt das Ausgangssignal des Zählers 26 sequentiell die Werte 0, 1, 2, 3, 3, Ί, 5, 6 und 0 an. Insbesondere wird das Ausgangssignal "2" des Zählers 26 durch das UND-Glied 2 32 erfaßt, um das Erhöhen (Inkrement) des Zählers 26 durch das Verzögerungs-Flipflop 25 zu sperren. Auch wird das Ausgangssignal "6" des Zählers 26 durch das UND-Glied 236 erfaßt, das seinerseits das Ausgangssignal zum Rücksetzen des Zählers 26 abgibt.
9098U/1047
Der obige Schaltungsaufbau ist also zur Verwirklichung
der Funktion H(k, j, Z) geeignet.
9098U/1047
Leerseite

Claims (1)

  1. Ansprüche
    (l.) Verfahren zur Code-Umsetzung, bei dem ein mehrwertiges Signal x. {x. ist eine nichtnegative ganze Zahl nicht größer als m; m = geradzahlig) einer Abtastperiode mT empfangen und einer Dichteumsetzung unterworfen wird, um in der Form einer Folge von m Binärsignalen einer Abtastperiode T abgegeben zu werden,
    dadurch gekennzeichnet,
    daß eine Z-Transformierte Y(Z) der abzugebenden Binärsignale ausgedrückt ist durch
    ,-mi
    wobei q· den.Wert 0 oder 1 (eins) hat, und
    wobei H(x., q., Z) ein Polynom der Ordnung bezüglich Z kleiner als (m-1) darstellt, das von Null verschiedene Terme mit jeweils einem Koeffizienten von 1 (eins) hat und
    a a
    das H(k, qi5 1) =-k, H(k, q±i Z) =
    "mH
    Z mH(k,
    für gerad-
    zahliges k und H(k, 0, Z) = Z"mH(k, 1, ·|) für ungeradzahliges k erfüllt.
    8l-(A
    9098U/1047
    2. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    daß q^ erfüllt:
    Ξ qi + xi+i + m> mod 2
    3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
    daß H(xis qi3 Z) für geradzahliges k erfüllt
    H(k, 0, Z) = H(k, I3 Z).
    1I. Verfahren nach Anspruch 3,
    dadurch gekennzeichnet,
    daß m = 2n mit η = ganzzahlig gilt.
    5. Vorrichtung zur Code-Umsetzung, bei dem ein mehrwertiges Signal x. (x. ist eine nichtnegative ganze Zahl nicht größer als m, das geradzahlig ist) einer Abtastperiode mT empfangen und einer Dichteumsetzung unterworfen wird, um in der Form einer Folge von m Binärsignalen einer Abtastperiode T abgegeben zu werden,
    gekennzeichnet durch
    909IU/1CU7
    ein Halteglied (10) zum Halten des mehrwertigen Signales χ. bei der Periode mT,
    eine Umkehreinrichtung (12) zum Umkehren von deren Ausgangszustand, wenn das mehrwertige Signal eine ungeradzahlige Zahl annimmt, und
    eine Operationseinrichtung (13) zum Aufnehmen des Ausgangssignales des Haltegliedes (10) und des Ausgangssignales q. (q. = 1 (eins) oder null) der Umkehreinrichtung (12) und zum Abgeben der Z-Transformierten Y(Z) der abzugebenden Binärsignale,
    wobei die Z-Transformierte ausgedrückt ist durch:
    wobei H(x., q., Z) ein Polynom der Ordnung bezüglich Z kleiner als (m-1) darstellt, das von Null verschiedene Terme mit jeweils einem Koeffizienten von 1 (eins) hat und das H(k, q., 1) = k, H(k, q,, Z) = Z"mH(k, q., I) für
    —τηΛ
    geradzahliges k und H(k, 0, Z) = Z H(k, 1, -^) für ungeradzahliges k erfüllt.
    6. Vorrichtung nach Anspruch 53
    dadurch gekennzeichnet,
    daß das Ausgangssignal q^ erfüllt:
    Q0 = 0
    m, mod 2 .
    9098U/1047
    7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß H(x.j q.j Z) für geradzahliges k erfüllt
    3O5Z) = HCk3 I5Z).
    8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß m = 2n mit η = ganzzahlig gilt.
    9098U/1047
DE2842374A 1977-09-30 1978-09-28 Verfahren und Vorrichtung zur Code- Umsetzung Expired DE2842374C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11683777A JPS5451343A (en) 1977-09-30 1977-09-30 Code converter

Publications (2)

Publication Number Publication Date
DE2842374A1 true DE2842374A1 (de) 1979-04-05
DE2842374C2 DE2842374C2 (de) 1982-07-01

Family

ID=14696843

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2842374A Expired DE2842374C2 (de) 1977-09-30 1978-09-28 Verfahren und Vorrichtung zur Code- Umsetzung

Country Status (6)

Country Link
US (1) US4209771A (de)
JP (1) JPS5451343A (de)
CA (1) CA1132712A (de)
DE (1) DE2842374C2 (de)
FR (1) FR2404961A1 (de)
GB (1) GB2005938B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58219841A (ja) * 1982-06-15 1983-12-21 Kokusai Denshin Denwa Co Ltd <Kdd> 標本化周波数の高速変換回路
FR2543380B1 (fr) * 1983-03-24 1985-07-26 Labo Cent Telecommunicat Procede et dispositif de transcodage d'un signal numerique mic et application au codage analogique-numerique d'un signal analogique a large bande
JP2501513Y2 (ja) * 1989-04-27 1996-06-19 日本電気株式会社 並列直列変換器
US5657261A (en) * 1995-04-17 1997-08-12 Wilson; Dennis L. Interpolation of digital signals using signal sample replication
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US7292629B2 (en) 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
AU2003239943A1 (en) 2003-03-28 2004-11-23 Ess Technology, Inc. Bi-quad digital filter configured with a bit binary rate multiplier

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL162008B (nl) * 1950-06-16 Koppers Co Inc Trekmachine met rupsbanden.
US3214749A (en) * 1959-11-23 1965-10-26 Bell Telephone Labor Inc Three-level binary code transmission
NL272025A (de) * 1960-12-19
US3226685A (en) * 1961-06-02 1965-12-28 Potter Instrument Co Inc Digital recording systems utilizing ternary, n bit binary and other self-clocking forms
US3623078A (en) * 1969-11-14 1971-11-23 Gen Dynamics Corp Information handling system especially for magnetic recording and reproducing of digital data
JPS5027347B1 (de) * 1970-05-11 1975-09-06
US4020282A (en) * 1974-01-14 1977-04-26 General Dynamics Corporation High density data processing system

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-Z.: IEEE Transactions on Communication Technology, Vol. COM-19, 1971, Nr. 6, Dezember, S. 1064-1069 *
US-Z.: The Bell System Technical Journal, Vol. 48, 1969, Nr. 2, S. 321 *

Also Published As

Publication number Publication date
FR2404961A1 (fr) 1979-04-27
US4209771A (en) 1980-06-24
JPS5451343A (en) 1979-04-23
FR2404961B1 (de) 1983-07-22
DE2842374C2 (de) 1982-07-01
CA1132712A (en) 1982-09-28
JPS623618B2 (de) 1987-01-26
GB2005938B (en) 1982-01-27
GB2005938A (en) 1979-04-25

Similar Documents

Publication Publication Date Title
DE2540472C3 (de) Verfahren und Schaltungsanordnungen zur Codierung binärer Daten unter Anwendung eines abgewandelten Null-Modulationscodes
DE2150878C3 (de) Rekursives digitales Filter
DE2021943B2 (de) Elektrisches bauelement
DE69114129T2 (de) Dezimationsfilter für Sigma-Delta Konverter und Datenendeinrichtung mit einem solchen Filter.
DE2842374A1 (de) Verfahren und vorrichtung zur code- umsetzung
DE1512173A1 (de) Demodulator
DE2523625A1 (de) Digitalfilter
DE2249098C3 (de) Verfahren und Vorrichtung zum Eliminieren von Entscheidungsfehlern infolge Intersymbol-Interferenz
DE2906156C2 (de) Digitale Filteranordnung
DE2501531A1 (de) Digitale anordnung zum umwandeln komprimierter deltamodulierter signale in pcm-signale
DE3202437C2 (de) Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format
DE68926613T2 (de) Gerät zur Signalwandlung, für Fernmeldevermittlungsanwendungen das die Quantisierungsfehler reduziert
DE1816291A1 (de) Hochgeschwindigkeitsumsetzung analoger in digitale Werte
DE2229398A1 (de) Differentielles Puls-Code-Modulations-System mit periodischer Änderung des Modulator-Schrittes
DE68913967T2 (de) Sigma-Delta-Konverter mit einer Dämpfungsfunktion sowie einer Übertragungsfunktion, die unempfindlich gegenüber Fehlanpassungen der Anstiegs- und Abfallzeiten der Schaltelemente ist.
DE2900844A1 (de) Anordnung zum filtern komprimierter pulskodemodulierter signale
DE2230597B2 (de) Anordnung zur erzeugung zweier zueinander hilberttransformierter signale
DE2849001C2 (de) Netzwerk für adaptive Deltamodulation
DE2828761A1 (de) Anordnung zum kodieren von signalen, die ueber eine anzahl von kanaelen verteilt werden
DE3884828T2 (de) Digitale Empfangsfilterschaltung.
DE19652570A1 (de) Transferdatenformgerät
DE4431791C2 (de) Signalauswahlvorrichtung
DE1039768B (de) Logisches magnetisches Element
DE1225233C2 (de) Codierungsanordnung mit nichtlinearer Quantisierungskennlinie
DE2324692C2 (de) Digital-Analog-Wandler

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee