DE1462024B2

DE1462024B2 - Digital-analog-umsetzer mit einem register, einem zaehler und einem komparator

Info

Publication number: DE1462024B2
Application number: DE19651462024
Authority: DE
Inventors: Robert Edward White Bear; Kaszynski Albert Zbigniow St Paul; Minn. Phelps (V.StA.)
Original assignee: Sperry Rand Corp., New York, N.Y. (V.StA.)
Priority date: 1965-01-04
Filing date: 1965-12-27
Publication date: 1976-08-05
Also published as: FR1461983A; US3422423A; GB1081870A; DE1462024A1; CH430791A

Description

Die Erfindung betrifft einen Digital-Analog-Umsetzer mit einem eine Zahl in Form einer Bitfolge aufnehmenden Register, mit einem von einem Taktpulsgeber mit einer vorgegebenen Geschwindigkeit weiterschaltbaren, binären Zähler und mit einem aus logischen Verknüpfungsgliedern aufgebauten Komparator, der mit dem Register und dem Zähler verbunden ist und ein Signal abgibt, wenn eine Übereinstimmung zwischen der im Register aufgenommenen Zahl und der während der Weiterschaltung des Zählers erreichten Zahl vorhanden ist.

Aus der US-Patentschrift 3092808 ist eine analoge Verzögerungsschaltung bekannt, von der die Winkelstellung einer Achse, die einem Abstand zwischen zwei Gegenständen oder Zielpunkten analog ist, in einen Analog-Digital-Umsetzer eingegeben wird, der sie in eine digitale Information überführt, die in ein Speicherregister gelangt, in dem nunmehr die Abstandsinformation in Form von leitenden und nichtleitenden Registerelementen vorliegt. Zu einem gegebenen Zeitpunkt wird von einem logischen Eingangssystem ein Einschaltsignal an einen Taktpulsgenerator geliefert, der eine Folge von zeitstabilisierten Signalen erzeugt, die einen binären Zähler betätigen. Der Zähler weist mehrere Flipflops auf, die von den zeitstabilisierten Signalen in einem vorgegebenen Schema umgeschaltet werden, so daß der Zähler mit einer vorgegebenen Geschwindigkeit von der Zahl 0 aus schrittweise hinaufgeschaltet wird. Zwischen dem binären Zähler und dem Speicherregister ist ein aus logischen Verknüpfungs-■ gliedern aufgebauter Komparator eingeschaltet, der während der Hinaufschaltung des Zählers in dem Augenblick ein Signal abgibt, in dem die im Zähler gerade erreichte Zahl mit der im Speicherregister untergebrachten Information übereinstimmt. Aufgrund des Komperatoraufbaus aus logischen Verknüpfungsglieden ist dieses die Übereinstimmung anzeigende Signal eine Impulsflanke, der wegen der schrittweisen Hinaufschaltung des Zählers nach einer kurzen Zeitspanne, die der zeitlichen Länge des Zählerschrittes entspricht, eine zweite Impulsflanke in entgegengesetzter Richtung folgen würde. Da diese zweite Impulsflanke bei derGewinnung eines Analogsignals stören würde, wird in der bekannten Verzögerungsschaltung der Taktpulsgeber bereits von der ersten Impulsflanke, also von dem die Übereinstimmung anzeigenden Signal, stillgesetzt. Infolgedessen hat das Ausgangssignal des Komparators eine Rechteckform, dessen eine Flanke (Übergang von 0 V auf -20 V) mit der Übereinstimmung des binären Inhaltes des Speicherregisters mit dem Inhalt des binären Zählers auftritt, während die _,-g anderen Flanken (Übergänge von -20 V auf 0 V) mit * dem Beginn bzw. Ende des Zählerzyklus zusammenfallen, nachdem also der Zähler von der kleinstmöglichen, im Speicherregister aufnehmbaren Zahl bis zur größtmöglichen hindurchgeschaltet ist. Die Rückkopplung der ersten Impulsflanke des Komparatorausgangssignals, also des die Übereinstimmung anzeigenden Signals auf den Taktpulsgeber ist in der bekannten Verzögerungsschaltung mit einem erheblichen, apparativen Aufwand, wie der Zwischenschaltung mehrerer Sperroszillatoren verknüpft.

Der Erfindung liegt somit die Aufgabe zugrunde, . dasselbe für die Auswertung vorzüglich brauchbare Rechtecksignal ohne eine Beeinflussung des Zählers mit einfachen elektronischen Hilfsmitteln zu erreichen.

Diese Aufgabe wird erfmdungsgemäß dadurch gelöst, daß eine bistabile Schaltung mit ihrer einen Eingangsklemme am Ausgang des Komparators und mit ihrer anderen Eingangsklemme am Ausgang des Zählers angeschlossen ist, derart, daß sie von dem bei der Übereinstimmung vom Komparator abgegebenen Signal in

ihren anderen Zustand überführbar und vom Zähler (J zu Beginn der nächsten Weiterschaltperiode in ihren ersten Zustand rückstellbar ist.

In der US-Patentschrift 2907021 ist ein weiterer-Digital-Analog-Umsetzer beschrieben, bei dem die einzelnen Flipflops des binären Zählers der Reihe nach während der Hinaufschaltung mit den einzelnen Elementen des Speicherregisters verglichen werden. Da im Gegensatz zu der eingangs erläuterten, bekannten Verzögerungsschaltung keine gleichzeitige Überein-Stimmung des gesamten Zählerinhaltes mit dem gesamten Inhalt des Speicherregisters wahrnehmbar ist, ist das analoge Ausgangssignal in den meisten Fällen aus mehreren Rechteckimpulsen zusammengesetzt, die zum selben Zählerzyklus gehören, und deren Summierung in einem nachgeschalteten Integrator erfolgt. Folglich ist der Integrator dieses bekannten Digital-Analog-Umsetzers in den meisten Fällen, d. h. bei der Vorgabe zahlreicher Bitfolgen im Speicherregister, ein zur Erzielung des analogen Signals zwingend notwendiger Schaltungsbestandteil, während bei der eingangs beschriebenen, bekannten Verzögerungsschaltung ein Integrator möglicherweise Anwendung finden könnte.

Ein Ausführungsbeispiel der Erfindung ist in der

Zeichnung dargestellt und wird im folgenden näher erläutert.

Fig. 1 ist ein Blockschaltbild eines Netzwerkes zum Umsetzen einer parallel gespeicherten digitalen Zahl in eine äquivalente analoge Spannungsgröße;

Fig. 2 zeigt verschiedene Impulsformen, die die Arbeitsweise des Systems nach Fig. 1 veranschaulichen;

Fig. 3 ist ein Schaubild mit den logischen Verknüpfungen, die dem System der Fig. 1 dienen;

Fig. 4 ist ein elektrisches Schaltbild der Schaltung, von der ein eingehender Impuls mit einer variablen Länge in eine analoge Spannungsgröße umgesetzt wird, die der Impulslänge der eingehenden Signale proportional ist.

Gemäß Fig. 1 enthält ein digitales Zahlenregister 10 für η bit zahlreiche untereinander in Verbindung stehende, bistabile Stufen 2° - 2". Von einer äußeren Quelle (nicht gezeigt) wird es über ein Kabel 12 mit Informationen versorgt. Die äußere Quelle kann z. B. eine digitale Rechenmaschine oder eine andere Vorrichtung sein, von der digitale Signale abgegeben werden. Alle Stufen des Registers 10 führen ihre Signale über Leitungen 14 ab, die mit einem Satz Eingangsklemmen eines binären !Comparators 16 in Verbindung stehen, wie später ausführlich erläutert sei.

Die in den Leitungen 14 erscheinenden Signale sind binär, stellen also nur den Binärwert 0 oder 1 dar.

In dem System der Fig. 1 befindet sich ein laufender Zähler 18, der vorzugsweise aus mehreren untereinander verbundenen, bistabilen Stufen aufgebaut ist, deren Zahl der Zahl der Stufen des Datenregisters 10 entspricht. Von einer Taktpulsquelle, z. B. einer Zeitgeberschaltung 20, werden an den Zähler 18 dem Vorschub dienende Impulse geliefert, damit die im Zähler enthaltende Zahl mit einer festen, vorgegebenen Geschwindigkeit vorrückt. Alle Stufen des Zählers 18 sind über Leitungen 22 an einem weiteren Satz Eingangsklemmen des binären !Comparators 16 angeschlossen. Auch die in den Leitungen 22 erscheinenden Signale stellen die Binärwerte 0 und 1 dar.

Vom Komparator 16 wird über eine Leitung 24 in dem Augenblick ein Signal abgegeben, in dem der im Zähler 18 enthaltene Wert gleich den binären Zahlen im Datenregister 10 ist. Die Zeitspanne, die zwischen dem Augenblick, in dem der Zähler einen vorgegebenen Wert angibt, und dem Augenblick verstreicht, in dem er einen Wert enthält, der gleich der im Datenregister enthaltenen Zahl ist, ist dem im Datenregister enthaltenen Wert proportional. Somit ist die Länge des in der Leitung 24 erscheinenden Signals dem im Datenregister 10 gespeicherten Wert proportional.

Die vom Komparator über die Leitung 24 abgegebenen Signale werden einem Schalter und Filter 26 (Fig. 1) zugeführt, deren Funktion darin besteht, das sich in der Länge ändernde, hereinkommende Signal in eine analoge Spannungsgröße umzusetzen, damit die an einer Ausgangsklemme 28 erscheinenden Signale den binären, im Datenregister 10 gespeicherten Informationen amplitudenproportional sind.

In F i g. 2 sind typische Wellenzüge von Signalen dargestellt, die zu den verschiedenen Zeitpunkten im System der Fig. 1 auftreten und die das Verständnis der Arbeitsweise des Systems erleichtern. Für die Wellenzüge der Fig. 2 ist ein System mit einem dreistufigen laufenden Zähler zugrunde gelegt, obgleich die Zahl der Stufen frei wählbar ist.

In Fig. 2 A sind die vom Zeitgeber 20 abgegebenen Taktpulse dargestellt. Das binäre Signal 0 wird dabei durch diejenige Spannung wiedergegeben, die die positivere von zwei Spannungen ist, während das binäre Signal 1 von dem negativeren der beiden Spannungsgrößen dargestellt wird. Wenn das Datenregister 10 und der Zähler 18 nur drei Stufen besitzen, besteht die Periode des Zählzyklus, also die Zeitspanne, die benötigt wird, um den Zähler zyklisch durch alle seine möglichen Einstellungen hindurchzuschalten, aus acht Taktpulsperioden. Damit der Zähler vom gelöschten Zustand durch alle seine möglichen Einstellungen wieder bis zum gelöschten Zustand zurückgeschaltet werden kann, müssen also acht Taktpulse zugeführt werden. Die Wellenzüge der Fig. 2B, 2C und 2D geben die Signale wieder, die in den Ausgabeleitungen der Zählerstufen 1, 2 und 3 zu den verschiedenen Zeitpunkten während des Zählzyklus auftreten. Vor der Zuführung des ersten Taktpulses zum Zähler 18, also im Zeitpunkt 7Jj, befinden sich alle Zählerstufen im gelöschten Zustand und enthalten das binäre Signal 0. Im Zeitpunkt 7\, wenn der erste Taktpuls der Zählerstufe von niederster Ordnung zugeführt wird, wird das Signal, das über die zugehörige Ausgabeleitung 22 läuft, vom Niveau 0 auf das Niveau 1 umgeschaltet, wie durch den Wellenzug der Fig. 2B angedeutet ist. Die übrigen Stufen 2 und 3 verbleiben auf dem Niveau 0. Im Zeitpunkt T₂, wenn der zweite Taktpuls dem Zähler zugeführt wird und das von der Stufe 1 abgegebene Signal wieder zum Niveau 0 zurückkehrt, wird das von der Stufe 2 abgegebene Signal auf das Niveau 1 geschaltet.

In einer Tabelle sind die Binärwerte, die sich in den drei Stufen im Zeitpunkt T_x - Τη befinden, angegeben:

Tabelle

35	Zeitpunkt	Stufen	2¹	2°
	40 T₀	2²		■<
Ά		0	0
T₂	0	0	1
T₃	0	1	0
T₄	0	1	1
45 J I5	0	0	0
T₆	1	0	1
T₁	1	1	0
1	1	1
1

Wie man der Tabelle entnimmt, wird bei Zuführung der vom Zeitgeber 20 gelieferten Taktpulse der dreistufige Zähler durch alle möglichen Werte mit einer vorgegebenen, festen Geschwindigkeit hindurchgeschaltet, die durch die Frequenz der Taktpulse festgelegt ist.

Die Wellenzüge der Fig. 2E bis 2G veranschaulichen die Art und Weise, in der die Länge der vom Komparator 16 abgegebenen Signale sich in Abhängigkeit vom Informationsgehalt ändert, der zuvor im Datenregister 10 gespeichert ist. Insbesondere zeigt die Fig. 2E das Signal, das in der Leitung 24 während des Zählzyklus erscheint, wenn zu Anfang im Datenregister die Binärzahl 001 (die Dezimalzahl 1) gespeichert ist. Wie man erkennt, rückt bei Zuführung des ersten Taktpulses im Zeitpunkt T_x der Zähler 18 auf einen Wert weiter, der dem Wert gleich ist, der sich im Datenregister 10 befinden soll. Somit erzeugt der Komparator 16 ein Signal, das über die Leitung 24 abgeführt

und im Zeitpunkt Ti vom Niveau 1 auf das Niveau O umgeschaltet wird. Da während des übrigen Zählzyklus keine Gleichheit mehr besteht, führt die Leitung 24 kein Signal für eine Zurückschaltung in das Niveau 1. Bis zur nächsten Periode des Zählzyklus, in dem ein Gleichheitszustand wieder bestehen kann, werden die abgegebenen Signale nicht auf das Niveau 1 zurückgeschaltet.

In der Fig. 2F ist das in der Leitung 24 erscheinende Signal veranschaulicht, vorausgesetzt daß die Binärzahl 010 (die Dezimalzahl 2) im Datenregister gespeichert ist. Es nimmt zwei Taktpulsperioden ein, bevor die Zahl im Zähler 18 auf einen Wert geschaltet ist, der der im Datenregister 10 gespeicherten Information gleich ist. Dementsprechend verbleibt das in der Leitung 24 erscheinende Signal während einer ent-,; sprechend längeren Zeitspanne im Niveau 1, als durch den Wellenzug in Fig. 2E dargestellt ist. In ähnlicher Weise stellt die Fig. 2G das in der Leitung 24 vorhandene Signal dar, wenn die Binärzahl 100 (Dezimalzahl 4) im Datenregister gespeichert ist. Es sind also vier vollständige Taktpulszyklen erforderlich, damit der Wert des Zählers gleich dem Inhalt des Datenregisters wird; demzufolge ist die Länge des in der Leitung 24 erscheinenden Wellenzuges entsprechend größer.

Wie noch vollständiger erklärt wird, sind Einrichtungen zur Umsetzung dieser sich ändernden Impulslänge in eine analoge Spannungsgröße vorgesehen. Da diese Länge dem zu Anfang im Datenregister gespeicherten, binären Wert direkt proportional ist, ist das abzugebende analoge Signal ebenfalls den im Datenregister gespeicherten binären Daten proportional.

In Fig. 3 ist als Blockschaltbild das Schaltwerk dargestellt, in dem der Zähler, das Datenregister und der Komparator nach Fig. 1 arbeiten.

Die Konstruktion des Zählers 18 ist bereits in der US-Patentschrift 31 39 540 vom 30. Juni 1964 beschrieben, obgleich auch ein anderer binärer Zähler angewendet werden kann. Im Diagramm der Fig. 3 sind drei Stufen berücksichtigt, obschon das System auch auf eine größere Zahl Stufen erweitert werden kann.

Das Datenregister 10 enthält mehrere bistabile Stufen oder Flipflops 30, 32 und 34, in die von einer Vorrichtung (nicht gezeigt) über Eingabeleitungen 36 zum Setzen und Eingabeleitungen 38 zum Löschen die Informationen eingespeist werden. Die Art und Weise, in der die Daten in ein Register dieser Konstruktion eingegeben werden, ist auf dem Gebiet der Datenverarbeitung bekannt.

Die logischen Verknüpfungen, die mit den bei dieser bevorzugten Ausführungsform des Komparators angewendeten NOR-Gliedern vorgenommen werden, können durch die bekannte Regel festgelegt werden, daß das von einem NOR-Glied abgegebene Signal eine Null ist, wenn eine Eins eingespeist wird, und daß das abgegebene Signal nur dann eine Eins ist, wenn alle Eingangssignale Nullen sind. Gemäß Fig. 3 nimmt der Komparator die Signale sowohl aus den einzelnen Zählerstufen als auch aus den einzelnen Stufen der Datenregister auf. Insbesondere ist die Eingangsklemme eines NOR-Gliedes 42 über einen Leiter 46 mit einer Setzklemme 44 der Zählerstufe von niederster Ordnung verbunden, während die andere Eingangsklemme über einen Leiter 48 mit der Setzklemme der Registerstufe 30 von niederster Ordnung in Verbindung steht. In ähnlicher Weise empfangt das NOR-Glied 50 über einen Leiter 54 das eine Signal von einer Löschklemme 52 der Zählerstufe niederster Ordnung und das andere Signal über einen Leiter 56 von der Löschklemme des Flipflops 30. Die NOR-Glieder 42 und 50 geben Signale über je eine Leitung 60 bzw. 58 ab, die an die Eingangsklemmen eines NOR-Gliedes 62 angeschlossen sind.. Die vom NOR-Glied 62 abgeführten Signale werden von einem NOR-Glied 64 invertiert; die invertierten Signale werden ihrerseits über einen Leiter 66 einem Vergleichsgatter zugeführt, das ein NOR-Glied 68 enthält.

Die Anordnung, die zu den restlichen Zählerstufen von höherer Ordnung und zu den Registerstufen gehört, ist mit der zuvor beschriebenen identisch, so daß ihre nähere Erläuterung überflüssig erscheint. ■

Um den Betrieb des Systems zu veranschaulichen, sei angenommen, daß im Flipflop 30 eine binäre Eins gespeichert und die Stufe von niederster Ordnung im Zähler 18 in den 0-Zustand gesetzt ist, daß also die Information im Zähler nicht mit der im Datenregister 10 übereinstimmt. Unter dieser Bedingung stellen die in den Leitern 48 und 56 erscheinenden Signale eine Eins bzw. eine Null dar. In ähnlicher Weise sind die an den Punkten 44 und 52 auftretenden Signale, die der anderen Eingangsklemme der NOR-Glieder 42 und 50 zugeführt werden, eine Eins bzw. eine Null. Somit wird das NOR-Glied 50 völlig eingeschaltet, da beiden Eingangsklemmen eine Null zugeführt wird, und gibt über den Leiter 58 ein 1-Signal ab. Da dem NOR-Glied 42 1-Signale zugeführt werden, gibt dieses über den Leiter 60 ein 0-Signal ab. Weil die beiden im NOR-Glied 62 eingehenden Signale nicht gleichzeitig auf dem Niveau 0 liegen, wird zum NOR-Glied 64 ein 0-Signal abgeführt, wodurch im Leiter 66 ein 1-Signal erscheint. Wenn dieses 1-Signal dem NOR-Glied 68 zugeleitet wird, kann letzteres kein 1-Signal abgeben, was eine Übereinstimmung bedeutet.

Als nächstes sei angenommen, daß die Stufe von niederster Ordnung im Zähler 18 in ihren 1-Zustand hinein ausgelöst ist und die Registerstufe 30 ein 1-Signal speichert. Unter dieser Bedingung stellt das im Leiter 46, 48, 54 und 56 auftretende Signal eine Null, Eins, Eins bzw. Null dar. Somit wird weder das Glied 42 noch das Glied 50 vollständig eingeschaltet, so daß je ein 0-Signal über die Leiter 58 und 60 abgeführt wird. Nun wird das NOR-Glied 62 vollständig eingeschaltet und leitet zum NOR-Glied 64 ein 1-Signal. Das im Leiter 66 auftretende Signal, das der einen Eingangsklemme des NOR-Gliedes 68 zugeführt wird, ist ein 0-Signal. Vorausgesetzt, daß die in den Stufen 32 und 34 des Registers 10 enthaltenen Informationen mit den in den Stufen 2¹ und 2² des Zählerregisters 18 gespeicherten Digits identisch sind, sind alle in die Eingangsklemmen des NOR-Gliedes 68 eintretenden Signale 0-Signale, und das Glied 68 führt einem Leiter 70 eine Eins zu. Wie bereits erwähnt, zeigt das vom NOR-Glied 68 abgegebene 1-Signal die Tatsache an, daß die im Datenregister 10 enthaltenen Informationen Digit für Digit den in den entsprechenden Stufen des Zählerregisters 18 enthaltenen Informationen entsprechen. Mit Hilfe des in der Leitung 70 laufenden 1-Signals wird ein Flipflop 72 zwecks Steuerung der Zählung in den 1-Zustand gesetzt.

Das Flipflop 72 verbleibt im gesetzten Zustand, bis es durch Zuführung eines 1-Signals über einen Leiter 74 zur Löschklemme in den 0-Zustand zurückgebracht wird. Im Leiter 74 erscheint nur dann ein 1-Signal, wenn NOR-Glieder 76 vollständig eingeschaltet sind, also in

dem Zeitpunkt, wenn die beiden hereinkommenden Signale gleichzeitig das Niveau 0 einnehmen. Die NOR-Glieder 76 werden von den Löschklemmen aller Stufen des Zählerregisters 18 gespeist. Wenn der Zähler vollständig gelöscht wird, sind also die NOR-Glieder 76 völlig eingeschaltet.

Nun sei der Betrieb der Glieder nach Fig. 3 zusammenfassend betrachtet; zu Beginn der Digital-Analog-Umsetzung sind die Rückstellglieder 76 eingeschaltet, weil der Zähler 18 gelöscht ist. Infolgedessen erscheint im Leiter 74 ein 1-Signal, von dem das Flipflop 72 in das Niveau 1 gebracht wird. Dieses Signalniveau wird während der Zeitspanne aufrechterhalten, in der der Zähler infolge der Zuführung der Taktpulse weiterschaltet. Sobald der Inhalt aller Zählerstufen-Flipflops mit dem Inhalt der entsprechenden Flipflops im Datenregister 10 übereinstimmt, wird das Vergleichsgatter 68 eingeschaltet und erzeugt ein Signal im Niveau 1, von dem das Flipflop 72 gesetzt wird, von dem nun ein O-Signal während der Dauer des Zählzyklus abgegeben wird. Das Flipflop 72 wird dann in den 1-Zustand zurückgesetzt, wenn der Zähler einen Zustand annimmt, in dem alle Digits Null sind; der Wellenzug, dessen Dauer die im Register 10 gespeicherte Binärzahl darstellt, wird während der nachfolgenden Zyklen erneut in Umlauf gebracht.

In Fig. 4 ist eine elektrische Schaltung zur Umsetzung des Rechteckimpulses, der vom Flipflop 72 der Fig. 3 abgegeben wird, in eine Spannungsgröße zu sehen, die der Impulslänge proportional ist, der seinerseits eine analoge Äquivalente der im Datenregister 10 enthaltenen Binärzahl ist.

Die Schaltung enthält einen Stromschalter, z. B. einen pnp-Transistor 78. Mit der Basis 84 des Transistors ist über einen Widerstand 88 eine Eingangsklemme 86 verbunden. Ein Anschlußpunkt zwischen dem Widerstand 88 und der Basis 84 steht über einen Widerstand 90 mit der positiven Klemme +V einer Gleichspannungsquelle in Verbindung. Von dieser Spannung wird normalerweise der Transistorschalter derart im nichtleitenden Zustand gehalten, daß eine ziemlich hohe Impedanz zwischen dem Emitter 80 und dem Kollektor 82 besteht. Der Emitter liegt an der positiven Klemme einer regulierten Gleichstromquelle 92. Der Kollektor 82 steht mit der einen Eingangsklemme 94 eines Tiefpaßfilters 96 in Verbindung, das eine in Reihe liegende Induktivität 98 und einen parallelgeschalteten Kondensator 100 enthält. Die andere Eingangsklemme 102 des Filters 96 ist über einen Leiter 104 am negativen Pol der Stromquelle 92 angeschlossen. An der Ausgangsklemme des Filters liegt ein Belastungswiderstand 106; das analoge Signal wird an einer Klemme 108 abgenommen. Zwischen den Eingangsklemmen 94 und 102 des Filters liegt eine Diode 110, deren Kathode mit der Klemme 94 verbunden ist. Mit Hilfe dieser Diode wird der Transistor gegen starke induktive Spannungsstöße geschützt, die sich ergeben können, wenn der durch die Induktivität 98 fließende Strom abgeschaltet wird.

Im Betrieb ist die Ausgangsklemme des Flipflops 72 der Fig. 3 mit der Eingangsklemme 86 der Schaltung

ίο nach F i g. 4 verbunden. Wenn das Flipflop gelöscht ist, ist die an der Klemme 86 vorhandene Spannung ziemlich positiv, und somit hält die der Basis 84 des Transistors 78 /ugefühfte Gleichspannung über den von den Widerständen 88 und 90 gebildeten Spannungsteiler den Transistor im nichtleitenden Zustand, in dem kein Strom von der Quelle 92 zum Tiefpaßfilter 96 und /ur Belastung 106 fließt. In dem Zeitpunkt, wenn der Komparator die Übereinstimmung zwischen dem Inhalt des Datenregisters und des Zählers wahrnimmt und ein entsprechendes Signal zum Setzen des Flipflops 72 abgibt, wird das an der Klemme 86 eingehende Signal so weit negativ, daß die positive Vorspannung an der Basis 84 des Transistors 78 beseitigt wird. Der Transistor wird in einen Zustand geringer Impedanz gebracht, in dem der Strom von der Quelle 92 zur Belastung 106 fließt. Das Tiefpaßfilter 96 wirkt als integrierende Schaltung, so daß die am Belastungswiderstand entwickelte Spannung den Mittelwert der Eingangsspannung darstellt. Da der mittlere Wert des von der Quelle 92 kommenden Gleichstroms eine Funktion der Länge der Schaltimpulse ist, die der Eingangsklemme 86 zugeführt werden, ist das von der Klemme 108 abgegebene Signal dieser Impulslänge proportional. Bei einer tatsächlichen Ausführungsform des zuvor beschriebenen Digital-Analog-Umsetzers wird eine regulierte Stromquelle von 15 V mit einem fünfstufigen Datenregister und einem fünfstufigen Zähler benutzt. Die an der Ausgangsklemme 108 meßbare Spannung kann zwischen 0 V und 15 V in 32 Anteilen von je 0,5 V variiert werden. Mit anderen Worten ausgedrückt, wird durch eine Amplitudenänderung von etwa 0,5 V in einzigartiger Weise jede von 32 möglichen Kombinationen der fünf binären Digits identifiziert. Diese Ausführungsform arbeitet miteinerGenauigkeitvon+lOOmV.

Der Zeitgeber zum Fortschalten des Zählers hat eine Wiederholungsfrequenz von 2 Impulsen je Mikrosekunde; nachdem der Inhalt des Datenregisters geändert ist, werden 10 Zählzyklen benötigt, damit der analoge Spannungswert einen stetigen Zustand erreicht. Dies bedeutet für das System eine Erholungszeit von annähernd 1 msec.

Hierzu 2 Blatt Zeichnungen

609 532/306

Claims

bZ U24 Patentansprüche:

1. Digital-Analog-Umsetzer mit einem eine Zahl in Form einer Bitfolge aufnehmenden Register, mit einem von einem Taktpulsgeber mit einer vorgegebenen Geschwindigkeit weiterschaltbaren, binären Zähler und mit einem aus logischen Verknüpfungsgliedern aufgebauten Komparator, der mit dem Register und dem Zähler verbunden ist und ein Signal abgibt, wenn eine Übereinstimmung zwischen der im Register aufgenommenen Zahl und der während der Weiterschaltung des Zählers erreichten Zahl vorhanden ist, dadurch gekennzeichnet, daß eine bistabile Schaltung (72) mit ihrer einen Eingangsklemme (S) am Ausgang des Komparators (16) und mit ihrer anderen Eingangsklemme (L) am Ausgang des Zählers (18) angeschlossen ist, derart, daß sie von dem bei der Übereinstimmung vom Komparator (16) abgegebenen Signal in ihren anderen Zustand überführbar und vom Zähler (18) zu Beginn der nächsten Weiterschaltperiode in ihren ersten Zustand rückstellbar ist.

2. Umsetzer nach dem Anspruch 1, dadurch gekennzeichnet, daß der bistabilen Schaltung (72) ein Integrator (96) nachgeschaltet ist, von dem eine Spannung abgebbar ist, deren Wert der Zeitspanne proportional ist, in der sich die bistabile Schaltung (72) im ersten, rückgestellten Zustand befindet.

3. Umsetzer nach dem Anspruch 2, dadurch gekennzeichnet, daß zwischen der bistabilen Schaltung (72) und dem Integrator (96) ein elektronischer Schalter (78) liegt, der den Integrator (96) in derjenigen Zeitspanne abschneidet, in der sich die bistabile Schaltung (72) im anderen Zustand befindet.