DE1462024A1

DE1462024A1 - Digital-Analog-Umsetzer

Info

Publication number: DE1462024A1
Application number: DE19651462024
Authority: DE
Inventors: Phelps Robert Edward; Kaszynski Albert Zbigniow
Original assignee: Sperry Rand Corp
Current assignee: Sperry Corp
Priority date: 1965-01-04
Filing date: 1965-12-27
Publication date: 1969-11-13
Also published as: DE1462024B2; CH430791A; US3422423A; GB1081870A; FR1461983A

Description

PATENTANWALT

H. F. E LLM E R

FRAN KFURT/MAI N
WEBERSTRASSE ·

ERA-12^8 ρ 2ΪΟ2/Γ

SPERRT RAND CORPORATION, New Tork 19, N. Y., USA Digital-Analog-Umsetzer

Die Erfindung betrifft ein Schaltwerk aur Umsetzung von in digitalen Signalen vorliegenden Informationen in die analoge For«, bei der eine digitale Zahl in einen sich wiederholenden Rechteckiapuls Überführt wird, dessen Länge die analoge Äquivalente der digitalen Zahl darstellt. Von Rechteckimpuls wird ferner ein Tiefpaßfilter gesteuert, τοη dem ein die digitale Zahl darstellendes, analoges Signal erzeugt wird.

Qealfi der Erfindung ist ein Umsetter vorgesehen, der eine duich mehrere einseine Digits dargestellte binäre Zahl in paralleler form in eine einseine Rechteckwelle unsetst, deren eines Merkmal den Wert der digitalen Zahl darstellt. Die in die analoge Fora umsusetiende, digitale Zahl tritt in ein Speicherregister ein, dessen Stufen je mit einem Sate von Eingangeklemmen eines binlren Komparator« verbunden sind. Außerdem sind die Ausgangsklem-

909846/0810

sen der Stufen eines binaren 24hlera mit eines weiteren Satz EIngangaklemmen Jes Koitnaratord verbunden. Der Zahler kann Kit ei-Mr vorgegebenen, festen Geschwindigkeit von einen Zeltgeber fortgeschaltet werden. Auf die vom Komparator abgegebenen Signale spricht eine Vorrichtung an, von der ein Signal erseugt wird, das der Zeitdauer »wischen dem Augenblick, in dem der Zähler einen vorgegebenen Besugswert aufweist, und dem Augenblick proportional ist, in dem die in Zahler befindliche Zahl gleich der Binlrdarstellung im Speicherregister ist. Dann wird eine weitere Einrichtung benutst, von der dieses abgegebene Signal In eine analoge SpannungsgröSe überfuhrt wird.

Ziel der Erfindung 1st ein Digital -Analotj-ömsetzer von einfacher Konstruktion und im HinbLicfc auf die Zahi der benötigten Bestandteile von großer Wirtschaftlichkeit ohne sich bewegende TeUe.

Bin weiteres Ziel der Erfindung ist ein Unset«er, von dem eine gespeicherte digitale Zahl in einen sich wiederholenden Rechteckwellenimpuls Überführt wird, dessen Länge der gespeicherten Zahl proportional 1st.

Un weiteres Ziel der Erfindung 1st ein Umsetser, von dem eine Rechteckwelle von eich ändernder Länge In eine dieser Länge proportionale Spannungsgröfle überführt wird.

Zum besseren Terständnis der Brfindung seien die beigefügten Figuren näher erläutert. Die Einielheiten der Figuren geben die su patentierenden Merkmale wieder.

909846/0810 - 2 -

- ^6AD

₃ U6202A

Figur 1 ist ein Blockschaltbild eine* Netzwerkes sub Umsftien einer parallel gespeicherten digitalen Zahl in eine äquivalente analoge SpannungsgrOSe.

Figur 2 seigt verschiedene Impulsformen, die die Arbeitsweise des Systems nach Figur 1 veranschaulichen.

Figur 3 ist ein Schaltbild mit den logischen Verknüpfungen, die de» System der Figur 1 dienen.

Figur 4 iat ein elektrisches Schaltbild der Schaltung, von der ein eingehender Impule mit einer variablen Länge in eine analoge Spannungsgröße umgesetzt wird, die der Impulslänge der eingehenden Signale proportional ist.

GemÄß Figur 1 enthält ein digitales Zahlenregister 10 füivn bic «ahlreiche untereinander in Verbindung stehende, bistabile Stufen 2° - 2ⁿ. Von einer äußeren Quelle (nicht gezeigt) wird es über ein Kabel 12 «it Informationen versorgt. Die äußere Quelle kann s. B, eine digitale Rechenmaschine oder eine andere Vorrichtung sein, von der digitale Signale abgegeben werden. Alle Stufen des Registers 10 führen ihre Signale über Leitungen 14 ab, die mit einem Sat· Eingangsklemmen eines binären Koaparators 16 in Verbindung stehen, wie später ausführlich erläutert sei.

Die in den Leitungen 14 erscheinenden Signale sind binär, stellen also mar den Binärwert 0 oder 1 dar.

909846/0810

μ 5 —

U62024

In den System der Figur 1 befindet eich ein laufender Zfihler 18, der vorzugsweise aus mehreren untereinander verbundenen, bistabilen Stufen aufgebaut ist, deren Zahl der Zahl der Stufen des Datenregisters IO entspricht. Von einer Taktpulsquelle, *. B. einer Zeitgeberschaltung 20 werden an den Zahler 16 dem Vorschub dienende Impulse geliefert, damit die Io Zähler enthaltene Zahl ■it einer festen, vorgegebenen Geschwindigkeit vorrückt. Alle Stufen de· Zahlers 18 sind über Leitungen 22 an einem weiteren Sats Kingangeklemmen des biniren !Comparators 16 angeschlossen. Auch die in den Leitungen 22 erscheinenden Signale stellen die Binftrwerte O und 1 dar.

Vom Komparator 16 wird über eine Leitung 24 in dem Augenblick ein Signal abgegeben, in dem der im Zahler 18 enthaltene Wert gleich den biniren Zahlen im Datenregister 10 ist. Die Zeitspanne, die !wischen dem Augenblick, in dem der Zahler einen vorgegebenen Wert angibt, und dem Augenblick verstreicht, in dem er einen Wert enthält, der gleich der im Datenregister enthaltenen Zahl ist, ist dem im Datenregister enthaltenen Wert proportional. Somit ist die Länge des in der Leitung 24 erscheinenden Signals dem in Datenregister 10 gespeicherten Wert proportional.

Die vom Komparator über die Leitung 24 Abgegebenen Signale werden einem Schalter und Filter 26 (Figur 1) lugeführt, deren Funktion darin besteht, das sich in der Länge ändernde, hereinkommende Signal in eine analoge SpannungsgrdBe umsuaetsen, damit die an «lner Ausgangsklemme 28 erscheinenden Signale den biniren,

909846/0810 -. 4 -

5" H62024

im Datenregister 10 gespeicherten Informationen amplitudenproportional sind.

In Figur 2 sind typische Wellenzüije von Signalen dargestellt, die au den verschiedenen Zeltpunkten im System der Figur 1 auftreten, und die das Verständnis der Arbeitsweise des Systems erleichtern. Für die Wellenzüge der Figur 2 ist ein System mit einem dreistufigen Datenregister und einem dreistufigen laufenden Zähler sugrundegelegt, obgleich die Zahl der Stufen frei wählbar ist.

In Figur 2 A sind die von Zeltgeber 20 abgegebenen Taktpulse dargestellt. Das binäre Signal 0 wird dabei durch diejenige Spannung wiedergegeben, die die positivere von swei Spannungen ist, während das binäre Signal 1 von dem negativeren der beiden SpannungsgröBen dargestellt wird. Wenn das Datenregister 10 und der Zähler 18 nur drei Stufen besitzen, besteht die Periode des Zählsyklue, also die Zeltspanne, die benötigt wird, um den Zähler zyklisch durch alle seine möglichen Einstellungen hindurchzuschalten, aus acht Taktpuleperioden. Damit der Zähler vom gelöschten Zustand durch alle seine möglichen Einstellungen wieder bis sub gelöschten Zustand zurückgeschaltet werden kann, müssen also acht Taktpulse zugeführt werden. Die WellensUge der Figuren 2 B₁ 2 C und 2 D geben die Signale wieder, die in den Ausgabeleitungen der Zählerstufen 1, 2 und 3 zu den verschiedenen Zeltpunkten während des Zählzyklus auftreten. Vor der Zuführung des ersten Taktpulses tvm Zähler 18, also im Zeitpunkt T₀ befinden sich

909846/0810 6AD

alle Zählerstufen in gelöschten Zustand und enthalten das binäre Signal O. Im Zeitpunkt T₁» wenn der erste Taktpule der Zäh» lerstufe von niederster Ordnung zugeführt wird, wird das Signal, das Über die zugehörige Ausgabeltitung 22 läuft, vom Niveau O auf das Niveau 1 umgeschaltet, wie durch den Wellenzug der Figur 2 B angedeutet ist. Die Übrigen Stufen 2 und 3 verbleiben auf de« Niveau O. Im Zeitpunkt T₂, wenn der zweite Taktpuls dem Zähler zugeführt wird und das von der 3tufe 1 abgegebene Signal wieder ium Niveau O zurückkehrt, wird das von der Stufe 2 abgegebene Signal auf das Niveau 1 geschaltet.

In einer Tabelle I sind die Binärwerte, die sich in den drei Stufen Ib Zeitpunkt T^ - T« befinden, angegeben!

	^T0	TABELLE	₂i	I	2°
STUFEN		2²	O	O
ZEITPUNKT	^T2	O	O	1
	^T3	O	1	O
	^T4	O	1	1
	^T5	O	O	O
	^T6	1	O	1
		1	1	O
	1	1	1
	1

Wie man der Tabelle entnimmt, wird bei Zuführung der vom Zeitgeber 20 gelieferten Taktpulse der dreistufige Zähler durch all« möglichen Werte mit einer vorgegebenen, festen Geschwindigkeit

909846/0810

6AD ORtQtNAU

U62O24

hindurchgeschaltet, die durch die Frequenz der Taktpulae festgelegt ist.

Die Wellenztige der Figuren 2 E bis 2 G veranschaulicht! die Art und Weise, in der die Lange der vom Komparator 16 abgegebenen Signale sich in Abhängigkeit vom Informationsgehalt ändert, der zuvor Ib Datenregister 10 gespeichert 1st. Insbesondere celgt dl« Figur 2 E das Signal, das in der Leitung 24 während des ZAhI· zvklus erscheint, wenn zu Anfang im Datenregister die Binärzahl 001 (die Deziaalzahl 1) gespeichert ist. Wie man erkennt, rückt bei Zuführung des ersten Taktpulses in Zeitpunkt T₁ der Zähler 18 auf «inen Wert weiter, der dem Wert gleich ist, der sich la Datenregister 10 befinden soll. Somit erzeugt der Komparator 16 ein Signal, dp.n über die Leitung 2k ab**>f.ucr\. una im />itpufc*t, T₁ roe Niveau 1 auf das Niveau 0 umgeschaltet wird. Da während des übrigen Zählzyklus keine Gleichheit mehr besteht, führt die Leitung 24 kein Signal für eine Zurückschaltung in das Niveau 1. Bis zur nächsten Periode des Zählzyklus, in dem ein Gleichheitszustand wieder bestehen kann, werden die abgegebenen Signale nicht auf das Niveau 1 zurückgeschaltet.

In der Figur 2 F ist das in der Leitung 24 erscheinende Signal veranschaulicht» vorausgesetzt daß die Binärzahl 010 (die Deziaalzahl Z) la Datenregister gespeichert ist. Bs nimmt zwei Taktpulsperioden ein, bevor die Zahl la Zähler 18 auf einen Wert geschaltet ist, der der im Datenregister 10 gespeicherten Information gleich ist. Dementsprechend verbleibt das in der Leitung 24

909846/0810

-7 -

ÖRK31NAL

erscheinende Signal wahrend einer entsprechend längeren Zeitspanne im Niveau I₁ als durch den Wellenzug in Figur 2 E dargestellt ist. In ähnlicher Weise stellt die Figur 2 G das in der Leitung 24 vorhandene Signal dar, wenn die Binärzahl 100 (Deseimalaahl 4) in Datenregister gespeichert ist. Bs sind also vier vollständige Taktpulasyklen erforderlich, damit der Wert des Zählers gleich dem Inhalt des Datenregisters wird; demzufolge ist die Länge des in der Leitung 24 erscheinenden Wellenzuges entsprechend größer.

Wie noch vollständiger erklärt wird, sind Einrichtungen aur Umsetsung dieser sich ändernden Impulslänge in eine analoge Spannungsgröße vorgesehen. Da diese Länge dem zu Anfang im Datenregister gespeicherten, binären Wert direkt proportional ist, ist das abzugebende analoge Signal ebenfalls den im Datenregister gespeicherten binären Daten proportional.

In Figur 3 ist als Blockschaltbild das Schaltwerk dargestellt, in dem der Zähler, das Datenregister und der Komparator nach Figur 1 arbeiten.

Die Konstruktion des Zählers 16 ist bereits in der US-Patentschrift 3.139.540 vom 30. Juni I964 beschrieben, obgleich auch ein anderer binärer Zähler angewendet werden kann. Im Diagramm der Figur 3 sind drei Stufen berücksichtigt, obechon das System auch auf eine größere Zahl Stufen erweitert werden kann.

ORIGINAL

Das Datenregister 10 enthält mehrere bistabile Stufen oder Flipflops 30, 32 und 34» in die von einer Vorrichtung (nicht gezeigt) über Eingabeleitungen 36 zum Setzen und Eingabeleitungen 38 uum Löschen dia Informationen ei«Kes:.^%ei^t werden. Di^ Art und V/plse, in der die Daten in ein Register diaper Konstruktion sing^geben werden, ist auf dem Gebiet der Datenverarbeitung bekannt.

Die logischen Verknüpfungen, die mit den bei dieser bevorzugten Ausführungsform des !Comparators angewendeten NOR-Gliedern vorgenommen werden, können durch die bekannte Regel festgelegt werden, daß das von einem NOR-Glied abgegebene Signal eine Null ist, wenn eine Eins eingespeist wird, und daß das abgegebene Signal nur dann eine Eins ist, wenn alle Eingangssignal Nullen sind. Gemäß Figur 3 nimat der Komparator die Signale sowohl aus den einseinen Zfihlerstufen als auch aus den einzelnen Stufen der Datenrpgister auf. Insbesondere ist die Bingangsklemine eines NOR-Qliedes 42 über einen Leiter 46 mit einer Setzklewae 44 der 2äh~ lerstufe von niederster Ordnung verbunden, während die andere Eingangsklemme über einen Leiter 48 mit der Setsklemme der Registerstufe 30 von niederster Ordnung in Verbindung steht, tn ahnlicher Welse empfängt das MOR-Glled 50 über einen Leiter 54 das eine Signal von einer Löseilklemme 52 der Zählerstufe niederster Ordnung und das andere Signal über einen Leiter 56 von der Löschklemee des Flipflops 30. Die HOR-Olieder 42 und 50 geben Signale Über je eine Leitung 60 baw. 58 ab, die an die Eingangsklemmen eines NOR-Gliedes 62 angeschlossen sind. Die vom NOR-Glied 62 abgeführten Signale werden von einem NOR-Glied 64 invertiert;

.,·. 909846/0810

H62024

/I

die invertierten Signale werden ihrerseits über einen Leiter 66 einem Vergleichsgatter uugeführt, das ein NOR-Glied 66 enthält·

Die Anordnung, die su den restlichen Zähierstufen von höherer Ordnung und su den Registerstufen gehört, ist mit der zuvor beschriebenen identisch, so daß ihre nähere Erläuterung, überflüssig erscheint.

IAi den Betrieb des Systems au veranschaulichen, sei angenommen, daß im Flipflop 30 eine binäre Eins gespeichert und die Stufe von niederster Ordnung la Zähler 18 in den O-Zustand gesetzt ist, daβ also die Information im Zähler nicht mit der im Datenregister 10 Übereinstimmt. Unter dieser Bedingung stellen die in den Leitern 48 und 56 erscheinenden Signale eine Eins bzw. eine Null dar. In ähnlicher Welse sind die an den Punkten 44 und 52 auftretenden Signale, die der anderen Eingangsklemme der NOR-Glieder 42 und 50 zugeführt werden, eine Eins bzw. eine Null. Somit wird das NOR-Glied 50 völlig eingeschaltet, da beiden Eingangsklemmen eine Hull sugeführt wird und gibt über den Leiter 58 ein 1-Signal ab. Da dem NOR-Qlled 42 1-Signale zugeführt werden, gibt dieses über den Leiter 60 ein O-Signal ab. Weil die beiden im NOR-Glied 62 eingehenden Signale nicht gleichzeitig auf dem Niveau 0 liegen, wird sum NOR-Glied 64 ein O-Signal abgeführt, wodurch im Leiter 66 ein 1-Signal erscheint. Wenn dieses 1-Signal dem NOR-Glied 68 sugeleitet wird, kann letzteres kein 3-Signal abgeben, was eine Übereinstimmung bedeutet.

909846/0810 - 10 -

H62024

Als nächstes sei angenommen, daß die Stufe von niederster Ordnung Im Zfihler 18 in ihren 1-Zustand hinein ausgelöst ist und die Registerstufe 30 ein 1-Signal speichert. Unter dieser Bedingung stellt das Ib Leiter 46, 48, 54 und 56 auftretende Signal eine Null, Eins, Eins bzw. Hull dar. Somit wird weder das Glied 42 noch das Glied 50 vollständig eingeschaltet, so daß je ein O-Slgnal über die Leiter 58 und 60 abgeführt wird. Nun wird das NOR-Glied 62 vollständig eingeschaltet und leitet zum NOR-Glied 64 ein 1-Signal. Das in Leiter 66 auftretende Signal, das der einen Eingangskieane des NOR-Gliedes 68 augeführt wird, ist ein O-Signal. Vorausgesetzt daß die in den Stufen 32 und 34 des Registers 10 enthaltenen Informationen mit den in den Stufen 2 und 2 des Zählerregisters 18 gespeicherten Digits identisch sind, sind alle in die Eingangskiemaen des NOR-Gliedes 66 eintretenden Signale O-Signale, und das Glied 68 führt einem Leiter 70 eine Eins zu. Wie bereite erwähnt, zeigt das von NOR-Glied 68 abgegebene 1-Signal die Tatsache an, daß die in Datenregister 10 enthaltenen Informationen Digit für Digit den in den entsprechenden Stufen des Zählerregisters 18 enthaltenen Informationen entsprechen. Mit Hilfe des in der Leitung 70 laufenden 1-Signals wird ein Flipflop 72 »weeks Steuerung der Zählung in den 1-Zustand gesetzt.

Das Flipflop 72 Terbleibt in gesetzten Zustand, bis es durch Zuführung eines 1-Signals über einen Leiter 74 zur Löschklemne in den O-Zustand zurückgebracht wird. Im Leiter 74 erscheint nur dann ein !-Signal, wenn NOR-Glieder 76 Tollständig eingeschaltet

909846/0810

H62024

sind, also in dem Zeitpunkt, wenn die beiden hereinkommenden Signale gleichzeitig das Niveau 0 einnehmen. Die NOR-Glieder 76 werden von den Löschklemmen aller Stufen des Zählerregisters 16 gespeist. Wenn der Zähler vollständig gelöscht wird, sind also die HOR-Olioder 76 völlig eingeschaltet.

Run sei der Betrieb der Glieder nach Figur 3 zusammenfassend betrachtet; su Beginn der Digital-Analog-Umaetsung sind die RücketMllgliedor 76 eingeschaltet, weil der ZShIer 18 gelöscht 1st. Infolgedessen erscheint im Leiter 7k ein 1-Signal, von dem das Flipflop 72 in das Niveau 1 gebracht wird. Dieses Signalniveau wird während der Zeitspanne aufrechterhalten, in der der Zähler infolge der Zuführung der Taktpulse weiterschaltet. Sobald der Inhalt aller Zählerstufen-Flipflops mit dem Inhalt der entsprechenden Flipflops im Datenregister 10 übereinstimmt, wird das Vergleichegatter 66 eingeschaltet und eraeugt ein Signal im Niveau 1, von dem das Flipflop 72 gesetzt wird, von dem nun ein O-Signal während der Dauer des Zählzyklus abgegeben wird. Das Flipflop 72 wird dann in den 1-Zustand zurückgesetzt, wenn der Zähler einen Zustand anniamt, in dem alle Digits null sind; der Wellenzug, dessen Dauer die im Register 10 gespeicherte Binarzahl darstellt, wird während der nachfolgenden Zyklen erneut in Italauf gebracht»

In Figur 4 1st eine elektrische Schaltung zur Umsetzung des Rechteckimpulses, der vom Flipflop 72 der Figur 3 abgegeben wird, in eine Spannungsgröße zu sehen, die der Impulslänge proportio-

'·■■■■■■■■- ■ ' .·■>/ . 12 6ADQRIOtNAL

H62024

nal ist, der seinerseits eine analoge Äquivalente der ¹In Daten» register 10 enthaltenen Binarzahl ist.

Die Schaltung enthalt einen Stromschalter, a. B. einen pnp-Transistor 78. Mit der Basis 84 des Transistors ist Über einen Widerstand 88 eine Eingangskiemne 86 verbunden. Ein Anschlußpunkt ■«fischen dem Wide ι stand 88 und der Basis 84 steht über einen Widerutand 90 mit der positiven Klemme +V einer Gleichspannungsquelle in Verbindung. Von dieser Spannung vdrd normalerweise der Transistorschalter derart In nichtleitenden Zustand gehalten, daß eine ilemlich hohe Impedanz zwischen dem Emitter 80 und dem Kollektor 82 besteht. Der Emitter liegt an der positiven Klemme einer regulierten Gleichstromquelle 92. Der' Kollektor 82 steht mit der einen Eingangsklemme 94 eines Tiefpaßfilters 96 in Verbindung, das eine in Reihe liegende Induktivität 98 und einen parallel geschalteten Kondensator 100 enthält. Die andere Eingangski eiee 102 des Filters 96 ist über einen Leiter IO4 am negativen Pol der Stromquelle 92 angeschlossen. An der Ausgangsklemme des Filtere liegt ein Belastungswiderstand IO6; das analoge Signal wird an einer Klemme 108 abgenommen. Zwischen den Kingangsklemmen 94 und 102 des Filters liegt eine Diode 110, deren Kathode mit der Klemm« 94 verbunden ist. Mit Hilfe dieser Diode wird der Tranalstor fegen starke induktive SpannungsstCße geschütit, dl« sieh ergaben können, wann der durch die Indukti-

TitAt 98 flieiende Strom abgeschaltet wird.

■ ;

■■!-. 909846/0810

- 13 - .!Λ*'·ί0;ί'!θ

H6202A

Im Betrieb int die Ausgangsklemste des Flipflops 72 der Figur 3 mit der Singangsklcmoe 86 der Schaltung nach Figur 4 verbunden. Wenn das Flipflop gelöscht ist, ist die an der Klemme 86 vorhandene Spannung ziemlich positiv, und snalt hält die der Basis 84 des Transistors 78 sugofUhrte Gleichspannung Über den von den Widerständen 88 und 90 gebildeten Spannungsteiler den Transistor im nichtleitenden Zustand, in dem kein Strom von der Quelle 92 zum Tiefpaßfilter 96 und but Belastung 106 fließt. In dem Zeitpunkt, wenn der Komparator die Obereinstimmung zwischen dem In» halt des Datenregieters und des Zählers wahrnimmt und ein entsprechendes Signal sua Setzen des Flipflops 72 abgibt, wird das an der Klemme 86 eingehende Signal soweit negativ, daß die positive Vorspannung an der Basis 84 des Transistors 78 beseitigt wird. Der Transistor wird in einen Zustand geringer Iapedans gebracht, in dem der Strom von der Quelle 92 zur Belastung 106 fließt. Das Tiefpaßfilter 96 wirkt als integrierende Schaltung, so daS die am Belastungswiderstand entwickelte. Spannung den Mittelwert der Eingangsspannung darstellt. Da der mittlere Wert des von der Quelle 92 kommenden Gleichstroms eine Funktion der Länge der Schaltimpulse ist, die der Eingang3klemme 86 zugeführt werden, 1st das von der Klemme 108 abgegebene Signal dieser Impulslänge proportional.

Bei einer tatsächlichen Ausfuhrungsfona des zuvor beschriebenen Digital-Analog-Umsetzers wird eine regulierte Stromquelle von 15 V mit einem fünfstufigen Datenregister und einem fünfstufigen Zähler benutzt. Die an der Ausgangsklemne 108 aeßbare Spannung

909846/0810

U6202A

kann «wischen O V und 15 V in 32 Anteilen von je 0,5 V v&riiert werden. Mit anderen Werten ausgedrückt, wird durch eine Aaplitudenönderung von etwa 0,5 V in einzigartiger Weise Jede von 32 möglichen Kombinationen der fünf binftren Digits identifiziert. Diese Ausführungsfora arbeitet mit einer Genauigkeit von ± 100 mV. Der Zeltgeber zum Fortschalten des Zählers hat eine Wiederholungefrequenz von 2 Impulsen je MikroSekunde; nachdem der Inhalt des Datenregisters geändert ist, werden 10 Zählzyklen benötigt, damit der analoge Spannungswert einen stetigen Zustand erreicht. Dies bedeutet für das System eine Erholungazeit von annähernd 1 msec.

" ¹⁵ " ■

Claims

PATENTANSPRÜCHE

1. Digital-Analog-Umsetzer mit einem Register, von dem digitale, in ein Äquivalentes, analoges Signal umzusetzende Informationen speicherbar sind, dadurch gekennzeichnet, daß ein binärer Zähler (18) von einem Zeltgeber (20) kommende Taktpulse aufnimmt und von diesen mit einer vorgegebenen Geschwindigkeit weitergeschaltet wird, daß mit dem Register (10) und dem Zahler (18) ein Komparator (16) in Verbindung steht und ein Signal abgibt, wenn die vom Zähler (18} könnenden Informationen mit den im Register (10) gespeicherten Informationen übereinstimmen, und daß eine integrierende Schaltung (26 oder 96) in Abhängigkeit von dem vom Komparator (16) abgegebenen Signal ein« Spannung erzeugt, deren Größe der Zeitspanne proportional ist, die von dem Seitpunkt, wenn sich im Zähler eine vorgegebene Zahl befindet, bis «u dem Zeitpunkt verstreicht, in dem der Komparator das Signal abgibt.

2. Umsetser nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem Komparator (16) und dem Integrator (26, 96) eine bistabile Schaltung (72) eingeschaltet ist, die von dem von Komparator (l6) abgegebenen Signal in ihren anderen Zustand überführt wird, und daß von einem Gatter (76) diese bistabile Schaltung (72) bei einem vorgegebenen Wert im Zahler (18) aurückgestellt wird.

9 O 9 8 U 6 / O 8 1 O

6ADORfOINAt ^im'^r''^U " ^UiV

U6202A

3. Umsetzer nach Anrpru:h Z , i a d u r c h ρ, e Η ^μ π η zeichnet, daß die bistabil«? Schaltung (7?/ jpdeTSwl dann zurückgestellt wird, wenn die- im Zähler vorhandene Zahl ein«n ge winsoit Modul übersteigt, und daft dK» in i5er integrierenden Schal tung «!-zeugte Spannungsgi oße der Z-i.t3p.inne proportional ist. in der sich die bistabile Schaltung im zurückgestellten Zustand befindet .

4. Umsetzer nach Anspruch 2, is durch gekennze i c h η c t< » daß von einew Schalter {78;, der auf das von der bistabilen Schaltung {-72) abgegebene Signal a nap rieht, eine Gl<ji chspa nnurtgsquelle (92} mit der integrierenden Schaltung (96) verbunden wird, wenn sich die bi&tib51e" Schaltung i72) in ihrem anderen Zustand befindet.

^! ,909846/0810

* ¹⁷ ~