DE1124739B

DE1124739B - Recheneinrichtung

Info

Publication number: DE1124739B
Application number: DEG30541A
Authority: DE
Inventors: Harold William Abbott; Vernon Paul Mathis
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1959-10-01
Filing date: 1960-09-22
Publication date: 1962-03-01
Also published as: US3043516A

Description

Die vorliegende Erfindung bezieht sich auf Recheneinrichtungen zur Durchführung einfacher arithmetischer Rechnungen und im besonderen auf Recheneinrichtungen, die elektrische Elemente benutzen, um die Rechnungen mit elektrischen Größen durchzuführen.

Gemäß der Erfindung ist eine derartige Recheneinrichtung so organisiert, daß an einem Eingang eines Tores eine erste elektrische Größe anlegbar ist, <üe das Tor in den einen Leitfähigkeitszustand zu bringen sucht, daß eine Zeitsummationsvorrichtung für eine zweite elektrische Größe vorgesehen und ihr Ausgang so mit einem Toreingang verbunden ist, daß das Tor in den anderen Leitfähigkeitszustand kommt, wenn die an dem Tor angelegten Größen sich der Gleichheit nähern, und daß durch das Tor eine dritte elektrische Größe einer zweiten Zeitsummationseinrichtung zuführbar ist.

Nach diesem Prinzip können Recheneinrichtungen von einfachem Aufbau so ausgebildet werden, daß

sie eine Division -^- von zwei elektrischen Eingangsgrößen A und B durchführen können, ferner Multiplikation (A, B), Interpolation ^r-ß ^und das Ausziehen von Wurzeln. Die Erfindung ist anwendbar, um die Rechnungen sowohl mit Bezug auf elektrische Größen in der Form von Spannungsgrößen durchzuführen als auch auf elektrische Größen, in denen die Beträge durch ihre Frequenzen oder durch eine vorbestimmte Anzahl von Impulsen bestimmt sind. Der Ausgang kann in der Form von Spannungsgrößen hergeleitet werden oder auch in Form einer Anzahl von Impulsen, die in üblicher Weise gezählt werden. Die Erfindung ist anwendbar auf die Umwandlung von analogen Größen in digitale Größen, wie auch für die umgekehrte Umwandlung digitaler Größen in analoge Größen, wobei diese Umwandlungen entweder mit oder ohne Durchführung einer arithmetischen Operation durchgeführt werden. Die Genauigkeit eines Rechners nach der Erfindung ist weitgehend unabhängig von der Wirkung dynamischer Elemente, sondern hängt in erster Linie von den Parametern der passiven Elemente ab.

Es sei hier bemerkt, daß es für Analog-Digital-Umwandlungen bekannt ist, eine einfache Zeitsummation von Impulsen in einem Zähler mit vorgeschaltetem Tor zu bewirken, wobei das Tor durch unmittelbaren Vergleich der Analogspannung mit einer linear ansteigenden Spannung (oder der durch eine Phasenverschiebung ausgedrückten Analogwerte mit einer Nullphase) gesteuert wird.

Anmelder:

General Electric Company,
New York, N. Y. (V. St. A.)

Vertreter: Dr.-Ing. B. Johannesson, Patentanwalt,
Hannover, Göttinger Chaussee 76

Beanspruchte Priorität:
V. St. v. Amerika vom 1. Oktober 1959 (Nr. 843 716)

Harold William Abbott, Cohoes, N. Y.,
und Vernon Paul Mathis, Baldwinsville, N. Y.

(V. St. A.),
sind als Erfinder genannt worden

Bei der Erfindung handelt es sich, wie angegeben, um die Benutzung eines Paares von Zeitsummationseinrichtungen, die Summierungen von zugeführten elektrischen Größen während gleicher Zeitabschnitte durchführen können. Eine elektrische Größe wird einer dieser Summiereinrichtungen zugeführt. Nach der Zeitsummation wird sie in einer Vergleichseinrichtung mit einer anderen elektrischen Größe verglichen, wobei die Vergleichseinrichtung so geschaltet ist, daß sie die Zeitsummationswirkung einer dritten elektrischen Größe in der anderen Zeitsummationseinrichtung in dem Augenblick anhalten kann, wo die summierte Größe und die andere Größe die Gleichheit erreichen.

Wenn die ersten beiden erwähnten elektrischen Größen Eingangsgrößen darstellen und die dritte eine Bezugsgröße, so wird ein Ausgang abgeleitet, der dem Quotienten der Eingangsgrößen proportional ist. Wenn die zweite und dritte der erwähnten elektrischen Größen Eingangsgrößen darstellen und die erste eine Bezugsgröße ist, wird ein Ausgang abgeleitet, der dem Produkt der Eingangsgrößen proportional ist. Wenn man in einem vorgeschalteten Addierstromkreis die erste und zweite Eingangsgröße addiert, die Zeitsummation der Kombination durchführt und dann die integrierte Größe mit einer Eingangsgröße vergleicht, wobei diese Summierung gleichzeitig mit der Zeitsummation einer Bezugsgröße stattfindet, dann kann man eine Ausgangsgröße erhalten, die dem Verhältnis einer Eingangsgröße zu der Summe der beiden Eingangsgrößen proportional ist.

209 517/229

Wenn man eine Wurzel zu erhalten wünscht, kann man die erste elektrische Größe vom Ausgang der zweiten Zeitsummationseinrichtung ableiten und sie dem Eingang der ersten Zeitsummationseinrichtung zuführen. Entsprechend den Zeitsummationseigenschaften der letztgenannten Summiereinrichtung kann man quadratische, kubische oder höhere Wurzeln ableiten.

Die Information kann in digitaler oder analoger

in der Form einer Anzahl von Impulsen, wobei die eine Eingangsgröße in der Form einer Frequenz auftritt und die andere Eingangsgröße in der Form einer binär kodierten Zahl und der Ausgang die Form einer Anzahl von Impulsen hat, die in einem geeigneten Impulszähler registriert werden;

Fig. 13 schließlich ist eine Ausführungsform der Erfindung, bei der eine Ausgangsgröße in Form einer angezeigten Anzahl von Ausgangsimpulsen erhalten

Form zugeführt und in digitaler oder analoger Form io wird, die dem Verhältnis von zwei frequenzkodierten abgeleitet werden, wobei dies durch eine geeignete Eingangsgrößen proportional ist. Auswahl der Zeitsummationseinrichtung und die Man betrachtet nun das Schaltbild nach Fig. 1 der

Form der ihr zugeführten Eingänge erreicht werden ersten Ausführungsform, die das Verhältnis von zwei kann. So kann man bei Zuführung von Spannungs- gleichzeitig zugeführten elektrischen Eingangsgrößen größen als Eingang einen Integrator benutzen, wäh- 15 bestimmen kann. Bei dieser Ausführungsform haben rend man bei Zuführung von Größen in Form digi- die Eingangsgrößen die Form von zugeführten Spantaler Impulse einen Zähler zur Durchführung der
Zeitsummation verwenden kann.

Die bei der Erfindung angewendete Organisation

und Methode wie auch weitere Merkmale und Vor- 20 21, ein Tor 22 mit Eingängen zum Öffnen und teile der Erfindung können am besten verstanden Schließen sowie einen Weg für Eingang und Ausgang werden aus der nachfolgenden Beschreibung von
Ausführungsbeispielen in Verbindung mit den Zeichnungen. Dabei ist

Fig. 1 ein Blockschaltbild der Organisation einer 25 und einen Komparator 25 mit zwei Eingängen, der ersten Verkörperung der Erfindung, die einen Aus- an seinem Ausgang eine Anzeige geben kann, wenn

die beiden zugeführten Spannungen die gleiche Größe erreichen.

Vorgenannte Elemente 21 bis 25 sind zur Durchführung des Vergleiches zwischen zwei elektrischen Eingangsgrößen in der folgenden Art miteinander verbunden. Die Bezugsspannungsquelle 21 ist über das Tor 22 mit dem Eingang des Integrators 23 verbunden. Durch diese Verbindung kann die Bezugs-

rung der Erfindung, die einen Ausgang erzeugen 35 Spannungsquelle dem Integrator eine konstante Spankann, welcher eine Interpolationsgröße ist, propor- nung während der Zeit zuführen, wo das Tor 22 tional dem Verhältnis einer von zwei Eingangsgrößen
zu der Summe der beiden Größen,

nungen, und der Ausgang hat ebenfalls die Form einer Spannungsgröße. Diese erste Ausführung hat als hauptsächliche Teile eine Bezugsspannungsquelle

der Signale, einen Integrator 23, der eine Zeitintegration einer zugeführten Spannung durchführen kann, einen zweiten Integrator 24 von gleicher Eigenschaft

gang erzeugen kann, der dem Verhältnis von zwei zugeführten Eingangsgrößen proportional ist,

Fig. 2 ein Schaltbild entsprechend der Ausführung nach Fig. 1,

Fig. 3 ein Blockschaltbild einer zweiten Ausführung der Erfindung, die einen Ausgang proportional dem Produkt von zwei Eingangsgrößen vorsieht, Fig. 4 ein Blockschaltbild einer weiteren Ausfüh-

offen ist. Die integrierte Spannung wird vom Ausgang des Integrators 23 der Ausgangsklemme 26 des Rechners zugeführt. Das Öffnen des Tores 22 wird

Fig. 6 ein Blockschaltbild einer Ausführungsform 40 durch eine Eingangsgröße und das Schließen durch der Erfindung zum Wurzelziehen aus einer elektri- die Wirkung des Integrators 24 und des Komparators

25 bewirkt. Die Eingangsklemme 27, der ein Eingangssignal A zugeführt wird, ist sowohl mit dem einschaltenden Eingang des Tores 22 als auch mit 45 einem Eingang des Spannungsvergleichers 25 verbunden. Die andere Eingangsklemme 28, der die andere Eingangsgröße B zugeführt wird, ist mit dem Eingang eines Integrators 24 verbunden. Der integrierte Ausgang vom Integrator 24 wird einem zweiten Einweitere Ausführungsform der Erfindung dar, bei der 5° gang des Komparators 25 zugeführt. Im Augenblick die elektrischen Eingangsgrößen Spannungsgrößen der Übereinstimmung zwischen der der Klemme 27 sind und bei der ein Ausgang, der das Verhältnis
dieser Eingangsgrößen anzeigt, in Form einer Anzahl
von Ausgangsimpulsen erhalten wird, die in einem
Zähler gezählt werden;

Fig. 10 ist ein Schaltbild der Ausführung nach Fig. 9;

Fig. 11 stellt eine weitere Ausführungsform der
Erfindung dar, bei der die elektrischen Eingangsgrößen Spannungsgrößen sind und die Ausgangs- 60 führung von Spannung an Klemme 28 und dem Beanzeige in Form von einer Anzahl in einem Zähler ginn der Integration in dem Integrator 24 geschieht.

Fig. 5 ein Schaltbild der Ausführung nach Fig. 4,

sehen Eingangsgröße,

Fig. 7 ein Schaltbild einer Form der Einrichtung nach Fig. 6, ausgelegt zum Ziehen von Quadratwurzeln,

Fig. 8 ein Schaltbild einer weiteren Form der Einrichtung nach Fig. 6, durch die die dritte Wurzel einer elektrischen Eingangsgröße erhalten werden kann; Fig. 9 stellt in Form eines Blockschaltbildes eine

zugeführten Eingangsgröße A und der integrierten am Eingang 28 angelegten Größe B erzeugt der Vergleicher 25 ein Ausgangssignal. Dieses wird dem ausschaltenden Eingang des Tores 22 zugeführt und schließt das Tor.

Dementsprechend ist zu erkennen, daß das Tor geöffnet wird beim Auftreten einer Spannung an der Eingangsklemme 27, was gleichzeitig mit der Zu

gezählter Impulse erhalten wird, wobei diese Ausführung die Anzeige des Verhältnisses zwischen einer Eingangsgröße und der Summe dieser Eingangsgröße und einer zweiten Eingangsgröße vorsieht;

Fig. 12 ist eine weitere Verkörperung der Erfindung zur Erlangung der Ausgangsanzeige des Verhältnisses zwischen zwei elektrischen Eingangsgrößen

Das Tor 22 wird geschlossen bei Übereinstimmung der Größen der zugeführten Spannung an Klemme 27 und der Zeitintegration der an Klemme 28 angelegten Spannung.

Die vorbeschriebene Operation erzeugt eine Ausgangsspannungsgröße gleich Vujt. Dies kann leicht

5 6

gezeigt werden. Die Größe B, die dem Integrator 24 vorgespannt, daß er normalerweise leitend ist mit zugeführt wird, wird integriert während der Zeit- einer Kollektorspannung ungefähr gleich Null, mit spanne, die erforderlich ist, um sie in Größenüber- einem Nullpotential an der Eingangsklemme 27 (A) einstimmung mit der Größe A zu bringen. Diese und einem leicht negativem Potential an der Ein-Zeitsparme sei T₁ genannt, und also ist 5 gangsklemme 28 (B). Wenn der Basis eine wesent-

_Tl lieh negative Spannung zugeführt wird, wie bei An-

■ dt = A ; (1) legung der Eingangsspannung A, wird der Transistor

' gesperrt. Wenn der Transistor 30 gesperrt wird, steigt

j die Kollektorspannung von ungefähr Null auf ein

T₁ = -ρ- ίο Bezugspotential, das durch eine Durchbruchsdiode 31

festgelegt wird, und beginnt über eine Diode 32 das

T₁ ist andererseits die Gesamtzeit, während der Integrationsnetzwerk 23 zu laden, das einen einzigen

das Tor 22 offen ist und die Größe V_R in dem Inte- Widerstand und einen Kondensator enthält. In dem grator 23 integriert werden kann. Die Ausgangsspan- Augenblick, wo die Eingangsspannung A ungefähr nung V ist das Integral von V_R über die Zeit T₁: 15 gleich der integrierten Eingangsspannung B ist, er-

T₁ hält die Basis-Emitter-Strecke Vorwärtsspannung,

V= J V_R dt = Vr T₁ (2) und der Transistor 30 wird leitend, wodurch die KoI-

0 lektorspannung wieder auf ungefähr Erdpotential zu-

Es ist jedoch rückkehrt und der Aufladevorgang durch die Diode

y a 20 32 beendet wird. So ist zu sehen, daß der Transi-

Ti = -y- und T₁ = -ß- stör 30 sowohl als Vergleicher wie auch als Tor

^R wirkt, um die Bezugsspannung von der Aufladung

Dementsprechend ist des Integrationsnetzwerkes abzutrennen. Die Diode

^ 32 dient hauptsächlich dazu, um das Ausgangs-Inte-

V = Vr· -g- (3) a₅ grationsnetzwerk abzutrennen und eine Entladung

der gespeicherten Spannung zu verhindern, wenn der

Die Ausgangsspannung ist also gleich dem Ver- Transistors in den leitenden Zustand zurückkehrt, hältnis der elektrischen Eingangsgrößen A und B mal Sie kann weggelassen werden, wenn die Ablesung der Bezugsgröße V_R. zur Zeit der größten gespeicherten Spannung vorge-

In diesem Punkt ist zu beachten, daß die Ein- 30 nommen wird. Es sei vermerkt, daß die Zeitkonstangangsgrößen A und B als während der Integrations- ten der beiden integrierenden Netzwerke gleich gezeiten konstant angenommen sind, und weiter ange- macht sind.

nommen ist, daß das Lesen ungefähr zu der Zeit vor- Eine zweite Ausführungsform der Erfindung ergibt

genommen ist, wo die Integration in dem Integrator 23 einen Ausgang, der dem Produkt der beiden Einbeendet ist. Dieses letzte Erfordernis hängt ab von dem 35 gangsgrößen proportional ist, und ist in Fig. 3 dar-Leckstrombetrag des integrierenden Netzwerks und gestellt. Man erkennt, daß die zweite Ausführungskann so in praktischen Fällen mehrere Mikrosekunden form aus den gleichen Hauptbestandteilen besteht oder Minuten betragen, abhängend von der ge- wie die nach Fig. 1. Beide stimmen überein bis auf wünschten Genauigkeit und den Eingangsgrößen. den Austausch des Anschlusses für die Eingangs-Wenn die Integration von dem Ideal abweicht, wie 40 größe JS mit dem für die Bezugsspannung. Es ist das bei den meisten praktischen Verwirklichungen ohne weiteres klar, daß die Ausgangsspannung nun der Fall ist, kann die Genauigkeit der Rechnung noch dem Produkt der Größen A und B gleich ist, dividiert bewahrt werden unter der Voraussetzung, daß beide durch die Bezugsspannung (V_R). Integratoren 23 und 24 demselben Gesetz gehorchen. Bei der praktischen Ausführung können die

Beispielsweise sind integrierende i?C-Netzwerke sehr 45 Blocks, die in den Fig. 1 und 3 dargestellt sind, im zufriedenstellend, wenn gleiche Zeitkonstanten für wesentlichen gleich sein. Wenn man eine Stromkreissie gewählt werden. ausbildung ähnlich der in Fig. 2 benutzt, muß man Die an Hand der Blockschaltbildes soeben behan- geeignete Arbeitsbedingungen für den Transistor 30 delte Ausführungsform zur Berechnung des Verhält- sichern, so daß er ausgeschaltet wird, wenn eine nisses von zwei elektrischen Eingangsgrößen kann 50 Null-Spannung A an Klemme 27 und eine geeignete leicht und einfach ausgeführt werden. Fig. 2 zeigt ein Bezugsspannung an Klemme 28 angelegt wird. Die Schaltbild, in das geeignete, aber lediglich beispiels- andere Eingangsspannung B wird an den Kollektorweise Parameter der Schaltelemente eingetragen sind. Stromkreis des Transistors 30 angelegt an dem Ver-Das Schaltbild enthält auch gestrichelte Umrahmun- bindungspunkt zur Eingabe der Speisespannung von gen zur Angabe der Funktionen, die diese Elemente 55 45 Volt. Der Widerstand des Kollektor-Lastwiderin dem gesamten Rechennetzwerk haben. Die Ein- Standes wird dann ein Teil der Zeitkonstanten des gangsklemme 27, an die die Eingangsspannung A Integrators 23. Die Bezugsdiode ist natürlich aus angelegt wird, ist mit dem Emitter eines Transistors dem Kollektorstromkreis entfernt. 30 verbunden. Das Eingangssignal B wird von Eine Ausführungsform der Erfindung, die eine Klemme 28 über den Integrator 24, der ein RC- 60 Interpolationsgröße der Form Netzwerk mit einem einzigen Widerstand und einem 4 einzigen Kondensator enthält, der Basis des Transi- Vr — -jy-g stors 30 zugeführt. "*"

Der Transistor 30 übernimmt zugleich die Funk- liefert, ist als Blockschaltbild in Fig. 4 und als Schaltionen des Komparators 25 und des Tores 22. Der 65 tung in Fig. 5 mit beispielsweisen Parametern der Kollektor des Transistors 30 ist über einen Last- Elemente dargestellt. Der Interpolationsrechner hat widerstand mit einer Gleichstromquelle von—45 Volt ein Blockschaltbild, das dem der ersten Ausfühverbunden. Im Durchlaßzustand ist der Transistor so rungsform sehr ähnlich ist, indem die Bezugsspan-

nungsquelle 21, Tor 22, Integration 23 und 24 sowie Komparator 25 wieder verwendet und im wesentlichen der gleichen Art miteinander gekoppelt sind. Der Interpolationsrechner hat jedoeh ein zusätzliches Element in Gestalt des Addierers 29. Die Eingangsgröße A wird an den öffnenden Eingang des Tores 22 angelegt, ferner an einen Eingang des Addierers 29 und an einen Eingang des Komparators 25. Die Eingangsgröße β ist mit dem anderen Eingang des Addierers 29 verbunden. Der Addierer 29 addiert so die Eingangsgrößen A und B und liefert die Summe an den Integrator 24. Die integrierte Eingangsgröße (A+B) wird dann dem Komparator 25 zugeführt und gleichzeitig mit der Eingangsgröße A verglichen. Von diesem Punkt an ist der interpolierende Rechner im wesentlichen derselbe wie der verhältnisbildende Rechner nach Fig. 1.

des Integrators 24 gegeben. Der Ausgang des Integrators 24, der die Zeitintegration einer zeitabhängigen Größe ist, wird nun abhängig von dem Quadrat der Zeit. Für eine Zeitintegration über die Zeit T₁ ist der Ausgang (F₂₄) des Integrators 24 gleich

T₁

F₂₄ = /Vn t dt =

VrTI

10 In dem Komparator 25 wird die Größe (3) mit der Eingangsgröße^ verglichen, um das Schließen des Tores 22 zu bestimmen. Infolgedessen kann man die Eingangsgröße .4 dem Ausgang (F₂₄) des Integrators 24 gleichsetzen:

VrT!

V =

Das Schaltbild des Interpolationsrechners nach Fig. 5 ist ebenso dem der ersten Ausführungsform Indem man nach der Ausgangsgröße F auflöst,

ähnlich. Die Eingangsverbindungen sind abgewan- 20 wobei man die Ausdrücke (4) und (7) benutzt und delt, um die Addition der Eingangsgrößen A und B die Größe T₁ eliminieren, findet man, daß F proporvor ihrer Integration durchzuführen und der Zufüh- tional der Quadratwurzel der Eingangsgröße A ist, rung zu dem Transistor 30, der als Komparator und oder genauer: als Tor wirkt. Die Addition wird durchgeführt durch Serienverbindung der Eingangsspannung A mit dem 25 Erdungspunkt des integrierenden Netzwerkes 24, wobei die Eingangsspannung B in entgegengesetzter Polarität mit der Eingangsklemme des Netzwerkes verbunden ist. Die Verbindung der Eingangsklemme 28 mit negativem Potential über Diode 33 ist vor- 30 gesehen, um zu sichern, daß der Transistor in normalem leitendem Zustand ist, bis die Größe A an die

Klemme 27 zugeführt wird.

Ein Rechner zum Wurzelziehen ist als Blockschalt-Wenn die Zeitkonstante des Integrators 23 doppelt so groß gemacht wird wie die Zeitkonstante des Integrators 24, ergeben sich keine Ungenauigkeiten des Quadratwurzelziehens auf Grund der ÄC-Integration.

Ein Schaltbild zur Durchführung des Quadratwurzelziehens ist in Fig. 7 dargestellt. Es enthält, wie man erkennt, als Integrator 24 ein .RC-Netzwerk mit einem einzigen Abschnitt. Der Komparator und das Tor ,sind ausgebildet als zwei Transistoren in »Dar

bild in Fig. 6 dargestellt, eine Abwandlung zum Aus- 35 h'ngton«-Verbindung, wobei diese Verbindung be-

40

ziehen von Quadratwurzeln im Schaltbild nach Fig. 7 und eine Abwandlung zum Ziehen von dritten Wurzeln im Schaltbild nach Fig. 8. Der Rechner zum Wurzelziehen nach Fig. 6 enthält eine Bezugsspannungsquelle 21, das Tor 22, den Integrator 23, den Integrator 24 und den Komparator 25. Jeder dieser Blocks ist im wesentlichen gleich den Blocks gemäß Fig. 1. Die Art der Verbindungen der Blocks ist jedoch etwas anders, indem nur ein einziger Rechnereingang vorgesehen ist und der Eingang des Integrators 24 vom Ausgang des Integrators 23 gespeist wird. Außerdem müssen aus Gründen, die kurz erläutert werden sollen, die Zeitkonstanten der Integratoren gewisse zusätzliche Bedingungen erfüllen.

Die Arbeitsweise des Stromkreises beim Wurzelziehen kann wie folgt erklärt werden. Im Augenblick, wo das Tor 22 geöffnet wird, um die Zufuhr des Bezugspotentials zum Integrator 23 zu gestatten, beginnt der Integrator die zugeführte Spannung zu integrieren. Zu einer bestimmten Zeit (T₁) nach dem Beginn der Integration ist die in dem Integrator 23 gespeicherte Größe F das Zeitintegral der Größe F^ über die ausgewählte Zeit, nämlich

V = JV_Rdt = VrT₁

(4)

Wenn die Integration über eine beliebige Zeit (t) durchgeführt wird, kann man die Größe F als gleich dem Produkt von V_R und t ausdrücken:

V=V_Rt (5)

Der Ausgang des Integrators 23 (der diese zeitabhängige Größe enthält) wird dann auf den Eingang nutzt ist, um die Eingangs-Impedanz des gesamten Komparators zu erhöhen. Ein einziger Transistor von hohem Alpha könnte auch benutzt werden. Der Integrator 23 ist zusammengesetzt aus dem Ausgangskondensator 34 und dem Widerstand 35, der von den Kollektoren der beiden Transistoren aus mit einer Vorspannungsquelle verbunden ist. Bei dem Stromkreis nach Fig. 7 beginnt die Integration mit dem Öffnen eines Schalters 36, der den integrierenden Kondensator 34 kurzschließt, an Stelle der Zuführung von Eingangsspannungen an die Klemme 27. Die eine oder die andere Art des Beginnens kann benutzt werden.

Die Einrichtung nach Fig. 8 entspricht nach Aufbau und Wirkungsweise der nach Fig. 7, weicht davon aber ab insofern als ein zweiter Abschnitt in dem Integrationsnetzwerk 24 vorgesehen ist. Wenn der zweite Abschnitt 41 die doppelte Zeitkonstante des ersten Abschnitts 40 hat und die Zeitkonstante des integrierenden Netzwerkes 23 mit den Elementen 34 und 35 dreimal so groß ist wie die Zeitkonstante des ersten Abschnittes 40, dann bringt die i?C-Integration keine Fehler in die Berechnung der dritten Wurzel. Gleiche Betrachtungen führen zu dem Ausziehen von Wurzeln höherer Ordnung.

Die bisher beschriebenen Rechner arbeiteten mit Eingangsgrößen in Form von Spannungen, um Ausgangsgrößen in der Form von Spannungen zu erzeugen. Die Erfindung ist gleichermaßen anwendbar mit Eingangsgrößen in der Form von Spannungen zur Erzeugung einer Ausgangsgröße in Gestalt einer Anzahl von Ausgangsimpulsen oder in einer registrierten Zählung dieser Ausgangsimpulse.

Die Einrichtung nach dem Blockschema der Fig. 9 erzeugt einen Betrag, der dem Verhältnis zwischen zwei eingegebenen Spannungsgrößen A und B proportional ist. Die Blocks und deren Verbindungen sind entsprechend denen in dem Verhältnisrechner nach Fig. 1. Die Einrichtung nach Fig. 9 unterscheidet sich davon jedoch dadurch, daß an Stelle der Bezugsspannungsquelle 21 der Fig. 1 eine Bezugsfrequenz 2Γ gesetzt ist, und der Integrator 23 durch einen Zähler 23' ersetzt wurde. Die Elemente 21', 22 und 23' erfüllen im wesentlichen dieselbe Funktion wie die entsprechenden Elemente 21, 22 und 23 der Fig. 1. Im besonderen bewirken beide Elemente 23 und 23' eine Zeitsummation der elektrischen Ausgangsgröße von den Quellen 21 und 2Γ während der Zeit, wo das Tor 22 offen ist. Betrachtet man Fig. 9, so werden nach dem öffnen des Tores 22 einzelne Zyklen der Bezugsfrequenz 21' dem Zähler 23' zugeführt, der jeden Zyklus zählt, der durch das Tor 22 zugeführt wird, bis das Tor geschlossen wird. So ist zu sehen, daß der Betrag in dem Zähler 23' in der Tat ein lineares Zeitintegral oder eine Summation der von der Quelle der Bezugsfrequenz gelieferten Zyklen ist. Damit bei der Anordnung nach Fig. 9 die Rechnung genau durchgeführt wird, ist es wesentlieh, daß der Integrator 24, dem die Eingangsgröße B zugeführt wird, seine Integration ebenfalls in einer Art durchführt entsprechend der Zeitabhängigkeit der Bezugsfrequenz 21'. Wenn z. B. die Bezugsfrequenz konstant ist, muß der Integrator seine Integration hinsichtlich der Zeit linear durchführen. Wenn jedoch ein integrierendes i?C-Netzwerk benutzt wird, dann wird die Bezugsfrequenz in Abständen eingestellt, um die Abweichungen des i?C-Netzwerkes von der Linearität auszugleichen.

Ein Stromkreis zur Verwirklichung der vorgenannten Verhältnisberechnung ist in Fig. 10 dargestellt. Der Transistor 30 versieht die Wirkung des Tores und des Vergleichers, während ein i?C-Netzwerk24 die Integration des Einganges durchführt. Der Kollektor des Transistors 30 ist mit einer Quelle der Bezugsfrequenz 21' verbunden und mit einem Zähler 23' solcher Ausführung, daß er nur solche Zyklen oder Impulse zählt, die eine Mindestamplitude überschreiten. Die Parameter des Stromkreises werden dann so gewählt, daß, wenn der Transistor 30 in einem leitenden Zustand geringer Impedanz ist, der Ausgangsimpuls an dem Zählereingang geringer ist als diejenige, die für eine Betätigung des Zählers erforderlich ist. Wenn hingegen der Transistor 30 gesperrt wird, ist seine Impedanz genügend hoch, so daß die am Eingang des Zählers verfügbaren Impulse genügend hoch sind, um den Zähler zu betätigen.

In einer ähnlichen Art wie der bei den Ausführungen nach Fig. 9 und 10 benutzten kann man einen Ausgang in Form von Impulsen erhalten bei dem Vorgang zur Durchführung der Interpolation, wobei

der Ausgang proportional

ist und die Ein-

gangsgrößen A und B Spannungsgrößen sind. Solch eine Einrichtung ist in Fig. 11 dargestellt. Die Bestandteile 21', 22 und 23' können dieselbe Form haben wie bei Fig. 9. Die Anordnung und Wirkungsweise ist im wesentlichen die gleiche wie bei Fig. 4.

Die vorgenannten Fig. 9, 10 und 11, bei denen der Ausgang in Form einer Anzahl von Impulsen oder einer gezählten Anzahl von Impulsen entnommen wird, erfüllen die Funktion der Umwandlung von' analogen Eingangsgrößen in digitale Ausgangsgrößen. Die Ausbildung ist von Interesse für viele praktische Anwendungen, bei denen eine solche Umwandlung erwünscht ist. Man kann auch die umgekehrte Umwandlung durchführen durch die Benutzung der vorgeschlagenen neuen Mittel, wie weiter unten erläutert wird.

Man kann die Erfindung außerdem anwenden für die Durchführung von Rechnungen, bei denen die Eingangsgrößen die Form einer Anzahl von Impulsen oder die Form einer Frequenz haben, deren Wert eine bestimmte Eingangsgröße angibt.

Fig. 12 zeigt eine Einrichtung zur Gewinnung eines Ausganges, der dem Verhältnis zwischen einer digitalen Zahl A und einer periodischen elektrischen Größe von der Frequenz B proportional ist. Die Ausgangsgröße wird bei dieser Ausführungsform in digitaler Form als eine gezählte Anzahl von Impulsen geliefert.

Die Einrichtung nach Fig. 12 enthält ein Tor 22, einen Zähler 23', einen zweiten Zähler 24' und einen Komparator 25'. Man erkennt, daß jeder dieser Blocks einem solchen nach Fig. 1 bis 9 entspricht und daß die Blocks in ähnlicher Weise verbunden sind, bis auf Verbindungen des einschaltenden Einganges von Tor 22 und von Zähler 24' mit einer Quelle von Taktimpulsen 37, die nun zusätzlich vorgesehen ist. In Fig. 12 soll die Beistrichmarkierung der Bezugszeichen für die Blocks 21', 23', 24' und 25' angeben, daß diese Blocks abgewandelt sind für Impulsbetätigung vom Eingang zum Ausgang des Verhältnisrechners. So haben der Eingangsintegrator 24 und der Komparator 25 der Fig. 1 in Fig. 12 als Gegenstück einen Zähler 24' und einen Komparator 25'. Der Zähler 24' kann ebenso wie früher der Integrator 24 eine Zeitsummation einer Eingangsgröße durchführen. Seine Ausgangsgröße ist so gleich der Anzahl von Zyklen, die während der Rechenzeit zugeführt werden. Diese Ausgangsgröße wird dem Komparator 25' zugeführt. Der Komparator 25 kann die Form eines vielstufigen Koinzidenztores von geeigneter Kapazität haben, um die gewünschten, binären Eingangsgrößen zu verarbeiten. Seine Funktion ist, die der Klemme 27 zugeführte binäre Zahl mit den Zählbeträgen zu vergleichen, die während der Rechenzeit aus den der Klemme 28 zugeführten periodischen Impulsen gebildet werden, und ein Ausgangssignal zum Schließen des Tores 22 zu erzeugen, wenn diese beiden Größen gleich sind. Die Elemente 21', 22 und 23' können dieselben sein, wie die bei der Ausführung nach Fig. 9 benutzten.

Zur Betätigung des Verhältnisrechners nach Fig. 12 legt man zunächst den binären Eingang Λ( über Klemme 27 an den Komparator 25' an und führt dann über Klemme 28 den periodischen Eingang mit der Frequenz B dem Zähler 24' zu. Der Zähler 24' liefert dann fortgesetzt Impulse mit der Eingangsfrequenz B, bis der Komparator 25' auf Null kommt und Übereinstimmung erreicht ist, die das Tor 22 schließt und die Rechnung beendet.

Das Tor 22 kann auf verschiedene Art geöffnet werden, wobei es wesentlich ist, daß es für eine Zeit geöffnet ist, gleich der Zeit, wo der Frequenzzähler 24' seinen Ausgang an den Komparator liefert, und daß das Zeitintervall für das Tor 22 mit einer vorbestimmten Zeitbeziehung zu der Zeit begonnen wird, wo die Zuführung der binären Zahl am Eingang 27 anfängt. Diese letztere Zeitbeziehung wird am besten

209 517/229

hergestellt durch die Benutzung eines Taktes 37, der in dem Augenblick beginnt, wo die Größen zugeführt wird und nach einer vorgewählten Zeit einen Einschaltimpuls sowohl für das Tor 22 wie auch für den Zähler 24' erzeugen kann. Wenn man eine simultane, parallele Zufuhr des Einganges A zu dem Komparator 25' benutzt, kann die Zeitverzögerung für den Takt sehr klein sein. Wenn jedoch eine Zufuhr in Serie vorgesehen ist oder eine andere Eingabeden rückwärts zählenden Eingang gelangt und der Zähler 23' mit dem Zählen beginnen kann. Der umkehrbare Zähler 25" zählt dann rückwärts bis auf Null, wo ein Ausgangsimpuls erzeugt wird, der das 5 Tor 22 schließt und die Arbeit des Zählers 23' beendet.

Bei der Ausführungsform nach Fig. 13 muß der Vergleichszähler 25", dem zuerst die Zählbeträge A zugeführt werden, vollständig geleert werden während methode, die einige Zeit erfordert, dann muß die io der Zeit, wo die Zählbeträge B zugeführt werden. Taktverzögerung so sein, daß der registrierte Eingang Wenn man diese Bedingung erfüllen will, wobei die von A niemals von der Zählung der B-Frequenz Größe A mehr als einmal, aber nicht mehr als zehnüberschritten wird, bis die Größen vollständig regi- mal so groß ist wie die GrößeB, so kann man den striert ist. Wenn dieses Erfordernis nicht erfüllt ist, Taktgeber so einrichten, daß die Zeitintervalle für wird eine falsche Null angezeigt und ein unrichtiges 15 die Zufuhr der ^4-Impulse auf ein Zehntel der Zeit, Ergebnis erzeugt. Man kann diese Schwierigkeit be- wo B-Impulse zugeführt werden, reduziert sind.

Aus den vorstehend beschriebenen Beispielen für die Erfindung kann man entnehmen, daß verschiedene Abwandlungen der Beispiele nach Fig. 12 20 und 13 vorgenommen werden können, entsprechend der Prinzipien der auf die erste, in Fig. 1 dargestellte Ausführungsform folgenden Ausführungsformen wie auch entsprechend den Prinzipien derjenigen Ausführungsformen, die dem Beispiel nach Fig. 9 folgen.

Bei jeder der Ausführungsformen können die Elemente in den verschiedenen Blocks auch durch andere bekannte Elemente ersetzt werden. Die Integratoren, Tore, Vergleicher und andere Blocks, die in beispielsweiser Art als durch i?C-Netzwerke, Transistoren

seitigen, indem man die Taktverzögerung verlängert. Die Ausgangsverbindungen des Taktes 37 mit dem Zähler 24' und dem Tor 22 ergeben so einen gleichzeitigen Start der Zähleinrichtungen 24' und 23',

Fig. 13 zeigt eine Einrichtung zur Bestimmung
einer Ausgangsgröße, die dem Verhältnis von zwei
Eingangsgrößen proportional ist, wobei die Ausgangsgröße in Form einer gezählten Anzahl von Impulsen
gewonnen wird und die beiden Eingangsgrößen die 25
Form periodischer Größen der Frequenzen A und B
haben. Der Verhältnisrechner nach Fig. 13 enthält
eine Bezugsfrequenz 21', die über das Tor 22 mit
dem Zähler 23' verbunden ist. Die Eingangsklemme
27 des Verhältnisrechners ist mit einem ersten Ein- 30 usw. verkörpert beschrieben worden sind, können gangstor 38 für die Größe ,4 verbunden, dessen Aus- durch andere Elemente ersetzt werden, die diese gang zu einem Eingang eines Vergleichszählers 25" Funktion durchführen. Jedoch kann durch die Benutführt. Der andere Rechnereingang 28 führt zu einem zung der vorstehend beschriebenen Elemente eine zweiten Eingangstor 39 für die Größe B, dessen Aus- große Einfachheit des Stromkreises erreicht werden, gang mit der anderen oder umkehrenden Eingangs- 35 indem beispielsweise durch den Transistor die Torklemme des Vergleichszählers 25" verbunden ist. Der funktion und die des Vergleichen in einer einzigen Ausgang des Vergleichszählers 25" ist mit dem einfachen Einrichtung vereinigt sind, schließenden Eingang des Tores 22 verbunden. Die Die grundsätzliche Zeitbeziehung zwischen den Zeitsteuerung der Eingangstore 28 und 29 geschieht beiden summierenden Vorrichtungen bei jeder Ausdurch einen Taktgeber 37', dessen Ausgang an diese 40 führungsform ist die, daß die eine Zeitsummation, Tore gelegt ist, wobei er das eine öffnet und das die von dem Element 24, 24' sowie 25" durchgeführt andere schließt, in Synchronismus mit der Bezugs- wird, die Zeit festlegt, in der die Summation in den frequenzquelle 21'. Das Öffnen des Tores 22 findet Integratoren bzw. Zählern 23, 23'durchgeführt wird, zugleich mit dem Öffnen des Tores für B statt, womit Bei jeder der dargestellten Ausführungsformen werden gleichzeitig der Zähler gestartet und die Umkehrung 45 die beiden Summierungen gleichzeitig durchgeführt, des Vergleichszählers 25" bewirkt wird. für gewöhnlich durch eine Verbindung des öffnenden

Die Bezugsfrequenzquelle 21', das Tor 22 sowie der Eingangs von Tor 22 mit dem Eingang von A oder B. Zähler 23' sind von der gleichen Art und in gleicher Wenn die beiden Eingänge A und B gleichzeitig zuge-Weise verbunden wie bei der vorher beschriebenen führt werden, kann man entweder den Eingang v4 Ausführungsform. Der Taktgeber 37' bei der vorlie- 50 oder B benutzen, da die Summiereinrichtungen von genden Ausführung steuert genau das Intervall, in jeder der beiden Verbindungen aus zur gleichen Zeit dem Impulse auf die Tore 38 und 39 gegeben wer- beginnen. Wenn jedoch die Größen A und B nicht den, um erst Tor^4 und dann Tor Z? zu öffnen. Die gleichzeitig zugeführt werden, würde man den Ein- A -Impulse werden dann dem Vergleichszähler 25" gang für B als die Verbindung auswählen, von der zugeführt mit Hinblick auf die B-Impulse auch die 55 aus beide Integratoren gestartet werden. Die Ausfüh-Funktionen entsprechend denen des Zählers 24' und rungsformen nach den Fig. 1 bis 5 und 9 bis 11 setzen des Komparators 25' der Fig. 12. Der Vergleichs- gleichzeitig zugeführte Eingänge in Form von Spanzähler 25" kann die Form eines umkehrbaren Zählers nungsgrößen voraus. Bei diesen Beispielen kann enthaben, der sowohl als Register für die dem vorwärts- weder der A- oder der B-Eingang benutzt werden, zählenden Eingang zugeführte Eingangsgröße A als 60 um die Zeitsummation beginnen zu lassen. In Fig. 12 auch als Zähler für die dem rückwärtszählenden Ein- wird der Eingang A nach einer Verzögerung benutzt, gang zugeführten B-Impulse dient. um den Zähler 24' zu starten und das Tor 22 zu öff-

Die Arbeitsweise ist so, daß zunächst die Größe A nen, wobei gleichzeitig der Zähler 23' gestartet wird,

zugeführt und der Vorwärtszählbetrag der Größe A Bei Fig. 13 werden die Tore 22 und das B-Tor 39

für eine feste Zeit registriert wird. Dann wird das 65 gleichzeitig geöffnet, um gleichzeitigen Anlauf der

A -Tor geschlossen und unterbricht die Zufuhr der Zähler 23' und 25" herbeizuführen.

Größen, wohingegen das B-Tor und Tor22 geöff- Die Benutzung von Spannungs-Ausgangsgrößen,

net werden, so daß die Größe B durch das B-Tor auf wobei die Eingangsgrößen Frequenzen oder digitale

Größen sind, ist noch nicht beschrieben worden, dies kann geschehen, indem man die Quelle 21' für eine Bezugsfrequenz und den Zähler 23' in Fig. 13 durch die Bezugsspannung 21 und den Integrator 23 ersetzt. In solchen gemischten Beispielen wird die Genauigkeit der Wirkung nur durch die Linearität des Integrators begrenzt, der die Spannungsgrößen herstellt. Es ist auch ohne weiteres zu erkennen, daß man gewünschtenfans eine direkte Umwandlung von analogen in digitale Werte oder umgekehrt vornehmen kann, ohne gleichzeitig eine arithmetische Operation durchzuführen, indem man einer Eingangsgröße den Wert 1 gibt.

Claims

PATENTANSPRÜCHE:

1. Elektronische Recheneinrichtung, dadurch gekennzeichnet, daß an einen Eingang eines Tores (22) eine erste elektrische Größe anlegbar ist, die das Tor in den einen Leitfähigkeitszustand zu bringen sucht, daß eine Zeitsummationsvorrichtung (24, 24') für eine zweite elektrische Größe vorgesehen und ihr Ausgang so mit einem Toreingang verbunden ist, daß das Tor in den anderen Leitfähigkeitszustand kommt, wenn die an dem Tor angelegten Größen sich der Gleichheit nähern (Komparator 25), und daß durch das Tor eine dritte elektrische Größe einer zweiten Zeitsummationseinrichtung (23, 23') zuführbar ist.

2. Recheneinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Tor- und die Vergleichsfunktion durch ein aktives Halbleiterelement mit Eingangselektroden und einer Ausgangselektrode, insbesondere einen Transistor (30), bewirkt wird.

3. Recheneinrichtung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die ersten beiden Größen getrennten Eingangselektroden zugeführt werden, wobei die dritte Größe eine konstante Spannung und die Zeitsummationseinrichtung (23) ein integrierendes .RC-Netzwerk ist.

4. Recheneinrichtung nach Anspruch 1 bzw. den folgenden, dadurch gekennzeichnet, daß die zweite Größe eine konstante Spannung ist.

5. Recheneinrichtung nach Anspruch 1 und 2 bzw. den folgenden, dadurch gekennzeichnet, daß die erste Zeitsummationseinrichtung (24) ein integrierendes .RC-Netzwerk ist, dessen Ausgang mit einer Eingaiigselektrode verbunden ist, an dessen Eingangsklemme die zweite elektrische Größe und an dessen gemeinsame Klemme die erste elektrische Größe so gelegt wird, daß diese beiden Größen von der Integration addiert werden.

6. Recheneinrichtung nach Anspruch 1 bzw. den folgenden, dadurch gekennzeichnet, daß alle elektrischen Größen Spannungen sind und die zweite elektrische Größe aus dem Ausgang der zweiten Zeitsummationseinrichtung (23) abgeleitet wird.

7. Recheneinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß zur Ableitung von Quadratwurzeln die erste und die zweite Zeitsummationseinrichtung (24, 23) integrierende RC-Netzwerke sind, deren zweites (23) die doppelte Zeitkonstante des ersten (24) hat.

8. Recheneinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß zur Ableitung von dritten Wurzeln ein zweites integrierendes .RC-Netzwerk (34, 35) eine Zeitkonstante von drei Zeiteinheiten hat, während ein erstes integrierendes .RC-Netzwerk (24") aus zwei Abschnitten besteht, von denen der erste eine Zeitkonstante von zwei Einheiten und der zweite eine Zeitkonstante von einer Einheit hat.

9. Recheneinrichtung nach Anspruch 1 oder 5 bzw. den übrigen, dadurch gekennzeichnet, daß die dritte elektrische Größe eine Frequenz und die zweite Zeitsummationseinrichtung ein Zähler (23') ist.

10. Recheneinrichtung nach Anspruch 1 bzw. den folgenden, dadurch gekennzeichnet, daß das Tor (22) mit Beginn der Zeitsummation der zweiten elektrischen Größe geöffnet wird.

11. Recheneinrichtung nach Anspruch 1 bzw. den folgenden, dadurch gekennzeichnet, daß zur Berechnung des Verhältnisses einer ersten Eingangsgröße zu der Summe aus dieser und einer zweiten Eingangsgröße die dritte elektrische Größe eine Bezugsgröße und ein Addierer (29) vorgesehen ist, der die beiden Eingangsgrößen zwecks Zuführung an die Zeitsummationsvorrichtung (24) addiert, wobei das Tor (22) mit Beginn der Zeitsummation geöffnet wird.

12. Recheneinrichtung nach Anspruch 1 bzw. den folgenden, dadurch gekennzeichnet, daß zur Berechnung von Wurzeln einer ersten Größe die dritte elektrische Größe eine Bezugsgröße ist und die zweite elektrische Größe über einen Rückkopplungsweg aus der zweiten Zeitsummationseinrichtung (23) entnommen wird.

13. Recheneinrichtung nach Anspruch 1 bzw. den folgenden, dadurch gekennzeichnet, daß die dritte elektrische Größe eine Frequenz ist und die beiden Zeitsummationseinrichtungen als Zähler (24', 23') ausgebildet sind, wobei die zweite elektrische Größe eine Frequenz ist und die erste eine Anzahl von Impulsen enthält.

14. Recheneinrichtung nach Anspruch 1 bzw. den folgenden, dadurch gekennzeichnet, daß die drei elektrischen Größen Frequenzen und die Zeitsummationseinrichtungen Zähler sind, wobei zusätzliche Tore (38, 39) die Zeitdauer der Zuführung der ersten und zweiten Größe steuern.

15. Recheneinrichtung nach Anspruch 1 bzw. den folgenden, gekennzeichnet durch die Anwendung eines Vergleichszählers (25"), der zugleich Summationen und Vergleiche durchführt.

In Betracht gezogene Druckschriften:
»Proc. of the National Electronics Conference«, Vol. IX, Chicago, 1953, S. 670 bis 683.

Hierzu 2 Blatt Zeichnungen