DE2826314A1 - Analog-digital-wandler - Google Patents

Description

Beschreibung zum Patentgesuch

der Firma The Solartron .Electronic Group Limited, Farnborough, Hampshire / England

betreffend:

"Analog-Digital-Wandler"

Die Erfindung bezieht sich auf einen Analog-Digital-Wandler und insbesondere - jedoch nicht ausschließlich - auf einen bipolaren Analog-Digital-Wandler, der nach dem Impuls-Impulspausen-Wandlungsprinzip arbeitet.

Bekannte Analog-Digital-Wandler umfassen Generatorschaltkreise, a.n die ein zu wandelndes analoges Eingangssignal anlegbar ist und die ein Steuersignal erzeugen mit einer Periode, die abhängt von der Größe des analogen Eingangssignals, Schaltkreise zum Definieren eines Wandlungsintervalles sowie eine Taktimpulsquelle zusammen mit einem Zähler zum Zählen von Taktimpulsen während der Dauer mindestens eines Steuersignals in einem Wandlungsintervall. Die Zahl der Taktimpulse, die gezählt wird, ist indikativ oder repräsentativ für die Größe des Eingangssignals.

Ein Problem bei solchen Analog-Digital-Wandlern ist die Null-Drift. Bei konventionellen Schaltungen wird dies kompensiert durch Anlegen eines Null-Eingangssignals an den Wandler während der Dauer eines Wandlungsintervalles und Speichern einer Ladung

808861/0910

auf einem Kondensator in Übereinstimmung mit irgendeinem Null-Fehler. Das analoge Eingangssignal wird dann während eines zweiten Wandlungsintervalles angelegt und die gespeicherte Null-Fehlerladung, angelegt in Gegenpolarität zum Eingangssignal, kompensiert den Null-Fehler. Dieses System hat den Nachteil, daß immer eine Verzögerung nach Beginn einer Messung vorliegt, während der die Null-Fehlerladung gespeichert wird.

Aufgabe der Erfindung ist es, diesen Nachteil zu beheben und die erfindungsgemäß vorgesehene Lösung ergibt sich aus dem Patentanspruch 1 bzw. dem Patentanspruch 7 bzw. dem Patentanspruch 11, während die Unteransprüche zweckmäßige Weiterbildungen des Gegenstandes der Erfindung definieren.

Der Wandler gemäß Patentanspruch 1 ist genauer als ein Wandler, bei dem eine Null-Fehlerladung auf einem Kondensator gespeichert wird, und gestattet die Null-Fehlerbestimmung durchzuführen nach der Messung des analogen Eingangssignals, so daß die oben erwähnte Verzögerung eliminiert wird.

Die Erfindung wird mit besonderen Vorteil in bipolaren Impuls-Impulspausen-Analog-Digital-Wandlern eingesetzt.

Ein bekannter bipolarer Impuls-Impulspausen-Analog-Digital—Wandler ist in GB-PS 1 434 414 beschrieben. Gemäß dieser Druckschrift wird das zu wandelnde analoge Eingangssignal dauernd an einen Integrator angelegt, dessen Ausgang an einem Eingang von jeweils zwei Pegeldetektoren mit jeweils zwei Eingängen liegt. Jeder Pegeldetektor vergleicht den Ausgang des Integrators mit einem zugeordneten Detektorpegel, der an seinem anderen Eingang liegt und dem Ausgang des Integrators wird ein periodisches Signal überlagert. Die Detektorpegel haben gleiche Höhe, jedoch umgekehrte Polarität zueinander, und immer dann, wenn das Signal an einem Eingang eines der Pegeldetektoren

809881/0910

die gleiche Richtung hat und größeren Absolutwert als der Detektorpegel am anderen Eingang, schaltet der Ausgang des betreffenden Pegeldetektors von einem ersten Schaltzustand in einen zweiten Schaltzustand. Die Ausgänge der Pegeldetektoren in ihren zweiten Schaltzustand bewirken das Anlegen von entsprechenden Bizugssignalen gleicher Größe, jedoch umgekehrter Polarität an den Eingang des Integrators, wobei das Bezugssignal, das von jedem Pegeldetektor angelegt wird, die gleiche Polarität hat wie der Detektorpegel an dem betreffenden Pegeldetektor, und deshalb ergibt sich Gegenpolarität bezüglich irgendeines Integratoreingangssignals, das zu einer Zustandsänderung am Ausgang jenes Pegeldetektors geführt hatte. Gleichgewicht wird erreicht, wenn der Mittelwert des Eingangs zum Integrator aus dem Analog-Signal und den beiden Bezugssignalen Null beträgt. Die Periode, während der das eine oder das andere Bezugssignal angelegt werden muß, um dieses Gleichgewicht zu erreichen, hängt ab von der Höhe des analogen Eingangssignals, und es ist möglich, digital die Dauer dieser Periode zu messen, um einen Digital-Wert entsprechend der Größe des ISignals zu erzeugen.

In dem Wandler gemäß GB-PS 1 434 414 liegen die Detektorpegel um ein Maß auseinander, das so festgelegt ist, daß für ein analoges Eingangssignal Null das periodische Signal (eine Dreieckwellenform), welches dem Integratorausgang überlagert wird, vollständig oder im wesentlichen vollständig zwischen den Pegeln liegt. Infolgedessen wird nur das eine oder das andere Bezugssignal an den Integratoreingang für irgendeine signifikante Zeitperiode während jedes Zyklus des periodischen Signals angelegt. Obwohl dies Null-Verschiebungsprobleme vermeidet, führt es andererseits auch zu' dem Nachteil, daß irgendeine Differenz in den Größen der Bezugssignale zu einer Differenz im Skalenfaktor zwischen Messungen positiver und negativer Eingangsspannungen führt, d.h. Spannungen gleicher Größe und entgegengesetzter Polarität ergeben Messungen unterschiedlicher Größen und unterschiedlichen Vorzeichens. Dies führt zu einer Unsicher-

809881/0910

hext bei der Benutzung der Meßwerte, da man in keiner Weise sich vergewissern kann, welche der beiden unterschiedlichen Messungen falsch ist, so daß eine prozentuale Ungenauigkeit beiden zugeordnet werden muß, obwohl eines tatsächlich genau ist.

Zur Behebung dieser Nachteile sind erfindungsgemäß die im Patentanspruch 7 genannten Merkmale vorgesehen. Mit dieser Ausbildung nämlich wird die Null-Stabilität gewährleistet, wobei jedoch die Skalenfaktoren für positive und negative Eingangssignale selbst dann gleich bleiben, wenn eine der Bezugssignalquellen ihre Größe ändert. Zusätzlich beträgt der Meßfehler, der von einer solchen Änderung herrührt, nur die Hälfte derjenigen Größe, die er unter sonst gleichen Umständen hätte, mit dem Wandler gemäß der vorerwähnten GB-PS.

Ein weiteres wesentliches Merkmal ist im Patentanspruch 11 definiert. Mikroprozessoren sind bekannte Schaltungskomponenten, deren Aufbau und Wirkungsweise in gebotener Kürze weiter unten erläutert werden, doch soll der Begriff "Mikroprozessor" in diesem Zusammenhang die Kombination definieren, einer Mikroprozessoreinheit (Operationsregister, arithmetische und logische Einheit und Befehlsdekoder) ,einer Speicherschaltung (Festwertspeicher und Schnellzugriffsspeicher) und Interface-Schaltkreisen für das Anschließen des Mikroprozessors an ein System, mit dem zusammen er arbeiten soll.

Zwei bipolare Analog-Digital-Wandler gemäß der Erfindung werden nachstehend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert.

Fig. 1 zeigt ein vereinfachtes Blockdiagramm der ersten Ausführungsform,

Fig. 2 bzw. 3 zeigen Wellenformen an verschiedenen Punkten der Schaltung nach Fig. 1,

309831/0910

AA

28263U

Fig. 4 ist eine grafische Darstellung zur Erläuterung der Arbeitsweise des Wandlers,

Fig. 5 zeigt ein Blockdiagramm eines typischen Mikroprozessors , und

Fig. 6 ist ein vereinfachtes Blockschema der zweiten

Ausführungsform mit dem Mikroprozessor nach Fig.

Der Wandler nach Fig. 1 ist mit dem Bezugszeichen 1 markiert. Er umfaßt ein Paar von Eingangsklemmen 10, 11, an die ein analoges Eingangssignal, das zu wandeln ist, anlegbar ist. Die Eingangsklemme 10 bildet den Eingang eines integrierenden Verstärkers 14, der einen hochverstärkenden Differentialverstärker 16 umfaßt mit einem invertierenden Eingang 18 und einem nichtinvertierenden Eingang 20. Ein FET (FeId-Effekt-Transistor)-Schalter 12 und ein Eingangswiderstand R1 sind in Serie zwischen die Eingangsklemme und den invertierenden Eingang 18 gelegt und ein Integrierkondensator C1. liegt im Rückkopplungs zweig zwischen dem Ausgang des Verstärkers 16 und dem invertierenden Eingang 18. Die Eingangsklemme 11 und der nichtinvertierende Eingang 20 des Verstärkers 16 liegen beide an Masse, und ein weiterer FET-Schalter 13 ist zwischen die Verbindungsstelle des Schalters 12 mit dem Widerstand R1 und Masse gelegt.

Der invertierende Eingang 18 des Verstärkers 16 bildet eine Summierverbindung, und der Ausgang eines Rechteckwellengenerators 22 ist über die Serienschaltung eines Kondensators C2 und einen Widerstand R2 auf diesen Verbindungspunkt wechselstromgekoppelt. Der Rechteckwellengenerator erzeugt einen Rechteckwellenausgang mit einer Frequenz von typischerweise 10 kHz, und er ist so angeschlossen, daß er über einen 1000:1 Untersetzerschaltkreis 24 von einem Taktimpulsgenerator 26 angesteuert wird, der demgemäß eine Betriebsfrequenz von typischerweise 10 MHz aufweist.

— 6 —

809881/0910

Ferner ist an den invertierenden Eingang 18 des Versbärkers 16 ein Ende eines Widerstandes R3 angeschlossen, dessen anderes Ende wahlweise über drei Transistorschalter FET1, FET2 bzw. FET3, die parallel liegen, an eine Quelle 28 positiver Bezugsspannung, Masse bzw. eine Quelle 30 negativer Bezugsspannung anschließibar ist. Obwohl die Quellen 28, 30 entgegengesetzte Polarität aufweisen, sind ihre jeweiligen Spannungshöhen - V„,„ im wesentlichen gleich. Typischerweise betragen sie + 7 V bzw. - 7 V. Normalerweise weist eine der Quellen 28, 30 eine hochstabile temperaturgesteuerte Zehnerdiode (nicht dargestellt) auf, und die andere Quelle leitet ihre Spannung durch Inversion aus der ersten Quelle ab.

Der Ausgang des Verstärkers 16, zugleich Ausgang des Integrierverstärkers 14, ist über Widerstände 32 bzw. 34 an die Basisanschlüsse von NPN Transistoren 36 bzw. 38 angeschlossen. Die Emitter der Transistoren 36 und 38 liegen an Masse, und der BasLsanschluß des Transistors 36 ist an eine negative Spannungsversorgung angeschlossen (bequemerweise die Quelle 30) über einen Widerstand 40. Die Transistoren 36 und 38 arbeiten als Pegeldetektoren, wobei der Detektorpegel V1 für den Transistor 38 primär bestimmt ist durch seine Basisemitterdurchschaltspannung, und der Detektorpegel V2 für den Transistor 36 etwas höher eingestellt ist (um etwa 200 Millivolt) durch den Widerstand 40.

Die Kollektoren der Transistoren 36 und 38 bilden die Ausgänge der Pegeldetektoren und sind an die D-Eingänge von zwei bistabilen D-Typ-Schaltkreisen 48 bzw. 50 angeschlossen, deren jeweilige Takteingänge beide an den Ausgang des Taktimpulsgenerators 26 gelegt sind. Der Q-Ausgang des bistabilen Schaltkreises 48 ist an den Steuereingang (Gate-Elektrode) des Schalters FET1 angeschlossen, und der Q-Ausgang des bistabilen Kreises 50 ist an den Steuereingang des Schalters FET3 angeschlossen. Die Q-Ausgänge beider bistabiler Schaltkreise 48, 50 sind an jeweils einen Eingang eines UND-Gatters 51 mit zwei Eingängen angeschlossen, dessen Ausgang am Steuereingang des Schalters FET2 liegt. Zusätzlich ist der Q-Ausgang des Schaltkreises 48 mit einem Eingang 52 eines zwei

809881/091 0

282631A

Eingänge aufweisenden UND-Gatters 54 verbunden, während der Q-Ausgang der bistabilen Schaltkreise 50 mit einem Eingang 56 eines zwei Eingänge aufweisenden UND-Gatters 58 verbunden ist. Der andere Eingang 60 jedes der UND-Gatter 54, 58 ist mit dem Ausgang des Taktimpulsgenerators 26 verbunden, während die Ausgänge der UND-Gatter 54, 58 mit den Vorwärts-und Rückwärts-Zähleingängen 62 bzw. 64 eines reversiblen Mehrdekaden-BCD-Zählers 66 über jeweils zugeordnete Umschalter 63 bzw. 65 verbunden sind. Diese Schalter 63 und 65 (die der Klarheit wegen als mechanische Schalter dargestellt sind, jedoch in Wirklichkeit Festkörperschalter sind) sind so angeordnet, daß in der ersten Schaltstellung die Ausgänge der UND-Gatter 54 und 58 an den Vorwärtseingang 62 bzw. den Rückwärtseingang 64 angeschlossen sind, wie dargestellt, während in der zweiten Schaltstellung diese Anschlüsse umgepolt werden.

Der Zähler 66 weist einen Zählausgang 68 auf, der über einen Satz von Transfergattern 69 an einen Statistisierkreis 70 angeschlossen ist. Der Statistisierkreis 70 seinerseits ist über einen Dekoder 72 an eine Anzeigeeinheit 74 angeschlossen, die als an sich bekannte Sieben-Segment-Anzeige mit lichtemittierenden Dioden oder. Flüssigkristallbauteilen ausgebildet sein kann.

Ein Sequenzkontrollkreis 76 weist drei Controlleingänge 78-80 auf, die angeschlossen sind zum Empfang von Eingangssignalen vom Taktimpulsgenerator 26 bzw', dem Rechteckwellengenerator 22 bzw. einem Null-Detektorausgang des Zählers 66. Der Seyiquenzkontrollkreis 76 umfaßt einen Zähler 75, der typischerweise eine Zählkapazität von 22 aufweist und so angeschlossen ist, daß er getaktet wird von der Rechteckwelle, die am Kontrolleingang 79 liegt. Ferner weist der Sequenzkontrollkreis 76 einen ersten bistabilen Schaltkreis 77 auf, der so angeschlossen ist, daß er alternierend gesetzt und rückgestellt wird durch das Signal, das am Kantrolleingang 80 des Sequenzkontrollkreises 76 anliegt. Ein zweiter bistabiler Schaltkreis 81 ist so angeschlossen, daß er alternierend rückgestellt bzw. gesetzt wird durch die Zählung elf

809881/0910 " ⁸ "

1t

28263H

und die Zählung zweiundzwanzig des Zählers 75 von den entsprechenden Ausgängen desselben her. Schließlich umfaßt der Sequenzkontrollkreis noch (nicht dargestellte) Logikkomponenten, wie Gatter und bistabile Schaltkreise, die in konventioneller Weise angeordnet sind. Ferner weist der Kontrollkreis 76 sechs Kontrollausgänge 82 bis 87 auf, gebildet von den Zählausgängen elf, eins bzw. zweiundzwanzig des Zählers 75, dem Setzausgang des bistabilen Kreises 77 und den Setz- bzw. Rückstellausgängen des bistabilen Kreises 81, an welchen KontroHausgangen jeweils Kontrollsignale erzeugt werden, wie noch zu erläutern sein wird, für das Anlegen an Halte- und Rückstelleingänge des Zählers 66, der Transfergatter 69, des Dekoders 72 und der Steuereingänge (Gate-Elektroden), der FET-Schalter 12 bzw. 13. Der Kontrollausgang 85 des Sequenzkontrollkreises 76 ist ferner angeschlossen an einen Polaritätsanzeigeeingang der Anzeigeeinheit 74, während der Kontrollausgang 83 intern verbunden ist mit dem Rückstelleingang des bistabilen Kreises 77. Die Kontrollausgänge 86 bzw. 87 steuern ferner die Umschalter 63 bzw. 65, damit sie die erste bzw. zweite Schaltstellung annehmen.

Für den Betrieb sei zunächst angenommen, daß die Q-Ausgänge der bistabilen Kreise 48, 50 zunächst auf Logikpegel Null stehen, die Schalter FET1 und FET3 offen (gesperrt( sind und der Schalter FET2 geschlossen (leitend) von dem UND-Gatter 51 gehalten wird. Die vom Rechteckwellengenerator 26 erzeugte Rechteckwelle wird vom Integrierverstärker 14 integriert. Da die Rechteckwelle wechselstromgekoppelt ist auf den Integrierverstärker 14 über Kondensator C2 sollte sein mittlerer Gleichspannungspegel am Eingang des Widerstandes R2 Null betragen, und die Wellenform sollte der Darstellung nach Fig. 2a entsprechen. Beim Fehlen eines analogen Eingangssignals an den Eingangsklemmen 10, 11 und unter Nichtberücksichtigung der Effekte irgendwelcher Drift am Eingang des Verstärkers 16 erzeugt deshalb der Integrierverstärker 14 ein Ausgangssignal von verzerrter Dreieckwellenform symmetrisch um die Spannungen Vl und V2 liegend, wie in Fig. 2b

809881/0910

ns

282631A

dargestellt. Der Abstand der Spannungen V1 und V2 ist relativ klein im Vergleich mit der Amplitude dieser Dreieckwellenform, so daß der größte Teil der positiven Halbwelle dieser Wellenform den Pegel V2 übersteigt und der größte Teil der negativen Halbwelle unter den Pegel V1 fällt. Immer dann, wenn die Spannung V2 überschritten wird, erzeugt der Transistorpegeldetektor 36 einen Logikpegel 1 entsprechend-es Ausgangssignal, das an den D-Eingang des bistabilen Kreises 48 angelegt wird, so daß der erste Taktimpuls, der nach dem Durchlaufen der Spannung V2 in positiver Richtung einläuft, den Q-Ausgang dieses bistabilen Kreises auf den Logikpegel 1 bringt. Wenn die Ausgangsspannung, erzeugt vom Integrierverstärker 14, unter die Spannung V2 fällt (d.h. während jeder ins Negative gehenden Flanke der Dreieckwellenform) kehrt in ähnlicher Weise das Ausgangssignal, erzeugt vom Transistor und angelegt an den D-Eingang des bistabilen Kreises 48,auf seinen Logikpegel Null zurück, so daß der erste Taktimpuls, der danach eintrifft, den Q-Ausgang des bistabilen Kreises auf den Logikpegel 0 zurücksetzt.

Der Logikpegel 1 am Q-Ausgang des bistabilen Kreises 48 hat die Wirkung, den Schalter FET1 zu schließen und damit die positive Bezugsspannungsquelle 28 mit dem Integrierverstärker 14 in Opposition mit der Eingangsspannung an den Klemmen 10 und 11 anzulegen. Gleichzeitig ist auch der Logikpegel 1 am Q-Ausgang des bistabilen Kreises 48 wirksam zum Entsperren des UND-Gatters 54, was es ermöglicht, Taktimpulse an den Zähler 66 anzulegen und in diesen einzuzählen während der Dauer des Anlegens der Spannungsquelle 28 an den Integrierverstärker 14.

Der Transistorpegeldetektor 38 und der bistabile Schaltkreis 50 arbeiten in ähnlicher Weise, damit der Schalter FET3 geschlossen wird und die negative Bezugsspannungsquelle 30 an den Integrierverstärker 14 angelegt wird immer dann, wenn die Ausgangsspannung des Verstärkers 14 unter der Spannung V1 ist. Gleichzeitig werden Taktimpulse über UND-Gatter 58 an den Zähler 66 geführt.

- 10 -

609881/0910

/f(ß

28263H

Gleichgewicht wird erreicht typischerweise nach wenigen Zyklen der Rechteckwelle vom Rechteckwellengenerator 26, wenn der mittlere Eingangsstrom (d.h. die algebraische Summe der Ladungen) am Integrierverstärker 14 Null beträgt. Jeder Zyklus des Ausgangssignals vom Integrierverstärker 14 kann in sechs aufeinanderfolgenden Perioden unterteilt werden, die mit den römischen Zahlen I bis VI in Fig. 2b markiert sind, und während denen die den Integrierverstärker 14 zugeführte Ladung wie folgt definiert ist:

0I	(- VIN	- vs	VREF
Qn =	Rl (- VIN	R2 - vs ]	R3
0III =	Rl <- VIN	R2 - vs	+ VREF
Qiv =	R1 (- VIN	R2 + vs	R3 + VREF
0V =	Rl (- VIN	R2 + vs ]	R3
QVI =	Rl (- VIN	R2 + VS	VREF

Rl R2 R3

worin 2V_O die Spitze-Spitze-Ämplitude der Rechteckwelle vom Rechteckwellengenerator 26 ist, V__N eine Spannung (gegenwärtig Null), die an den Klemmen 10 und 11 liegt, und t bis t_VI die jeweiligen Dauern der Perioden I bis VI sind. Es kann angenommen werden, daß der Mittelwert der Ladungskomponenten infolge der Rechteckwelle Null ist, so daß nominell

Wenn diese Annahme unkorrekt ist (beispielsweise, weil die Rechteckwelle kein genaues 1:1 Tastverhältnis hat), ist der Effekt ein Null-Fehler, der automatisch kompensiert wird durch den Wandler, wie nachstehend noch erläutert. Die Komponenten

809881/0910 " " "

28263U

infolge irgendeiner Spannung V^_n sind während der Gesamtperiode t vorhanden, wobei t die Periode der Rechteckwelle ist (und gleich der Summe von t_T bis t_VI).

Demgemäß gilt bei Gleichgewicht und der Annahme V_TN = 0

0 = R₁ . V_REp . (t₊ - t_) = Konstante χ (t₊ - t_) R3 T

worin t₊ = ^₁₁ + t_IV und t_ = t + t_VI (s. Fig. 2b) und die jeweiligen Dauern des Anlegens der Quellen 28 bzw. 30 an den Integrierverstärker 14 bilden.

Man erkennt aus Fig. 2b, daß die Quellen 28 und 30 jeweils für im wesentlichen den gesamten Halbzyklus der Rechteckwelle angelegt werden, wenn an den Klemmen 10 und 11 der Eingang Null liegt. Auch während der Perioden I und IV unterstützen die Quellen 28 und 30 die Rechteckwelle, während der Perioden III und VI sind sie ihr jedoch entgegengerichtet, womit die Flankensteilheit der Rechteckwellenform verändert wird, und diese wie dargestellt verzerrt wird.

Wenn ein analoges Eingangssignal in Form einer negativen Eingangsspannung - V_1n an die Eingangsklemmen 10 und 11 angelegt wird und der bistabile Schaltkreis 81 gesetzt wird, so daß der FET-Schalter \2 geschlossen wird, integriert der Integrieryerstärker 1.4 es zum Erzeugen einer positiven Komponente in der Dreieckwellenform., die erzeugt wird. Diese positive Komponente

. vergrößert die Steigung der ins Positive

gehenden Flanken der Dreieckwellenform und flacht die Steigung der ins Negative gehenden Flanken ab, was zur Folge hat, daß die positiven Spitzen höher werden und länger dauern auf Kosten der negativen Spitzen, wie in Fig. 2c dargestellt.

Infolgedessen wird die positive Bezugsspannungsquelle 28 für eine relativ längere Zeit angelegt (t nimmt zu) und die negative Bezugsspannungsquelle für eine relativ kürzere Zeit

- 12 -

809881/0910

Ai

28263U

(t nimmt ab) in Proportion zu der Höhe der Eingangsspannung - V . Bei Gleichgewicht gilt

V_T,_T = Konstante χ (t, - t ) .
IN + -

Um die Größe der Eingangsspannung -V_1n zu messen, erzeugt der Sequenzkontrollkreis 76 ein Startsignal an seinem Ausgang 83, das gebildet wird vom Ausgangssignal des Zählstandes 1 vom Zähler 75 und deshalb zusammenfällt mit einem vorgegebenen Punkt in einem Zyklus der Rechteckwelle vom Rechteckwellengenerator 26. In der Ausführungsform der Erfindung nach Fig. 1 ist dieser vorgegebene Punkt der Beginn eines Zyklus: Dies ist jedoch nicht erfindungswesentlich. Dieses Startsignal setzt den Zählstand im Zähler 66 auf Null und stellt den bistabilen Kreis 77 zurück, falls erforderlich. Der Zähler 66 zählt dann Taktimpulse vom UND-Gatter 54 in Vorwärtsrichtung während der gesamten Dauer jedes Anlegens der Quelle 28 und Taktimpulse vom UND-Gatter in Rückwärtsrichtung während der gesamten Dauer des Anlegens von Quelle 30 über ein erstes Wandlungs- oder MeßIntervall, dessen Dauer bestimmt wird durch den Zähler 75 im Sequenzkontrollkreis 76. Das Ende des ersten WandlungsintervalIs wird angegeben, wenn die Zählung elf am Ausgang des Zählers 75 ein Ausgangssignal bewirkt, das an dem Kontrollausgang 82 des Sequenzkontrollkreises 76 erscheint. Da dieses Ausgangssignal ebenfalls zusammenfällt mit dem vorgegebenen Punkt in einem Zyklus der Rechteckwelle im Ausführungsbeispiel dem Beginn derselben bis die Dauer des ersten Wandlungsintervalles gleich einer ganzzahligen Anzahl von Zyklen, nämlich zehn im bestehenden Ausführungsbeispiel, der Rechteckwelle (s. Fig. 3a). Dieses Ausgangssignal entsperrt den Halteeingang des Zählers 66 und hindert diesen zeitweise daran, Zählimpulse von seinem Eingang 62 bzw. 64 zu zählen, und stellt den bistabilen Schaltkreis 81 zurück, der während des ersten Wandlungsintervalles in. seinem Setzzustand war. Das Rückstellen des bistabilen Kreises 81 öffnet den FET-Schalter 12 und klemmt damit die

- 13 -

809881/0910

28263U

Eingangsspannung V™ ab, während der FET-Schalter 13 geschlossen wird und der Eingang des Integrierverstärkers an Masse gelegt wird. Zusätzlich werden die Schalter 63 und

65 betätigt, so daß Impulse von dem UND-Gatter 54 an den Rückwärtszähleingang 64 des Zählers 66 gelangen und über UND-Gatter 58 an den Vorwärtszähleingang 62, also in umgekehrter Richtung als während des ersten Wandlungsintervalles angelegt worden war.

Am Ende des zwöften Rechteckwellenimpulses fällt das Ausgangssignal entsprechend dem Zählstand elf weg, und das Signal am Halteeingang des Zählers 66 verschwindet. Der Zähler

66 zählt dann wieder Taktimpulse während eines zweiten Wandlungsintervalles bis vom Zähler 75 ein Ausgangssignal entsprechend dem Zählstand zweiundzwanzig erzeugt wird, d.h. für weitere zehn Impulse der Rechteckwelle (s. Fig. 3a). Während dieses zweiten Wandlungsintervalles zählt der Zähler 66 Taktimpulse vom UND-Gatter 58 in Vorwärtsrichtung während der gesamten Dauer des Anlegens der Quelle 30 und Taktimpulse vom UND-Gatter 54 in Rückwärtsrichtung während der Dauer jedes Anlagens der Quelle 28, welche Quellen angelegt werden entsprechend der Null-Eingangsspannung an den Integrierverstärker 14, herrührend von dem an Masse legen des Eingangs über FET-Schalter 1.3.

Nominell sollten die Quellen 28 und 30 während gleicher Perioden im zweiten Wandungsintervall angelegt sein (s. Fig. 3c und 3d), doch in der Praxis muß dies nicht so sein infolge beispielsweise Verstärkerdrift oder Abweichung vom 1:1 in dem Tastverhältnis der Rechteckwelle. Demgemäß kann am Ende des zweiten Wandlungsintervalles ein kleiner überschüssiger Zählstand von Taktimpulsen vorliegen, repräsentativ für Größe und Abweichung jeder solchen Null-Drift. Dieser kleine verbleibende Zählstand ist jedoch im Zähler 66 in Rückwärtsrichtung akkumuliert worden bezüglich der Zählung, die während des ersten

- 14 -

809881/0910

Wandlungsintervalles erfolgte infolge der Umschaltung der Schalter 63 und 65 am Ende des ersten Wandlungsintervalles. Demgemäß enthält am Ende des zweiten Wandlungsintervalles der Zähler 66 eine Zahl, die repräsentativ ist für die Größe des Eingangssignals V_TN und korrigiert bezüglich irgendwelcher Null-Drift, die vorgelegen haben mag.

For ein negatives Eingangssignal ν_χΝ mag beispielsweise der Netto-Zählstand am Ende des ersten Wandlungsintervalles positiv sein, da die Quelle 28 während einer längeren Gesamtzeit angelegt gewesen ist, als die Quelle 30 (s. Fig. 2c und 3). Wenn beispielsweise eine kleine negative Null-Drift vorliegt, wird die Quelle 28 wiederum während längerer Zeit angelegt als die Quelle 30, was zu einem weiteren Netto-Überschuß an Taktimpulsen vom UND-Gatter 54 führt. Diese Impulse werden jedoch vom Zähler 66 über den Schalter 65 und den Rückwärtszähleingang 64 gezählt. Demgemäß werden diese Impulse von jenen abgezogen, die im Zähler 66 angesammelt wurden während des ersten Wandlungsintervalles, so daß der Netto-Zählstand verringert wird und eine Kompensation stattfindet für das insgesamt wirkende negative Eingangssignal mit negativer Null-Drift bezüglich des ersten Wandlungsintervalles.

Die Zählung zweiundzwanzig,durch die das Ende des zweiten Wandlungsintervalles definiert wird, entsperrt die Transfergatter 69 und wirkt demgemäß so, daß der Endzählstand im Zähler 66 in den Statistisierkreis 70 eingetastet wird. Dieses Signal setzt auch den bistabilen Schaltkreis 81 wieder, öffnet damit den FET-Schalter 13 und schließt den FET-Schalter 12, setzt die Schalter 63 und 65 zurück in die in Fig. 1 dargestellten Positionen und bereitet so einen weiteren Wandlungszyklus für die Messung der Eingangsspannung V_1n vor.

Während der oben beschriebenen Arbeitsgänge empfängt der Sequenzkontrollschaltkreis 76 kein Signal vom Null-Erfassungsausgang des Zählers 66, da dieser Null-Detektor-Ausgang

809881/0910

- 15 -

Λ1

28263U

so ausgebildet ist, daß er ein Ausgangssignal dann erzeugt, wenn der Zählstand im Zähler 66 entweder von allen Nullen auf alle neun in Rückwärtszählrichtung geht oder von allen neun auf alle Nullen in Vorwärtszählrichtung, und dies findet bei einem negativen Eingangssignal V^ nicht statt. Der bistabile Kreis 77 im Sequenzkontrollkreis 76 bleibt deshalb in seinem Rückstellschaltzustand, in dem der Dekoder 72 so gesetzt wird, daß er als ein BCD/Sieben-Segment-Dezimal-Dekoder arbeitet. Der Dekoder 72 dekodiert demgemäß den in dem Statistisierkreis 70 gehaltenen Zählstand und die dekodierte Zählung wird von der Anzeigeeinheit 74 als die gewünschte hinsichtlich der Null-Drift korrigierte Messung angezeigt. Das Signal am Kontrollausgang des Sequenzkontrollkreises 76 veranlaßt darüber hinaus die Anzeigeeinheit 74, eine negative Polarität anzuzeigen.

Das nächste dem Zählstand 1 entsprechende Ausgangssignal vom Zähler 75 im Sequenzkontrollkreis 76 bildet ein weiteres Startsignal, das die WM.erholung des gesamten oben beschriebenen Meßzyklus,umfassend zwei Wandlungsintervalle, bewirkt. Die Anzeigeeinheit 74 zeigt jedoch noch immer den dekodierten Wert des im Statistisierkreis 70 gehaltenen Zählstandes an, und zwar bis zum Ende des zweiten Wandlungsintervalles, wenn der neue Wert des Zählstandes im Zähler 66 in den Statistisierkreis eingetastet wird.

Wenn ein analoges Eingangssignal in Form einer positiven Eingangsspannung +V™ an die Eingangsklemme 10 angelegt wird, wird eine negative Komponente in die Dreieckwellenform am Ausgang des Integrierverstärkers 14 eingeführt. Diese negative Komponente vergrößert die Steigung der ins Negative gehenden Flanken der Dreieckwellenform und flacht die Steigung der ins Positive gehenden Flanken ab, so daß die negativen Spitzen der Dreieckwellenforjtt in Höhe und Dauer zunehmen auf Kosten der

- 16 -

809881/0910

ZZ

positiven Spitzen, wie Fig. 2d entnehmbar. In einer zu der unter Bezugnahme auf negative analoge Eingangsspannungen komplementären Weise wird die negative Bezugsspannungsquelle 30 an den Integrierverstärker 14 öfter angelegt, als die positive Quelle 28, in Gegenschaltung bezüglich der positiven Eingangsspannung an den Klemmen 10 und 11. Infolgedessen werden mehr Takt impulse über das UND-Gatter 58 dem AbwäftrfsZähleingang des Zählers 66 zugeführt als über das UND-Gatter 54 dem Vorwärts zähleingang 62, und es verbleibt ein Netto-Negativzählstand.

Gleichgewicht wird - wie bereits beschrieben - dann erreicht, wenn der mittlere Eingangsstrom zum Integrierverstärker 14 Null ist, und die Messung und die Null-Drift-Korrektur werden während zweier aufeinanderfolgender Konversionsoder Wandlungsintervalle durchgeführt, wie ebenfalls bereits beschrieben. Diesmal ist jedoch der Endzählstand im Zähler 66 in neuner Komplementform. Wenn jedoch der Zählstand im Zähler 66 von alle Null auf alle Neun übergeht, empfängt der Sequenzkontrollkreis 76 ein Signal vom Null-Detektorausgang des Zählers. Dieses Signal setzt den bistabilen Kreis 77 im Sequenzkontrollkreis 76, welcher seinerseits den Dekoder 72 so setzt, daß er als Neuner-Komplement-BCD/Sieben-Segment-Dezimal-Dekoder arbeitet. Dies kann beispielsweise einfach bewirkt werden durch Komplementieren des Signals am Eingang des Dekoders 72 mittels eines Schalternetz^vowerks, bevor das Anlegen an den Hauptdekodierschaltkreis erfolgt. Der korrekt dekodierte Ausgang vom Dekoder wird dann von der Anzeigeeinheit 74 angezeigt, die zusätzlich eine positive Polarität wiedergibt, wegen des Setzsignals vom bistabilen Kreis 77, das an dem Kontrollausgang 85 des Sequenzkontrollkreises 76 erscheint.

Die Ausführung Messung vor der Null-Drift-Korrektur, wie oben beschrieben, gestattet es, eine Messung an einem präzise definierten Punkt des Zeitablaufs auszuführen. Bekannte Wandler

- 17 -

809881/0910

28263U

müssen die überprüfung hinsichtlich der Null-Drift durchführen, bevor eine Messung erfolgt, so daß eine gewisse Unsicherheit in die Zeit eingeführt wird, zu der tatsächlich die Messung erfolgt. Der Wandler gemäß der Erfindung kann auch Vorteile bieten, wenn er beispielsweise verwendet wird in einem Datenaufzeichnungsgerät für aufeinanderfolgendes Abtasten und Aufzeichnen der Werte einer Anzahl von Parametern, die durch jeweils ein Analog-Signal repräsentiert sind. Das Aufzeichnungsgerät würde einen Selektor oder Abtaster umfassen, der jedes einzelne Analog-Signal im Umlauf zum Anlegen an den Wandler abtastet. Nachdem der Abtaster auf ein neues Signal geschaltet hat, ist es notwendig, die Messung dieses Signals zu verzögern, damit die Schaltüberschwingungen abklingen können. Mit dem oben beschriebenen Wandler kann dieses Umschalten zu Beginn des zweiten WandlungsinterVa^es erfolgen, wenn der FET-Schalter 12 offen ist und die Null-Drift-überprüfung erfolgt. Das zweite Wandlungsintervall bietet demgemäß die erwünschte Abklingzeit, so daß die Messung des neuen Signals erfolgen kann ohne Verzögerung zu Beginn des folgenden ersten Wandlungsintervalles. Darüber hinaus ist es durch einfaches Überprüfen der Null-Drift unmittelbar nach jeder Messung möglich, ein Eingangssignal wirksam kontinuierlich zu überwachen, ohne das Risiko der Unterbrechung durch einen unabhängig getriggerten regulären Drift-Korrektur-Zyklus.

Der Grund,einen Vorwärts-Rückwärts-Zähler als Zähler 66 zu verwenden, ist der folgende. Es sei der Fall· einer sehr feinen Eingangsspannung betrachtet mit einem überlagerten Rauschsignal·. Dieses Rauschsignal· kann zu gel·egentlicher Polaritätsumkehr der Eingangsspannung während des WandiungsinterVa^es führen,, so daß die DreieckWe^enform, erzeugt vom Integrierverstärker, tatsächlich auf- und abschwankt reiativ zu den Spannungen V1 und V2, und nacheinander den Pegeidetektor 36 l·änger aus^sen al·s den Pegel·detektor 38 und umgekehrt.

- 18 -

809881/0910

- vT-

M 28263U

Jedesmal bei Auslösen des Pegeldetektors 36 zählt der Zähler 66 vorwärts, und jedesmal bei Auslösen des Pegeldetektors 38 zählt der Zähler 66 rückwärts, und jedesmal dann, wenn der Zählstand im Zähler 66 von alle Null auf alle Neun oder umgekehrt übergeht, wird ein Signal an seinem Null-Detektor-Ausgang erzeugt. Die Signale am Null-Detektor-Ausgang des Zählers 66 bewirken alternierend Setzen und Rückstellen des bistabilen Kreises 77 im Sequenzkontrollkreis 76, so daß der Schaltzustand des bistabilen Kreises 77 anzeigt, ob in irgendeinem Augenblick der Netto-Zählstand im Zähler 66 während des Wandlungsintervalles oberhalb von Null ist und deshalb repräsentativ ist für eine analoge Eingangsspannung mit einem mittleren negativen Wert, bis zu diesem Augenblick, oder unter Null, und deshalb repräsentativ ist für eine analoge Eingangsspannung mit einem mittleren positiven Wert bis zu jenem Augenblick, oder unter Null und damit repräsentativ für eine analoge Eingangsspannung mit einem bis zu diesem Augenblick positiven Mittelwert. Man erkennt, daß der Schaltzustand des bistabilen Kreises 77 am Ende des Wandlungsintervalls das Signal an den Kontrollausgang 85 des Sequenzkontrollkreises 76 liefert.

Es kann allgemein gezeigt werden, daß die Dauer der Periode (t - t_) proportional ist dem Integral der Eingangsspannung ν_χΝ über irgendeine ganze Zahl von Perioden T der Rechteckwelle. Man erkennt, daß die Höhe des Eingangsstromes zum Integrierverstärker 14 infolge V„ größer sein sollte als das Zweifache der jeweiligen Ströme infolge positiven und negativen, zu Skalenvollausschlag führenden Eingangsspannungen, da jede Bezugsspannungsquelle 28 und 30 gleiche Höhe aufweist bezüglich der Yollausschlagspannung und gleichzeitig anlegbar ist.

Falls erwünscht, kann der Ausgang des Rechteckwellengenerators 22 auf ein Netzfrequenzsignal typischerweise 50 oder 60 Hz phasenverriegelt werden. Die Dauer des Wandlungsintervalles kanr?dann

- 19 -

809881/0910

■**«■

28263U

sehr genau gleich gemacht werden der Dauer einer ganzen Zahl van Perioden, z.B. eins, der Netzfrequenz, so daß man eine ausgezeichnete unterdrückung aller Serienmodus-Interferenzen mit Netzfrequenz bekommt, die der Eingangsspannung überlagert sein können.

Die Wirkungsweise des Wandlers für den Ausgleich von Unterschieden in positivem und negativem Skalenfaktor ist in Fig. 4 dargestellt.

In Fig. 4 repräsentiert die ausgezogene Linie 101 optimale Meßcharakteristik mit genauen Null-Wert und gleichen positiven und negativen Skalenfaktoren. Wenn beispielsweise die negative Bezugsspannungsquelle 30 in ihrem Wert geringfügig abnimmt, kann man das so interpretieren, daß der äußerste positive Punkt in der Kennlinie im oberen rechten Quadranten nach rechts verschoben wird in die Position 102. Während der extrem negative Punkt in dem Quadranten links unten fest bleibt. Mit der Schaltung nach der oben erwähnten bekannten Schaltung würde die Meßkennlinie nicht linear werden, angedeutet durch die unterbrochene Linie 103 wegen der Verwendung von getrennt angelegten Bez.ugsspannungsquellen. Mit dem Wandler gemäß der Erfindung jedoch kann sich die Kennlinie in dem Diagramm "zur Seite bewegen" und bleibt dabei eine gerade Linie, welche den extrem positiven und negativen Punkt miteinander verbindet, nämlich die gestrichelte Linie 104 in Fig. 4. Die oben beschriebene Null-Drift-Korrektur wirkt dann so, daß der verbleibende Null-Fehler kompensiert wird, indem die Kennlinie seitlich verschoben wird in die Position, angedeutet mit der strichpunktierten Linie 105. Man erkennt aus Fig. 4, daß der resultierende positive Fehler e.. nur halb so groß ist wie der Fehler e₂ wäre, wenn man auf der Kennlinie 103 arbeitete. Gleichzeitig ist derselbe Fehler e.. auch zum negativen Teil der Kennlinie hinzuaddiert worden. Aus der Kennlinie 101/103

- 20 -

809881/0910

allein läßt sich jedoch noch nicht entnehmen, welche Polarität falsch ist. Es wäre deshalb erforderlich, die Kennlinie 101/103 so zu behandeln, als hätte sie einen Fehler von e₂ für beide Polaritäten. Mit dem Wandler gemäß der Erfindung jedoch (Kennlinie 105) hat jede Polarität einen Fehler von nur e^ gleich der Hälfte des Wertes von e₂- Zusätzlich wird die Null-Stabilität aufrechterhalten, und der Wandler hat immer gleiche positive und negative Skalenfaktoren.

Die Notwendigkeit der Schaltungselemente, die in Fig. 4 und der Patentschrift 1 434 414 dargestellt sind, um sicherzustellen, daß jede Bezugsspannungsquelle während eines kurzen Zeitintervalls in jedem Zyklus der Rechteckquelle angelegt wird, unabhängig davon, welchen Wert das analoge Eingangssignal hat, wird mit dem Wandler gemäß der Erfindung eliminiert, da beide Quellen in jedem Zyklus als inherenter Teil des Schaltungsbetriebes angelegt werden. Zusätzlich ist die Zeit, die erforderlich ist, um die Schalter FETl und FET3 ein- und auszuschalten, als ein Teil der Perioden während denen die Quellen 28 und 30 angelegt sind, am größten bei Skalenvollausschlag, wenn eine dieser Perioden bei einem Minimum liegt. Demgemäß haben alle Fehler, die dieser Umschaltzeit ihren Ursprung verdanken, ihre größte Wirkung bei Skalenvollausschlag, wo sie relativ unbedeutend sind, während bei dem bekannten Wandler gemäß Patentschrift 1 434 414 diese Fehler ihre größte Wirkung nahe Null-Ablesung haben, wenn sie wesentlich störender sind.

Zusätzlich zu dem Vermeiden der Notwendigkeit für die Schaltungen gemäß Fig. 4 und 5 der Patentschrift 1 434 414 hat es sich gezeigt, daß der Wandler gemäß der Erfindung eine erhebliche Vereinfachung und Kostenersparnis ermöglicht in den zugeordneten Schaltungen, wenn er beispielsweise in einem Digital-Voltmeter eingesetzt wird. Denn die Eingangsverstärker und Verstärkungswahlschalter eines Voltmeters mit einem Wandler gemäß der Erfindung können aus gewöhnlichen, überall handelsüblichen

- 21 -

809881 /0910

2S263U

Operationsverstärkern und Feld-Effekt-Transistoren aufgebaut werden, anstatt aus speziellen geringe Drift und niedrige Leckströme aufweisenden Typen.

Anstatt den Sequenzkontrollkreis 76 zu verwenden, um den Betrieb des Wandlers 1, wie in Fig. 1 dargestellt, zu steuern, ist es möglich, einen Mikroprozessor zu programmieren, um die verschiedenen anderen Teile des Wandlers 1 in derselben Sequenz zu steuern, wie oben beschrieben. Zusätzlich kann der Mikroprozessor programmiert werden, um eine Vielzahl von Berechnungen mit den mittels des Wandlers 1 erlangten Messungen durchzuführen.

Aus Gründen der besseren Übersicht sollen zunächst Aufbau und Wirkungsweise eines typischen Mikroprozessors erörtert werden. Mikroperozessoren sind so weitgehend bekannt, daß eine kurze Zusammenfassung genügen sollte.

Ein in Fig. 5 dargestellter typischer Mikroprozessor weist vier Hauptteile auf: Eine Mikroprozessoreinheit (MPU) 100, einen Festwertspeicher (ROM) 110, einen Schnellzugriffsspeicher (RAM) 1.20 und eine Eingangs-Ausgangs-Einheit 130. Die MPU 100 selbst umfaßt eine Serie von Operationsregistern PC, SP, IX, zwei Akkumulatoren ACC A und ACC B, eine arithmetische und ligische Einheit ALU und ein zugeordnetes Konditions-Kode-Register CCR, ein Instruktionsregister IR und einen Instruktionsdekoder ID, und Adressenausgangspufferkreise ABC und Datenpufferkreise DBC. Die vier Teile 100, 110, 120 und 130 sind durch drei Gruppen von Leitungen miteinander verbunden: Ein 16-Leitungs-Adressen-Kabel 1.40, ein 8-Leitungs-Daten-Kabel 150 und eine Steuer leitung 160.

Ein Teil der Auslegung und der Montage des Mikroprozessors umfaßt das Einspeichern im ROM 11.0, einer Sequenz oder eines Programms von kodierten Befehlen, die den Betrieb des Mikroprozessors beherrschen. Diese kodierten Befehle (wie "Eingeben einer Zahl in einen Akkumulator", "Addieren", "um einen Platz nach links verschieben" und "Komplementieren aller Binärdigits in einer Zahl")

809881/0910

- 22 -

λ! 28263U

sind in individual bezifferten Speicherplätzen des ROM 110 gespeichert. Wenn die Zahl (bestehend aus 16 Binärdigits) eines dieser Speicherplätze von der MPU auf dem Adressenkabel 140 präsentiert wird, wird der Befehl (umfassend acht binäre Digits)/ der an diesem Speicherplatz gespeichert ist, von dem ROM 110 auf das Datenkabel 150 gegeben. Der so ausgelesene Befehl wird wirksam kopiert und bleibt unverändert im ROM'110, wobei der Name "Festwertspeicher" angibt, daß sein Inhalt nur ausgelesen werden kann, nicht jedoch von der MPU 100 etwa durch Einschreiben einer neuen Information verändert werden kann.

Im Betrieb wird die Zahl eines Speicherplatzes (beispielsweise 1005) in dem ROM 110 im Register PC gehalten und an das Adressenkabel 140 gelegt, mit dem Ergebnis, daß der Befehl an diesem Speicherplatz 1005 über das Datenkabel 150 an das Befehlsregister IR übertragen wird. Gleichzeitig wird das PC Register automatisch um eins auf 1006 weitergeschaltet. Der Befehlsdekoder ID dekodiert den Befehl und veranlaßt die Akkumulatoren ACC A und ACC B und die arithmetische und logische Einheit ALU beispielsweise den Befehl auszuführen. Dies kann eine mathematische Manipulation von Daten beinhalten, welche Daten in dem RAM 120 gespeichert sind. Das RAM 120 unterscheidet sich von dem ROM 110 nur dadurch, daß Information sowohl ausgelesen werden kann, als auch eingeschrieben, welch letzterer Vorgang die Löschung aller Daten umfaßt, die bereits in einem bezifferten Speicherplatz gespeichert sind, in den die neuen Daten eingespeichert werden sollen.

Wenn beispielsweise der Befehl im Befehlsregister IR war "Addiere die Daten in RAM Speicherplatz χ zum Inhalt des Akkumulators ACCA", so würde der Befehlsdekoder ID allgemein ausgedrückt das folgende tun: Veranlassen, daß der Inhalt des Registers PC (1006) an das Adressenkabel 140 angelegt wird, Extrahieren der ersten Hälfte der Adresse x, die vorher an

- 23 -

809881/0910

28263U

Speicherplatz 106 im ROM 110 gespeichert worden war, wenn das Programm eingegeben wurde, Wiederholen des Arbeitsganges mit dem weitergeschalteten Inhalt des Registers PC (1007), und um die zweite Hälfte der Adresse χ zu extrahieren, Anlegen der so in den Schaltkreisen ABC aufgebauten Adresse an das Adressenkabel 140, übertragen eines Trigger (Auslese-)Signals auf Steuerleitung 160 zum RAM 120, das seinerseits daraufhin die Daten am Speicherplatz χ auf das Datenkabel 150 gibt, und Triggern der arithmetischen und ligischen Einheit ALU, um einen weiteren Arbeitsgang zwischen den Daten auf Datenkabel 150 und Daten, die vorher in den Akkumulator ACCA eingegeben worden waren, durchzuführen. Das Konditions-Kode-Register CCR wirkt mit der Einheit ALU dabei zusammen, und die Register SP, IX sind bei anderen Methoden der Informationsspeicherung in den Speichern 110 und 120 und Extrahieren der Information aus diesen beteiligt. Diese Dinge sind aber in der Technik bekannt.

Die Daten im Speicherplatz χ des RAM 120 können das Ergebnis eines vorhergehenden Arbeitsganges der MPU 100 sein. Alternativ können sie zu dem RAM 120 über den Eingangs-Ausgangs-Kreis 130 übertragen worden sein von Schaltungskomponenten, die von dem Mikroprozessor gesteuert werden, oder insbesondere von einem Tastenfeld 170, mittels dem Daten und Befehle in den Mikroprozessor γόη Hand eingegeben werden können. Wiederum sind dies bekannte Dinge, die hier nicht erörtert zu werden brauchen.

Der. sequentielle Betrieb der verschiedenen Teile des Mikroprozessors, wie oben beschrieben, wird in konventioneller Weise getriggert dur.ch Zeitimpulse, geliefert von einem Taktgeber 101 an, die MPU 100.

Fig. 6 zeigt ein Digital-Volt-Meter mit einem Analog-Digital-Wandler nach Fig. 1, mit dem Sequenzkontrollkreis 76, Transfergattern 69, Statistisierkreis 70 und Dekoder 72, ersetzt durch den Mikroprozessor nach Fig. 5, und so angeschlossen, daß die logischen Funktionen im Wandler und dem Vdtmter als

- 24 -

809881/0910

30 28263H

ganzes überwacht werden.

Der Wandler nach Fig. 6 ist in allgemein ähnlicher Weise aufgebaut wie der nach Fig. 1, und gleiche Komponenten in beiden Zeichnungen tragen gleiche Bezugsziffern. Die folgenden Abweichungen sind jedoch festzuhalten. Die Ausgänge der UND-Gatter 54, 58 sind jeweils direkt angeschlossen an Vorwärts- bzw. Rückwärts-Zähleingänge 62, 64 des reversiblen Multi-Dekaden BCD Zählers 66, anstatt über die Umschalter 63, 65, wie in Fig. 1.

Der Zählausgang 68 des Zählers 66 bildet einen Eingang des Eingangs-Ausgangs-Kreises 130 des Mikroprozessors (umfassend MPU 100, ROM 110, RAM 120, Eingangs-Ausgangs-Kreis 130, Kabel 140 und 150 und Leitung 160, wie oben unter Bezugnahme auf Fig. 5 beschrieben). Ein Ausgang des Kreises 130 ist an die Anzeigeeinheit 74 angeschlossen.

Der Eingangs-Ausgangs-Kreis 130 weist drei weitere Kontrolleingänge 78 - 80 auf, jeweils angeschlossen zum Empfang von Kontrolleingangssignalen vom Taktpulsgenerator 26 (der kombiniert sein kann mit dem Taktgeber 101 im Mikroprozessor), dem Rechteckwellengenerator 22 und dem Null-Detektor-Ausgang des Zählers 66 (der Halteeingang desselben wird in dieser Ausführungsform nicht verwendet). Zusätzlich hat der Eingangs-Ausgangs-Kreis 130 drei weitere Kontrollausgänge 83, 86 und 87, auf denen er entsprechend Kontrollsignale unter Steuerung durch die MPU 100 erzeugt, wie nachfolgend zu beschreiben, zum Anlegen an den Rücksetzeingang des Zählers 66 und die Steuereingänge (Gate-Elektroden) der FET-Schalter 12 bzw. 13.

Um eine Messung zu beginnen, schließt der Eingangs-Ausgangs-Kreis 130 den FET-Schalter 12 und legt damit das analoge Eingangssignal (z.B. eine negative Spannung ~V_IN) an die Eingangsklemmen 10 und 11 zum Integrierverstärker

809881/0910 -25-

über den Widerstand R1. Die Schaltung arbeitet wie oben unter BEzugnahme auf Fig. 1 und 2 beschrieben, unter Anlegen der positiven BEzugsspannungsquelle 28 über Widerstand R3 während relativ längerer Zeit und der negativen Bezugsspannungsquelle 30 während relativ kürzerer Zeit in Proportion zur Größe der Eingangsspannung -V_1n-

um demgemäß die Größe der Eingangsspannung -V zu messen, erzeugt die MPU 100 unter Steuerung durch das Programm der Befehle, vorher eingespeichert im ROM 110, ein Startsignal am Ausgang 83 der Eingangs-Ausgangs-Schaltung 130, welches Startsignal zusammenfällt mit einem vorgegebenen Punkt in einem Zyklus der Rechteckwelle vom Generator 26. Wie im Ausführungsbeispiel nach Fig. 1., ist dieser vorgegebene Punkt der Beginn eines Zyklus; dies ist jedoch nicht erfindungswesentlich. Dieses Startsignal setzt den Zähler im Zähler 66 auf Null, und der Zähler zäit dann Taktimpulse vom UND-Gatter 54 in Vorwärtsrichtung, während der gesamten Dauer jedes Anlegens der Quelle 28 sowie Taktimpulse vom UND-Gatter 58 in Rückwärtsrichtung während der Dauer jedes Anlegens der Quelle 30. Die Programmsteuerung des Mikroprozessors ist so ausgebildet, daß am Ende jedes Impulses der Rechteckwelle vom Generator 26 der Mikroprozessor die Nettozählung aus dem Zähler 66 auf dem Zählstand-Ausgang 68 extrahiert und eine Aggregation dieser Zählstände hält. Nach jeder solchen Extraktion wird der Zähler 66 wieder auf Null gesetzt über den Kontrollausgang 83, vorbereitet zur Zählung der Taktimpulse, die während des nächsten Anlegens jeder der Quellen 28 und 30 aufgegeben werden." Demgemäß braucht die Endzählkapazität des Zählers 66 nur groß genug zu sein, um eine Zahl von Taktimpulsen aufzunehmen, die während des längstmöglichen einzigen Anlegens entweder der Quellen 28 oder 30 auftreten kann.

Unter der Steuerung seines Programms fährt der Mikroprozessor fort, die Zählstände aus dem Zähler 66 für eine Gesamtzahl von

- 26 -

809881/0910

28263U

zehn Zyklen von Rechteckwellengenerator 26 anzusammeln, welche Periode ein erstes Wandlungsintervall definiert (s. Fig. 3a). Am Ende des ersten Wandlungsintervalles (d.h. wenn der Mikroprozessor zehn Zyklen der Rechteckwelle gezählt hat) öffnet der Mikroprozessor den FET-Schalter 12, klemmt die Eingangsspannung V ab und schließt den FET-Schalter 13, womit der Eingang des Integrierverstärkers 14 an Masse gelegt wird. Der Mikroprozessor stellt auch den Zähler 66 nach einem Rechteckwellenzyklus zurück, damit die Schaltüberschwingungen abklingen können, und nimmt dann das Ansammeln von Zählständen aus dem Zähler 66 während eines zweiten Wandlungsintervalles von zehn Rechteckwellenzyklen wieder auf (s. Fig. 3a). Diese Zählstände werden erzeugt in Abhängigkeit vom Anlegen der Quellen 28 und 30, die ihrerseits angelegt werden in Übereinstimmung mit der Null-Eingangsspannung an den Integrierverstärker 14, herrührend von dem an Masse legen des Eingangs über FET-Schalter 13. Demgemäß veranlaßt das Mikroprozessorprogramm, daß diese Zählstände im subtrahierenden Sinne mit dem Gesamtzählstand zusammengefaßt werden, der von dem ersten Wandlungsintervall übertragen worden ist. Wenn demgemäß irgendeine Null-Drift im Wandler vorliegt, zurückzuführen beispielsweise auf Verstärker-Drift oder Abweichungen vom 1:1 Tastverhältnis der Rechteckwelle, wird eine entsprechende kleine Nettozählung im zweiten Wandlungsintervall algebraisch subtrahiert von der Netto-Zählung des ersten Wandlungsintervalls. Am Ende des zweiten Wandlungsintervalles hat deshalb der Mikroprozessor im RAM 120 eine Zahl gespeichert, die repräsentativ ist für die Höhe des Eingangssignals V_TN und korrigiert ist für irgendwelche vorliegende Null-Drift.

Für ein negatives Eingangssignal V_TN wird beispielsweise der Netto-Zählstand am Ende des ersten Wandlungsintervalles positiv sein, da die Quelle 28 während einer längeren Gesamtzeit angelegt worden war als die Quelle 30 (s. Fig. 2c und 3).

809881/0910

28263U

Wenn eine kleine negative Null-Drift beispielsweise vorliegt, wird die Quelle 28 wiederum während längerer Zeit angelegt als die Quelle 30, was zu einem weiteren Netto-überschuß an Taktimpulsen vom UND-Gatter 54 führt. Diese Impulse werden jedoch subtraktiv von dem Mikroprozessor angesammelt, so daß die Netto-Zählung verringert wird und kompensierend für die Ansammlung von negativen Eingangssignalen wirkt mit der negativen Null-Drift, die während des ersten Wandlungsintervalles aufgetreten war.

Nach dem. zweiten Wandlungsintervall, d.h. wenn der Mikroprozessor wiederum zehn Rechteckwellenzyklen gezählt hat, wird die endgültige Netto-Zählung, gespeichert im RAM 120, Digit um Digit mit einer Vergleichstafel im ROM'110 verglichen, die alle denkbaren Digits enthält, und die entsprechenden Ansteuer-Schemata für eine Sieben-Segment-Anzeige,um diese Digits zu definieren. Die Schemata, die für jedes Digit in der Endzählung erforderlich sind, waden temporär gespeichert, und dann nacheinander in einen Multiplex-Betriebs-Modus zur Anzeigeeinheit 74 über Ausgang 85 übertragen. Demgemäß "unterbricht" der Eingang-Ausgang-Kreis 130 periodisch die MPU 100 und fragt die entsprechenden Schemata für eine Digit-Position der Anzeige ab. Dieses Schema wird geliefert von dem RAM 120 zum Schaltkreis Ϊ30, der die Anoden (Stäbchen) aller Digitpositionen in der Anzeige gemäß dem Schema· ansteuert und auch die gemeinsame Katodenelektrode nur derjenigen Digitposition erregt, die das von den Schema definierte Digit anzeigen soll. Danach wird dieser Prozess wiederholt für jede Digitposition nacheinander mit einer Rate, die so schnell ist, daß ein Flackern des von der Anzeige dargebotenen Bildes vermieden wird.

Gleichzeitig öffnet der Mikroprozessor den FET-Schalter und schließt den FET-Schalter 12 und stellt den Zähler 66 wieder zurück zur Vorbereitung eines weiteren Wandlungsintervalles zur Messung der Eingangsspannung V .

- 28 -

809881/0910

28263U

Während der oben beschriebenen Arbeitsgänge empfängt der Mikroprozessor kein Signal von dem Null-Detektor-Ausgang des Zählers 66, da dieser Ausgang ausgebildet ist zum Erzeugen eines Ausgangssignals für die Zählung im Zähler 66 entweder von allen Null auf alle Neun in der Rückwärtszählrichtung oder von alle Neun auf alle Null in der Vorwärtszählrichtung übergeht, und dies erfolgt nicht bei einem negativen Eingangssignal V _N· Demgemäß liegt die endgültige Netto-Zählung in gewöhnlicher BCD Form vor und wird direkt über die Vergleichstabelle im ROM 110 dekodiert, um eine Anzeige der gewünschten Null-Drift korrigierten Messung zu bewirken. Der Kontrollausgang 85 wird dann auch durch den Mikro-Prozessor dazu gebracht, ein Signal an die Anzeigeeinheit 74 zu übertragen, um eine Angabe bezüglich der negativen Polarität zu bewirken.

Während der oben beschriebene Meßzyklus, bestehend aus zwei Wandlungsintervallen, wiederholt wird, liefert der Mikroprozessor weiterhin die für die dekodierte anzuzeigende Zählung benötigten Schemata an die Anzeigeeinheit 74,bis ein neuer Endzählstand im Mikroprozessor angesammelt worden ist.

Wenn ein analoges Eingangssignal in Form einer positiven Eingangsspannung ⁺V_T„ an die Eingangsklemme 10 angelegt wird, so liegt die negative Bezugsspannungsquelle 30 an dem Integrierverstärker 14 öfter an als die positive Bezugsspannungsquelle 28, wie oben beschrieben. Infolgedessen ergibt sich eine negative Überschußzählung, die vom Mikroporzessor angesammelt wird, und dieser Zählstand liegt in Neuner-Komplementform vor. Der Null-Detektor-Ausgang des Zählers 66, der erzeugt wird, wenn die Zählung im Zähler 66 von alle Null auf alle Neun übergeht, zeigt dem Mikroprozessor an, daß der Zählstand negativ ist. Demgemäß ist der Mikroprozessor so ausgebildet, daß er die Neuner-Komplement-BCD-Zählung vor dem Vergleich mit der Vergleichstabelle im ROM 110 komplementiert,

- 29 -

809881/0910

3Sr 28263U

und ein Signal auf den Kontrollausgang 85 liefert, damit eine positive Polarität von der Anzeigeeinheit 74 zusammen mit dem korrekt dekodierten Endzählstand geliefert wird.

Es versteht sich, daß das Befehlprogramm für den Mikroprozessor, gespeichert im ROM 110, für die verschiedenen Sequenzen der logischen Schritte in der MPU 100 ausgebildet ist, die notwendig sind, um die verschiedenen Arbeitsgänge des Mikroprozessors wie oben beschrieben ablaufen zu lassen. Diese logischen Schritte würden beispielsweise umfassen: Wiederholtes Addieren und Speichern der angesammelten Zählstände von Taktimpulsen, Vergleichen der Anzahl von Rechteckwellenzyklen mit beispielsweise der Zahl zehn, um das Ende eines Wandlungsintervalles zu bestimmen, Vergleichen jedes Digits des EndzählStandes mit der Vergleichstabelle im ROM 110, Liefern von Steuersignalen an den Eingangs-Ausgangs-Kreis 130 zum Ansteuern der FET-Schalter 12 und 13 sowie der Anzeigeeinheit 74, und Nachjustieren der Periode des Wandlungsintervalles, um den Meßbereich in Übereinstimmung mit von Hand eingegebenen Befehlen zu verändern, wobei man sich des Tastenfeldes 170 bedient.

Zusätzlich enthält das ROM 110 eine Anzahl von Routinen, die abgerufen werden können manuell durch Befehle, die über das Tastenfeld 170 eingegeben werden. Diese Routinen veranlassen den Mikroprozessor, Berechnungen hinsichtlich der Messungen vorzunehmen, die vom Wandler 1 ermittelt worden sind, um die Werte von verschiedenen Funktionen zu bestimmen, die solche Messungen erfordern. Die Routinen umfassen Sequenzen von Befehlen entsprechend Formeln und Gleichungen, welche die betreffenden Funktionen repräsentieren. Beispielsweise würde eine Durchschnittsberechnungsroutine eine laufende Summe aus einer Serie von Messwerten halten und auch die Anzahl von Messungen in dieser Serie zählen und dann die Gesamtzahl durch die Zahl der Messungen dividieren, um den gewünschten Durch-

- 30 -

809881/091 0

28263Η

schnitt zu erhalten. Diese Routine ihrerseits würde Befehle umfassen für wiederholtes Extrahieren und Weiterschalten der Gesamtzählung und der Anzahl von Zählungen, gespeichert im RAM 120, nach Durchführung jeder neuen Messung und einen Divisionsarbeitsgang immer dann, wenn ein Durchschnittswert gewünscht wird.

Mögliche Routinen, die vorgesehen werden können, sind die folgenden:

(a) Berechnung des Verhältnisses V/ einer Messung V und eines Bezugswertes r (der ein anderer Meßwert sein kann),

(b) Berechnung des Logarithmus des Verhältnisses 20 (log _V/ )

(in Dezibel) ¹⁰

(c) Berechnung der Leistung V_ , die von einer gemessenen

■n

Spannung V in einem bestxmmten Widerstand R umgesetzt wird,

(d) Vergleich einer Messung V mit zwei Schwellenwerten T₁ und T„ - Zählen der Zahl von Messungen V jeweils oberhalb, zwischen und unterhalb T₁ und T„,

(e) Berechnung des Durchschnitts V₁ + V₉ + ... V

η einer Anzahl η Messungen V,

(f) Berechnung der Fläche (Zeitintegral)

₊ V

einer Anzahl η von Messungen V,
(g) Berechnung der Varianz

& = (V₁ - m) + (V₀ - m) + ... (V - m) ι z η

einer Anzahl η von Messungen V mit einem Mittelwert m, (h) Berechnung der Standardabweichung (entsprechend (g)) einer

Zahl η von Messungen mit einem Mittelwert m, (i) Berechnung des Effektivwertes (V₁ ² + V₀ ² +.V ²)^1//2/n

I £λ Xl

einer Anzahl η von Messungen V,

- 31 -

809881/0910

28263H

(j) Zählung der Anzahl η von Messungen innerhalb einer vorgegebenen Zeit,

(k) Berechnung der Zeit t, die seit dem Beginn einer Serie von Messungen verstrichen ist,

(1) Berechnung des Durchschnittswertes (siehe (e)) einer Anzahl η von Messungen V mit Werten zwischen zwei Schwellenwerten T₁ und T₂ (siehe (d)),

(m) Berechnung der Fläche (Zeitintegral - siehe (f)) einer Zahl η von Messungen V mit Werten zwischen zwei Schwellenwerten T₁ und T» (siehe (d)), und

(n) Wandlung eines Meßwertes V entsprechend einer vorgegebenen Funktion,zum Beispiel einer Polynomfunktion T = aV³ + bV² + cV + d

beispielsweise für Linearisierung eines Thermoelementausgangssignals .

Diesen Funktionen werden bequemerweise jeweils Kodenummern zugeteilt, so daß jede abgerufen werden kann durch Niederdrücken einer ersten Taste auf dem Tastenfeld 170 für "programmierte Funktionen", und dann durch Niederdrücken der entsprechenden Taste mit der Kodenummer der gewünschten Funktion. Das Befehlsprogramm im ROM 110 wird dann vom Mikroprozessor hinsichtlich der Segmente von Befehlen bezüglich einer solchen Funktion untersucht, und das Segment von dem Mikroprozessor ausgeführt: Der Mikroprozessor fährt fort, die Befehle auszuführen für Steuerung eines Analog-Digital-Wandlungsprozesses, Anzeige der Ergebnisse usw. auf Zextmultiplexbasis mit dem Segment der Befehle. Das Segment veranlaßt die Anzeigeeinheit, irgendeine vorläufige erforderliche Infdormation abzurufen, etwa die Grenzwerte T₁ und T„ in Programm (d), und dann fährt das Gerät fort mit der Überwachung der Berechnung und Anzeige des Wertes der gewünschten Funktion.

- 32 -

809881/0910

28263U

Zahlreiche Abwandlungen können an dem beschriebenen Ausführungsbeispiel vorgenommen werden. Beispielsweise kann anstelle Anschließens des Rechteckwellengenerators 22 an den Eingang des Integrierverstärkers 14 eine Summierschaltung vorgesehen werden, beaufschlagt mit dem Ausgang des Integrierverstärkers 14 zum Summieren dieses Ausgangssignals mit einem Dreieckwellenformsignal von einem enstprechend ausgebildeten Wellenformgenerator, wonach der Ausgang des Summiernetzwerks angelegt wird an die Pegeldetektoren 36, 38. Ferner kann der Schalter FET2 weggelassen werden, falls erwünscht, in Hinsicht auf die Tatsache, daß der Eingang 20 des Verstärkers 16 an Masse liegt. Es versteht sich, daß der Ausdruck "an Masse liegen" im Rahmen dieser Beschreibung bloß bedeutet, daß der Anschluß an eine Leitung mit niedrigem Signalpegel oder mit Null-Volt-Erfolg, da es möglich ist, daß der Hauptschaltkreis des Wandlers 1 auch massefrei ausgebildet sein kann. Da das WandlungsintervalI so lang wie erwünscht gemacht werden kann, kann der Zähler 66 so ausgebildet werden, daß er im Fließkomma-Modus arbeitet.

Der Wandler kann auch modifiziert werden, wie unter Bezugnahme auf Fig. 3 in der Patentschrift 1 434 414 beschrieben, um die Notwendigkeit für einen Dekoder zu eliminieren, der in der Lage wäre, ein Neuner-Komplement-BCD-/Sieben-Segment-Format zu dekodieren.

Die Erfindung wurde beschrieben unter Bezugnahme auf ein erstes Meß-Wandlungsintervall und ein zweites Null-Drift-Korrektur-Wandlungsintervall, die in der angegebenen Reihenfolge eintreten, da diese Anordnung eine Messung genau in irgendeinem gewünschten Augenblick zu beginnen ermöglicht. Die Reihenfolge dieser Wandlungsintervalle kann jedoch je nach Wunsch auch umgedreht werden. Darüber hinaus brauchen die ersten und zweiten Wandlungsintervalle nicht zu alternieren; ein Wandlungsintervall für Null-Drift-Korrektur könnte in regelmäßigen Intervallen

- 33 -

809881 /091 0

28263U

stattfinden, beispielsweise alle zehn Sekunden, wobei das Ergebnis für die Korrektur aller Messungen gespeichert würde, die durchgeführt werden, bis eine weitere überprüfung der Null-Drift stattfindet.

In der Ausführungsform nach Fig. 6 kann der Zähler 66 ein Binärzähler anstatt ein BCD Zähler sein, wobei die Ansammlung der Zählstände durch den Mikroprozessor dann in reinem Binärsystem durchgeführt wird. In diesem Falle würde der Mikroprozessor selbst programmiert zum Umwandeln des Endzählstandes von Binärkode auf Dezimal-Kode zum Ansteuern der Anzeigeeinheit 74.

809881/0910

-HO-

eersesre

Claims (1)

The Solartron Electronic Group Limited Farnborough, Hampshire England 282631* Patentansprüche

1) / Analog-Digital-Wandler mit einem Generatorschaltkreis, an den ein analoges zu wandelndes Eingangssignal anlegbar ist, und der ein Steuersignal erzeugt mit einer Periode, die abhängt von der Größe des analogen Eingangssignals, und mit Schaltkreisen für die Definition eines Wandlungsintervalles sowie mit einer Taktimpulsquelle, gekennzeichnet durch Schalteranordnungen (12, 13) zum Anlegen des analogen Eingangssignals an den Generatorschaltkreis (14, 48, 50) während der Dauer eines Wandlungsintervalles und für das Anlegen eines Null-Eingangssignals an den Generatorschaltkreis für die Dauer eines weiteren Wandlungsintervalles, sowie durch Zählerschaltkreise (54, 58, 66; 54, 58, 66, 100), die ansprechend ausgebildet sind auf das Steuersignal und die Schaltkreise (76; 100) zum Festlegen der Intervalldauern für Zählung der Taktimpulse, die während mindestens eines Steuersignals in einem der Wandlungsintervalle auftreten sowie für die Zählung von Taktimpulsen, die während mindestens eines Steuersignals in dem anderen Wandlungsintervall auftreten, wobei die kombinierten Zählstände einen Digitalwert bilden, der repräsentativ für die Größe des Integrals des analogen Eingangssignals über ein WandlungsintervalI sind, jedoch korrigiert hinsichtlich Null-Drift.

2) Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Zählstände in den Zählerschaltkreisen (54, 58, 66; 54, 58, 66, 100) kombiniert werden.

8OS881/Q019

3) Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die Zählstände in den Zählerschaltkreisen (54, 58, 66) nacheinander und in entgegengesetzten Richtungen eingetaktet werden.

4) Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das ersterwähnte Wandlungsintervall vor dem zweiten erwähnten Wandlungsintervall liegt.

5) Wandler nach einem der vorangehenden Ansprüche in Kombination mit einer Abtastschaltung zum selektiven Anschalten verschiedener Eingangssignale an den Wandler, dadurch gekennzeichnet, daß die Abtastschaltung so ausgebildet ist, daß sie während des zweiten Wandlungsintervalles zwischen den verschiedenen Eingangssignalen umschaltet.

6) Wandler nach einem der vorangehenden Ansprüche, bei dem die Generatorschaltkreise so ausgebildet sind, daß sie ein erstes und/oder ein zweites periodisches Steuersignal mit einer Periode erzeugen, die abhängt von der Größe und Polarität des analogen Eingangssignals, dadurch gekennzeichnet, daß die Zählerschaltkreise (54, 58, 66) ausgebildet sind für die Zählung der Taktimpulse in einer ersten Richtung während irgendeines ersten Steuersignals und in einer zweiten Richtung während irgendeines zweiten Steuersignals in dem ersterwähnten Wandlungsintervall und für die Zählung der Taktimpulse in der zweiten Richtung während irgendeines zweiten Steuersignals in dem zweiterwähnten Wandlungsintervall, wobei der Zählstand in den Zählerschaltkreisen (54, 58, 66) am Ende beider Wandlungsintervalle der erwünschte Digitalwert ist.

7) Bipolarer Tastverhältnis-Analog-Digital-Wandler mit einem Integratorschaltkreis zum Anlegen eines analogen Einga,ngssignals, das zu wandeln ist, Schaltkreisen zum überlagern eines periodischen Signalsdem Ausgangsignal, erzeugt von dem Integratorschaltkreis, mit ersten und zweiten Bezugssignalquellen entgegengesetzter Polarität, mit Schaltern, die ansprechend ausgebildet sind auf ein erstes Steuersignal zum

8Q9881/Ö91Q

28263U

Anlegen einer ersten der Bezugssignalquellen, deren Polarität entgegengesetzt der des analogen Eingangssignals ist, an den Integratorschaltkreis, welcher Schalter ferner ansprechend ausgebildet ist auf ein zweites Steuersignal zum Anlegen der anderen Bezugssignalquelle an dien Integratorschaltkreis, mit Schaltkreisen zum Definieren eines Wandlungsintervalles, das in seiner Dauer gleich ist der Dauer einer ganzen Zahl von Zyklen des periodischen Signals und mit einer Taktimpulsquelle, vorzugsweise nach einem der Ansprüche 1 bis 6, gekennzeichnet durch erste und zweite Pegeldetektoren (36, 38), angeschlossen zum Vergleich des Ausgangssignals von dem Integratorschaltkreis (14) mit ersten bzw. zweiten Detektorpegeln, wobei für ein Null-Eingangssignal das periodische Signal veranlaßt, daß die Größe des Integratorschaltungsausgangssignals den ersten Pegel in einer Richtung überschreitet, der vom zweiten Pegel um mindestens einen erheblichen Bruchteil einer Hälfte jedes Zyklus des periodischen Signals entfernt ist, und unter den zweiten Pegel zu fallen beim Durchlauf in einer Richtung weg von dem ersten Pegel während mindestens eines erheblichen Bruchteils der anderen Hälfte jedes Zyklus des periodischen Signals, und wobei analoge Eingangssignale einer ersten Polarität veranlassen, daß die Größe des Ausgangssignals den ersten Pegel während mehr als des erwähnten Bruchteils der einen Hälfte jedes Zyklus übersteigt, während ein analoges Eingangssignal der anderen Polarität veranlaßt, daß die Größe des Ausgangssignals unter den zweiten Pegel für mehr als den erwähnten Bruchteil der anderen Hälfte des Zyklus fällt, und wobei schließlich die ersten und zweiten Pegeldetektoren (36, 38) so ausgebildet sind, daß sie die ersten bzw. zweiten Steuersignale dann erzeugen, wenn die Größe des Ausgangssignals von dem Integratorschaltkreis (14) den ersten Pegel übersteigt bzw. den zweiten Pegel unterschreitet, durch Schalter (12, 13) zum Anlegen des analogen Eingangssignals an den Integratorschaltkreis (14) während der Dauer eines Wandlungsintervalles und zum Anlegen eines Null-Eingangssignals an den Integrator (14)

009881/0910

während der Dauer eines anderen Wandlungsintervalls, und durch Zählschaltkreise (54, 58, 66; 54, 58, 66, 100) zum Zählen der Taktimpulse während des Anlegens jeder der Bezugssignalquellen an den Integratorschaltkreis (14), wobei der Zählstand in dem Zähler am Ende des ersten Wandlungsintervalles kombiniert mit dem Zählstand am Ende des anderen Wandlungsintervalles einen Digital-Wert entsprechend der Größe des Integrals des analogen Eingangssignals über den ersten Wandlungsintervall ist, jedoch korrigiert bezüglich der Null-Drift.

8) Wandler nach Anspruch 7, dadurch gekennzeichnet, daß die Pegeldetektoren (36, 38) jeweils Transistoren umfassen.

9) Wandler nach Anspruch 8, dadurch gekennzeichnet, daß mindestens einer der Detektorpegel definiert ist durch die Schwellenspannung, die erforderlich ist, um den Transistor leitend zu machen.

10) Wandler nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß der Zähler (54, 56, 66) einen Vorwärts-Rückwärts-Zähler oder umkehrbahren Zähler (66) umfaßt sowie Steuerschaltkreise (63, 65, 81) zum Ansteuern des Zählers (66) derart, daß er zunächst in einer ersten Richtung zählt während des Anlegens der ersten Bezugssignalquelle und in der anderen Richtung während des Anlegens der zweiten Bezugssignalquelle (28, 30).

1.1) Tastverhältnis-Analog-Digital-Wandler mit einer Generatorschaltung, an die ein analoges zu wandlendes Eingangssignal anlegbar ist unter Erzeugung eines Impuls-Impulspause-Signals mit einem Impulspasen-verhältnis, das abhängt von der Größe des Eingangssignals, mit Schaltkreisen zum Definieren eines Wandlungsintervalles, welches eine Mehrzahl von Zyklen des Impulspausen-Signals umfaßt, und mit einer Taktimpulsquelle, vorzugsweise nach einem der Ansprüche 1 bis 10, gekennzeichnet durch Zählerschaltkreise (54, 58, 66), die ansprechend ausgebildet sind

809881/0910 _ ₅ _

28263U

auf das Impuls-Impulspausesignal zum Zählen der Taktimpulse während entweder des Impulsanteils oder des Pausenanteils jedes Zyklus des Impuls-Impulspause-Signals und durch einen Mikroprozessor (100), der ausgebildet und angeschlossen ist zum Empfang der gezählten Taktimpulse während jedes der Zyklen und zum Ansammeln dieser Zählstände über das Wandlungsintervall, wobei die angesammelte Zählung, bewirkt von dem Mikroprozessor (100) am Ende des Wandlungsintervalles, einen Digital-Wert bildet, der repräsentativ ist für die Größe des Integrals des analogen Eingangssignals über das Wandlungsintervall.

12) Wandler nach Anspruch 11, dadurch gekennzeichnet, daß der Mikroprozessor (100) Schalter (12, 1.3) steuert für das Anlegen des analogen Eingangssignals an den Generatorkeis (14, 48, 50) für die Dauer von einem ersten Wandlungsintervall und für das Anlegen eines Null-Eingangssignals an den Generatorkreis (14, 48, 50) für die Dauer eines anderen Wandlungsintervalles und so ausgebildet ist, daß algebraisch die Zählstände, die während des zweiten Wandlungsintervalles empfangen werden, von jenen subtrahiert werden, die in dem ersten Wandlungsintervall empfangen wurden.

13) Wandler nach Anspruch 12, dadurch gekennzeichnet, daß der Mikroprozessor (100) die Zählstände, die in dem anderen Wandlungsintervall empfangen werden, sogleich bei Einlauf eines Zählstandes subtrahiert.

1.4) Digital-Voltmeter mit einem Wandler nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß der Mikroprozessor (100) ausgebildet ist zum Ausführen mindestens einer der folgenden Operationen an den Voltmeter-Meßwerten:

(a) Berechnung des Verhältnisses eines Meßwertes und einer Bezugsgröße,

(b) Berechnung des Logarithmus des Verhältnisses eines Meßwertes und einer Bezugsgröße,

809081/0910

(c) Berechnung der Leistung, die von einer gemessenen Spannung in einem bestimmten Widerstand umgesetzt wird,

(d) Vergleich eines Meßwertes mit zwei Schwellenwerten,

(e) Berechnung des Durchschnittswertes einer Anzahl von Messungen,

(f) Berechnung des Zeitintegrals einer Anzahl von Messungen,

(g) Berechnung der Varianz einer Anzahl von Messungen, (h) Berechnung der Standardabweichung einer Anzahl von Messungen,

(i) Berechnung des Effektivwertes einer Anzahl von Messungen,

(j) Zählung der Zahl von Messungen innerhalb eines bestimmten Zeitraumes,

(k) Ermittlung des Zeitraumes, der seit dem Beginn einer Serie von Messwerten verstrichen ist,

(1) Berechnung des Durchschnitts einer Anzahl von Messungen mit Werten zwischen zweiSchwellenwerten,

(m) Berechnung des Zeitintegrals einer Anzahl von Messungen mit Werten zwischen zwei Schwellenwerten,

(n) Wandlung eines Meßwertes entsprechend einer vorgegebenen Funktion.

6098S1/091C