DE2826314C2 - - Google Patents
Info
- Publication number
- DE2826314C2 DE2826314C2 DE2826314A DE2826314A DE2826314C2 DE 2826314 C2 DE2826314 C2 DE 2826314C2 DE 2826314 A DE2826314 A DE 2826314A DE 2826314 A DE2826314 A DE 2826314A DE 2826314 C2 DE2826314 C2 DE 2826314C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- counter
- level
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung bezieht sich auf einen Analog-Digital-Wandler
und insbesondere - jedoch nicht ausschließlich - auf einen
bipolaren Analog-Digital-Wandler, der nach dem Impuls-Impulspausen-
Wandlungsprinzip arbeitet.
Bekannte Analog-Digital-Wandler umfassen Generalschaltkreise,
an die ein zu wandelndes analoges Eingangssignal anlegbar
ist und die ein Steuersignal erzeugen mit einer Periode, die abhängt
von der Größe des analogen Eingangssignals, Schaltkreise
zum Definieren eines Wandlungsintervalles sowie eine Taktimpulsquelle
zusammen mit einem Zähler zum Zählen von Taktimpulsen
während der Dauer mindestens eines Steuersignals in einem Wandlungsintervall.
Die Zahl der Taktimpulse, die gezählt wird, ist
indikativ oder repräsentativ für die Größe des Eingangssignals.
Ein Problem bei solchen Analog-Digital-Wandlern ist die
Null-Drift. Bei konventionellen Schaltungen wird dies kompensiert
durch Anlegen eines Null-Eingangssignals an den Wandler während
der Dauer eines Wandlungsintervalles und Speichern einer Ladung
auf einem Kondensator in Übereinstimmung mit irgendeinem
Null-Fehler. Das analoge Eingangssignal wird dann während
eines zweiten Wandlungsintervalles angelegt und die gespeicherte
Null-Fehlerladung, angelegt in Gegenpolarität
zum Eingangssignal, kompensiert den Null-Fehler. Dieses
System hat den Nachteil, daß immer eine Verzögerung nach
Beginn einer Messung vorliegt, während der die Null-Fehlerladung
gespeichert wird.
Aufgabe der Erfindung ist es, diesen Nachteil zu beheben
und die erfindungsgemäß vorgesehene Lösung ergibt sich aus
dem Patentanspruch 1, während die Unteransprüche zweckmäßige Weiterbildungen
des Gegenstandes der Erfindung definieren.
Der Wandler gemäß Patentanspruch 1 ist genauer als ein
Wandler, bei dem eine Null-Fehlerladung auf einem Kondensator
gespeichert wird, und gestattet die Null-Fehlerbestimmung
durchzuführen nach der Messung des analogen Eingangssignals,
so daß die oben erwähnte Verzögerung eliminiert wird.
Ein bekannter bipolarer Impuls-Impulspausen-Analog-
Digital-Wandler ist in GB-PS 14 34 414 beschrieben. Gemäß
dieser Druckschrift wird das zu wandelnde analoge Eingangssignal
dauernd an einen Integrator angelegt, dessen Ausgang
an einem Eingang von jeweils zwei Pegeldetektoren mit jeweils
zwei Eingängen liegt. Jeder Pegeldetektor vergleicht den Ausgang
des Integrators mit einem zugeordneten Detektorpegel, der
an seinen anderen Eingang liegt und dem Ausgang des Integrators
wird ein periodisches Signal überlagert. Die Detektorpegel haben
gleiche Höhe, jedoch umgekehrte Polarität zueinander, und immer
dann, wenn das Signal an einem Eingang eines der Pegeldetektoren
die gleiche Richtung hat und größeren Absolutwert als der
Detektorpegel am anderen Eingang, schaltet der Ausgang des
betreffenden Pegeldetektors von einem ersten Schaltzustand
in einen zweiten Schaltzustand. Die Ausgänge der Pegeldetektoren
in ihren zweiten Schaltzustand bewirken das Anlegen
von entsprechenden Bezugssignalen gleicher Größe, jedoch umgekehrter
Polarität an den Eingang des Integrators, wobei das
Bezugssignal, das von jedem Pegeldetektor angelegt wird, die
gleiche Polarität hat wie der Detektorpegel an dem betreffenden
Pegeldetektor, und deshalb ergibt sich Gegenpolarität bezüglich
irgendeines Integratoreingangssignals, das zu einer Zustandsänderung
am Ausgang jenes Pegeldetektors geführt hatte. Gleichgewicht
wird erreicht, wenn der Mittelwert des Eingangs zum
Integrator aus dem Analog-Signal und den beiden Bezugssignalen
Null beträgt. Die Periode, während der das eine oder das andere
Bezugssignal angelegt werden muß, um dieses Gleichgewicht zu
erreichen, hängt ab von der Höhe des analogen Eingangssignals,
und es ist möglich, digital die Dauer dieser Periode zu messen,
um einen Digital-Wert entsprechend der Größe des Signals zu
erzeugen.
In dem Wandler gemäß GB-PS 14 34 414 liegen die Detektorpegel
um ein Maß auseinander, das so festgelegt ist, daß für
ein analoges Eingangssignal Null das periodische Signal (eine
Dreieckwellenform), welches dem Integratorausgang überlagert
wird, vollständig oder im wesentlichen vollständig zwischen den
Pegeln liegt. Infolgedessen wird nur das eine oder das andere
Bezugssignal an den Integratoreingang für irgendeine signifikante
Zeitperiode während jedes Zyklus des periodischen Signals angelegt.
Obwohl dies Null-Verschiebungsprobleme vermeidet, führt
es andererseits auch zu dem Nachteil, daß irgendeine Differenz
in den Größen der Bezugssignale zu einer Differenz im Skalenfaktor
zwischen Messungen positiver und negativer Eingangsspannungen
führt, d. h. Spannungen gleicher Größe und entgegengesetzter
Polarität ergeben Messungen unterschiedlicher Größen
und unterschiedlichen Vorzeichens. Dies führt zu einer Unsicherheit
bei der Benutzung der Meßwerte, da man in keiner Weise sich vergewissern
kann, welche der beiden unterschiedlichen Messungen falsch
ist, so daß eine prozentuale Ungenauigkeit beiden zugeordnet werden
muß, obwohl eines tatsächlich genau ist.
Zur Behebung dieser Nachteile sind erfindungsgemäß die im Patentanspruch
1 genannten Merkmale vorgesehen. Mit dieser Ausbildung
wird die Null-Stabilität gewährleistet, wobei jedoch die Skalenfaktoren
für positive und negative Eingangssignale selbst dann gleich
bleiben, wenn eine der Bezugssignalquellen ihre Größe ändert. Zusätzlich
beträgt der Meßfehler, der von einer solchen Änderung herrührt,
nur die Hälfte derjenigen Größe, die er unter sonst gleichen Umständen
hätte, verglichen mit dem Wandler gemäß der vorerwähnten GB-PS.
Ein Analog-Digital-Wandler anderer Gattung, nämlich ein Doppelrampen-
Wandler, ist in der DE-OS 25 47 785 offenbart. Da auch solche
Wandler mit Gleichstromverstärkern bestückte Integratoren aufweisen,
besteht auch bei ihnen das Drift-Problem. Dieser bekannte Wandler
umfaßt ebenfalls Schaltkreise, die ein Wandlungsintervall definieren,
und eine Taktimpulsquelle. Über Schalteranordnungen wird das analoge
Eingangssignal an den Integrator während eines ersten Wandlungsintervalls
angelegt und ein Bezugssignal, z. B. Null, während der Dauer eines
zweiten Wandlungsintervalls. Zähler für die Taktimpulse werden in
Abhängigkeit von der jeweiligen Intervalldauer gegattert; ihre Anzahl
ist schließlich repräsentativ für die Größe des analogen Eingangssignals.
Zur Vermeidung von Fehlern, hervorgerufen durch Drift des Integrators,
ist vorgesehen, daß zunächst eine Referenzspannung an zwei
Eingänge eines dem Integrator vorgeschalteten Schalters angelegt und
integriert wird, danach in gleicher Weise durch Anlegen der Spannung
Null das Integral wieder abgebaut wird und erst in einer zweiten Phase
der eigentliche Umsetzvorgang bezüglich des unbekannten Analogsignals
erfolgt.
Zwei bipolare Analog-Digital-Wandler gemäß der Erfindung werden
nachstehend unter Bezugnahme auf die beigefügten Zeichnungen näher
erläutert.
Fig. 1 zeigt ein vereinfachtes Blockdiagramm der ersten
Ausführungsform,
Fig. 2 bzw. 3 zeigen Wellenformen an verschiedenen Punkten
der Schaltung nach Fig. 1,
Fig. 4 ist eine grafische Darstellung zur Erläuterung
der Arbeitsweise des Wandlers,
Fig. 5 zeigt ein Blockdiagramm eines typischen Mikroprozessors,
und
Fig. 6 ist ein vereinfachtes Blockschema der zweiten
Ausführungsform mit dem Mikroprozessor nach Fig. 5.
Der Wandler nach Fig. 1 ist mit dem Bezugszeichen 1 markiert.
Er umfaßt ein Paar von Eingangsklemmen 10, 11, an die ein analoges
Eingangssignal, das zu wandeln ist, anlegbar ist. Die Eingangsklemme
10 bildet den Eingang eines integrierenden Verstärkers 14,
der einen hochverstärkenden Differentialverstärker 16 umfaßt mit
einem invertierenden Eingang 18 und einem nichtinvertierenden Eingang
20. Ein FET (Feld-Effekt-Transistor)-Schalter 12 und ein
Eingangswiderstand R 1 sind in Serie zwischen die Eingangsklemme 10
und den invertierenden Eingang 18 gelegt und ein Integrierkondensator
C 1 liegt im Rückkopplungszweig zwischen dem Ausgang des Verstärkers
16 und dem invertierenden Eingang 18. Die Eingangsklemme
11 und der nichtinvertierende Eingang 20 des Verstärkers 16 liegen
beide an Masse, und ein weiterer FET-Schalter 13 ist zwischen die
Verbindungsstelle des Schalters 12 mit dem Widerstand R 1 und Masse
gelegt.
Der invertierende Eingang 18 des Verstärkers 16 bildet eine
Summierverbindung, und der Ausgang eines Rechteckwellengenerators
22 ist über die Serienschaltung eines Kondensators C 2 und einen
Widerstand R 2 auf diesen Verbindungspunkt wechselstromgekoppelt.
Der Rechteckwellengenerator erzeugt einen Rechteckwellenausgang
mit einer Frequenz von typischerweise 10 kHz, und er ist so angeschlossen,
daß er über einen 1000 : 1 Untersetzerschaltkreis 24
von einem Taktimpulsgenerator 26 angesteuert wird, der demgemäß
eine Betriebsfrequenz von typischerweise 10 MHz aufweist.
Ferner ist an den invertierenden Eingang 18 des Verstärkers
16 ein Ende eines Widerstandes R 3 angeschlossen, dessen anderes
Ende wahlweise über drei Transistorschalter FET 1, FET 2 bzw. FET 3,
die parallel liegen, an eine Quelle 28 positiver Bezugsspannung,
Masse bzw. eine Quelle 30 negativer Bezugsspannung anschließbar
ist. Obwohl die Quellen 28, 30 entgegengesetzte Polarität aufweisen,
sind ihre jeweiligen Spannungshöhen ± V REF im wesentlichen gleich.
Typischerweise betragen sie +7 V bzw. -7 V. Normalerweise weist
eine der Quelle 28, 30 eine hochstabile temperaturgesteuerte
Zehnerdiode (nicht dargestellt) auf, und die andere Quelle leitet
ihre Spannung durch Inversion aus der ersten Quelle ab.
Der Ausgang des Verstärkers 16, zugleich Ausgang des Integrierverstärkers
14, ist über Widerstände 32 bzw. 34 an die Basisanschlüsse
von NPN Transistoren 36 bzw. 38 angeschlossen. Die
Emitter der Transistoren 36 und 38 liegen an Masse, und der Basisanschluß
des Transistors 36 ist an eine negative Spannungsversorgung
angeschlossen (bequemerweise die Quelle 30) über einen
Widerstand 40. Die Transistoren 36 und 38 arbeiten als Pegeldetektoren,
wobei der Detektorpegel V 1 für den Transistor 38 primär
bestimmt ist durch seine Basisemitterdurchschaltspannung, und der
Detektorpegel V 2 für den Transistor 36 etwas höher eingestellt ist
(um etwa 200 Millivolt) durch den Widerstand 40.
Die Kollektoren der Transistoren 36 und 38 bilden die Ausgänge
der Pegeldetektoren und sind an die D-Eingänge von zwei
bistabilen D-Typ-Schaltkreise 48 bzw. 50 angeschlossen, deren jeweilige
Takteingänge beide an den Ausgang des Taktimpulsgenerators
26 gelegt sind. Der Q-Ausgang des bistabilen Schaltkreises 48 ist
an den Steuereingang (Gate-Elektrode) des Schalters FET 1 angeschlossen,
und der Q-Ausgang des bistabilen Kreises 50 ist an
den Steuereingang des Schalters FET 3 angeschlossen. Die -Ausgänge
beider bistabiler Schaltkreise 48, 50 sind an jeweils einen Eingang
eines UND-Gatters 51 mit zwei Eingängen angeschlossen, dessen Ausgang
am Steuereingang des Schalters FET 2 liegt. Zusätzlich ist der
Q-Ausgang des Schaltkreises 48 mit einem Eingang 52 eines zwei
Eingänge aufweisenden UND-Gatters 54 verbunden, während der
Q-Ausgang der bistabilen Schaltkreise 50 mit einem Eingang 56
eines zwei Eingänge aufweisenden UND-Gatters 58 verbunden ist.
Der andere Eingang 60 jedes der UND-Gatter 54, 58 ist mit dem
Ausgang des Taktimpulsgenerators 26 verbunden, während die Ausgänge
der UND-Gatter 54, 58 mit den Vorwärts- und Rückwärts-
Zähleingängen 62 bzw. 64 eines reversiblen Mehrdekaden-BCD-
Zählers 66 über jeweils zugeordnete Umschalter 63 bzw. 65 verbunden
sind. Diese Schalter 63 und 65 (die der Klarheit wegen
als mechanische Schalter dargestellt sind, jedoch in Wirklichkeit
Festkörperschalter sind) sind so angeordnet, daß in der
ersten Schaltstellung die Ausgänge der UND-Gatter 54 und 58 an
den Vorwärtseingang 62 bzw. den Rückwärtseingang 64 angeschlossen
sind, wie dargestellt, während in der zweiten Schaltstellung diese
Anschlüsse umgepolt werden.
Der Zähler 66 weist einen Zählerausgang 68 auf, der über einen
Satz von Transfergattern 69 an einen Statistisierkreis 70 angeschlossen
ist. Der Statistisierkreis 70 seinerseits ist über
einen Dekoder 72 an eine Anzeigeeinheit 74 angeschlossen, die
als an sich bekannte Sieben-Segment-Anzeige mit lichtemittierenden
Dioden oder Flüssigkeitsbauteilen ausgebildet sein kann.
Ein Sequenzkontrollkreis 76 weist drei Kontrolleingänge
78 bis 80 auf, die angeschlossen sind zum Empfang von Eingangssignalen
vom Taktimpulsgenerator 26 bzw. dem Rechteckwellengenerator 22
bzw. einem Null-Detektorausgang des Zählers 66. Der Sequenzkontrollkreis
76 umfaßt einen Zähler 75, der typischerweise eine
Zählkapazität von 22 aufweist und so angeschlossen ist, daß er
getaktet wird von der Rechteckwelle, die am Kontrolleingang 79
liegt. Ferner weist der Sequenzkontrollkreis 76 einen ersten bistabilen
Schaltkreis 77 auf, der so angeschlossen ist, daß er alternierend
gesetzt und rückgestellt wird durch das Signal, das
am Kontrolleingang 80 des Sequenzkontrollkreises 76 anliegt. Ein
zweiter bistabiler Schaltkreis 81 ist so angeschlossen, daß er
alternierend rückgestellt bzw. gesetzt wird durch die Zählung elf
und die Zählung zweiundzwanzig des Zählers 75 von den entsprechenden
Ausgängen desselben her. Schließlich umfaßt der Sequenzkontrollkreis
noch (nicht dargestellte) Logikkomponenten, wie Gatter
und bistabile Schaltkreise, die in konventioneller Weise angeordnet
sind. Ferner weist der Kontrollkreis 76 sechs Kontrollausgänge
82 bis 87 auf, gebildet von den Zählausgängen elf, eins
bzw. zweiundzwanzig des Zählers 75, dem Setzausgang des bistabilen
Kreises 77 und den Setz- bzw. Rückstellausgängen des
bistabilen Kreises 81, an welchen Kontrollausgängen jeweils
Kontrollsignale erzeugt werden, wie noch zu erläutern sein wird,
für das Anlegen an Halte- und Rückstelleingänge des Zählers 66,
der Transfergatter 69, des Dekoders 72 und der Steuereingänge
(Gate-Elektroden), der FET-Schalter 12 bzw. 13. Der Kontrollausgang
85 des Sequenzkontrollkreises 76 ist ferner angeschlossen
an einen Polaritätsanzeigeeingang der Anzeigeeinheit 74, während
der Kontrollausgang 83 intern verbunden ist mit dem Rückstelleingang
des bistabilen Kreises 77. Die Kontrollausgänge 86 bzw.
87 steuern ferner die Umschalter 63 bzw. 65, damit sie die erste
bzw. zweite Schaltstellung annehmen.
Für den Betrieb sei zunächst angenommen, daß die Q-Ausgänge
der bistabilen Kreise 48, 50 zunächst auf Logikpegel Null stehen,
die Schalter FET 1 und FET 3 offen (gesperrt) sind und der Schalter
FET 2 geschlossen (leitend) von dem UND-Gatter 51 gehalten wird.
Die vom Rechteckwellengenerator 26 erzeugte Rechteckwelle wird
vom Integrierverstärker 14 integriert. Da die Rechteckwelle
wechselstromgekoppelt ist auf den Integrierverstärker 14 über
Kondensator C 2 sollte sein mittlerer Gleichspannungspegel am
Eingang des Widerstandes R 2 Null betragen, und die Wellenform
sollte die Darstellung nach Fig. 2a entsprechen. Beim Fehlen
eines analogen Eingangssignals an den Eingangsklemmen 10, 11 und
unter Nichtberücksichtigung der Effekte irgendwelcher Drift am
Eingang des Verstärkers 16 erzeugt deshalb der Integrierverstärker
14 ein Ausgangssignal von verzerrter Dreieckwellenform
symmetrisch um die Spannungen V 1 und V 2 liegend, wie in Fig. 2b
dargestellt. Der Abstand der Spannungen V 1 und V 2 ist relativ
klein im Vergleich mit der Amplitude dieser Dreieckwellenform,
so daß der größte Teil der positiven Halbwelle dieser Wellenform
den Pegel V 2 übersteigt und der größte Teil der negativen Halbwelle
unter den Pegel V 1 fällt. Immer dann, wenn die Spannung V 2
überschritten wird, erzeugt der Transistorpegeldetektor 36 einen
Logikpegel 1 entsprechendes Ausgangssignal, das an den D-Eingang
des bistabilen Kreises 48 angelegt wird, so daß der erste Taktimpuls,
der nach dem Durchlaufen der Spannung V 2 in positiver
Richtung einläuft, den Q-Ausgang dieses bistabilen Kreises auf
den Logikpegel 1 bringt. Wenn die Ausgangsspannung, erzeugt vom
Integrierverstärker 14, unter die Spannung V 2 fällt (d. h. während
jeder ins Negative gehenden Flanke der Dreieckwellenform), kehrt
in ähnlicher Weise das Ausgangssignal, erzeugt vom Transistor 36
und angelegt an den D-Eingang des bistabilen Kreises 48, auf
seinen Logikpegel Null zurück, so daß der erste Taktimpuls, der
danach eintrifft, den Q-Ausgang des bistabilen Kreises auf den
Logikpegel 0 zurücksetzt.
Der Logikpegel 1 am Q-Ausgang des bistabilen Kreises 48 hat
die Wirkung, den Schalter FET 1 zu schließen und damit die positive
Bezugsspannungsquelle 28 mit dem Integrierverstärker 14 in
Opposition mit der Eingangsspannung an den Klemmen 10 und 11 anzulegen.
Gleichzeitig ist auch der Logikpegel 1 am Q-Ausgang des
bistabilen Kreises 48 wirksam zum Entsperren des UND-Gatters 54,
was es ermöglicht, Taktimpulse an den Zähler 66 anzulegen und in
diesen einzuzählen während der Dauer des Anlegens der Spannungsquelle
28 an den Integrierverstärker 14.
Der Transistorpegeldetektor 38 und der bistabile Schaltkreis
50 arbeiten in ähnlicher Weise, damit der Schalter FET 3
geschlossen wird und die negative Bezugsspannungsquelle 30 an den
Integrierverstärker 14 angelegt wird immer dann, wenn die Ausgangsspannung
des Verstärkers 14 unter der Spannung V 1 ist. Gleichzeitig
werden Taktimpulse über UND-Gatter 58 an den Zähler 66 geführt.
Gleichgewicht wird erreicht typischerweise nach wenigen
Zyklen der Rechteckwelle vom Rechteckwellengenerator 26, wenn
der mittlere Eingangsstrom (d. h. die algebraische Summe der
Ladungen) am Integrierverstärker 14 Null beträgt. Jeder Zyklus
des Ausgangssignals vom Integrierverstärker 14 kann in sechs
aufeinanderfolgenden Perioden unterteilt werden, die mit den
römischen Zahlen I bis VI in Fig. 2b markiert sind, und während
denen die den Integrierverstärker 14 zugeführte Ladung wie
folgt definiert ist:
worin 2V S die Spitze-Spitze-Amplitude der Rechteckwelle vom
Rechteckwellengenerator 26 ist, V IN eine Spannung (gegenwärtig
Null), die an den Klemmen 10 und 11 liegt, und t I bis t VI
die jeweiligen Dauern der Perioden I bis VI sind. Es kann angenommen
werden, daß der Mittelwert der Ladungskomponenten infolge
der Rechteckwelle Null ist, so daß nominell
t I + t II + t III = t IV + t V + t VI
wird.
Wenn diese Annahme unkorrekt ist (beispielsweise, weil
die Rechteckwelle kein genaues 1 : 1 Tastverhältnis hat), ist
der Effekt ein Null-Fehler, der automatisch kompensiert wird
durch den Wandler, wie nachstehend noch erläutert. Die Komponenten
infolge irgendeiner Spannung V IN sind während der Gesamtperiode
t vorhanden, wobei t die Periode der Rechteckwelle ist (und
gleich der Summe von t I bis t VI).
Demgemäß gilt bei Gleichgewicht und der Annahme V IN = 0
worin t + = t III + t IV und t - = t I + t VI (s. Fig. 2b) und die
jeweiligen Dauern des Anlegens der Quellen 28 bzw. 30 an den
Integrierverstärker 14 bilden.
Man erkennt aus Fig. 2b, daß die Quellen 28 und 30 jeweils
für im wesentlichen den gesamten Halbzyklus der Rechteckwelle
angelegt werden, wenn an den Klemmen 10 und 11 der Eingang Null
liegt. Auch während der Perioden I und IV unterstützen die Quellen
28 und 30 die Rechteckwelle, während der Perioden III und VI sind
sie ihr jedoch entgegengerichtet, womit die Flankensteilheit der
Rechteckwellenform verändert wird, und diese wie dargestellt verzerrt
wird.
Wenn ein analoges Eingangssignal in Form einer negativen
Eingangsspannung - V IN an die Eingangsklemmen 10 und 11 angelegt
wird und der bistabile Schaltkreis 81 gesetzt wird, so daß der
FET-Schalter 12 geschlossen wird, integriert der Integrierverstärker
14 es zum Erzeugen einer positiven Komponente in der
Dreieckwellenform, die erzeugt wird. Diese positive Komponente
vergrößert die Steigung der ins Positive
gehenden Flanken der Dreieckwellenform und flacht die Steigung
der ins Negative gehenden Flanken ab, was zur Folge hat, daß die
positiven Spitzen höher werden und länger dauern auf Kosten der
negativen Spitzen, wie in Fig. 2c dargestellt.
Infolgedessen wird die positive Bezugsspannungsquelle 28
für eine relativ längere Zeit angelegt (t + nimmt zu) und die
negative Bezugsspannungsquelle für eine relative kürzere Zeit
(t - nimmt ab) in Proportion zu der Höhe der Eingangsspannung
- V IN . Bei Gleichgewicht gilt
V IN = Konstante x (t +-t -).
Um die Größe der Eingangsspannung -V IN zu messen, erzeugt
der Sequenzkontrollkreis 76 ein Startsignal an seinem Ausgang
83, das gebildet wird vom Ausgangssignal des Zählstandes 1 vom
Zähler 75 und deshalb zusammenfällt mit einem vorgegebenen Punkt
in einem Zyklus der Rechteckwelle vom Rechteckwellengenerator
26. In der Ausführungsform der Erfindung nach Fig. 1 ist dieser
vorgegebene Punkt der Beginn eines Zyklus: Dies ist jedoch nicht
erfindungswesentlich. Dieses Startsignal setzt den Zählstand
im Zähler 66 auf Null und stellt den bistabilen Kreis 77 zurück,
falls erforderlich. Der Zähler 66 zählt dann Taktimpulse vom
UND-Gatter 54 in Vorwärtsrichtung während der gesamten Dauer
jedes Anlegens der Quelle 28 und Taktimpulse vom UND-Gatter 58
in Rückwärtsrichtung während der gesamten Dauer des Anlegens
von Quelle 30 über ein erstes Wandlungs- oder Meßintervall,
dessen Dauer bestimmt wird durch den Zähler 75 im Sequenzkontrollkreis
76. Das Ende des ersten Wandlungsintervalls wird
angegeben, wenn die Zählung elf am Ausgang des Zählers 75
ein Ausgangssignal bewirkt, das an dem Kontrollausgang 82 des
Sequenzkontrollkreises 76 erscheint. Da dieses Ausgangssignal
ebenfalls zusammenfällt mit dem vorgegebenen Punkt in einem
Zyklus der Rechteckwelle, im Ausführungsbeispiel dem Beginn
derselben bis die Dauer des ersten Wandlungsintervalles gleich
einer ganzzahligen Anzahl von Zyklen, nämlich zehn im bestehenden
Ausführungsbeispiel, der Rechteckwelle (s. Fig.3a).
Dieses Ausgangssignal entsperrt den Halteeingang des Zählers
66 und hindert diesen zeitweise daran, Zählimpulse von seinem
Eingang 62 bzw. 64 zu zählen, und stellt den bistabilen Schaltkreis
81 zurück, der während des ersten Wandlungsintervalles
in seinem Setzzustand war. Das Rückstellen des bistabilen
Kreises 81 öffnet den FET-Schalter 12 und klemmt damit die
Eingangsspannung V IN ab, während der FET-Schalter 13 geschlossen
wird und der Eingang des Integrierverstärkers
an Masse gelegt wird. Zusätzlich werden die Schalter 63 und
65 betätigt, so daß Impulse von dem UND-Gatter 54 an den
Rückwärtszähleingang 64 des Zählers 66 gelangen und über
UND-Gatter 58 an den Vorwärtszähleingang 62, also in umgekehrter
Richtung als während des ersten Wandlungsintervalles
angelegt worden war.
Am Ende des zwölften Rechteckwellenimpulses fällt das
Ausgangssignal entsprechend dem Zählstand elf weg, und das
Signal am Halteeingang des Zählers 66 verschwindet. Der Zähler
66 zählt dann wieder Taktimpulse während eines zweiten Wandlungsintervalles
bis vom Zähler 75 ein Ausgangssignal entsprechend
dem Zählstand zweiundzwanzig erzeugt wird, d. h.
für weitere zehn Impulse der Rechteckwelle (s. Fig. 3a).
Während dieses zweiten Wandlungsintervalles zählt der Zähler
66 Taktimpulse vom UND-Gatter 58 in Vorwärtsrichtung während
der gesamten Dauer des Anlegens der Quelle 30 und Taktimpulse
vom UND-Gatter 54 in Rückwärtsrichtung während der Dauer jedes
Anlagens der Quelle 28, welche Quellen angelegt werden entsprechend
der Null-Eingangsspannung an den Integrierverstärker
14, herrührend von dem an Masse legen des Eingangs über FET-
Schalter 13.
Nominell sollten die Quellen 28 und 30 während gleicher
Perioden im zweiten Wandlungsintervall angelegt sein (s. Fig. 3c
und 3d), doch in der Praxis muß dies nicht so sein infolge beispielsweise
Verstärkerdrift oder Abweichung vom 1 : 1 in dem
Tastverhältnis der Rechteckwelle. Demgemäß kann am Ende des
zweiten Wandlungsintervalles ein kleiner überschüssiger Zählstand
von Taktimpulsen vorliegen, repräsentativ für Größe und
Abweichung jeder solchen Null-Drift. Dieser kleine verbleibende
Zählstand ist jedoch im Zähler 66 in Rückwärtsrichtung akkumuliert
worden bezüglich der Zählung, die während des ersten
Wandlungsintervalles erfolgte infolge der Umschaltung der
Schalter 63 und 65 am Ende des ersten Wandlungsintervalles.
Demgemäß enthält am Ende des zweiten Wandlungsintervalles
der Zähler 66 eine Zahl, die repräsentativ ist für die Größe
des Eingangssignals V IN und korrigiert bezüglich irgendwelcher
Null-Drift, die vorgelegen haben mag.
Für ein negatives Eingangssignal V IN mag beispielsweise
der Netto-Zählstand am Ende des ersten Wandlungsintervalles
positiv sein, da die Quelle 28 während einer längeren Gesamtzeit
angelegt gewesen ist als die Quelle 30 (s. Fig. 2c und 3).
Wenn beispielsweise eine kleine negative Null-Drift vorliegt,
wird die Quelle 28 wiederum während längerer Zeit angelegt als
die Quelle 30, was zu einem weiteren Netto-Überschuß an Taktimpulsen
vom UND-Gatter 54 führt. Diese Impulse werden jedoch
vom Zähler 66 über den Schalter 65 und den Rückwärtszähleingang
64 gezählt. Demgemäß werden diese Impulse von jenen abgezogen,
die im Zähler 66 angesammelt wurden während des ersten
Wandlungsintervalles, so daß der Netto-Zählstand verringert
wird und eine Kompensation stattfindet für das insgesamt wirkende
negative Eingangssignal mit negativer Null-Drift bezüglich
des ersten Wandlungsintervalles.
Die Zählung zweiundzwanzig, durch die das Ende des zweiten
Wandlungsintervalles definiert wird, entsperrt die Transfergatter
69 und wirkt demgemäß so, daß der Endzählstand im
Zähler 66 in den Statistisierkreis 70 eingetastet wird. Dieses
Signal setzt auch den bistabilen Schaltkreis 81 wieder, öffnet
damit den FET-Schalter 13 und schließt den FET-Schalter 12,
setzt die Schalter 63 und 65 zurück in die in Fig. 1 dargestellten
Positionen und bereitet so einen weiteren Wandlungszyklus für
die Messung der Eingangsspannung V IN vor.
Während der oben beschriebenen Arbeitsgänge empfängt der
Sequenzkontrollschaltkreis 76 kein Signal vom Null-Erfassungsausgang
des Zählers 66, da dieser Null-Detektor-Ausgang
so ausgebildet ist, daß er ein Ausgangssignal dann erzeugt,
wenn der Zählstand im Zähler 66 entweder von allen Nullen
auf alle neun in Rückwärtszählrichtung geht oder von allen
neun auf alle Nullen in Vorwärtszählrichtung, und dies findet
bei einem negativen Eingangssignal V IN nicht statt. Der bistabile
Kreis 77 im Sequenzkontrollkreis 76 bleibt deshalb in
seinem Rückstellschaltzustand, in dem der Dekoder 72 so gesetzt
wird, daß er als ein BCD/Sieben-Segment-Dezimal-Dekoder
arbeitet. Der Dekoder 72 dekodiert demgemäß den in dem Statistisierkreis
70 gehaltenen Zählstand und die dekodierte Zählung
wird von der Anzeigeeinheit 74 als die gewünschte hinsichtlich
der Null-Drift korrigierte Messung angezeigt. Das Signal am
Kontrollausgang 85 des Sequenzkontrollkreises 76 veranlaßt darüber
hinaus die Anzeigeeinheit 74, eine negative Polarität anzuzeigen.
Das nächste dem Zählstand 1 entsprechende Ausgangssignal
vom Zähler 75 im Sequenzkontrollkreis 76 bildet ein weiteres
Startsignal, das die Wiederholung des gesamten oben beschriebenen
Meßzyklus, umfassend zwei Wandlungsintervalle, bewirkt. Die
Anzeigeeinheit 74 zeigt jedoch noch immer den dekodierten Wert
des im Statistisierkreis 70 gehaltenen Zählstandes an, und zwar
bis zum Ende des zweiten Wandlungsintervalles, wenn der neue
Wert des Zählstandes im Zähler 66 in den Statistisierkreis eingetastet
wird.
Wenn ein analoges Eingangssignal in Form einer positiven
Eingangsspannung +V IN an die Eingangsklemme 10 angelegt wird,
wird eine negative Komponente in die Dreieckwellenform am Ausgang
des Integrierverstärkers 14 eingeführt. Diese negative
Komponente vergrößert die Steigung der ins Negative gehenden
Flanken der Dreieckwellenform und flacht die Steigung der ins
Positive gehenden Flanken ab, so daß die negativen Spitzen der
Dreieckwellenform in Höhe und Dauer zunehmen auf Kosten der
positiven Spitzen, wie Fig. 2d entnehmbar. In einer zu der
unter Bezugnahme auf negative analoge Eingangsspannungen
komplementären Weise wird die negative Bezugsspannungsquelle
30 an den Integrierverstärker 14 öfter angelegt, als die
positive Quelle 28, in Gegenschaltung bezüglich der positiven
Eingangsspannung an den Klemmen 10 und 11. Infolgedessen werden
mehr Taktimpulse über das UND-Gatter 58 dem Abwärtszähleingang
des Zählers 66 zugeführt als über das UND-Gatter 54 dem Vorwärtszähleingang
62, und es verbleibt ein Netto-Negativzählstand.
Gleichgewicht wird - wie bereits beschrieben - dann
erreicht, wenn der mittlere Eingangsstrom zum Integrierverstärker
14 Null ist, und die Messung und die Null-Drift-
Korrektur werden während zweier aufeinanderfolgender Konversions-
oder Wandlungsintervalle durchgeführt, wie ebenfalls bereits
beschrieben. Diesmal ist jedoch der Endzählstand im Zähler 66
in neuner Komplementform. Wenn jedoch der Zählstand im Zähler
66 von alle Null auf alle Neun übergeht, empfängt der Sequenzkontrollkreis
76 ein Signal vom Null-Detektorausgang des
Zählers. Dieses Signal setzt den bistabilen Kreis 77 im
Sequenzkontrollkreis 76, welcher seinerseits den Dekoder 72
so setzt, daß er als Neuner-Komplement-BCD/Sieben-Segment-
Dezimal-Dekoder arbeitet. Dies kann beispielsweise einfach bewirkt
werden durch Komplementieren des Signals am Eingang des
Dekoders 72 mittels eines Schalternetzwerks, bevor das Anlegen
an den Hauptdekodierschaltkreis erfolgt. Der korrekt
dekodierte Ausgang vom Dekoder wird dann von der Anzeigeeinheit
74 angezeigt, die zusätzlich eine positive Polarität wiedergibt,
wegen des Setzsignals vom bistabilen Kreis 77, das an dem
Kontrollausgang 85 des Sequenzkontrollkreises 76 erscheint.
Die Ausführung Messung von der Null-Drift-Korrektur, wie
oben beschrieben, gestattet es, eine Messung an einem präzise
definierten Punkt des Zeitablaufs auszuführen. Bekannte Wandler
müssen die Überprüfung hinsichtlich der Null-Drift durchführen,
bevor eine Messung erfolgt, so daß eine gewisse Unsicherheit
in die Zeit eingeführt wird, zu der tatsächlich
die Messung erfolgt. Der Wandler gemäß der Erfindung kann
auch Vorteile bieten, wenn er beispielsweise verwendet wird
in einem Datenaufzeichnungsgerät für aufeinanderfolgendes
Abtasten und Aufzeichnen der Werte einer Anzahl von Parametern,
die durch jeweils ein Analog-Signal repräsentiert sind. Das
Aufzeichnungsgerät würde einen Selektor oder Abtaster umfassen,
der jedes einzelne Analog-Signal im Umlauf zum Anlegen an den
Wandler abtastet. Nachdem der Abtaster auf ein neues Signal
geschaltet hat, ist es notwendig, die Messung dieses Signals
zu verzögern, damit die Schaltüberschwingungen abklingen können.
Mit dem oben beschriebenen Wandler kann dieses Umschalten zu
Beginn des zweiten Wandlungsintervalles erfolgen, wenn der
FET-Schalter 12 offen ist und die Null-Drift-Überprüfung erfolgt.
Das zweite Wandlungsintervall bietet demgemäß die erwünschte
Abklingzeit, so daß die Messung des neuen Signals erfolgen
kann ohne Verzögerung zu Beginn des folgenden ersten Wandlungsintervalles.
Darüber hinaus ist es durch einfaches Überprüfen
der Null-Drift unmittelbar nach jeder Messung möglich, ein
Eingangssignal wirksam kontinuierlich zu überwachen, ohne das
Risiko der Unterbrechung durch einen unabhängig getriggerten
regulären Drift-Korrektur-Zyklus.
Der Grund, einen Vorwärts-Rückwärts-Zähler als Zähler 66
zu verwenden, ist der folgende. Es sei der Fall einer sehr
kleinen Eingangsspannung betrachtet mit einem überlagerten
Rauschsignal. Dieses Rauschsignal kann zu gelegentlicher
Polaritätsumkehr der Eingangsspannung während des Wandlungsintervalles
führen, so daß die Dreieckwellenform, erzeugt vom
Integrierverstärker, tatsächlich auf- und abschwankt relativ
zu den Spannungen V 1 und V 2, und nacheinander den Pegeldetektor
36 länger auslösen als den Pegeldetektor 38 und umgekehrt.
Jedesmal bei Auslösen des Pegeldetektors 36 zählt der Zähler
66 vorwärts, und jedesmal bei Auslösen des Pegeldetektors 38
zählt der Zähler 66 rückwärts, und jedesmal dann, wenn der
Zählstand im Zähler 66 von alle Null auf alle Neun oder umgekehrt
übergeht, wird ein Signal an seinem Null-Detektor-Ausgang
erzeugt. Die Signale am Null-Detektor-Ausgang des Zählers 66
bewirken alternierend Setzen und Rückstellen des bistabilen
Kreises 77 im Sequenzkontrollkreis 76, so daß der Schaltzustand
des bistabilen Kreises 77 anzeigt, ob in irgendeinem Augenblick
der Netto-Zählstand im Zähler 66 während des Wandlungsintervalles
oberhalb von Null ist und deshalb repräsentativ ist für eine
analoge Eingangsspannung mit einem mittleren negativen Wert,
bis zu diesem Augenblick, oder unter Null, und deshalb repräsentativ
ist für eine analoge Eingangsspannung mit einem mittleren
positiven Wert bis zu jedem Augenblick, oder unter Null und damit
repräsentativ für eine analoge Eingangsspannung mit einem bis
zu diesem Augenblick positiven Mittelwert. Man erkennt, daß der
Schaltzustand des bistabilen Kreises 77 am Ende des Wandlungsintervalles
das Signal an den Kontrollausgang 85 des Sequenzkontrollkreises
76 liefert.
Es kann allgemein gezeigt werden, daß die Dauer der Periode
(t +-t -) proportional ist dem Integral der Eingangsspannung V IN
über irgendeine ganze Zahl von Perioden T der Rechteckwelle.
Man erkennt, daß die Höhe des Eingangsstromes zum Integrierverstärker
14 infolge V S größer sein sollte als das Zweifache der
jeweiligen Ströme infolge positiven und negativen, zum Skalenvollausschlag
führenden Eingangsspannungen, da jede Bezugsspannungsquelle
28 und 30 gleiche Höhe aufweist bezüglich der
Vollausschlagspannung und gleichzeitig anlegbar ist.
Falls erwünscht, kann der Ausgang des Rechteckwellengenerators
22 auf ein Netzfrequenzsignal typischerweise 50 oder 60 Hz phasenverriegelt
werden. Die Dauer des Wandlungsintervalles kann dann
sehr genau gleich gemacht werden der Dauer einer ganzen Zahl
von Perioden, z. B. eins, der Netzfrequenz, so daß man eine
ausgezeichnete Unterdrückung aller Serienmodus-Interferenzen
mit Netzfrequenz bekommt, die der Eingangsspannung überlagert
sein können.
Die Wirkungsweise des Wandlers für den Ausgleich von Unterschieden
in positivem und negativem Skalenfaktor ist in
Fig. 4 dargestellt.
In Fig. 4 repräsentiert die ausgezogene Linie 101 optimale
Meßcharakteristik mit genauem Null-Wert und gleichen positiven
und negativen Skalenfaktoren. Wenn beispielsweise die negative
Bezugsspannungsquelle 30 in ihrem Wert geringfügig abnimmt,
kann man das so interpretieren, daß der äußerste positive
Punkt in der Kennlinie im oberen rechten Quadranten nach rechts
verschoben wird in die Position 102. Während der extrem negative
Punkt in dem Quadranten links unten fest bleibt. Mit der
Schaltung nach der oben erwähnten bekannten Schaltung würde
die Meßkennlinie nicht linear werden, angedeutet durch die
unterbrochene Linie 103 wegen der Verwendung von getrennt angelegten
Bezugsspannungsquellen. Mit dem Wandler gemäß der
Erfindung jedoch kann sich die Kennlinie in dem Diagramm
"zur Seite bewegen" und bleibt dabei eine gerade Linie, welche
den extrem positiven und negativen Punkt miteinander verbindet,
nämlich die gestrichelte Linie 104 in Fig. 4. Die oben beschriebene
Null-Drift-Korrektur wirkt dann so, daß der verbleibende
Null-Fehler kompensiert wird, indem die Kennlinie
seitlich verschoben wird in die Position, angedeutet mit der
strichpunktierten Linie 105. Man erkennt aus Fig. 4, daß der
resultierende positive Fehler e₁ nur halb so groß ist wie
der Fehler e₂ wäre, wenn man auf der Kennlinie 103 arbeitete.
Gleichzeitig ist derselbe Fehler e₁ auch zum negativen Teil
der Kennlinie hinzuaddiert worden. Aus der Kennlinie 101/103
allein läßt sich jedoch noch nicht entnehmen, welche Polarität
falsch ist. Es wäre deshalb erforderlich, die Kennlinie 101/103
so zu behandeln, als hätte sie einen Fehler von e₂ für beide
Polaritäten. Mit dem Wandler gemäß der Erfindung jedoch (Kennlinie
105) hat jede Polarität einen Fehler von nur e₁ gleich der
Hälfte des Wertes von e₂. Zusätzlich wird die Null-Stabilität
aufrechterhalten, und der Wandler hat immer gleiche positive und
negative Skalenfaktoren.
Die Notwendigkeit der Schaltungselemente, die in Fig. 4 und 5
der Patentschrift 14 34 414 dargestellt sind, um sicherzustellen,
daß jede Bezugsspannungsquelle während eines kurzen Zeitintervalls
in jedem Zyklus der Rechteckquelle angelegt wird, unabhängig
davon, welchen Wert das analoge Eingangssignal hat, wird mit dem
Wandler gemäß der Erfindung eliminiert, da beide Quellen in jedem
Zyklus als inherenter Teil des Schaltungsbetriebes angelegt werden.
Zusätzlich ist die Zeit, die erforderlich ist, um die Schalter
FET 1 und FET 3 ein- und auszuschalten, als ein Teil der Perioden
während denen die Quellen 28 und 30 angelegt sind, am größten
bei Skalenvollausschlag, wenn eine dieser Perioden bei einem
Minimum liegt. Demgemäß haben alle Fehler, die dieser Umschaltzeit
ihren Ursprung verdanken, ihre größte Wirkung bei Skalenvollausschlag,
wo sie relativ unbedeutend sind, während bei dem
bekannten Wandler gemäß Patentschrift 14 34 414 diese Fehler
ihre größte Wirkung nahe Null-Ablesung haben, wenn sie wesentlich
störender sind.
Zusätzlich zu dem Vermeiden der Notwendigkeit für die
Schaltungen gemäß Fig. 4 und 5 der Patentschrift 14 34 414 hat
es sich gezeigt, daß der Wandler gemäß der Erfindung eine erhebliche
Vereinfachung und Kostenersparnis ermöglicht in den zugeordneten
Schaltungen, wenn er beispielsweise in einem Digital-
Voltmeter eingesetzt wird. Denn die Eingangsverstärker und Verstärkungswahlschalter
eines Voltmeters mit einem Wandler gemäß
der Erfindung können aus gewöhnlichen, überall handelsüblichen
Operationsverstärkern und Feld-Effekt-Transistoren aufgebaut
werden, anstatt aus speziellen, geringe Drift und niedrige
Leckströme aufweisenden Typen.
Anstatt den Sequenzkontrollkreis 76 zu verwenden, um den
Betrieb des Wandlers 1, wie in Fig. 1 dargestellt, zu steuern,
ist es möglich, einen Mikroprozessor zu programmieren, um die
verschiedenen anderen Teile des Wandlers 1 in derselben Sequenz
zu steuern, wie oben beschrieben. Zusätzlich kann der Mikroprozessor
programmiert werden, um eine Vielzahl von Berechnungen
mit den mittels des Wandlers 1 erlangten Messungen durchzuführen.
Aus Gründen der besseren Übersicht sollen zunächst Aufbau
und Wirkungsweise eines typischen Mikroprozessors erörtert werden.
Mikroprozessoren sind so weitgehend bekannt, daß eine kurze Zusammenfassung
genügen sollte.
Ein in Fig. 5 dargestellter typischer Mikroprozessor weist
vier Hauptteile auf: Eine Mikroprozessoreinheit (MPU) 100, einen
Festwertspeicher (ROM) 110, einen Schnellzugriffspeicher (RAM)
120 und eine Eingangs-Ausgangs-Einheit 130. Die MPU 100 selbst
umfaßt eine Serie von Operationsregistern PC, SP, IX, zwei
Akkumulatoren ACC A und ACC B, eine arithmetische und ligische
Einheit ALU und ein zugeordnetes Konditions-Kode-Register CCR,
ein Instruktionsregister IR und einen Instruktionsdekoder ID,
und Adressenausgangspufferkreise ABC und Datenpufferkreise DBC.
Die vier Teile 100, 110, 120 und 130 sind durch drei Gruppen von
Leitungen miteinander verbunden: Ein 16-Leitungs-Adressen-Kabel
140, ein 8-Leitungs-Daten-Kabel 150 und eine Steuerleitung 160.
Ein Teil der Auslegung und der Montage des Mikroprozessors
umfaßt das Einspeichern im ROM 110, einer Sequenz oder eines Programms
von kodierten Befehlen, die den Betrieb des Mikroprozessors
beherrschen. Diese kodierten Befehle (wie "Eingeben einer Zahl
in einen Akkumulator", "Addieren", "um einen Platz nach links
verschieben" und "Komplementieren aller Binärdigits in einer Zahl")
sind in individuell bezifferten Speicherplätzen des ROM 110
gespeichert. Wenn die Zahl (bestehend aus 16 Binärdigits)
eines dieser Speicherplätze von der MPU auf dem Adressenkabel
140 präsentiert wird, wird der Befehl (umfassend acht
binäre Digits), der an diesem Speicherplatz gespeichert ist,
von dem ROM 110 auf das Datenkabel 150 gegeben. Der so ausgelesene
Befehl wird wirksam kopiert und bleibt unverändert im
ROM 110, wobei der Name "Festwertspeicher" angibt, daß sein
Inhalt nur ausgelesen werden kann, nicht jedoch von der MPU
100 etwa durch Einschreiben einer neuen Information verändert
werden kann.
Im Betrieb wird die Zahl eines Speicherplatzes (beispielsweise
1005) in dem ROM 110 im Register PC gehalten und
an das Adressenkabel 140 gelegt, mit dem Ergebnis, daß der
Befehl an diesem Speicherplatz 1005 über das Datenkabel 150
an das Befehlsregister IR übertragen wird. Gleichzeitig wird
das PC-Register automatisch um eins auf 1006 weitergeschaltet.
Der Befehlsdekoder ID dekodiert den Befehl und veranlaßt die
Akkumulatoren ACC A und ACC B und die arithmetische und logische
Einheit ALU beispielsweise den Befehl auszuführen. Dies kann
eine mathematische Manipulation von Daten beinhalten, welche
Daten in dem RAM 120 gespeichert sind. Das RAM 120 unterscheidet
sich von dem ROM 110 nur dadurch, daß Information sowohl ausgelesen
werden kann als auch eingeschrieben, welch letzterer Vorgang
die Löschung aller Daten umfaßt, die bereits in einem bezifferten
Speicherplatz gespeichert sind, in den die neuen Daten
eingespeichert werden sollen.
Wenn beispielsweise der Befehl im Befehlsregister IR war
"Addiere die Daten in RAM Speicherplatz x zum Inhalt des
Akkumulators ACC A", so würde der Befehlsdekoder ID allgemein
ausgedrückt das folgende tun: Veranlassen, daß der Inhalt des
Registers PC (1006) an das Adressenkabel 140 angelegt wird,
Extrahieren der ersten Hälfte der Adresse x, die vorher an
Speicherplatz 106 im ROM 110 gespeichert worden war, wenn das
Programm eingegeben wurde, Wiederholen des Arbeitsganges mit
dem weitergeschalteten Inhalt des Registers PC (1007), und
um die zweite Hälfte der Adresse x zu extrahieren, Anlegen der
so in den Schaltkreisen ABC aufgebauten Adresse an das Adressenkabel
140, Übertragen eines Trigger (Auslese-)Signals auf
Steuerleitung 160 zum RAM 120, das seinerseits daraufhin die
Daten am Speicherplatz x auf das Datenkabel 150 gibt, und Triggern
der arithmetischen und logischen Einheit ALU, um einen weiteren
Arbeitsgang zwischen den Daten auf Datenkabel 150 und Daten, die
vorher in den Akkumulator ACC A eingegeben worden waren, durchzuführen.
Das Konditions-Kode-Register CCR wirkt mit der Einheit
ALU dabei zusammen, und die Register SP, IX sind bei anderen
Methoden der Informationsspeicherung in den Speichern 110 und
120 und Extrahieren der Information aus diesen beteiligt. Diese
Dinge sind aber in der Technik bekannt.
Die Daten im Speicherplatz x des RAM 120 können das Ergebnis
eines vorhergehenden Arbeitsganges der MPU 100 sein. Alternativ
können sie zu dem RAM 120 über den Eingangs-Ausgangs-Kreis 130
übertragen worden sein von Schaltungskomponenten, die von dem
Mikroprozessor gesteuert werden, oder insbesondere von einem
Tastenfeld 170, mittels dem Daten und Befehle in den Mikroprozessor
von Hand eingegeben werden können. Wiederum sind dies
bekannte Dinge, die hier nicht erörtert zu werden brauchen.
Der sequentielle Betrieb der verschiedenen Teile des Mikroprozessors,
wie oben beschrieben, wird in konventioneller Weise
getriggert durch Zeitimpulse, geliefert von einem Taktgeber 101
an die MPU 100.
Fig. 6 zeigt ein Digital-Voltmeter mit einem Analog-
Digital-Wandler nach Fig. 1, mit dem Sequenzkontrollkreis 76,
Transfergattern 69, Statistisierkreis 70 und Dekoder 72, ersetzt
durch den Mikroprozessor nach Fig. 5, und so angeschlossen,
daß die logischen Funktionen im Wandler und dem Voltmeter als
ganzes überwacht werden.
Der Wandler nach Fig. 6 ist in allgemein ähnlicher Weise
aufgebaut wie der nach Fig. 1, und gleiche Komponenten in beiden
Zeichnungen tragen gleiche Bezugsziffern. Die folgenden Abweichungen
sind jedoch festzuhalten. Die Ausgänge der UND-Gatter
54, 58 sind jeweils direkt angeschlossen an Vorwärts- bzw.
Rückwärts-Zähleingänge 62, 64 des reversiblen Multi-Dekaden
BCD Zählers 66, anstatt über die Umschalter 63, 65, wie in
Fig. 1.
Der Zählausgang 68 des Zählers 66 bildet einen Eingang
des Eingangs-Ausgangs-Kreises 130 des Mikroprozessors (umfassend
MPU 100, ROM 110, RAM 120, Eingangs-Ausgangs-Kreis
130, Kabel 140 und 150 und Leitung 160, wie oben unter Bezugnahme
auf Fig. 5 beschrieben). Ein Ausgang des Kreises 130
ist an die Anzeigeeinheit 74 angeschlossen.
Der Eingangs-Ausgangs-Kreis 130 weist drei weitere
Kontrolleingänge 78 bis 80 auf, jeweils angeschlossen zum Empfang
von Kontrolleingangssignalen vom Taktpulsgenerator 26 (der
kombiniert sein kann mit dem Taktgeber 101 im Mikroprozessor),
dem Rechteckwellengenerator 22 und dem Null-Detektor-Ausgang
des Zählers 66 (der Halteeingang desselben wird in dieser Ausführungsform
nicht verwendet). Zusätzlich hat der Eingangs-
Ausgangs-Kreis 130 drei weitere Kontrollausgänge 83, 86 und 87,
auf denen er entsprechend Kontrollsignale unter Steuerung durch
die MPU 100 erzeugt, wie nachfolgend zu beschreiben, zum Anlegen
an den Rücksetzeingang des Zählers 66 und die Steuereingänge
(Gate-Elektroden) der FET-Schalter 12 bzw. 13.
Um eine Messung zu beginnen, schließt der Eingangs-
Ausgangs-Kreis 130 den FET-Schalter 12 und legt damit das
analoge Eingangssignal (z. B. eine negative Spannung -V IN )
an die Eingangsklemmen 10 und 11 zum Integrierverstärker 14
über den Widerstand R 1. Die Schaltung arbeitet wie oben unter
Bezugnahme auf Fig. 1 und 2 beschrieben, unter Anlegen der
positiven Bezugsspannungsquelle 28 über Widerstand R 3 während
relativ längerer Zeit und der negativen Bezugsspannungsquelle
30 während relativ kürzerer Zeit in Proportion zur Größe der
Eingangsspannung -V IN .
Um demgemäß die Größe der Eingangsspannung -V IN zu messen,
erzeugt die MPU 100 unter Steuerung durch das Programm der Befehle,
vorher eingespeichert im ROM 110, ein Startsignal am
Ausgang 83 der Eingangs-Ausgangs-Schaltung 130, welches Startsignal
zusammenfällt mit einem vorgegebenen Punkt in einem Zyklus
der Rechteckwelle vom Generator 26. Wie im Ausführungsbeispiel
nach Fig. 1, ist dieser vorgegebene Punkt der Beginn eines
Zyklus; dies ist jedoch nicht erfindungswesentlich. Dieses Startsignal
setzt den Zähler im Zähler 66 auf Null, und der Zähler 66
zählt dann Taktimpulse vom UND-Gatter 54 in Vorwärtsrichtung
während der gesamten Dauer jedes Anlegens der Quelle 28 sowie
Taktimpulse vom UND-Gatter 58 in Rückwärtsrichtung während der
Dauer jedes Anlegens der Quelle 30. Die Programmsteuerung des
Mikroprozessors ist so ausgebildet, daß am Ende jedes Impulses
der Rechteckwelle vom Generator 26 der Mikroprozessor die Nettozählung
aus dem Zähler 66 auf dem Zählstand-Ausgang 68 extrahiert
und eine Aggregation dieser Zählstände hält. Nach jeder solchen
Extraktion wird der Zähler 66 wieder auf Null gesetzt über den
Kontrollausgang 83, vorbereitet zur Zählung der Taktimpulse,
die während des nächsten Anlegens jeder der Quellen 28 und 30
aufgegeben werden. Demgemäß braucht die Endzählkapazität des
Zählers 66 nur groß genug zu sein, um eine Zahl von Taktimpulsen
aufzunehmen, die während des längstmöglichen einzigen Anlegens
entweder der Quellen 28 oder 30 auftreten kann.
Unter der Steuerung seines Programms fährt der Mikroprozessor
fort, die Zählstände aus dem Zähler 66 für eine Gesamtzahl von
zehn Zyklen vom Rechteckwellengenerator 26 anzusammeln, welche
Periode ein erstes Wandlungsintervall definiert (s. Fig. 3a).
Am Ende des ersten Wandlungsintervalles (d. h. wenn der Mikroprozessor
zehn Zyklen der Rechteckwelle gezählt hat) öffnet
der Mikroprozessor den FET-Schalter 12, klemmt die Eingangsspannung
V IN ab und schließt den FET-Schalter 13, womit der
Eingang des Integrierverstärkers 14 an Masse gelegt wird.
Der Mikroprozessor stellt auch den Zähler 66 nach einem Rechteckwellenzyklus
zurück, damit die Schaltüberschwingungen abklingen
können, und nimmt dann das Ansammeln von Zählständen
aus dem Zähler 66 während eines zweiten Wandlungsintervalles
von zehn Rechteckwellenzyklen wieder auf (s. Fig. 3a). Diese
Zählstände werden erzeugt in Abhängigkeit vom Anlegen der
Quellen 28 und 30, die ihrerseits angelegt werden in Übereinstimmung
mit der Null-Eingangsspannung an den Integrierverstärker
14, herrührend von dem an Masse legen des Eingangs
über FET-Schalter 13. Demgemäß veranlaßt das Mikroprozessorprogramm,
daß diese Zählstände im subtrahierenden Sinne mit
dem Gesamtzählstand zusammengefaßt werden, der von dem ersten
Wandlungsintervall übertragen worden ist. Wenn demgemäß
irgendeine Null-Drift im Wandler vorliegt, zurückzuführen
beispielsweise auf Verstärker-Drift oder Abweichungen vom
1 : 1 Tastverhältnis der Rechteckwelle, wird die entsprechende
kleine Nettozählung im zweiten Wandlungsintervall algebraisch
subtrahiert von der Netto-Zählung des ersten Wandlungsintervalles.
Am Ende des zweiten Wandlungsintervalles hat deshalb
der Mikroprozessor im RAM 120 eine Zahl gespeichert, die repräsentativ
ist für die Höhe des Eingangssignals V IN und
korrigiert ist für irgendwelche vorliegende Null-Drift.
Für ein negatives Eingangssignal V IN wird beispielsweise
der Netto-Zählstand am Ende des ersten Wandlungsintervalles
positiv sein, da die Quelle 28 während einer längeren Gesamtzeit
angelegt worden war als die Quelle 30 (s. Fig. 2c und 3).
Wenn eine kleine negative Null-Drift beispielsweise vorliegt,
wird die Quelle 28 wiederum während längerer Zeit angelegt als
die Quelle 30, was zu einem weiteren Netto-Überschuß an Taktimpulsen
vom UND-Gatter 54 führt. Diese Impulse werden jedoch
subtraktiv von dem Mikroprozessor angesammelt, so daß die
Netto-Zählung verringert wird und kompensierend für die Ansammlung
von negativen Eingangssignalen wirkt mit der negativen
Null-Drift, die während des ersten Wandlungsintervalles aufgetreten
war.
Nach dem zweiten Wandlungsintervall, d. h. wenn der
Mikroprozessor wiederum zehn Rechteckwellenzyklen gezählt hat,
wird die endgültige Netto-Zählung, gespeichert im RAM 120,
Digit um Digit mit einer Vergleichstafel im ROM 110 verglichen,
die alle denkbaren Digits enthält, und die entsprechenden
Ansteuer-Schemata für eine Sieben-Segment-Anzeige, um diese
Digits zu definieren. Die Schemata, die für jedes Digit in der
Endzählung erforderlich sind, werden temporär gespeichert, und
dann nacheinander in einen Multiplex-Betriebs-Modus zur Anzeigeeinheit
74 über Ausgang 85 übertragen. Demgemäß "unterbricht"
der Eingangs-Ausgangs-Kreis 130 periodisch die MPU 100 und fragt
die entsprechenden Schemata für eine Digit-Position der Anzeige
ab. Dieses Schema wird geliefert von dem RAM 120 zum Schaltkreis
130, der die Anoden (Stäbchen) aller Digitpositionen
in der Anzeige gemäß dem Schema ansteuert und auch die gemeinsame
Katodenelektrode nur derjenigen Digitposition erregt, die das
von den Schema definierte Digit anzeigen soll. Danach wird dieser
Prozeß wiederholt für jede Digitposition nacheinander mit einer
Rate, die so schnell ist, daß ein Flackern des von der Anzeige
dargebotenen Bildes vermieden wird.
Gleichzeitig öffnet der Mikroprozessor den FET-Schalter 13
und schließt den FET-Schalter 12 und stellt den Zähler 66
wieder zurück zur Vorbereitung eines weiteren Wandlungsintervalles
zur Messung der Eingangsspannung V IN .
Während der oben beschriebenen Arbeitsgänge empfängt der
Mikroprozessor kein Signal von dem Null-Detektor-Ausgang des
Zählers 66, da dieser Ausgang ausgebildet ist zum Erzeugen eines
Ausgangssignals für die Zählung im Zähler 66 entweder von allen
Null auf alle Neun in der Rückwärtszählrichtung oder von alle
Neun auf alle Null in der Vorwärtszählrichtung übergeht, und
dies erfolgt nicht bei einem negativen Eingangssignal V IN .
Demgemäß liegt die endgültige Netto-Zählung in gewöhnlicher
BCD Form vor und wird direkt über die Vergleichstabelle im
ROM 110 dekodiert, um eine Anzeige der gewünschten Null-Drift
korrigierten Messung zu bewirken. Der Kontrollausgang 85
wird dann auch durch den Mikroprozessor dazu gebracht, ein
Signal an die Anzeigeeinheit 74 zu übertragen, um eine Angabe
bezüglich der negativen Polarität zu bewirken.
Während der oben beschriebene Meßzyklus, bestehend aus
zwei Wandlungsintervallen, wiederholt wird, liefert der Mikroprozessor
weiterhin die für die dekodierte anzuzeigende
Zählung benötigten Schemata an die Anzeigeeinheit 74, bis ein
neuer Endzählstand im Mikroprozessor angesammelt worden ist.
Wenn ein analoges Eingangssignal in Form einer positiven
Eingangsspannung +V IN an die Eingangsklemme 10 angelegt wird,
so liegt die negative Bezugsspannungsquelle 30 an dem Integrierverstärker
14 öfter an als die positive Bezugsspannungsquelle
28, wie oben beschrieben. Infolgedessen ergibt sich
eine negative Überschußzählung, die vom Mikroprozessor angesammelt
wird, und dieser Zählstand liegt in Neuner-Komplementform
vor. Der Null-Detektor-Ausgang des Zählers 66, der erzeugt
wird, wenn die Zählung im Zähler 66 von alle Null auf
alle Neun übergeht, zeigt dem Mikroprozessor an, daß der
Zählstand negativ ist. Demgemäß ist der Mikroprozessor so
ausgebildet, daß er die Neuner-Komplement-BCD-Zählung vor
dem Vergleich mit der Vergleichstabelle im ROM 110 komplementiert,
und ein Signal auf den Kontrollausgang 85 liefert, damit eine
positive Polarität von der Anzeigeeinheit 74 zusammen mit dem
korrekt dekodierten Endzählstand geliefert wird.
Es versteht sich, daß das Befehlprogramm für den Mikroprozessor,
gespeichert im ROM 110, für die verschiedenen
Sequenzen der logischen Schritte in der MPU 100 ausgebildet
ist, die notwendig sind, um die verschiedenen Arbeitsgänge
des Mikroprozessors wie oben beschrieben ablaufen zu lassen.
Diese logischen Schritte würden beispielsweise umfassen:
Wiederholtes Addieren und Speichern der angesammelten Zählstände
von Taktimpulsen, Vergleichen der Anzahl von Rechteckwellenzyklen
mit beispielsweise der Zahl zehn, um das Ende
eines Wandlungsintervalles zu bestimmen, Vergleichen jedes
Digits des Endzählstandes mit der Vergleichsstabelle im ROM 110,
Liefern von Steuersignalen an den Eingangs-Ausgangs-Kreis 130
zum Ansteuern der FET-Schalter 12 und 13 sowie der Anzeigeeinheit
74, und Nachjustieren der Periode des Wandlungsintervalles,
um den Meßbereich in Übereinstimmung mit von Hand eingegebenen
Befehlen zu verändern, wobei man sich des Tastenfeldes 170
bedient.
Zusätzlich enthält das ROM 110 eine Anzahl von Routinen,
die abgerufen werden können manuell durch Befehle, die über
das Tastenfeld 170 eingegeben werden. Diese Routinen veranlassen
den Mikroprozessor, Berechnungen hinsichtlich der
Messungen vorzunehmen, die vom Wandler 1 ermittelt worden
sind, um die Werte von verschiedenen Funktionen zu bestimmen,
die solche Messungen erfordern. Die Routinen umfassen Sequenzen
von Befehlen entsprechend Formeln und Gleichungen, welche die
betreffenden Funktionen repräsentieren. Beispielsweise würde
eine Durchschnittsberechnungsroutine eine laufende Summe aus
einer Serie von Meßwerten halten und auch die Anzahl von
Messungen in dieser Serie zählen und dann die Gesamtzahl durch
die Zahl der Messungen dividieren, um den gewünschten Durchschnitt
zu erhalten. Diese Routine ihrerseits würde Befehle
umfassen für wiederholtes Extrahieren und Weiterschalten der
Gesamtzählung und der Anzahl von Zählungen, gespeichert im
RAM 120, nach Durchführung jeder neuen Messung und einen
Divisionsarbeitsgang immer dann, wenn ein Durchschnittswert
gewünscht wird.
Mögliche Routinen, die vorgesehen werden können, sind
die folgenden:
- (a) Berechnung des Verhältnisses V/r einer Messung V und eines Bezugswertes r (der ein anderer Meßwert sein kann),
- (b) Berechnung des Logarithmus des Verhältnisses 20 (log₁₀-V/r) (in Dezibel)
- (c) Berechnung der Leistung , die von einer gemessenen Spannung V in einem bestimmten Widerstand R umgesetzt wird,
- (d) Vergleich einer Messung V mit zwei Schwellenwerten T₁ und T₂ - Zählen der Zahl von Messungen V jeweils oberhalb, zwischen und unterhalb T₁ und T₂,
- (e) Berechnung des Durchschnitts einer Anzahl n Messungen V,
- (f) Berechnung der Fläche (Zeitintegral) V₁ · δ t₁ + V₂ · w t₂ + V₃ · δ t₃ + . . .V n · δ t n einer Anzahl n von Messungen V,
- (g) Berechnung der Varianz einer Anzahl n von Messungen V mit einem Mittelwert m,
- (h) Berechnung der Standardabweichung (entsprechend (g)) einer Zahl n von Messungen mit einem Mittelwert m,
- (i) Berechnung des Effektivwertes (V₁² + V₂² + . . . V n ²)1/2/n einer Anzahl n von Messungen V,
- (j) Zählung der Anzahl n von Messungen innerhalb einer vorgegebenen Zeit,
- (k) Berechnung der Zeit t, die seit dem Beginn einer Serie von Messungen verstrichen ist,
- (l) Berechnung des Durchschnittswertes (siehe (e)) einer Anzahl n von Messungen V mit Werten zwischen zwei Schwellenwerten T₁ und T₂ (siehe (d)),
- (m) Berechnung der Fläche (Zeitintegral - siehe (f)) einer Zahl n von Messungen V mit Werten zwischen zwei Schwellenwerten T₁ und T₂ (siehe (d)), und
- (n) Wandlung eines Meßwertes V entsprechend einer vorgegebenen Funktion, zum Beispiel einer Polynomfunktion T = aV ³ + bV ² + cV + dbeispielsweise für Linearisierung eines Thermoelementausgangssignals.
Diesen Funktionen werden bequemerweise jeweils Kodenummern
zugeteilt, so daß jede abgerufen werden kann durch Niederdrücken
einer ersten Taste auf dem Tastenfeld 170 für "programmierte
Funktionen", und dann durch Niederdrücken der entsprechenden
Taste mit der Kodenummer der gewünschten Funktion. Das Befehlsprogramm
im Rom 110 wird dann vom Mikroprozessor hinsichtlich
der Segmente von Befehlen bezüglich einer solchen Funktion
untersucht und das Segment von dem Mikroprozessor ausgeführt:
Der Mikroprozessor fährt fort, die Befehle auszuführen für
Steuerung eines Analog-Digital-Wandlungsprozesses, Anzeige der
Ergebnisse usw. auf Zeitmultiplexbasis mit dem Segment der Befehle.
Das Segment veranlaßt die Anzeigeeinheit, irgendeine
vorläufige erforderliche Information abzurufen, etwa die
Grenzwerte T₁ und T₂ in Programm (d), und dann fährt das Gerät
fort mit der Überwachung der Berechnung und Anzeige des Wertes
der gewünschten Funktion.
Zahlreiche Abwandlungen können an dem beschriebenen Ausführungsbeispiel
vorgenommen werden. Beispielsweise kann anstelle
Anschließens des Rechteckwellengenerators 22 an den Eingang
des Integrierverstärkers 14 eine Summierschaltung vorgesehen
werden, beaufschlagt mit dem Ausgang des Integrierverstärkers
14 zum Summieren dieses Ausgangssignals mit einem
Dreieckwellenformsignal von einem entsprechend ausgebildeten
Wellenformgenerator, wonach der Ausgang des Summiernetzwerks
angelegt wird an die Pegeldetektoren 36, 38. Ferner kann der
Schalter FET 2 weggelassen werden, falls erwünscht, in Hinsicht
auf die Tatsache, daß der Eingang 20 des Verstärkers 16 an
Masse liegt. Es versteht sich, daß der Ausdruck "an Masse liegen"
im Rahmen dieser Beschreibung bloß bedeutet, daß der Anschluß an
eine Leitung mit niedrigem Signalpegel oder mit Null-Volt-Erfolg,
da es möglich ist, daß der Hauptschaltkreis des Wandlers 1 auch
massefrei ausgebildet sein kann. Da das Wandlungsintervall so
lang wie erwünscht gemacht werden kann, kann der Zähler 66 so
ausgebildet werden, daß er im Fließkomma-Modus arbeitet.
Der Wandler kann auch modifiziert werden, wie unter Bezugnahme
auf Fig. 3 in der Patentschrift 14 34 414 beschrieben, um
die Notwendigkeit für einen Dekoder zu eliminieren, der in der
Lage wäre, ein Neuner-Komplement-BCD-/Sieben-Segment-Format
zu dekodieren.
Die Erfindung wurde beschrieben unter Bezugnahme auf ein
erstes Meß-Wandlungsintervall und ein zweites Null-Drift-
Korrektur-Wandlungsintervall, die in der angegebenen Reihenfolge
eintreten, da diese Anordnung eine Messung genau in irgendeinem
gewünschten Augenblick zu beginnen ermöglicht. Die Reihenfolge
dieser Wandlungsintervalle kann jedoch nach Wunsch auch
umgedreht werden. Darüber hinaus brauchen die ersten und zweiten
Wandlungsintervalle nicht zu alternieren; ein Wandlungsintervall
für Null-Drift-Korrektur könnte in regelmäßigen Intervallen
stattfinden, beispielsweise alle zehn Sekunden, wobei das Ergebnis
für die Korrektur aller Messungen gespeichert würde, die
durchgeführt werden, bis eine weitere Überprüfung der Null-Drift
stattfindet.
In der Ausführungsform nach Fig. 6 kann der Zähler 66 ein
Binärzähler anstatt ein BCD-Zähler sein, wobei die Ansammlung
der Zählstände durch den Mikroprozessor dann in reinem Binärsystem
durchgeführt wird. In diesem Falle würde der Mikroprozessor
selbst programmiert zum Umwandeln des Endzählstandes von Binärkode
auf Dezimal-Kode zum Ansteuern der Anzeigeeinheit 74.
Claims (4)
1. Analog-Digital-Wandler mit einem Integratorschaltkreis, an den
ein analoges zu wandelndes Eingangssignal anlegbar ist und der ein
Steuersignal erzeugt mit einer Periode, die abhängt von der Größe des
analogen Eingangssignals, mit Schaltkreisen für die Definition eines
Wandlungsintervalls, mit einer Taktimpulsquelle, mit Schalteranordnungen
(12, 13) zum Anlegen des analogen Eingangssignals an den Integratorschaltkreis
(14, 48, 50) wähernd der Dauer eines Wandlungsintervalles
und zum Anlegen eines Null-Eingangssignals an den Integratorschaltkreis
für die Dauer eines weiteren Wandlungsintervalls, sowie
mit Zählerschaltkreisen (54, 58, 66; 54, 58, 66, 100), die auf das
Steuersignal und die Schaltkreise (76; 100) ansprechen zum Festlegen
der Intervalldauern für Zählung der Taktimpulse, die während mindestens
eines Steuersignals in einem der Wandlungsintervalle auftreten,
sowie für Zählung von Taktimpulsen, die während mindestens eines
Steuersignals in dem anderen Wandlungsintervall auftreten, wobei die
kombinierten Zählstände einen Digitalwert bilden, der repräsentativ
für die Größe des Integrals des analogen Eingangssignals über ein
Wandlungsintervall ist, jedoch korrigiert hinsichtlich Null-Drift,
welcher Wandler als bipolarer Tastverhältnis-Analog-Digital-Wandler
ausgebildet ist, mit Schaltkreisen zum Überlagern eines periodischen
Signals dem von dem Integratorschaltkreis erzeugten Ausgangssignal,
mit ersten und zweiten Bezugssignalquellen entgegengesetzter Polarität,
mit Schaltern, die auf ein erstes Steuersignal ansprechen zum
Anlegen einer ersten der Bezugssignalquellen, deren Polarität entgegengesetzt
der des analogen Eingangssignals ist, an den Integratorschaltkreis,
welcher Schalter ferner auf ein zweites Steuersignal anspricht
zum Anlegen der anderen Bezugssignalquelle an den Integratorschaltkreis,
mit Schaltkreisen zum Definieren eines Wandlungsintervalls,
das in seiner Dauer gleich ist der Dauer einer ganzen Zahl von
Zyklen des periodischen Signals, und mit einer Taktimpulsquelle, gekennzeichnet
durch erste und zweite Pegeldetektoren (36, 38) zum Vergleich
des Ausgangssignals von dem Integratorschaltkreis (14) mit ersten
bzw. zweiten Detektorpegeln, wobei für ein Null-Eingangssignal
das periodische Signal bewirkt, daß die Größe des Integratorschaltungsausgangssignals
den ersten Pegel in einer Richtung überschreitet,
der vom zweiten Pegel um mindestens einen erheblichen Bruchteil einer
Hälfte jedes Zyklus des periodischen Signals entfernt ist, und unter
den zweiten Pegel fällt beim Durchlauf in einer Richtung weg von dem
ersten Pegel während mindestens eines erheblichen Bruchteils der anderen
Hälfte jedes Zyklus des periodischen Signals, und wobei analoge
Eingangssignale einer ersten Polarität veranlassen, daß die Größe des
Ausgangssignals den ersten Pegel während mehr als des erwähnten
Bruchteils der einen Hälfte jedes Zyklus übersteigt, während ein analoges
Eingangssignal der anderen Polarität veranlaßt, daß die Größe
des Ausgangssignals unter den zweiten Pegel für mehr als den erwähnten
Bruchteil der anderen Hälfte des Zyklus fällt, und wobei schließlich
die ersten und zweiten Pegeldetektoren (36, 38) so ausgebildet sind,
daß sie die ersten bzw. zweiten Steuersignale dann erzeugen, wenn die
Größe des Ausgangssignals von dem Integratorschaltkreis (14) den ersten
Pegel übersteigt bzw. den zweiten Pegel unterschreitet.
2. Wandler nach Anspruch 1, dadurch gekennzeichnet,
daß die Pegeldetektoren (36, 38) jeweils Transistoren umfassen.
3. Wandler nach Anspruch 2, dadurch gekennzeichnet,
daß mindestens einer der Detektorpegel definiert ist durch
die Schwellenspannung, die erforderlich ist, um den Transistor
leitend zu machen.
4. Wandler nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
daß der Zähler (54, 56, 66) einen Vorwärts-Rückwärts-Zähler
oder umkehrbaren Zähler (66) umfaßt sowie Steuerschaltkreise (63, 65,
81) zum Ansteuern des Zählers (66) derart, daß er zunächst in einer
ersten Richtung zählt während des Anlegens der ersten Bezugssignalquelle
und in der anderen Richtung während des Anlegens der zweiten
Bezugssignalquelle (28, 30).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB25744/77A GB1599294A (en) | 1977-06-20 | 1977-06-20 | Analogue-to-digital converters |
GB2574/77A GB1599295A (en) | 1977-06-20 | 1977-06-20 | Analogue-to-digital converters |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2826314A1 DE2826314A1 (de) | 1979-01-04 |
DE2826314C2 true DE2826314C2 (de) | 1989-04-20 |
Family
ID=26257848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782826314 Granted DE2826314A1 (de) | 1977-06-20 | 1978-06-15 | Analog-digital-wandler |
Country Status (4)
Country | Link |
---|---|
US (1) | US4340883A (de) |
JP (1) | JPS5434672A (de) |
DE (1) | DE2826314A1 (de) |
FR (1) | FR2395645A1 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4672359A (en) * | 1985-11-12 | 1987-06-09 | Trw Inc. | Superconducting analog-to-digital converter and digital magnetometer and related method for its use |
JP4726337B2 (ja) * | 2001-06-27 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | ワンチップマイクロコンピュータ |
JP2008091306A (ja) * | 2006-10-05 | 2008-04-17 | Sanken Electric Co Ltd | 放電管点灯装置の周波数同期化方法及び放電管点灯装置並びに半導体集積回路 |
US7551109B1 (en) | 2007-03-14 | 2009-06-23 | Ashmore Jr Benjamin H | Method, system and apparatus for dual mode operation of a converter |
CN103376058A (zh) * | 2012-04-28 | 2013-10-30 | 鸿富锦精密工业(深圳)有限公司 | 温度补偿系统及方法 |
CN108594055B (zh) * | 2018-04-26 | 2020-06-09 | 成都雅骏汽车制造有限公司 | 一种高压连接器连接状态检测电路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2767330A (en) * | 1955-08-10 | 1956-10-16 | Honeywell Regulator Co | Transistor control circuit |
US2851638A (en) * | 1957-07-03 | 1958-09-09 | Reeves Instrument Corp | Voltage magnitude comparison circuit |
US3445839A (en) * | 1965-01-14 | 1969-05-20 | American Standard Inc | Drift correction |
US3530458A (en) * | 1965-10-28 | 1970-09-22 | Westinghouse Electric Corp | Analog to digital conversion system having improved accuracy |
FR2146937B3 (de) * | 1971-07-27 | 1974-04-05 | Itt France | |
US3824588A (en) * | 1973-02-09 | 1974-07-16 | Us Navy | Analog to digital converter having digital offset correction |
GB1434414A (en) * | 1973-06-29 | 1976-05-05 | Solartron Electronic Group | Analogue to digital converters |
US3942173A (en) * | 1973-07-19 | 1976-03-02 | Analog Devices, Inc. | Offset error compensation for integrating analog-to-digital converter |
DE2352049C3 (de) * | 1973-10-17 | 1978-03-02 | Hartmann & Braun Ag, 6000 Frankfurt | Anordnung zur selbsttätigen Nullpunkt-Korrektur von Analog-Digital-Umsetzern |
DE2353664A1 (de) * | 1973-10-26 | 1975-05-07 | Bodenseewerk Perkin Elmer Co | Integrierende signalverarbeitungsschaltung |
US4139889A (en) * | 1974-06-07 | 1979-02-13 | Ingels George W | Apparatus for vehicle position indication |
US4063236A (en) * | 1974-10-24 | 1977-12-13 | Tokyo Shibaura Electric Co., Ltd. | Analog-digital converter |
JPS5148259A (en) * | 1974-10-24 | 1976-04-24 | Tokyo Shibaura Electric Co | aad henkanki |
JPS5174562A (en) * | 1974-12-25 | 1976-06-28 | Tokyo Shibaura Electric Co | aad henkanki |
GB1580441A (en) * | 1976-08-19 | 1980-12-03 | Ass Eng Ltd | Data processing |
JPS5377163A (en) * | 1976-12-20 | 1978-07-08 | Omron Tateisi Electronics Co | Analog digital converter |
US4122719A (en) * | 1977-07-08 | 1978-10-31 | Environmental Systems Corporation | System for accurate measurement of temperature |
-
1978
- 1978-06-14 US US05/915,488 patent/US4340883A/en not_active Expired - Lifetime
- 1978-06-15 DE DE19782826314 patent/DE2826314A1/de active Granted
- 1978-06-20 FR FR7818399A patent/FR2395645A1/fr active Granted
- 1978-06-20 JP JP7479678A patent/JPS5434672A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2826314A1 (de) | 1979-01-04 |
JPS6158056B2 (de) | 1986-12-10 |
FR2395645A1 (fr) | 1979-01-19 |
JPS5434672A (en) | 1979-03-14 |
US4340883A (en) | 1982-07-20 |
FR2395645B1 (de) | 1982-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2429278A1 (de) | Elektronischer drehmomentschluessel | |
DE2800645B2 (de) | Schaltungsanordnung zum Erfassen und Umwandlen von analogdaten in digitale Daten | |
DE2232194B2 (de) | Vorrichtung zur Bestimmung der Position eines auf einer Oberfläche liegenden Punktes | |
DE3531118A1 (de) | Verfahren zur fehlerkompensation fuer messwertaufnehmer mit nicht linearen kennlinien, sowie anordnung zur durchfuehrung des verfahrens | |
DE2923026C2 (de) | Verfahren zur Analog/Digital-Umsetzung und Anordnung zur Durchführung des Verfahrens | |
DE2826314C2 (de) | ||
DE1190231B (de) | Anordnung zur Bestimmung der zeitlichen Mittelwerte von Funktionen | |
DE1290181B (de) | Analog-Digital-Umsetzer | |
DE2808397A1 (de) | Verfahren und einrichtung zur signalmessung und zur anzeigesteuerung | |
DE3710904A1 (de) | Verfahren und anordnung zur auswertung einer analogen elektrischen messgroesse | |
DE1938090A1 (de) | Massenspektren-Analysator | |
EP0541878A1 (de) | Delta-Sigma-Analog/Digital-Wandler | |
DE2946000A1 (de) | Integrierende analog-digitalwandlerschaltung | |
DE2547725A1 (de) | Analog-digital-wandler | |
DE2337132B2 (de) | Schaltungsanordnung zur Anzeige der Überschreitung wenigstens eines Grenzwertes durch ein digitales, binär codiertes Meßsignal | |
DE1906047C3 (de) | Stabilisierungseinrichtung für die Amplitudenverstärkung der Meßsignale des Strahlungsdetektors eines Flüssigkeitsszintillationszählers | |
DE1192414B (de) | Anordnung zur Daueranzeige von auf ein Zeitintervall bezogenen Messgroessen | |
DE2305204A1 (de) | System zum umwandeln eines eingangssignals in einen logarithmischen wert | |
DE2460079A1 (de) | Verfahren zur bestimmung der stellung des schleifers eines potentiometers und schaltungsanordnung zur durchfuehrung des verfahrens | |
DE2120911A1 (de) | Verfahren und Schaltungsanordnung zur Messung der Spannung eines elektrischen Signals | |
DE2833855C3 (de) | Schaltungsanordnung zur Korrektur von Zeitfehlern | |
AT376080B (de) | Schaltungsanordnung zur wiedergabe bandbegrenzter, abgetasteter und digitalisierter signale | |
AT257208B (de) | Analog-Umschreiberschaltung, hauptsächlich für Analog-Digital-Konverter und für Mustereingabe mit vielen Eingängen | |
DE2352049A1 (de) | Anordnung zur selbsttaetigen nullpunktkorrektur von analog-digital-umsetzern | |
DE1549388C (de) | Vorrichtung zur automatischen Berechnung und Anzeige des statistischen Fehlers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: SCHLUMBERGER ELECTRONICS (UK) LTD., FARNBOROUGH, H |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SOLARTRON GROUP LTD., FARNBOROUGH, HAMPSHIRE, GB |