DE2504675A1

DE2504675A1 - Analog/digitalwandlergeraet

Info

Publication number: DE2504675A1
Application number: DE19752504675
Authority: DE
Inventors: Melvin H Rhodes
Original assignee: Rockwell International Corp
Current assignee: Boeing North American Inc
Priority date: 1974-05-28
Filing date: 1975-02-05
Publication date: 1975-12-11
Also published as: FR2273411B1; CA1054720A; GB1441903A; FR2273411A1; US3896299A

Description

BflENMNW^'UE ^BROSE^DK* BROSE

D-8023 München-Pullach, Wiener Str. 2; Tel. (089) 7 93 30 71; Telex 5212147 bros >i; Cables: .«r'ate.itlbus·- München

Diplom Ingenieure

Ihr Zeichen: , Tag:

f.: v.l/sta - Case 7038 Date: 4. Februar 1975

EL Se<fWc, Cairf-

ROCKWELL INTERNATIONAL CORPORATION, -fa,s 5*?D7, USA

Analog/Digitalwandlergerät

Die Erfindung betrifft allgemein ein elektronisches Gerät und insbesondere eine Einrichtung, um analoge Sinus- und Cosinus-Signale zusammen mit einem digitalen Signal, welches den Winkel selbst wiedergibt, und einem Signal umwandelt, welches die Geschwindigkeit oder Verhältnis der Änderung des Winkels wiedergibt.

Es sind zwar Einrichtungen bekannt, um analoge trigonometrische Funktionen in digitale Äquivalente dieser Funktionen umzuwandeln, durch die vorliegende Erfindung wird jedoch eine relativ, einfache Schaltung geschaffen, welche die Möglichkeit bietet, kleine Geschwindigkeiten oder Verhältnisse der Winkeländerung mit hoher Auflösung bzw. Genauigkeit zu erfassen.

Bei dem erfindungsgemäß verwendeten Prinzip gelangt eine vielstufige Prozedur zur Erzeugung &s gewünschten Winkels zur Anwendung. Obwohl das Gerät ausreichend schnell ist, so daß es■

509850/0960

den meisten kontinuierlich sind ändernden Operationen folgen kann, wird es im allgemeinen dort nicht eingesetzt, wo im wesentlichen momentane Umwandlungen von stark voneinander äbweichenjden Winkeln vorgenommen werden müssen. Im Betrieb wird ein Pro- . bewinkel oder Versuchswinkel dirch einen Analog/Digitalintegratorj erzeugt. Nach dem Einschalten beträgt dieser anfängliche Ver- : suchswinkel normalerweise null. Dieser Winkel wird in digitale Signale umgewandelt, die äquivalent sind zum digitalen Cosinus und digitalen Sinus dieses Winkels. Die zwei digitalen Signale werden dann in Analog/Digitalmultiplizierstufen mit einem Arbeitszyklus jeweils mit dem Sinus und dem Cosinus der analogen Winkel, die umgewandelt werden, multipliziert. Demnach multipliziert jede Multiplizierstufe einen Sinus mit einem Cosinus. Es sei hervorgehoben, daß dann, wenn die digitalen und analogen Signale die gleichen Winkel wiedergeben, die zwei Multiplikationsprodukte identisch sind. Wenn jedoch eine Differenz auftritt, so erzeugt eine Integrierstufe, die die Differenz zwischen den zwei Produkten integriert, eine Ausgangsgröße, um den Probewinkel zu ändern, und es werden auf diese Weise weitere Zyklen des zuvor erläuterten Betriebes so lange durchlaufen, bis keine Differenz zwischen den beiden Produkten der Multiplizierstufen mehr vorhanden ist, und somit keine weitere Korrektur vorgenommen wird. Der von dem Integrator erzeugte Winkel besteht j notwendigerweise aus einem gespeicherten Wert und wird bei je- j j dem Vergleichszyklus fortwährend auf den neuesten Stand gebrachtj. j Durch Festhalten des Ausmaßes der Winkeländerung während eines j ι gegebenen Zyklusses kann auch eine Ausgansgröße vorgesehen wer- | den, welche die Geschwindigkeit oder Verhältnis der Änderung wie-j dergibt.

Es ist somit Ziel der Erfindung, ein Wandlergerät zu schaffen, um einen analogen Sinus und Cosinus in einen digitalen Sinus undj Cosinus umzuwandeln.

Weitere Vorteile und Einzelheiten der Erfindung ergeben sich aus der nun folgenden Beschreibung eines bevorzugten Ausführungsbeispiels unter Hinweis auf die Zeichnungen. Es zeigen:

Fig. 1 ein Blockschaltbild des gesamten Konzepts nach der Erfindung;

S098SÖ/096Ö

Pig. 2 ein detailliertes Blockschaltbild eines Arbeitszyklus-Multiplizierblockes von Fig. 1;

ig. 3 einen detaillierten Stromlaufplan des R-Addierblocks von Fig. 2; ·

Fig. 4 einen detaillierten Stromlaufplan des Analog/Digitalintegratorblocks 20 von Fig. 1;

Fig. 5 ein detailliertes Blockschaltbild des Wandlers 26 von Fig. 1; und

Fig. 6 eine Reihe von Wellenforraen, welche den Umwandlungsprozeß veranschaulichen und dazu dienen, die Betriebsweise einer bevorzugten Ausführungsform nach der Erfindung zu erläutern.

Gemäß Fig. 1 werden zwei Eingangsleitungen 10 und 12 dazu verwendet, um analoge Eingangssignale entsprechend einem Sinus— und Cosinuswert jeweils in die Analog/Digitalarbeitszyklus-Multiplizierstufen 14 und 16 einzuspeisen. Die Ausgänge dieser zwei Multiplizierstufen erscheinen auf einer Leitung 18 und gelangen von dort zu einer Analog/Digitalintegrierstufe 20, die Ausgänge 22 und 24 besitzt. Der Ausgang 24 ist für die Folge der Winkeländerung maßgebend, während der Ausgang 22 für den Winkel kennzeichnend ist, der umgewandelt wird. Der Ausgang bzw. Leitung 22 führt auch zu einem Eingang eines Digitalwinkel/Sinus- und Cosinuswandlers 26..Dieser Wandler besteht bei dem bevorzugten Ausführungsbeispiel aus einem Cordic Konverter eines Typs ähnlich demjenigen, der in Fig. 3 einer US-Patentanmeldung 7022 der gleichen Anmelderin dargestellt ist. Ein erster Ausgang 28 des Wandlers 26 sieht eine Ausgangs—Digitalsignal-Anzeige des Cosinus des Winkels vor, und die Leitung sieht eine zweite Eingangsgröße für die Multiplizierstufe 14 vor. Ein zweiter Digitalsignal-Ausgang des Wandlers 26 erscheint auf der Leitung 30 und gelangt als zweite Eingangsgröße zur Multiplizierstufe 16. Es sei darauf hingewiesen, daß die Leitungen 28 und 30 auch dazu verwendet werden, um Ausgangsgrößen des Gerätes für die Schaltung nach der Erfindung vorzusehen. Der Gegenstand der vorliegenden Erfindung ist somit mit zwei analogen Eingängen und vier digitalen Ausgängen ausgestattet.

5098 5 U/0960

wo möglich
In Fig. 2 sind/die gleichen Bezeichnungen verwendet, wie sie für die Multiplizierstufe 14 von Pig. 1 verwendet sind, obwohl Fig. 2 repräsentativ für die Inhalte einer der Multiplizierstufen 14 oder 16 ist. Der Eingang 10 führt über einen Widerstand 33 zu einem ersten Eingang 35 eines Änalogschalters 37. In dem Analogschalter 37 ist ein einpoliger Schalter enthalten, der durch das Signal auf einer Leitung 51 betätigt wird und der zwischen dem Kontakt bzw. Leitung 35 und einem Ausgang geschaltet ist, welcher zur Leitung 18 führt. Der Eingang 10 ist ebenso über einen Widerstand 41 mit dem negativen Eingangsanschluß eines Differenzverstärkers 43 mit einem Rückkopplungswiderstand 45 verbunden. Der Ausgang des Verstärkers 43 ist über einen Widerstand 47 mit einem zweiten Eingang 49 des Analogschalters 37 verbunden. Dieser Eingang 49 wird über einen zweiten Schalter mit dem Ausgang 18 verbunden. Dieser zweite Schalter wird in Abhängigkeit von einem Signal betätigt, welches auf einer Eingangsleitung 39 erscheint. Beide Schalter innerhalb des Analogschalters 37 befinden sich normalerweise im geöffneten Zustand und werden nur dann geschlossen, wenn Signale auf den Leitungen 39 und 51 erscheinen. Diese Signale erscheinen exklusiv, so daß die Ausgänge der zwei Schalter zu der Leitung 18 zusammengeführt werden können, da sie nicht gleichzeitig geschlossen werden. Ein weiterer Eingang der Schaltung besteht aus der gemeinsamen Leitung oder geerdeten Leitung 53, die mit dem positiven oder nicht-invertierenden Eingang des Verstärkers 43 verbunden ist, und führt weiter über einen Widerstand 55 zu einem Eingang 57 des Schalters 37_f so daß dieser Anschluß im Innern der Schaltungsanordnung weiter verwendet werden kann. Der untere Schalterkontakt des Schalters 37 wird immer dann geschlossen, wenn die beiden oberen Schalter geöffnet sind. Es sei darauf hingewiesen, daß eine Vielzahl von Ausführungsformen von Festkörper— und mechanischen oder elektromechanischen Schaltern zur Anwendung gelangen können, um die Schaltfunktion innerhalb des Blockes 37 durchzuführen. Die digitalen Eingangssignale, die beispielsweise bei 28 erscheinen, gelangen zu einer R-Addierschaltung 60, wobei die Leitung 28 zu einem Y Δ. X-Eingang führt. Ein Schieberegister 62 empfängt von einer Leitung 63 vom R-Ausgangsanschluß des Blocks 60 einen Eingang und erzeugt eine Ausgangsgröße auf einer Leitung 65, die zu einem R_IN-Anschluß des Blocks 60 gelangt. Ein Paar von Leitungen 67 und 69 sind mit + Δ X und - Δ X bezeichnet. Bei dem vorliegenden Ausführungsbeispiel ist einer dieser Eingänge normalerweise mit einem logischen 1-Signal verbunden, welches in diesem Fall aus einer positiven Spannung besteht, und der andere ist normalerweise mit einer logischen 0 oder Masse

S09850/0960

verbunden. Ein weiterer Eingang ist mit sync bit- oder sign bit-Eingang 71 bezeichnet. Die R-Addierstufe 60 besitzt Ausgänge, die mit den zuvor erwähnten Leitungen 39 und 51 des analogen Schalters 37 verbunden sind. Die Leitung 39 ist mit dem negativen Überlauf anzeigeanschluß 39 - H Z verbunden, während die Leitung 51 mit dem positiven Überlaufanzeige ans chluß + Δ Ζ verbunden ist.

Fig. 3 zeigt eine detailliertere Schaltungsanordnung der R-Addierstufe 60 von Fig. 2. Die R-Addierstufe 60 von Fig. 2 befindet sich innerhalb der strichlierten Linien von Fig. 3. Die Eingänge führen zu einem Multiplizierblock 73» dessen Ausgang zu einem Paar von UND-Gliedern führt und zu einem Summierblock 75 führt. Die erwähnten UND-Glieder arbeiten mit Eingangsgrößen auf verschiedenen anderen Leitungen zusammen, um eine Anzeige zu liefern, wenn ein Überlauf auftritt, das heißt also eine Bedingung oder Zustand, der die Kapazität des Schieberegisters 62 überschreitet. Die Summiereinrichtung 75 arbeitet derart, daß sie die Inhalte des Schieberegisters 62 zu irgendwelchen neu zugeführten digitalen Worten addiert. Bei einer ausreichenden Zahl von Additionen wird daher die Kapazität des Schieberegisters 62 überschritten, und es wird die höchstwertige Ziffer verloren. Wenn das höchstwertige Bit einer digitalen bzw. binären Zahl verlorengeht, so besteht die Folge davon darin, daß die digitale Zahl um 1/2 oder einen Faktor von 2 reduziert wird.

Die Betriebsweise der Schaltung gemäß Fig. 3 ist vollständig in Verbindung mit Fig. 11 des US-Patents 3 757 261 von Delaine C. Sather bzw. der gleichen Anmelderin beschrieben. Da dieser Punkt bzw. Einrichtung auf dem vorliegenden Gebiet bekannt ist, soll nicht auf weitere Einzelheiten hinsichtlich der Betriebsweise dieser speziellen Schaltung näher eingegangen werden.

In Fig. 4 gelangt auf der Eingangsleitung 18 ein Signal zum negativen oder invertierenden Eingang eines Verstärkers 80, der innerhalb eines strichlierten Blockes 82 gelegen ist. Der Verstärker 80 besitzt einen positiven Eingangsanschluß, der über= einen Widerstand 84 mit Masse oder Erde 86 verbunden ist, und besitzt weiter eine Rückkopplungskapazität 88. Der Block 82 entspricht dem analogen Integrierabschnitt von Fig. 4, wobei die verbleibende Schaltungsanordnung die Umwandlung in ein digitales Signal besorgt. Eine am Ausgang des Verstärkers 80 erscheinende Größe gelangt über eine Leitung 90 jeweils zu einem positiven und negativen Schwellendetektor 92 und 94· Wenn die

§09850/0968

Eingangsgröße auf der Leitung 90 einen vorbestimmten Betrag in positiver Richtung relativ zu einer Bezugsgröße überschreitet, so entsteht auf der Leitung 96 eine Ausgangsgröße, die* einen D-Flip-Flop 98 erreicht, der nur entsprechend vollständiger Wortzeiten oder Zeitabschnitte arbeitet und ebenfalls nur dann, wenn gleichzeitig ein sync bit wie auf der Leitung 100 erscheint. Eine Ausgangsleitung 102 des Flip-Flops 98 führt zum + Δ X-Eingang eines R-Addierers 104 und führt ebenso zu einem ähnlichen Eingang eines R-Addierers 106 und zu einem Eingang eines Analogschalters 108. Die R-Addierer 104 und 106 können mit denjenigen von Fig. 3 identisch aufgebaut sein, während der Analogschalter 108 identisch mit demjenigen sein kann, der im Block 37 in Fig. 2 veranschaulicht ist. Wenn das Signal auf der Leitung 90 einen vorbestimmten Wert, der normalerweise mit dem positiven Wert identisch ist, in negativer Richtung von der Bezugsgröße aus überschreitet, so erscheint auf der Leitung 110 von der negativen Schwellenschaltung 94 eine Ausgangsgröße. Diese Ausgangsgröße gelangt als Eingang zu einem D—Flip-Flop und betätigt diesen nach dem nächsten Auftreten eines sync bits auf der Leitung 100. Es wird dann für einen vollen Wortzeitabschnitt auf der Leitung 114 des D-Flip-Flops 112 eine Ausgangsgröße erhalten, und diese gelangt zu den - Δ X-Eingängen der R-Addierer 104 und 106, aber auch zu einem zweiten Betätigungseingang des Analogschalters 108. Der Analogschalter 108 besitzt positive und negative Bezugseingangs-Leitungen 116 und 118, die über Widerstände mit zwei Eingängen am Schalter 108 verbunden sind· Eine Ausgangsleitung 120 des Analogschalters 108 ist derart verbunden, daß ein Rückkopplungssignal zur analogen Integrierstufe 82 gelangt, und zwar während einer spezifischen Zeitperiode T₂* Auf der Leitung 122 gelangt ein Taktsignal zu einer Zeitsteuerschaltung 124» die den sync bit-Ausgang 100 und den Ausgang bzw« Signal auf der Leitung 126 empfängt, welches mit T₂ bezeichnet ist und zu den Flip-Flops 98 und 112 geführt wird und welches in einem Inverter 128 invertiert wird, um eine Ausgangsgröße T₁ zu erzeugen. Da das Erscheinen einer logischen 1 auf der Leitung 126 notwendigerweise nach Invertierung zur Folge hat, daß eine logische 0 am Ausgang T₁ erscheint, und da

/die zwei Signale ausschließen., läßt sich erkennen, daß ein Ausgangssignal von 124 beide Signale erzeugen kann. Ein letzter Ausgang 130 der Zeitsteuerschaltung 124 führt jeweils zu einem ersten und einem zweiten Schieberegister 132 und 134· Das Signal auf der Leitung 130 dient dazu, die Schieberegister zu entleeren, und zwar in Vorbereitung auf einen neuen Arbeitsgang. Das Schieberegister 134 ist zwischen dem Ausgang und dem Eingang des E-Addierers 106 geschaltet und empfängt auf einer Leitung 136 eine Eingangsgröße entsprechend einer logischen O. Das Schieberegister 132 empfängt eine Eingangsgröße vom R-Ausgang der R-Addierstufe 106 und besitzt eine Zirkulier- bzw· Rückführleitung 138, um das in dem Register enthaltene Wort so lange zirkulieren zu lassen, bis das nächste Einlesebetätigungssignal von der Leitung 130 empfangen wird. Auf einer Leitung 140 gelangt eine konstante Eingangsgröße Kp zum T Δ X-Eingang der R—Addierstufe 106, während ein xync bit über eine Leitung 100 zugeführt wird. Auf einer Leitung 142 wird eine weitere Konstante K, zum Y Δ X-Eingang der R-Addierstufe 104 geleitet· Ein Schieberegister 144 ist zwischen dem Ausgang und dem Addierer 104 angeordnet, während der R-Ausgang des Addierers 104 auch so verbunden ist, daß auf der Leitung 22 das digitale ©-Ausgangssignal erscheint. Ein Widerstand 146 ist zwischen Masse oder Erde 86 und einem letzten Eingang des Analogschalters 108 geschaltet und hat im wesentlichen die gleiche Funktion wie die Leitung 57 von Fig. 2,

Fig. 5 zeigt einen detaillierten Schaltplan eines cordic ©/ sinus ©, cosinus ©-Wandlers. Ein cordic-Wandler ist auf dem vorliegenden Gebiet seit langem bekannt, was verschiedene Artikel der vergangenen letzten Jahre zeigen. Ein sehr ähnlicher cordic-Wandler ist weiter in der US-Patentanmeldung 439*185 vom

ßier*

4. Februar 1974 beschrieben. Da diese Schaltung/nur zu dem Zweck vorgesehen ist, um die Erläuterung und Offenbarung zu vervollständigen, sollen nur oberflächliche Hinweise auf die Betriebsweise dieser Schaltung im folgenden gemacht werden. Es sei jedoch hervorgehoben, daß die Eingangsleitung 22 ein Eingangssignal für ein ©-Schieberegister 150 vorsieht, dessen Aus-

S098B0/G96Ö

gang rait einer Summier einrichtung 152 verbunden ist. Eine
^_ O₁₁J-Leitung 154 führt zu einer Multipliziereinrichtung 156, die weiter Steuereingangsgrößen von einem J-K-Flip-Flop 158
empfängt und deren Steuereingänge auch mit den Multiplizierschaltungen 160 und 162 verbunden sind. Ein Ausgang der Multiplizierschaltung 160 führt über eine Summierschaltung 164 zu
einem Schalter, der allgemein mit 166 bezeichnet ist, und dessen Ausgang zu einem Sinus-Schieberegister 168 führt. Der Ausgang des Schalters 166 dient auch dazu, Eingangssignale für
einen J-K-Flip-Flop 170 vorzusehen. Ein vielpoliger Schalter 172 arbeitet derart, daß er eine Verbindung mit verschiedenen Anschlüssen herstellt, und zwar in einer Aufeinanderfolge
über einen Zyklus von Worten eines Rahmens, und indem er die
Operation für jeden Wortrahmen wiederholt. Ein Ausgang der Multiplizierschaltung 162 führt zum Eingang einer Summiereinrichtung 174, deren Ausgang zu einem Schalter 176 führt. Ein Ausgang des Schalters 176 ist mit einem J-K-Flip-Flop 178 verbunden und ebenso mit einem Cosinus-Schieberegister 180. Ein vielpoliger Schalter 182 ist mit dem Cosinusregister 180 verbunden und kann zusammen mit dem Schalter 172 in Koinzidenz betrieben werden.

Die Wellenformen von Fig. 6 veranschaulichen hauptsächlich die Ausgangsgröße, die aus den Arbeitszyklus-Multiplizierstufen 14 und 16 erhalten wird. Beispielsweise veranschaulichen die Wellenformen 6 A, D und F die Ausgangsgröße der Multiplizierstufe 14» während die Wellenformen 6 B, Ξ und G die Ausgangsgröße der Multiplizierschaltung 16 zeigen, und zwar für einen gegebenen Satz von Eingangssignal-Winkeln. Die Wellenformen C und H
veranschaulichen Ausgangsgrößen, die von der Leitung 90 am Ausgang des Analogintegrators von Fig. 4 erhalten werden können.
Die Wellenform J veranschaulicht die relativen logischen 1-Zeiten der Schaltsignale T₁ und T₂, ^{die auf den} Leitungen 126 und 21 von Fig. 4 erscheinen.

Die Betriebsweise der Schaltungsanordnung ist wie folgt:

609850/096Ö

Wie bereits erwähnt wurde, zeigt Fig. 3 einen R-Addierer, wie dieser in einer Patentschrift 3 757 261 behandelt ist· Grundsätzlich erzeugt jedoch der R-Addierer Überlauf-Ausgangsgrößen auf den Leitungen 39 und 51» die anzeigen, daß die Kapazität des Schieberegisters 62 überschritten wurde· In das Schieberegister 62 werden Worte zweckmäßigerweise dadurch eingelesen, indem eine logische 1 auf entweder die Leitung 67 oder 69 aufgedrückt wird, so daß irgendein digitales Wort, welches auf der Leitung 28 erscheint, durch die Multiplizierstufe 73 zur Addiereinrichtung 75 gelangt· Wenn auf den Leitungen 67 oder 69 keine logischen 1*en erscheinen, so wird kein digitales Wort hindurchgeführt, oder mit anderen Worten, es erscheint eine Ausgangsgröße von 0. Wenn die logische 1 auf der Leitung 69 erscheint, so wird das ankommende Wort auf der Leitung 28 mit - 1 multipliziert. Wenn auf der Leitung 67 eine logische 1 erscheint, so wird die Eingangsgröße auf der Leitung 23 effektiv mit + 1 multipliziert, und diese wird lediglich effektiv zur Summiereinrichtung 65 übertragen. Die Summiereinrichtung 65 addiert das ankommende.digitale Wort zu dem zirkulierenden Wort aus dem Schieberegister 62 auf der Leitung 65. Somit wird nach jedem Auftreten eines Durchgangs eines digitalen Wortes durch die Multiplizierstufe 73 die Größe des Wortes in dem Schieberegister 62 geändert. Wenn dieses in entweder der negativen oder positxven Richtung erhöht wird, so daß die Kapazität des Schieberegisters 62 überschritten wird, erscheint in geeigneter Weise auf der Leitung 39 oder der Leitung 51 während des folgenden Wort-Zeitabschnittes eine Ausgangsgröße. Auch diese zieht einen Wert ab, der gleich ist mit dem höchstwertigen Bit, wenn die Summe positiv ist, und addiert diesen Wert, wenn die Summe negativ ist, und da erfindungsgemäß binäre Worte verwendet werden, besteht das Endergebnis in der Änderung des gespeicherten Wortes um einen Faktor von 2.

Gemäß Fig. 2, welche die Arbeitszyklus-Multiplizierstufe in dem R-Addierer von Fig. 3 zeigt, werden aufeinanderfolgende digitale Worte auf der Leitung 28 zugeführt, und die Überlaufausgangsgrößen erscheinen auf den Leitungen 39 und 51. Wenn die

§09850/0989

Multiplizierschaltung von Fig. 2 in dem Block 14 von Fig, 1 enthalten ist, so ist die Leitung 69 und die Leitung 67 mit Masse verbunden, und die Leitung 67 ist mit dem Eingang 21 am· Analog/ Digitalintegrator 20 verbunden. Wenn der Gegenstand der Fig. 2 als Multiplizierer 16 eingesetzt wird, so werden die entgegengesetzten Verbindungen vorgenommen. Mit anderen Worten wird die Leitung 69 mit der Leitung 21 verbunden, während die Leitung 67 mit Masse oder Erde verbunden wird. Der Grund für diese Änderung hinsichtlich der Verbindungen der Multipliziereingänge des R-Addierers besteht darin, daß die Ausgangsgröße des Multiplizierers 16 effektiv vom Ausgang des Multiplizierers 14 abgezogen wird. Dies ist erforderlich, da der Algorithmus, auf welchem das Konzept der Erfindung basiert, es erforderlich macht, daß das Produkt aus cosinus oL und sinus Q von dem Produkt aus sinus öl und cosinus O abgezogen wird.

Wenn ein positiver Überlauf innerhalb des Blocks 60 auftritt, so erscheint auf der Leitung 51 eine Ausgangsgröße» Ein Signal auf dieser Leitung verbindet den Eingang 35 mit der Ausgangsleitung 18, und es kann somit die analoge Eingangsgröße von der Leitung 10 zum Ausgang 18 über den Widerstand 33 gelangen· Der Überlaufzustand oder das auf der Leitung 51 erscheinende Signal wird während eines Wortzeitabschnittes aufrechterhalten. Wenn die beim Gegenstand der Erfindung verwendeten Worte eine Länge von 16 Bits besitzen, so würde das auf der Leitung 51 erscheinende Signal für eine Zeit andauern, die erforderlich ist, damit 16 Takt impulse ein 16-Bit-Reihenwort in die Addierstufe 60 auf der Leitung 28 einlesen. Wenn andererseits eine Überlaufanzeige oder -zustand auf der negativen Überlaufleitung 39 auftritt, so wird das analoge Eingangssignal in dem Verstärker 43 invertiert und gelangt dann von der Leitung 49 durch den Analogschalter zur Ausgangsleitung 18.

Es sei darauf hingewiesen, daß die analoge Eingangsleitung von Fig. 2 den sinus oc liefert, wenn der Gegenstand von Fig. 2 als Multiplizier stufe 14 eingesetzt wird, und den cosinus oC liefert, wenn die Schaltung gemäß Fig. 2 als Multiplizierstufe 16 verwen-

§09850/0 960

det wird.

Die Analog/Digitalintegrierschaltung von Fig. 4 empfängt Eingangssignaländerungen von zwei Arbeitszyklus-Multivibratoren 14 und 16 auf der Leitung 18. In der Schaltung wird die Summe dieser zwei Änderungen für eine !Periode summiert, die gleich ist ^l der Zeit T₁, wie in Fig. 6 J gezeigt ist, und dieser Wert wird dann in eine Zeitperiode umgewandelt, die zu diesem Wert proportional ist. Die resultierende Zeitperiode T Δ θ wird dann in ein Δ. ©-Signal umgewandelt und wird zu dem früheren Ö-Wert für die frühere Zeitperiode T addiert. Diese Zeitperiode wird eben-

der

falls in eine Größe Δ θ/ Δ T oder das Verhältnis /Geschwindigkeit der Signaländerung umgewandelt.

Ein Verfahren zur Durchführung dieser Funktion ist in Fig. 4 gezeigt. Eine Zeitsteuerschaltung 124 erzeugt auf der Leitung 126 eine Ausgangsgröße, die in Verbindung mit einem Inverter 128 verwendet wird, um die T₁- und Tp-Zeitperioden zu erzeugen. Während die Zeitperiode Tp irgendeinen gewünschten Wert haben kann, ist sie normalerweise sehr viel kurzer als die Zeitperiode T₁. Während der Zeitperiode T₁ wird das Eingangssignal auf der Leitung 18 bei 82 integriert, und die Flip-Flops und 112 werden in einem inaktiven Zustand gehalten, um also die Ausgangsgrößen auf den Leitungen 102 und 114 auf einer logischen 0 zu halten. Die T₁-Ausgangsgröße auf der Leitung 21 wird während der Zeitperiode T₁ verwendet, um die richtigen Δ X-Eingänge an den E-Addierstufen der Arbeitszyklus-Multiplizierer 14 und 16 zu aktivieren. Während der Zeitperiode T„ wird die Eingangsgröße von den Multiplizierern auf der Leitung 18 ausgeschaltet, da die Δ X-Eingangsgrößen an den R-Addierern sich auf dem Wert einer logischen 0 befinden, wodurch ein weiteres Auftreten von überlaufbedingungen oder -zuständen für die Betätigung des Analogschalters 37 eliminiert wird. Fahrend der Zeitperiode T₂ werden die D-Flip-Flops 98 und 112 betätigt, und zwar durch die abfallende Flanke des sync bit-Signals, welches auf der Leitung 100 erscheint. Die Eingangsgrößen für diese zwei Flip-Flops werden von den Schwellendetektorschaltungen 92

6 0 9 8 5 0/0980

und 94 abgeleitet. Wie bereits an früherer Stelle erläutert wurde, sehen diese Schwellendetektorschaltungen nur dann Ausgangsgrößen vor, wenn die Eingangsgrößen zu denselben einen vorbestimmten absoluten Wert überschreiten. Der Detektor 92 sieht nur dann eine Ausgangsgröße vor, wenn die Eingangsgröße den Wert in positiver Richtung überschreitet, während der Detektor 94 nur eine Ausgangsgröße erzeugt, wenn die an ihn angelegte Eingangsgröße den bestimmten Wert in negativer Richtung übersehreitet. Obwohl diese zwei Schwellen einen unterschiedlichen absoluten Wert haben können, besitzen sie bei dem gewählten Ausführungsbeispiel identische Werte. Wenn der Integrator ein positives Signal, wie das Signal entsprechend der Wellenform 6 H, empfangen hat, so erscheint auf der Leitung 102 ein positiver Spannungswert, und zwar während der gesamten Zeitperiode T₂* **^s werden somit die R-Addierer 104 und 106 betätigt, und es werden die auf den Leitungen 142 und 140 zugeführten Konstanten in den Schieberegistern 134 und 144 addiert. Da das Schieberegister 134 dazu verwendet wird, eine Inderungsfolge vorzusehen, muß dieses Register notwendigerweise auf eine logische 0 geleert werden, und zwar vor dem Anfang jedes Zeitintervalls 3?2* ^Es wird somit durch die Wirkung des Einlesesignals L₁ auf der Leitung 130 eine 0 eingelesen. Gleichzeitig mit diesem Vorgang wird das früher in dem Schieberegister 134 gespeicherte Signal in das Schieberegister 132 eingelesen, um während der gesamten nächsten Zeitperiode T₁ dieses letzte berechnete Folgeausgangssignal vorzusehen. Wie sich aus der Wellenform 6 H erkennen läßt, fällt das Signal, welches durch den positiven Schwellendetektor 92 erfaßt wird, während der Zeitperiode T₂ ab. Dies tritt aufgrund der Betätigung des Analogschalters 108 durch das Signal auf der Leitung 102 auf, um eine Eingangsgröße von der positiven Leitung 116 vorzusehen. Dieses positive Signal gelangt auf die Leitung 120 und von dort zum Eingang von der positiven Leitung 116. Dieses positive Signal gelangt auf der Leitung 120 zum Eingang des Integrators 182, in welchem es invertiert wird und dazu verwendet wird, die Ladung der Kapazität 88 abzubauen. Die Wellenform 6 C veranschaulicht einen Zustand, gemäß welchem ein Versuchswinkel sehr nahe bei

609 8 50/0960

dem Analogwinkel liegt, so daß dadurch die Schwelle nur während einer kurzen Zeitdauer während der Zeitperiode T₂ überschritten wird, und von da an keine weitere Korrektur auftritt· Gemäß dem Verlauf der Wellenform 6 H war die Folge extrem hoch, da das Schieberegister während der gesamten Zeitperiode T₂ erhöht wurde; die Folge ist jedoch für die Wellenform 6 G sehr niedrig, da das Schieberegister nur eine Wortzeit-Eingangsgröße der Konstanten K₂ auf der Leitung 140 enthält·

Der digitale ©/sinus ö und cosinus O-Wandler von Fig· 5 wurde in Verbindung mit der an früherer Stelle erwähnten Patentanmeldung beschrieben. Es sei jedoch hervorgehoben, daß während der Anfangs-Wortzeit N das ©-Schieberegister 150 mit dem digitalen Wort ©. geladen wird, welches auf der Leitung 22 erscheint, während das sinus ©-Schieberegister mit einer 0 geladen wird· Das cosinus ©-Schieberegister 180 wird zu diesem Zeitpunkt mit einem Wert geladen, der gleich ist mit cos arc tang 1 mal cos arc tang 1/2 mal cos arc tang 1/4 mal cos arc tang 1/8 ... mal cos arc tang 1/8192 für ein digitales Wort mit 16 Bits· Der Flip-Flop 158 bestimmt das Vorzeichen des ankommenden digitalen Wortes auf der Leitung 22. Wenn dieses Wort positiv ist, wird von dem Signal auf der Leitung 22 während der Wort zeit N. ein ά ©_in auf der Leitung 154 von 90 Grad subtrahiert« Wenn ©. auf der Leitung 22 negativ ist, dann wird Δ© von 90 Grad, welches auf der Leitung 154 erscheint, zu ©_iri auf der Leitung 22 während der Wortzeit N. addierte Wenn der Eingangswinkel positiv ist, wird während der N*—Zeitperiode der cosinus © zum sinus © addiert, und der cosinus © wird gleich gemacht. Wenn jedoch der Eingangswinkel ©_in auf der Leitung negativ ist, wird der cosinus © von dem sinus © subtrahiert· Wie sich aus den genannten Patentanmeldungen entnehmen läßt, , besteht A©_in auf der Leitung 154 aus einer Folge von digitalen Worten in binären Winkel-Bruchangaben, mit den Worten in der Folge von 90 Grad von arc tang 1, arc tang 1/2 .·. arc tang 1/3192. Zum sinus-BitZeitpunkt jeder Wortperiode wird das Vorzeichen von © in dem Schieberegister 150 bestimmt, und es wird der Wert von A©_in auf der Leitung 154 von dem Winkel in dem

S098SÖ/096Ö

-H-

Schieberegister 150 subtrahiert oder zu diesem Winkel addiert, um den absoluten Wert desselben zu reduzieren. Die Sinus- und Cosinuswerte werden für eine negative Drehrichtung von Q in positiver Richtung gedreht· Wenn daher auf der Leitung 22 ein Winkel von 36 Grad erscheint bzw. ein entsprechendes Signal, dann beträgt der Wert des sinus am Ende der Umwandlung gleich sinus 36 Grad, und der Cosinuswert beträgt cosinus 36 Grad, während der Winkel O im Schieberegister 150 gleich 0 beträgt.

Die Wellenformen von Fig. 6 dienen dazu, die Betriebsweise der Multiplizierstufen von Fig. 1 besser verständlich zu machen· Wie veranschaulicht ist, sind die Wellenformen in 90 Wortzeitabschnitte oder -zeiten aufgeteilt, wobei die Zeitperiode T₁ 78 Wortzeiten umfaßt, und die Zeitperiode Tp ¹^ Wortzeiten ausmacht·

Die Wellenformen A und B zeigen jeweils die Ausgangsgröße der Multiplizierstufen 14 und 16· Diese Wellenformen veranschaulichen einen Zustand bzw· Bedingung, gemäß welcher der Winkel θ nahezu gleich ist dem analogen Winkel oO. Der angenommene Winkel betrug 75,9 Grad, und es ergibt sich, daß der cosinus dieses 'Winkels gleich 0,24 ist. Wie sich aus der Wellenform A erkennen läßt, wird die digitale Eingangsgröße 0,24 5mal addiert, bevor ein Überlauf auftritt. Bei dem nächsten Wort wird eine Überlaufanzeige vorgesehen, und das Analogsignal auf der Leitung 10 wird durchgelassen· Da der sinus von 75,9 Grad ungefähr ■ gleich ist 0,97» wird ein Analogimpuls, der 0,97 # des maximal ι Zulässigen beträgt, für eine Wortzeit durchgelassen· Es bedarf dann weiterer mehrerer Wortzeiten, bevor ein Überlauf erneut ι auftritt. Es sei darauf hingewiesen, daß der Abstand zwischen den Impulsen nicht immer gleich ist, und daß speziell, obwohl die meisten Impulse in der Wellenform A eine Wortseit von 3 Worten zwischen sich aufweisen, ein Satz vier Wortzeiten zwischen den Wortzeiten 38 und 42 besitzt. Dieser ungeradzahlige Abstand tritt immer dann auf, wenn das digitale Wort, welches addiert wird, keinen ganzzahligen Reziprokwert besitzt·

I098SO/0960

Hinsichtlich der Wellenform B sei darauf hingewiesen, daß der digitale sinus © gleich 0,97 ist, so daß ein Überlauf bei der zweiten Wortzeit auftritt· Es wird daher während der dritten Wortzeit der analoge cosinus & von 0,24 durchgelassen, und es tritt kontinuierlich jede Wort zeit danach ein Überlauf auf, und zwar bis zur Wortzeit 34· Wie bereits an früherer Stelle erläutert wurde, werden die Ausgangsgrößen der Multiplizierstufe von denjenigen der Multiplizierstufe 14 abgezogen, so daß die Ausgangswellenform B auf einen negativen Wert 0,24 läuft, und zwar bei jedem Auftreten eines Überlaufs· Wenn die Wellenformen zueinander addiert werden, das heißt die positiven Abschnitte der Wellenform 2 mit den negativen Abschnitten der Wellenform B, so läßt sich ermitteln, daß die Langzeit-Mittelwerte der entstehenden Flächen identisch sind.

Die Wellenform G veranschaulicht die resultierende Ausgangsgröße aus dem Integrator 20 und sie zeigt, daß der integrierte Wert im wesentlichen 0 beträgt oder im wesentlichen auf 0 bleibt. Dies ist trotz kleinerer momentaner Abweichungen von einem Mittelwert von 0 der Fall· Zu Beginn der Zeitperiode T₂ bei der Wortzeit 78 beträgt die gesamte Zeit, um zurück auf 0 zu integrieren, weniger als eine Wortzeit· Es sei darauf hingewiesen, daß selbst diese kleine Korrektur nicht auftreten würde, wenn die Schwellengrenzen, die gezeigt sind, geringfügig größer wären.

XSm mit den Wellenformen D und E fortzufahren, sei darauf hingewiesen, daß in diesem Pail der digitale Winkel Ö bei 75,9 Grad liegt, während der analoge Winkel O^ auf 71,6 Grad geändert wird. Unter diesen Bedingungen tritt in den zwei Multiplizierern ein Überlauf zu Zeitpunkten auf, die identisch mit den richtigen Gegenabschnitten in den Wellenformen A und B liegen, und die einzige Änderung tritt in den Absolutwerten auf, die nach den Überlaufbedingungen auftreten. Mit anderen Worten befindet sich die Wellenform D bei 0,95 im Gegensatz zu 0,97 in der Wellenform A, während die Wellenform E bei - 0,32 anstatt bei - 0,24 wie in der Wellenform B liegt. Die Wellenform H

609850/0980

wurde gezeichnet, um speziell die Wirkung des Integrators 20 in Abhängigkeit von den Wellenformen F und G zu zeigen, die allgemeine Steigung würde jedoch genau die Wirkung des Integrators 20 hinsichtlich der Wellenformen D und E erkennen lassen.

Hinsichtlich der Wellenformen F und G sei erwähnt, daß in diesem Fall der digitale Winkel O mit 71,6 Grad angenommen wurde, während der analoge Winkelet 75,9 Grad beträgt· Demnach besitzen die positiven Wellenformen von 6 F einen Wert von 0,97» treten jedoch bei einer höheren Frequenz als derjenigen der Wellenform A auf. Hinsichtlich der Wellenform G sei erwähnt, daß, obwohl die negative Amplitude gleich 0,24 beträgt, nicht ebenso viele negative Impulse vorhanden sind. Es ergibt sich somit bei mehr positiven Impulsen und weniger negativen Impulsen ein positiver Nettowert, der innerhalb des Integrators 20 auftritt. Die Wellenform H wurde lediglich bis zur Zeitperiode 36 gezeichnet, es sei jedoch darauf hingewiesen, daß diese weiterläuft, und zwar in derselben mittleren Steigung oder Folge ansteigt, und zwar für die gesamte Zeitperiode T^. Der Wert innerhalb des Integrators 20 wird dann während der gesamten Zeitperiode T« vermindert und er nähert sich, wie sich erkennen läßt, fast der positiven Schwelle am Ende der Zeitperiode T«. Es kann daher die Annahme getroffen werden, daß, wie dargestellt, der Wandler während jeder Zeitperiode T₂ eine Änderung entsprechend einem Inkrement von ca. 4 Grad (75,9 ° — 71 »6 °) erfährt.

Unter Hinweis auf Fig. 1 ergibt sich somit aus der vorangegangenen Erläuterung, daß das veranschaulichte Blockschaltbild relativ langsam arbeitet, jedoch eine sehr hohe Auflösung erreicht. Der Betrieb wird dadurch erreicht, indem man einen Probe- oder Versuchswinkel G verwendet, der dann in den sinus und cosinus dieses Winkels Q in digitalen Serienworten konvertiert wird. Diese digitalen Serienworte werden dann in Analog/ Digitalarbeitszyklus-Multiplizierern dazu verwendet, um positive und negative Ausgangsgrößen zu erzeugen, die in dem Block 20 integriert werden, um den Versuchswinkel um einen kleinen Betrag

S09850/098 0

zu ändern, um dadurch einen neuen Versuchswinkel vorzugeben. Da jeder Versuchswinkel nur um einige wenige Grade geändert wird, dauert es mehrere vollständige Arbeitszyklen, bevor der Verj suchswinkel identisch ist mit dem Analogwinkel, der durch die ίSinus- und Cosinussignale dargestellt wird. Im Hinblick auf das Verfahren der Erzeugung des Versuchswinkels ist es auch sehr einfach durchführbar, eine Folge-Schaltung hinzuzufügen, um eine Ausgangsgröße zu erhalten, die kennzeichnend für die Änderungsgeschwindigkeit oder -verhältnis während jedes Vergleichszyklusses ist.

Durch die vorliegende Erfindung wird somit ein trigonometry shes Wandlergerät geschaffen, in welchem ein Versuchswinkel erzeugt wird und in einen digitalen Sinuswert und Cosinuswert dieses Win kels umgewandelt wird. Diese digitalen Winkelsignale werden dann jeweils mit den analogen Cosinus- und Sinuswerten multipliziert, und die dadurch erhaltenen Produkte werden verglichen, wobei die Differenz bzw. das Ergebnis des Vergleichs dazu verwendet wird, den anfänglich vorgegebenen Versuchswinkel nachzustellen. Wenn das Vergleichsergebnis bzw. die Differenz der zwei Produkte O be trägt, so kann der Versuchswinkel als richtig betrachtet werden. Durch Messung des Ausmaßes der Winkeländerung für gegebene Zeitperioden wird auch eine Ausgangsgröße der Geschwindigkeit oder des Verhältnisses vorgesehen.

Obwohl das beschriebene Ausführungsbeispiel speziell mit einem cordic-Wandler und in Verbindung mit Analog-zu-Digitalarbeitszyklus-Multiplizierern beschrieben wurde, sei darauf hingewiesen, daß andere Wandlerstufen und Multiplizierer mit Zufriedenheit verwendet werden können und arbeiten, ohne daß durch eine ; solche Maßnahme der Rahmen der vorliegenden Erfindung verlassen wird.

! Sämtliche in der Beschreibung erkennbaren und in den Zeichnun-

ι gen dargestellten technischen Einzelheiten sind für die Erfindung von Bedeutung.

^09850/0960

Claims

Patent an sprüche

/TP Analog/Digitalwandlergerät, gekennzeichnet durch folgende Merkmale und Einrichtungen:

einen ersten und einen zweiten Arbeitszyklus-Multiplizierer, die jeweils einen ersten und einen zweiten Signaleingang und einen Produkt ausgang aufweisen;

eine erste und eine zweite Einrichtung, um erste und zweite Analogsignale, die jeweils den sinus oC und den eosinus oL wiedergehen, ersten Signaleingängen von jeweils dem ersten, und dem zweiten Multiplizierer zuzuführen; eine Wandlereinrichtung mit einer Eingabevorrichtung und mit ersten und zweiten Ausgängen, um digitale Ausgangssignale an dem ersten und dem zweiten Ausgang desselben in Abhängigkeit von den den Eingängen der Wandlere inrichtung zugeführten digitalen Signalen zu erzeugen, wobei die Ausgangssignale kennzeichnend für den eosinus θ an dem ersten Ausgang und den sinus O an dem zweiten Ausgang sind, wenn © dem Eingang der Stufe zugeführt wird;

Mittel, um den ersten und den zweiten Ausgang der Wandlereinrichtung mit den zweiten Eingängen des ersten und des zweiten Multiplizierers jeweils zu verbinden; und eine Analog/Digitalintegriereinrichtung, die zwischen die Ausgänge der Multiplizierer und den genannten Eingang der Wandlereinrichtung geschaltet ist, um der Wandlereinrichtung ein digitales Signal O anzubieten, welches durch Integration der Differenz der Produktsignale erhalten wird, die von den Multiplizierern gewonnen werden·

2« Gerät nach Anspruch 1, dadurch gekennzeichnet, daß die Integriereinrichtung eine zusätzliche Ausgangsvorrichtung enthält, um ein digitales Signal zu erzeugen, welches die Änderungsfolge von G mit der Zeit ( ) wiedergibt·

Gerät nach Anspruch 1, dadurch gekennzeichnet, daß jeder Arbeitszyklus-Multiplizierer folgende Einrichtungen enthält: eine analoge Schaltervorrichtung mit ersten und zweiten

S09850/09S0

Signaleingängen, eine Steuereinrichtung und Ausgangsvorrichtung, wobei der Ausgang des Analogschalters mit dem Produktausgang des Multiplizierers verbunden ist; kumulative Addiereinrichtungen, die zwischen den zweiten Eingang des Multiplizierers und die Steuereinrichtung des Analogschalters geschaltet sind, um den Analogschalter in einen vorbestimmten Zustand von zwei möglichen Zuständen während einer Wortzeit bzw· Zeitperiode zu schalten, die auf jeden Überlauf des akkumulativen Addierprozesses folgt, wobei die akkumulative Summe um einen vorbestimmten Betrag nach jeweils dem Auftreten eines Überlaufes reduziert wird; und

eine Einrichtung, die zwischen den ersten Signaleingang des Multiplizierers und den ersten und zweiten Signaleingängen des Analogschalters geschaltet ist, um sowohl die invertierte, als auch die nicht-invertierte Version des Multiplizierer-Eingangssignals zu erzeugen und dem Schalter zuzuführen, wobei der Analogschalter nur eines der zwei Eingangssignale zu einem gegebenen Zeitpunkt hindurchläßt und dies nur in Einklang mit und nach einem Überlauf zustand der akkumulativen Addiereinrichtung*

4. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß die Integrierstufe folgende Einrichtungen enthält:

einen analogen Integrator, der an den Produkt ausgang der Multipliziereinrichtung angeschlossen ist und einen Ausgang aufweist, um ein Signal vorzusehen, welches für die Differenz der integrierten Werte kennzeichnend ist, die von den Multiplizierern empfangen werden;

eine akkumulative Addiereinrichtung, um kontinuierlich eine Konstante zu addieren, und zwar für so viele Wortzeitabschnitte, als ein Steuersignal empfangen wird, und um diese Konstante entweder positiv oder negativ in Abhängigkeit von dem Steuersignal zu addieren, daß der Ausgang der akkumulativen Addiereinrichtung mit dem Ausgang der Analog/Digitalintegriereinrichtung verbunden ist, um das -digitale Ausgangssignal 9 zu erzeugen;

% 0 9850/0960

eine erste und eine zweite Detektoreinrichtung für die Signalamplitude, von denen jede einen Schwellendetektoreingang zur Erzeugung von Steuersignalausgangsgrößen aufweist, die jeweils dafür kennzeichnend sind, daß die den Detektoreinrichtungen zugeführten Eingangssignale eine vorbestimmte Amplitude in positiver und negativer Richtung von einem Bezugswert aus überschreiten; daß Mittel vorgesehen sind, die den Ausgang des Integrators mit den Schwellendetektoreingängen der Amplitudendetektorvorrichtungen verbinden; daß weiter Schaltermittel vorgesehen sind, die für erste und zweite Zeitintervalle sorgen, von denen jedes eine Dauer entsprechend einer Vielzahl von Wortzeitabschnitten besitzt, während welcher die Integriereinrichtung arbeitet, daß der Integrator nur während der ersten Zeitperiode Eingangs signale empfängt, und daß die accumulative Addiereinrichtung von der Amplitudendetektoreinrichtung Steuersignale nur während des zweiten Zeitintervalls empfängt; und daß zwischen der Detektoreinrichtung und dem analogen Integrator eine Einrichtung geschaltet ist, um die Integratorausgangsgröße während des Auftretens des Steuersignals, welches von der Detektoreinrichtung vorgesehen wird, zu reduzieren·

5· Gerät nach Anspruch 4, dadurch gekennzeichnet, daß die Integrier einrichtung zusätzlich eine zweite akkumulative Addiereinrichtung enthält, die an die Signalamplituden-Detektoreinrichtung angeschlossen ist, um akkumulativ während des Auftretens der zweiten Zeitperiode von 0 aus eine zweite Eonstante so lange zu addieren, als die Eingangsgröße zur Amplitudendetektoreinrichtung den Schwellenwert während der zweiten Zeitperiode überschreitet·

6· Verfahren zum Umwandeln zweier analoger Signale, die den sinus und den cosinus eines Winkels el· wiedergeben, in zwei digitale Signale, die den sinus und den cosinus des gleichen Winkels wiedergeben, dadurch gekennzeichnet, daß ein Probeoder Versuchswinkel d gewählt wird; daß der Versuchswinkel Q in digitale erste und zweite Signale umgewandelt wird, die

80985 0/0960

jeweils den sinus & und den cosinus β wiedergeben; daß die sinus Q- und cosinus ©-Signale akkumulativ getrennt addiert werden, und daß jeweils dritte und vierte Überlaufsignale erzeugt werden, und zwar für eine vorbestimmte Zeitdauer, die auf das Auftreten jedes Überlaufsignals folgt; daß ein fünftes Signal erzeugt wird, dessen Größe dem analogen cosinus jL entspricht, und daß dieses fünfte Signal während jedes Auftretens des dritten Signals durchgeführt wird; daß ein sechstes Signal mit einer Größe entsprechend dem analogen sinus (A während jedes Auftretens des vierten Signals erzeugt wird; daß das fünfte und das sechste Signal verbunden wird, um ein Differenz-Steuersignal zu erhalten; und daß der Versuchswinkel Q so lange abgeändert wird, bis das fünfte und das sechste Signal zu einem vernachlässigbaren Steuersignal führen·

7· Gerät zum Umwandeln zweier analoger Signale, die den sinus und den cosinus eines Winkels oL wiedergeben, in zwei digitale Signale, die den sinus und den cosinus des gleichen Winkels wiedergeben, dadurch gekennzeichnet, daß das Gerät folgende Einrichtungen enthält: eine erste Einrichtung zum Erzeugen eines Versuchs- oder Probewinkels Q; eine mit der ersten Einrichtung verbunden· zweite Einrichtung, um den Probewinkel Q in digitale erste und zweite Signale zu konvertieren, die jeweils den sinus d und den cosinus 9 wiedergeben; eine an die zweite Einrichtung angeschlossene dritte und vierte Einrichtung, um akkumulativ die sinus 0- und cosinus ^-Signale getrennt au addieren und um jeweils ein drittes und ein viertes Überlaufsignal für eine vorbestimmte Zeitdauer zu erzeugen, die auf das Auftreten jedes Überlauf-Signals folgt;

eine mit der vierten Einrichtung verbundene fünft· Einrichtung zum Erzeugen eines fünften Signals, dessen Größe dem analogen cosinus oL entspricht, und um dieses Signal bei jedem Auftreten des dritten Signals zu erzeugen; eine mit der dritten Einrichtung verbundene sechste Einrichtung zum Erzeugen eines sechsten Signals mit einer dem analogen sinus oC

509850/0360

entsprechenden Größe während jedes Auftretens des vierten
Signals; und eine mit der fünften und der sechsten Einrichtung verbundene siebte Einrichtung zum Verbinden des fünften und des sechsten Signals zur Erzeugung eines Differenz-Steuersignals; und eine achte Einrichtung, welche die siebte Einrichtung mit der ersten Einrichtung verbindet, um den
Versuchswinkel 9 so lange abzuändern, bis das fünfte und das sechste Signal nicht mehr zu einem Steuersignal führen bzw. zu einem vernachlässigbaren Steuersignal führen·

609850/0980