DE1240686B - Anordnung zur Unterdrueckung der Darstellung von fuer den Wert einer Zahl bedeutungslosen Ziffern in einer elektronischen Ziffernrechenmaschine - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

240 686 Int. α.:

G06f

Deutsche KL: 42 m3 - 7/48

Nummer: 1240 686

Aktenzeichen: W 39174IX c/42 m3

Anmeldetag: 18. Mai 1965

Auslegetag: 18. Mai 1967

Die Erfindung betrifft eine Anordnung zur Unterdrückung der Darstellung von für den Wert einer Zahl bedeutungslosen Ziffern in einer elektronischen Ziffernrechenmaschine mit einem Speicher mit Speicherregistern aus aufeinanderfolgenden Sektoren, von denen in jedem eine Ziffer in Form einer dem Wert der Ziffer entsprechenden Anzahl von Impulsen in Bitspeicherstellen speicherbar ist, und mit einer Anzeigeeinrichtung zur fortlaufenden sichtbaren Darstellung der im Speicher gespeicherten Zahlen.

Es sind bereits mechanische und elektromechanische Büromaschinen mit Vornullenunterdrückungseinrichtungen bekannt, durch die ein Ausdrucken oder eine Anzeige der Nullen oberhalb der höchsten eingestellten Zahl unterbunden wird. Die bei diesen bekannten mechanischen und elektromagnetischen Anordnungen zur Nullenunterdrückung verwendeten Sperrklinken bzw. kippbaren Kontaktsätze können offensichtlich nicht in einer elektronischen Ziffernrechenmaschine zur Unterdrückung der Darstellung von für den Wert einer Zahl bedeutungslosen Ziffern eingesetzt werden.

Auf dem Gebiet der elektronischen Datenverarbeitung ist bereits eine Schaltungsanordnung zur Ermittlung der Stelle eines Datenspeichers bekannt, die mit der höchsten Ziffer einer mehrstelligen Zahl belegt ist. Bei Ermittlung dieser Stelle wird ein Signal erzeugt, das ganz allgemein zur Erzeugung von Steuerimpulsen benutzt werden kann. Weiterhin ist bereits eine digitale Speicheranordnung zur Speicherung von Worten mit variabler Länge bekannt, bei der die erste Stelle eines Speicherwortes mit einer Wortmarke markiert wird, d. h. die Stelle mit dem höchsten Stellenwert. Diese bekannten Anordnungen befassen sich jedoch nicht mit dem Problem der Unterdrükkung der Darstellung von für den Wert einer Zahl bedeutungslosen Ziffern in einer elektronischen Ziffernrechenmaschine.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Unterdrückung der Darstellung von für den Wert einer Zahl bedeutungslosen Ziffern in einer elektronischen Ziffernrechenmaschine zu schaffen.

Diese Aufgabe wird nun gelöst durch eine Anordnung zur Unterdrückung der Darstellung von für den Wert einer Zahl bedeutungslosen Ziffern in einer elektronischen Ziffernrechenmaschine mit einem Speicher mit Speicherregistern aus aufeinanderfolgenden Sektoren, von denen in jedem eine Ziffer in Form einer dem Wert der Ziffer entsprechenden Anzahl von Impulsen in Bitspeicherstellen speicherbar ist. und mit einer Anzeigeeinrichtung zur fortlaufen-Anordnung zur Unterdrückung der
Darstellung von für den Wert einer Zahl
bedeutungslosen Ziffern in einer elektronischen
Ziffernrechenmaschine

Anmelder:

WyIe Laboratories, El Segundo, Calif. (V. St. A.)

Vertreter:

Dipl.-Ing. M. Licht, Dr. R. Schmidt,

Dipl.-Wirtsch.-Ing. A. Hansmann

und Dipl.-Phys. S. Herrmann, Patentanwälte,

München 2, Theresienstr. 33

Als Erfinder benannt:
Thomas John Scuitto, Malibu, Calif.;
Matthew Arnold Alexander,
Santa Monica, Calif. (V. St. A.)

Beanspruchte Priorität:

V. St. ν. Amerika vom 18. Mai 1964 (376 606) - -

den sichtbaren Darstellung der im Speicher gespeicherten Zahlen, die erfindungsgemäß dadurch gekennzeichnet ist, daß in jedem Speichersektor außer den zur Speicherung einer Ziffer dienenden Zifferbitspeicherstellen eine Markierungsbitspeicherstelle vorgesehen ist, in die ein Markierungsbit unter Steuerung einer die Bedeutung der in den Zifferbitspeicherstellen gespeicherten Ziffer ermittelten Schalteinrichtung einspeicherbar ist, und in der Anzeigeeinrichtung eine auf die Markierungsbits ansprechende Schaltung zur Steuerung der Darstellung der gespeicherten Ziffern in Abhängigkeit der Markierungsbits vorhanden ist.

Bei der Anordnung nach der Erfindung wird also

in jedem Ziffernsektor des Speicherregisters an ein Markierungsbit gespeichert, wenn die in diesem Ziffemsektor gespeicherte Ziffer für den Wert der im Speicherregister gespeicherten Zahl bedeutsam ist. Bei der fortlaufenden Darstellung des Speicherinhalts wird dann durch diese den bedeutsamen Ziffern zugeordneten Markierungsbits die Anzeigeeinrichtung derart gesteuert, daß die Ziffern, denen ein Markierungsbit zugeordnet ist, unterschiedlich von den Ziffern, denen kein Markierungsbit zugeordnet ist, dar-

709 580/132

gestellt werden. Bei Verwendung einer Katodenstrahlröhre zur Anzeige der gespeicherten Ziffern wird also die Intensität des Elektronenstrahls durch die Markierungsbits derart gesteuert, daß die bedeutungslosen Ziffern mit anderer Intensität dargestellt werden als die bedeutungsvollen. Zur Ermittlung und Markierung der bedeutungsvollen Ziffern wird erfindungsgemäß insbesondere eine Zähltechnik angewendet, bei der die normalerweise in einer elektronischen Ziffernrechenmaschine zur Durchführung arithmetischer Operationen vorgesehene Zähler Verwendung finden.

Die Anordnung nach der Erfindung ermöglicht also in einer elektronischen Ziffernrechenmaschine in einfachster Weise die Unterdrückung der Darstellung von für den Wert einer Zahl bedeutungslosen Ziffern in einer elektronischen Ziffernrechenmaschine. Bei der Realisierung einer Anordnung nach der Erfindung in einer elektronischen Ziffernrechenmaschine erübrigen sich im wesentlichen zusätzliche Schaltelemente, da die bereits vorhandenen Schaltelemente gleichzeitig auch für die Anordnung nach der Erfindung ausgenutzt werden können.

Die Erfindung wird nun näher an Hand von Zeichnungen erläutert, in denen zeigt

F i g. 1 ein Blockschaltbild einer Rechenmaschine, bei der die Anordnung nach der Erfindung verwendet wird,

F i g. 2 eine schematische Darstellung des Speichers der Rechenmaschine nach F i g. 1,

Fig. 3a ein Schaltbild des BitzählersB in Fig. 1,

Fig. 3b ein Schaltbild der Gatterschaltung, die zur Bildung der vom Zustand des 5-Zählers abhängigen Taktsignale verwendet wird,

Fig. 4a ein Blockschaltbild des Zifferzählers D in Fig.l,

F i g. 4 b ein Schaltbild der Gatterschaltung, die zur Darstellung der vom Zustand des D-Zählers abhängigen Taktsignale verwendet wird,

F i g. 5 ein Blockschaltbild des Wortzählers W in

F i g. 6 ein Blockschaltbild der Schaltung zur Erzeugung von Koinzidenz zwischen dem D-Zähler und dem Dezimalkommawähler in F i g. 1 und dem D-Zähler und dem Steuerzähler C in F i g. 1 anzeigenden Signalen,

Fig. 7 ein Blockschaltbild der Flip-Flops, die bei Betätigung der Tasten der Tastatur eingestellt werden, sowie des Zykluszählers, der bei Einstellung irgendeines der Funktions-Flip-Flops in Tätigkeit gesetzt wird,

Fig. 8 ein Blockschaltbild der R-, M- und A-Dekadenzähler in F i g. 1 sowie deren Verdrahtung,

F i g. 9 a ein Flußdiagramm zur Erläuterung der aufeinanderfolgenden Zustände des zur Durchführung der Redigieroperation verwendeten Zykluszählers S,

F i g. 9 b bis 9 e Schaltbilder der Teile der Rechenmaschine, die während dieser Zustände des Zykluszählers S in Betrieb sind,

F i g. 10 ein Blockschaltbild zur Erläuterung der Teile der Anzeigeeinrichtung, die auf die Markierungsbit zur Abblendung bedeutungsloser Ziffern ansprechen und

Fig. 11 ein Blockschaltbild zur Erläuterung der Teile der Rechenmaschine, die bei Betätigung der Voreinstelltaste zur Einstellung des Steuerzählers C ansprechen.

In F i g. 1 ist ein Blockschaltbild einer bevorzugten Ausführungsform einer Rechenmaschine dargestellt, in welcher die vorliegende Erfindung verwendet werden kann. Die Rechenmaschine enthält eine Tastatur 10, einen Speicher 12, eine Anzeigeeinrichtung 14 und verschiedene andere elektronische Einrichtungen, wie logische Schaltungen, Zählerschaltungen und Koinzidenznachweisschaltungen. Als Speicher wird vorzugsweise ein Magnetspeicher verwendet, beispielsweise ein Magnetbandspeicher oder ein Magnetplattenspeicher, der die in der Fig. 2 dargestellten Speicherspuren aufweist. Es sind eine Taktspur, eine Verzögerungsspur und mehrere Registerspuren vorhanden. Die Speicherspuren stellen ein Multiplikator-Quotienten-Register M, ein Einführungsregister E, ein Akkumulatorregister A und Reserveregister R1, R2 und R3 dar. Jede Registerspur enthält 26 Ziffernsektoren, auf die ein Zwischenraum folgt. Jeder Ziffernsektor enthält wiederum neun Bitstellen und

ao drei Zwischenraumstellen.

In jeder Bitstelle und Zwischenraumstelle der Taktspur ist ein Impuls aufgezeichnet, der durch einen mit dem Eingang eines Taktspurverstärkers CI₀ in Verbindung stehenden Magnetkopfes abgetastet wer-

a5 den kann. Parallel zu dem mit dem Verstärker CI₀ in Verbindung stehenden Magnetkopf sind den Registern M, E, A, Rl und R3 zugeordnete Magnetköpfe angeordnet, die mit den Ausgangsverstärkern M₀, E₀, A₀, Rl₀, R2₀ und R3₀ in Verbindung ste-

hen. In einem einen Ziffernsektor betragenden Abstand von diesen Magnetköpfen sind Magnetköpfe angeordnet, die den Eingangsverstärkern M₁, E₁, A₁, Rl₁, Rl₁ und RS₁ zugeordnet sind. Die Magnetplatte bewegt sich nämlich von links nach rechts, so daß ein bestimmtes Gebiet der Platte zunächst unter einem links angeordneten Kopf vorbeiläuft und anschließend unter einem weiter rechts angeordneten Kopf.

In gleicher Höhe wie die mit den Ausgangsverstärkern in Verbindung stehenden Magnetköpfen ist ein der Verzögerungsspur zugeordneter Magnetkopf angeordnet, der mit einem Eingangsverstärker D₁ in Verbindung steht. Zwei Ziffernsektoren hinter dem mit dem Eingangsverstärker D₁ in Verbindung stehen-

-45 den Magnetkopf ist ein mit einem Ausgangsverstärker D₀ in Verbindung stehender Magnetkopf.

Im Speicher ist Information in Form eines Digitalcodes gespeichert, bei welchem eine dem Wert der Ziffer entsprechende Anzahl von Impulsen gespeichert ist. Für die Ziffer 9 werden beispielsweise neun Impulse auf eine Ziffernsektorspur aufgezeichnet (jeweils ein Impuls in jeder Bitstelle eines Ziffernsektors). Bei der Zahl 932 werden beispielsweise neun Impulse im Hunderterziffernsektor, drei Impulse im Zehnerziffernsektor und zwei Impulse im Einerziffernsektor aufgezeichnet. Außer auf der Taktspur kann auf allen Spuren des Speichers Information aufgezeichnet werden.
Mit dem Verstärker CI₀ ist eine Rückstellschal-

tung 16 verbunden (F i g. 1), welche zur Abtastung des obenerwähnten Zwischenraumes vorgesehen ist und bei der Abtastung des Zwischenraumes bei jedem Zyklus des Speichers ein Rückstellsignal liefert. Außer der Rückstellschaltung 16 ist auch ein Bitzähler (J3-Zähler) 18 mit dem Verstärker Cl₀ verbunden. Mit dem .B-Zähler 18 steht ein Zifferzähler (D-Zähler) 20 und mit diesem wiederum ein Wortzähler (W-Zähler) 22 in Verbindung.

Der .B-Zähler ist ein vierstufiger Binärzähler mit einem Teilverhältnis von 12: 1 und wird durch von der Taktspur stammende Impulse weitergeschaltet. Der D-Zähler 20 ist ein fünfstufiger Binärzähler und wird einmal während jedes Umlaufs der Speicherplatte durch ein von der Rückstellschaltung 16 geliefertes Rückstellsignal zurückgestellt. Der W-Zählei 22 besitzt ein Teilverhältnis von 6:1. Jedem Zustand des iF-Zählers 22 ist eine andere Registerspur zugeordnet.

Der Inhalt jedes Speicherregisters wird fortlaufend durch die Anzeigeeinrichtung 14 sichtbar gemacht. Die den Speicherregistern zugeordneten Ausgangsverstärker sind mit einem Folgeschalter 24 verbunden, der in Abhängigkeit von den Zuständen des J^-Zählers 22 betätigt wird. Durch den Zustand des PF-Zählers 22 wird die Spur ausgewählt, deren Inhalt über den Folgeschalter 24 dem Anzeigezähler 26 zugeführt wird. Der Anzeigezähler 26 zählt die Zahl der in jedem Ziffernsektor aufgezeichneten Impulse. Der Rückstelleingang des Anzeigezählers 26 wird durch den .B-Zähler 18 derart gesteuert, daß der Anzeigezähler 26 nach jedem Zyklus des 5-Zählers zurückgestellt wird. Die höchste Zählanzeige des Anzeigezählers 26 wird bei jedem Ziffernsektor einem Zeichensignalgenerator 28 zugeführt, der entsprechende Bildsignale erzeugt, die der Anzeigeeinrichtung 14 zugeführt werden, welche vorzugsweise eine Katodenstrahlröhre ist. Die Bildsignale dienen zur Aufzeichnung einer Ziffer, die der eben aus dem Ziffernsektor des Registers abgelesenen Anzahl von Impulsen entspricht. Um die Ziffer auf der Anzeigeeinrichtung 14 am richtigen Platz darzustellen, werden von Digital-Analog-Umsetzern 30 und 32 Ablenksignale erzeugt. Der Umsetzer 30 ist dabei mit dem Ausgang des D-Zählers 20 und der Umsetzer 32 mit dem Ausgang des W-Zähleis 22 verbunden. Der W-Zähler 22 steuert vorzugsweise die Vertikalablenkung, während der D-Zähler 20 zur Steuerung der Horizontalablenkung dient. Die Ziffern der in den Speicherregistern gespeicherten Zahlen werden also waagerecht nebeneinander auf dem Bildschirm der Katodenstrahlröhre dargestellt. Die Zahlen selbst sind im senkrechten Abstand voneinander angeordnet.

Durch den Zustand des D-Zählers ist zu jeder Zeit der Ziffernsektor festgelegt, der an den mit den Registerausgangsverstärkern in Verbindung stehenden Magnetköpfen vorbeiläuft und aus dem daher Information abgelesen werden kann. Der Ausgang des .D-Zählers 20 steht zusammen mit dem Ausgang einer Wählschaltung 36 mit dem Eingang einer ersten Koinzidenzschaltung 34 in Verbindung. Die Wählschaltung 36 ist von Hand betätigbar und enthält einen Kommawählteil und einen Voreinstellwählteil. In jedem der beiden Teile kann von Hand eine Zahl eingegeben werden. Übereinstimmung zwischen dem Zustand des D-Zählers 20 und dem Zustand des Kommawählteils wird normalerweise durch die Koinzidenzschaltung 34 festgestellt, die bei Koinzidenz ein Koinzidenzsignal K₁, liefert. Wenn jedoch der unten näher beschriebene Voreinstellfunktions-Flip-Flop eingestellt ist, vergleicht die Koinzidenzschaltung 34 den D-Zähler 20 mit der im Voreinstellwählteil eingestellten Zahl. Das Signal K₁, wird der Anzeigeeinrichtung 14 zugeführt und bewirkt dort die Anzeige eines Kommas, das in allen Registern fluchtet. In ähnlicher Weise ist eine zweite Koinzidenzschaltung 38 vorgesehen, welche bei Koinzidenz zwischen dem D-Zähler 20 und einem Steuerzähler 40 (C-Zähler) ein Koinzidenzsignal K_DC liefert. Der Steuerzähler kann von Hand mit Hilfe der Voreinstelltaste oder mit Hilfe eines logischen Netzwerkes 42 eingestellt werden. Durch den Zustand des Steuerzählers 40 ist ein bestimmter Ziffernsektor festgelegt. Das Koinzidenzsignal K_DC zeigt an, wenn die in diesem Ziffernsektor gespeicherte Ziffer

ίο verarbeitet werden kann.

Mit dem logischen Netzwerk 42 steht ein Addierer 44 in Verbindung, der einen Dekadenzähler enthält, der mit A -Zähler bezeichnet wird. Der Ausgang des A -Zählers steht mit einem Ubertragungs-Flip-Flop 46 und mit einem i?-Zähler 48 in Verbindung. Weiterhin ist ein Multiplikator-Quotienten-Dekadenzähler 50 (M-Zähler) vorgesehen, der ebenfalls durch das logische Netzwerk 42 gesteuert wird und dessen Ausgang mit dem Eingang des i?-Zählers 48 in Verbindung steht. Die Eingänge des A- und des M-Zählers stehen mit dem Ausgang eines Spurumschaltnetzwerkes 52 in Verbindung, das über das logische Netzwerk 42 mit dem den Speicherspuren zugeordneten Eingangs- und Ausgangsverstärkern verbunden ist. Der Ausgang des i?-Zählers 48 steht mit dem Eingang des Spurschaltnetzwerkes 52 in Verbindung. Ein Zykluszähler 54 (S-Zähler) dient zur Festlegung einer Reihe von verschiedenen Zuständen, die zur Durchführung arithmetischer Operationen, beispielsweise einer Multiplikation, verwendet werden und dazu dienen, daß bestimmte Operationen in einer gewünschten Reihenfolge durchgeführt werden.
Die Tastatur 10 besteht aus drei Tastengruppen, nämlich aus Registertasten, Zahlentasten und Funktionstasten. Die Registertastengruppe ist in eine »von«-Tastengruppe und in eine »nach«-Tastengruppe unterteilt. Für jedes Register ist dabei in jeder Gruppe eine Taste vorgesehen. Die Zahltastengruppe enthält zehn Tasten, welche die Ziffern 0 bis 9 tragen.

Die Funktionstastengruppe enthält 16 Tasten, von denen mit jeder eine andere Folge von Operationen eingestellt werden kann. Im folgenden wird nun näher auf die bei Betätigung der verschiedenen Funktionstasten in Gang gesetzten Operationen eingegangen:

Die Voreinstelltaste (PS-Taste) ermöglicht die Einstellung des Steuerzählers in einen durch eine von Hand einstellbare Einrichtung festgelegten Zustand. Die Vorwärtszwischenraumtaste (FS-Taste) bewirkt eine Verringerung der Zählanzeige des Steuerzählers, beispielsweise von der Zählanzeige 14 zur Zählanzeige 13, wodurch die Koinzidenzschaltung 38 ein Koinzidenzsignal K_DC erzeugt, wenn sich an Stelle des 14. Ziffernsektors der 13. Ziffernsektor in Lesestellung befindet. Der Effekt ist auf der Anzeigeeinrichtung 14 sichtbar und ähnlich wie bei der Betätigung der Schreibmaschinenleertaste. Die Rückwärtszwischenraumtaste (BS-Taste) ermöglicht eine Erhöhung der Zählanzeige des Steuerzählers um Eins, wodurch das Koinzidenzsignal K_DC von der Koinzidenzschaltung 38 dann erzeugt wird, wenn beispielsweise an Stelle des 14. Ziffernsektors der

15. Ziffernsektor sich in Lesestellung befindet. Die Übertragungstaste (XF-Taste) ermöglicht die Übertragung von Information von einem festgelegten Register in ein anderes Register.

Die Addiertaste (.^D-Taste) ermöglicht die Addi- sehen dem Kollektor des Transistors ßl und der Bation des Inhalts des festgelegten Registers zum Inhalt sis des Transistors β 2 ein Widerstand R 4 und ein des Akkumulatorregisters, wobei die Summe im Kondensator C 2. Mit der Basis des Transistors ßl Akkumulatorregister verbleibt. steht eine aus einer Diode D1 und einem in Reihe

Die Subtrahiertaste (SB-Taste) ermöglicht die Sub- 5 dazu liegenden Kondensator P 3 bestehende Zweigtraktion des Inhalts eines festgelegten Registers vom leitung in Verbindung. In ähnlicher V/eise ist mit der Inhalt des Akkumulatorregisters, wobei die Differenz Basis des Transistors β 2 eine aus einer Diode Dl im Akkumulatorregister verbleibt. und einem in Reihe dazu liegenden Kondensator C 4

Die Linksverschiebungstaste (SL-Taste) ermöglicht bestehende Zweigleitung angeschlossen. Die Kollek-

die Verschiebung des Inhalts eines festgelegten Re- io toren der Transistoren Ql und Ql stehen über Wi-

gisters um eine Ziffer nach links (entspricht einer derstände R 5 und R 6 mit den Verbindungsleitungen

Multiplikation mit dem Faktor 10). der Elemente der Zweigleitungen in Verbindung. Die

Die Rechtsverschiebungstaste (5i?-Taste) ermög- Basiselektroden der Transistoren Ql und Q1 stehen

licht die Verschiebung des Inhalts eines bezeichneten über Widerstände R7 und R8 mit einer negativen

Registers um eine Stelle nach rechts, was einer Divi- 15 Potentialquelle (— 30 V) in Verbindung. Eine Rück-

sion mit der Zahl 10 entspricht. stelleitung R_DC steht mit der Basis des Transistors Q 2

Die Addier- und Multipliziertaste (+ - und und eine Einstelleitung S_DC mit der Basis des Tran-

X-Taste) ermöglicht die Addition der im Multipli- sistors Ql in Verbindung. An die eine Abzweigung

kator-Quotienten-Register und im Eingaberegister ist eine RückstelltakteingangsIeitungÄcl und an die

gespeicherten Zahlen und die Addition des Produk- 20 andere Abzweigung eine Einstelltakteingangsleitung

tes zu der im Akkumulatorregister befindlichen Zahl. Sc 1 angeschlossen. Mit dem Kollektor des Tran-

Die Subtraktions-Multiplikations-Taste (— - und sistors β 1 steht der Nein-Ausgang Έ1 und mit dem

X -Taste) ermöglicht die Multiplikation der im Multi- Kollektor des Transistors β 2 der Ja-Ausgang Bl in

plikator-Quotienten-Register und Eingaberegister be- Verbindung. Wenn der Flip-Flop Bl zurückgestellt

fmdlichen Zahlen und die Subtraktion des entstehen- 25 ist, d. h. sich im Nein-Zustand befindet, führt der

den Produktes von der im Akkumulatorregister be- Transistor Q 2 Strom, wobei sich der Kollektor auf

findlichen Zahl. niedrigem Potential befindet. Die Ausgänge Έ1 und

Die Lösch- und Multiplikationstaste (C- und Bl befinden sich also auf hohem und niedrigem Po-

X-Taste) ermöglicht die Löschung des Akkumula- tential. Wenn der Transistor Öl leitend ist, befinden

tors vor Einführung des Produktes der im Multipli- 30 sich die Ausgänge "El und Bl auf niedrigem und

kator-Quotienten-Register und im Eingaberegister hohem Potential und der Flip-Flop Bl daher im

befindlichen Zahlen. Ja-Zustand. Bei Zufuhr eines negativen Taktsignals

Die Divisionstaste (:-Taste) ermöglicht eine Divi- zur Eingangsleitung 5c 1 wird der Flip-Flop Bl ohne sion des Inhalts des Akkumulatorregisters mit dem Rücksicht seines Zustandes in den Ja-Zustand einInhalt des Eingaberegisters, wobei der Quotient in 35 gestellt. In ähnlicher Weise wird bei Zufuhr eines dem am Anfang gelöschten Multiplikator-Quotienten- negativen Taktsignals zur Eingangsleitung RcI der Register anfällt. Flip-Flop Bl in einen Nein-Zustand gebracht. Bei

Die Quadratwurzeltaste ermöglicht die Bildung der gleichzeitiger Zufuhr eines Tatksignals zu beiden EinWurzel der im Akkumulatorregister befindlichen gangsleitungen RcI und 5c 1 wird der Zustand des Zahl, wobei die Wurzel im Multiplikator-Quotienten- 40 Flip-Flops ohne Rücksicht auf den gerade vorliegen-Register gespeichert wird und letzteres sowie das den Zustand geändert. Wird an die Eingangsleitung Eingaberegister am Anfang gelöscht werden. S_DC ein genügend hohes positives Potential angelegt.

Die Multiplikator-Quotienten-Registerlöschtaste dann wird der Flip-Flop in den Ja-Zustand geschal-(Cm-Taste) ermöglicht die Verringerung des Inhalts tet. Legt man hingegen ein genügend hohes Potential des Multiplikator-Quotienten-Registers auf Null. 45 ^{an die} Eingangsleitung R_DC an, dann wird der Flip-Die Eingaberegisterlöschtaste (Ce-Taste) ermög- Flop in den Nein-Zustand geschaltet,
licht die Verringerung des Inhalts des Eingaberegi- Die Stufen des B-Zählers sind so miteinander versters auf Null. bunden, daß ein Teilverhältnis von 12:1 entsteht

Die Akkumulatorregisterlöschtaste (Ca-Taste) er- und in Abhängigkeit von den von der Taktspur ab-

möglicht schließlich die Verringerung des Inhalts des 50 geleiteten und den Takteingängen des Flip-Flops B1

Akkumulatorregisters auf Null. zugeführten Taktimpulsen die folgenden in Tabelle I

In F i g. 3 a ist der Aufbau des B-Zählers 18 näher dargestellten Zustände festgelegt werden,
erläutert. Der B-Zähler 18 enthält vier Stufen Bl,
Bl, B 3 und B 4. Jede Stufe wird von einer transistorisierten Flip-Flop-Schaltung gebildet. Die Flip-Flop- 55
Schaltungen der einzelnen Stufen sind identisch, so
daß nur auf die Stufe Bl näher eingegangen wird.
Die Stufe Bl enthält zwei NPN-Transistoren ßl
und β2. Die Emitter der beiden Transistoren ßl
und β 2 sind miteinander verbunden und an eine 60
negative Potentialquelle (— 12 V) angeschlossen. Der
Kollektor des Transistors ßl steht über einen Widerstand R1 und der Kollektor des Transistors β 2 über
einen Widerstand Rl mit einer positiven Potentialquelle (+ 12 V) in Verbindung. Parallel zwischen 65
dem Kollektor des Transistors β 2 und der Basis des
Transistors β 1 liegt ein Widerstand R 3 und ein Kondensator Cl. In ähnlicher Weise liegt parallel zwi-

Tabelle I

	BA	S3	BZ	Bl
PO	0	0	0	1
Pl	0	0	1	0
P2	0 0 0 0	0 1 1 1	1 0 0 1	1 0 1 0
P3	0	1	1	1
P4	1 1	0 0	0 1	0 1
P5	1	1	0	1
P6	1 1	1 1	1 1	0 1
Pl
P8
P9
PlO
Pll

Obwohl die Zählweise des 5-Zählers etwas willkürlich ist, wurde jedoch diese Zählweise verwendet, da sie sich als am wenigsten aufwendig herausgestellt hat. Die Ausdrücke PO bis Pll stellen die verschiedenen Zustände des ß-Zählers oder die verschiedenen Bitperioden dar. Der Stufe B1 wird während der Zustände PO und P 9 und der Stufe 5 2 während des Zustandes P 8 ein Einstellsignal zugeführt. Der B-Zähler zählt sonst in normaler binärer Weise und wird bei jedem Taktimpuls um eins weitergeschaltet. Der Ja-Ausgang jeder Stufe des 5-Zählers ist über ein Und-Gatter 60 mit den Takteingängen der nachfolgenden Stufe verbunden. Das Und-Gatter 60 einer Stufe besitzt Eingänge, die mit dem Ausgang des Taktspurausgangsverstärkers Cl₀ und dem Ja-Ausgang aller vorhergehenden Stufen in Verbindung stehen. Die SignalePO und P9 (s. Fig. 3b) werden den Einstelleingängen des Flip-Flops B1 über zwei Dioden zugeführt. Das Signal P 8 wird in ähnlicher Weise dem Flip-Flop B 2 zugeführt. Der Ausgang der Rückstellschaltung 16 steht mit dem i?_DC-Eingang jedes Flip-Flops des 5-Zählers in Verbindung, um den 5-Zähler im Gleichlauf mit der Drehung der Magnetspeicherplatte zu halten.

In Fig. 3b sind vom S-Zähler abgeleitete wichtige Gattersignale dargestellt. Diese Signale stellen verschiedene Bitperioden innerhalb jeder Ziffernperiode, d. h. innerhalb der Zeit, während ein Ziffernsektor am Ablesekopf vorbeiläuft, dar und werden zur Durchführung verschiedener Operationen verwendet. Ein vom Ausgang eines Und-Gatters 64 abgeleitetes Signal PO legt die erste Bitperiode während jeder Ziffernperiode fest. Die Eingänge des Und-Gatters 64 sind die Nein-Ausgänge der Stufen Bl, B 2, B 3 und BA. Von einem Und-Gatter 66, dessen Eingänge aus dem Ja-Ausgang der Stufe B 2 und den Nein-Ausgängen der Stufen Bl, B 3 und B 4 bestehen, wird ein Signal Pl abgeleitet. In ähnlicher Weise werden Signale P2, P3, P9, PlO und Pll von Und-Gattern 68, 69, 70,72 und 74 abgeleitet. Während den Bitperioden 1 bis 9 wird ein weiteres Signal P_t erzeugt, indem die Nein-Ausgänge der Stufen 52, 53 und 54 als Eingänge eines Oder-Gatters 76 und der Ausgang des Oder-Gatters 76 zusammen mit dem Ausgang eines Inverters, dem das Signal PO zugeführt wird, als Eingang eines Und-Gatters 75 verwendet werden.

Fig. 4 zeigt ein Blockschaltbild des D-Zählers, der ays fünf jeweils von einem Flip-Flop gebildeten Stufen D1, D2,D3,D4 und D 5 besteht. Die äußeren Anschlüsse der Flip-Flops des D-Zählers entsprechen den äußeren Anschlüssen- des bereits beschriebenen Flip-Flops 51. Die Schaltung der Flip-Flops des D-Zählers entspricht im wesentlichen der Schaltung des Flip-Flops Bl.

In der folgenden Tabelle II sind die Zustände des D-Zählers angegeben.

Tabelle Π

Tabellen (Fortsetzung)

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

Rückstellung

55	DA	Γ>3	D2
0	0	1	1
0	0	1	1
0	1	0	0
0	1	0	0
0	1	0	1
0	1	0	1
0	1	1	0
0	1	1	0
0	1	1	1
0	T-I	1	1
1	0	0	0
1	0	0	0
1	0	0	1
1	0	0	1
1	0	1	0
1	0	1	0
1	0	1	1
1	0	1	1
1	1	0	0
1	1	0	0
1	1	0	1
1	1	0	1
0	0	0	0

0 1 0 1 0 1 O 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

Der D-Zähler zählt in gerader binärer Weise und wird bei Umschaltung der Stufe B 4 des 5-Zählers vom Ja- in den Nein-Zustand weitergeschaltet. Der D-Zähler wird periodisch nach 28 Ziffernperioden durch das Ausgangssignal der Rückstellschaltung 16 zurückgestellt.

In Fi g. 4 b sind von den Zuständen des D-Zählers abgeleitete Gattersignale dargestellt. Ein den numerischen Teil jedes Speicherumlaufs darstellendes Signal N_t wird von einem' Oder-Gatter 77 erzeugt, dessen Eingänge von den Nein-Ausgängen der Stufen D4 und DS gebildet werden. Das Signal//; ist während der Zustände 0 bis 23 des D-Zählers vorhanden. Von einem Gatter 78 wird während des Zustandes 24 des D-Zählers ein Signal \ erzeugt. In ähnlicher Weise werden durch Gatter 79 und 81 Signale '₂ und ^f ₃ erzeugt. Von einem Gatter 80, dem die Signale PO und ⁽ _s zugeführt werden, wird ein Speicheraullpunktsignal O_d erzeugt.

Der W-Zähler 22 wird zusammen mit der Anzeigeeinrichtung 14 zur fortlaufenden Darstellung des Inhalts der Speicherregister und zur Erzeugung von Ablenkspannungen verwendet. Der PK-Zähler besitzt ein Teilverhältnis von 6:1 und ist aus drei Binärstufen aufgebaut. Jede Stufe besieht aus einem Flip-Flop, der in ähnlicher Weise wie der Flip-Flop B1 aufgebaut ist. Die Zustände des i^-Zählers sind in der folgenden Tabelle III dargestellt.

	D5	D4	£3	D2	Dl
0	0 0 0	0 0 0	0 0 0	0 0 1	0 1 0
1	0 0	0 0	0 1	1 0	1 0
2	0	0	1	0	1
3
4
5

	Zustand 0	Tabelle III	WZ	Wl
6o	Zustand 1		0 1	1 0
Zustand 2 . ..		1 0	1 1
6g Zustand 3		1	0
Zustand 4		1	1
Zustand 5
Zustand 0
W3
0 0
0 1
1
1

709 580/132

11 12

Die erste Stufe des JF-Zählers wird durch Ja-Nein- lers 22 mit dem Zustand des C-Zählers 40 überein

Übergänge des Flip-Flops D 5 des D-Zählers ge- und die Koinzidenzschaltung 38 liefert daher das

steuert. Die Ja-Nein-Übergänge des Flip-Flops Wl Koinzidenzsignal K_DC. Der Flip-Flop 90 wird durch

werden den Takteingangsleitungen des Flip-Flops das Signal K_DC und das nachfolgende Signal Pll

W2 zugeführt. Der Nein-Ausgang des Flip-Flops W 2 5 in den Ja-Zustand eingestellt und verbleibt wäh-

ist in ähnlicher Weise mit den Takteingängen des rend einer Ziffernperiode in diesem Zustand, d. h.

Flip-Flops W3 verbunden, um eine normale binäre so lange, bis nachfolgend das Signal Pll erzeugt

Zählweise zu erzielen. Der Ja-Ausgang des Flip-Flops wird.

W2 steht mit dem S^-Eingang des Flip-Flops Wl In Fig. 7 sind die den in Fig. 1 gezeigten Tasten

in Verbindung. Wenn daher der Flip-Flop D 5 in den io zugeordneten Flip-Flops dargestellt. Die Tasten M,

Nein-Zustand geschaltet wird und sich der PF-Zähler E₁A_xRl₁Rl und R3 der »von«-Gruppe stehen mit

im Zustand 2 befindet, ändern die Flip-Flops Wl den Einstelleingängen von Flip-Flops Fl bis F6 in

und W 3 ihre Zustände, während der Flip-Flop PFl Verbindung. Durch Niederdrücken irgendeiner Taste

auf Grund der Verbindung zwischen dem Ja-Aus- wird eine Potentialquelle 99 an den ansprechenden

gang des Flip-Flops 1^2 mit dem S_ßC-Eingang des 15 Flip-Flop angeschlossen und dieser dadurch einge-

Flip-Flops Wl in den Ja-Zustand zurückgeschaltet stellt. In ähnlicher Weise stehen die Tasten M, E, A,

wird. Während des Zustandes 5 des PF-Zählers wer- Rl, Rl und R3 der »nach«-Gruppe mit den Ein-

den durch den Ja-Nein-Ubergang des Flip-Flops D 5 Stelleingängen von Flip-Flops Pl bis P 6 in Verbin-

die Flip-Flops Wl, W 2 und W 3 wiederum umge- dung. Durch Drücken einer dieser Tasten wird der

schaltet, während der Flip-Flop W 2 wiederum den 20 entsprechende Flip-Flop eingestellt. Beim Einstellen

Flip-Flop Wl in einen Einstellzustand zurück- irgendeines T-Flip-Flops tritt am Eingang einer über

schaltet. einen Widerstand 100 mit der Potentialquelle 99 in

In Fig. 6 ist die Schaltung zur Erzeugung der Verbindung stehenden Rückstellschaltung 98 ein bereits erwähnten Koinzidenzsignale K„ und K_DC positiver Impuls auf, wodurch alle vorher eingestelldargestellt. Die Schaltung erzeugt weiterhin noch ein 25 ten T-Flip-Flops zurückgestellt werden. Der gerade Signal K'_DC, bei dem es sich um das um eine Ziffern- eingestellte Γ-Flip-Flop bleibt eingestellt, da der Einperiode verzögerte Signal K_DC handelt. Jeder Teil der Stellimpuls langer dauert als der Rückstellimpuls. Die Wählschaltung 36 kann von Hand auf jede gerade F-Flip-Flops werden in ähnlicher Weise eingestellt Zahl zwischen 0 und 23 eingestellt werden. Durch die und rückgestellt.

Koinzidenzschaltung 34 wird die durch den Komma- 3° Jede der Zahlentasten 0 bis 9 steht mit dem ent-

wählteil der Schaltung 36 dargestellte Zahl fort- sprechenden Eingang des Addierzählers 44 und dem

laufend mit dem Zustand des D-Zählers 22 ver- Einstelleingang eines Flip-Flops Ky in Verbindung,

glichen, welcher die Stellung des beweglichen Spei- Mit jeder Zahltaste kann eine Potentialquelle 102

chers angibt. Dies ist nur dann nieht der Fall, wenn derart an den Addierzähler angeschlossen werden,

der die Voreinstellfunktion darstellende Flip-Flop 35 daß dieser in einen der Tastenzähl entsprechenden

eingestellt ist. Bei Koinzidenz liefert die Koinzidenz- Zustand eingestellt wird. Der Flip-Flop Ky wird

schaltung 34 das Koinzidenzsignal K_p, welches, wie durch den am oberen Ende des Widerstands 101 auf-

aus F i g. 6 ersichtlich ist, während einer Ziffern- tretenden positiven Impuls eingestellt,

periode vorhanden ist. Wenn der Voreinstellfunk- In ähnlicher Weise kann durch Betätigen einer

tions-Flip-Flop eingestellt ist, wird das Signal K_p er- 40 Funktionstaste der entsprechende Funktions-Flip-

zeugt, wenn zwischen dem D-Zähler und dem Vor- Flop eingestellt werden. Beispielsweise wird bei Be-

einstellwählerteil der Schaltung 36 Koinzidenz tätigung der Addiertaste der Addier-Flip-Flop AD

herrscht. und bei Betätigung der Divisionstaste der Divisions-

Der C-Zähler 40 wird durch das logische Netz- Flip-Flop eingestellt. Mit Ausnahme des Voreinstell-

werk 42 eingestellt. Falls zwischen dem C-Zähler 40 45 Flip-Flops, des Vorwärtszwischenraum-Flip-Flops,

und dem D-Zähler 22 Koinzidenz herrscht, wird von des Rückwärtszwischenraum-Flip-Flops, des Redi-

der Koinzidenzschaltung 38 das Signal K_DC erzeugt. gier-Flip-Flops und des Flip-Flops Ky ist der Ja-Aus-

Das Koinzidenzsignal K_DC dauert während der an- gang jedes Funktions-Flip-Flops mit dem Eingang

fänglichen 24 Zustände des D-Zählers eine einzige eines Oder-Gatters 104 verbunden, dessen Ausgang

Ziffernperiode. Neben den Koinzidenzsignalen K₁, 50 über ein Oder-Gatter 103 mit dem Rückstelleingang

und K_DC verwendet man auch noch das Signal K'_DC, eines Verzögerungsmultivibrators 105 in Verbindung

welches das um eine Ziffernperiode verzögerte steht, der wiederum einen kurzzeitigen »Start«-Impuls

Koinzidenzsignal K_DC ist. Man erhält das Signal K'_DC, liefert. Der Ausgang des Gatters 104 steht auch über

indem man das Signal K_DC dem Einstelleingang eines ein Oder-Gatter 109 zusammen mit dem Ausgang des

Flip-Flops 90 unmittelbar und dem Rückstelleingang 55 in Fig. 4b dargestellten und das Nullpunktsignal O_d

dieses Flip-Flops über einen Inverter 92 zuführt. Der liefernden Gatters 80 mit dem Eingang eines Und-

Ausgang eines Und-Gatters 94 ist mit den Taktein- Gatters 106 in Verbindung. Der Ausgang einer

gangen des Flip-Flops verbunden. Dem Und-Gatter Gruppe von Gattern 107 steht ebenfalls mit dem Ein-

94 werden das Signal P11 und ein Taktsignal ClO gang des Gatters 106 in Verbindung. Der Ausgang

zugeführt, dessen Erzeugung weiter unten näher 60 des Gatters 107 liefert bei verschiedenen Bedingun-

erläutert ist und das gleichzeitig mit den von der gen während verschiedener Operationen und bei

Taktspur abgelesenen Taktimpulsen auftritt. Das verschiedenen Umständen des Zykluszählers ein

Signal K'_DC wird vom Ja-Ausgang des Flip-Flops 90 Ja-Signal. Diese verschiedenen Bedingungen werden

abgenommen. Falls sich der Speicher in eine solche bei der Diskussion jeder Operation erläutert. Der

Stellung bewegt, daß der durch die im C-Zähler ge- 65 Ausgang des Und-Gatters 106 steht mit dem Eingang

speicherte Zähl festgelegte Ziffernsektor an den den des Zykluszählers 54 in Verbindung, durch den die

Registerausgangsverstärkern zugeordneten Magnet- in der folgenden Tabelle IV angeführte Zustandsreihe

köpfen vorbeiläuft, stimmt der Zustand des D-Zäh- festgelegt ist.

Tabelle IV

	S3	52	51
Rückstellung IA	0 0 0 0 1 1 1 1	0 0 1 1 0 1 1 0	0 0 0 1 1 0 1 0
11,4
UlA
IB
UB
HIß
IVS

Mit dem Eingang des Oder-Gatters 121 steht auch noch die Leitung in Verbindung, die über die Voreinstelltaste mit der Potentialquelle 102 verbunden ist. Der Ausgang des Oder-Gatters 121 ist mit dem

5 Einstelleingang des Voreinstellfunktions-Flip-Flops verbunden. Der Rückstelleingang ist über ein differenzierendes Netzwerk mit dem Ja-Ausgang eines weiter unten näher beschriebenen logischen Flip-Flops Ll verbunden. Der Rückstelleingang des Redi-

o gier-Flip-Flops steht mit dem Ausgang eines Und-Gatters in Verbindung, dessen Eingänge bei der Beschreibung des Redigiervorganges näher erläutert werden.
Durch Verbindung des Ausgangs des Gatters 104

Durch den Zykluszähler werden in Abhängigkeit

von verschiedenen logischen Entscheidungen, die im ₁₅ über den Inverter 117 und das differenzierende Netzwerk 119 mit dem Einstelleingang des Redigier-Flip-Flops erreicht man, daß der Redigier-Flip-Flop nach Beendigung jeder Operation mit Ausnahme mit den

Laufe der Durchführung von mehreren unten beschriebenen Funktionen auftreten, nacheinander die oben angegebenen Zustände festgelegt. Mit dem

Ausgang des Zykluszählers stehen acht von Und- _{= j}

Gattern gebildete Zustandsdetektoren 107 in Verbin- _ao Rückwärtszwischenraumtaste, der Zahlentaste' und dung, von denen jeder auf einen anderen Zustand der Voreinstelltaste auftretenden Operationen eingeanspricht und dabei ein Ausgangssignal liefert. -.._._..

Der Rückstelleingang jedes Funktions-Flip-Flops

beim Betätigen der Vorwärtszwischenraumtaste, der

mit Ausnahme des Voreinstell-Flip-Flops, des Redi-

stellt wird. Bei Beendigung einer Operation wird vom Gatter 110 ein Löschsignal erzeugt, durch wel-. . ches alle Funktions-Flip-Flops mit Ausnahme des

gier-Flip-Flops und des ,RTy-Flip-Flops steht mit einer 25 Voreinstell-Flip-Flops und des Redigier-Flip-Flops gemeinsamen Löschleitung in Verbindung, die über zurückgestellt werden. Die Rückstellung der Funkeinen Inverter 108 mit dem Ausgang eines Oder- tions-Flip-Flops hat eine Änderung des Ausgangs-Gatters 110 verbunden ist. Die Eingänge des Oder- signals des Gatters 104 zur Folge, wodurch derRedi-Gatters 110 werden vom Ausgang eines Und-Gatters gier-Flip-Flop eingestellt wird, falls irgendeiner der 112 und eines Und-Gatters 114 gebildet. Ein erstes 30 Funktions-Flip-Flop mit Ausnahme des Vorwärts-Eingangssignal für das Und-Gatter 112 wird vom zwischenraum-Flip-Flops, des Rückwärtszwischen-Ja-Ausgang eines Flip-Flops 116 abgeleitet, der raum-Flip-Flops des £y-Flip-Flops oder des Voreindurch den Ausgang eines Und-Gatters 111 eingestellt stell-Flip-Flops eingestellt war. Durch Einstellung wird. Dem Und-Gatter 111 wird das Ausgangs- des Redigier-Flip-Flops wird eine Redigieroperation signal O_c einer den Nullzustand des Steuerzählers 40 35 eingeleitet, nach deren Beendigung der Voreinstellabtastenden Schaltung (nicht gezeigt), das Ausgangs- Flip-Flop eingestellt wird und dadurch die Voreinsignal des Zustandsdetektors III5 und ein vom Stelloperation in Gang gesetzt wird. Es ist wünschens- £>-Zähler abgeleitetes Signal zugeführt, welches die wert, die Redigieroperation nach anderen Operatiozweite Ziffernperiode während eines Speicherumlaufs nen, beispielsweise einer Addieroperation, einzuleidarstellt. Als zweites Eingangssignal wird dem Und- 40 ten, damit die Anzeigevorrichtung nur bedeutungs-Gatter 112 das Ausgangssignal des Zustandszählers volle Ziffern zeigt. Es ist weiterhin wünschenswert, III b und als drittes Eingangssignal das die zweite eine Voreinstelloperation einzuleiten, damit der Ziffernperiode in einen Speicherumlauf darstellende Steuerzähler in den Zustand eingestellt wird, durch Signal zugeführt. Das vierte Eingangssignal des Gat- den die richtige Anordnung der Anfangsziffer einer ters 112 ist das auf dem Ja-Ausgang des Flip-Flops ₄₅ folgenden, zur Einführung vorgesehenen Zahl ge- Ci des C-Zählers auftretende Signal. währleistet wird.

Dem Und-Gatter 114 wird als erstes Eingangs- Der Ja-Ausgang des Voreinstell-Flip-Flops, des

signal ein Signal O_d zugeführt, das von einer nicht Redigier-Flip-Flops, des Vorwärtszwischenraum-Flipgezeigten Schaltung erzeugt wird, wenn der D-Zähler Flops, des Rückwärtszwischenraum-Flip-Flops und einen Nullstand festlegt. Das zweite Eingangssignal 50 des Flip-Flops Ky ist mit dem Eingang eines Oderfür das Und-Gatter 114 wird vom Zustandsdetektor Gatters 123 verbunden, dessen Ausgang mit dem IA abgeleitet. Das dritte Eingangssignal zum Und- Eingang des Oder-Gatters 109 in Verbindung steht. Gatter 114 wird von einem Inverter 116 geliefert, Der Ausgang des Oder-Gatters 109 steht mit dem dessen Eingang mit dem Ausgang ernes Oder-Gatters Rückstelleingang des Flip-Flops 116 und den Rück-118 in Verbindung steht. Die Eingänge des Oder- 55 Stelleingängen der Flip-Flops des Zykluszählers 54 in Gatters 118 werden von den Ja-Ausgängen des Multi- Verbindung.

plikations-Flip-Flops, des Divisions-Flip-Flops und An die Potentialquelle 102 ist eine Verriegelungs-

des Quadratwurzel-Flip-Flops gebildet. schaltung 120 angeschlossen, die zur gleichen Zeit

Es wurde bereits darauf hingewiesen, daß die Flip- nur die Betätigung eines Funktions-Flip-Flops und Flops für die Voreinstellung, die Redigierung, den 60 des Flip-Flops Ky gestattet. Der Ausgang der Ver-Vorwärtszwischenraum, den Rückwärtszwischenraum riegelungsschaltung befindet sich im Ja-Zustand, und der Zy-Flip-Flop anders als die anderen Funk- wenn irgendeiner der vorgenannten Flip-Flops eintions-FIip-Flops geschaltet sind. Der Ausgang des gestellt ist, und bewirkt in diesem Zustand eine VerGatters 104 ist über einen Inverter 117 und ein diffe- ringerung des von der Potentialquelle 102 gelieferten renzierendes Netzwerk 119 mit dem Einstelleingang 65 Potentials, bis der Einstell-Flip-Flop zurückgestellt des Redigier-Flip-Flops ED verbunden, dessen Aus- wird, so daß eine nachfolgende Betätigung einer der gang über ein differenzierendes Netzwerk mit dem Zahlen- oder Funktionstasten keine Wirkung zeigt, Eingang eines Oder-Gatters 121 in Verbindung steht. während ein anderer Flip-Flop eingestellt wird.

In Fig. 8 sind die bereits erwähnten Dekadenzähler R, M und A dargestellt. Jeder Dekadenzähler besteht aus vier Flip-Flop-Stufen, die ähnlich wie der eingehend erläuterte Flip-Flop Bl aufgebaut sind. Die Zahlentasten sind über Widerstände mit den Einstelleingängen der Flip-Flops des ^-Zählers verbunden. Bei Betätigung der Zahlentasten werden die Flip-Flops des ^-Zählers entsprechend Tabelle V eingestellt.

Tabelle V

Zahl	A4	A3	At	Al
0	0 0	0 0	0 0	0 1
1	0	0	1	0
2	0	0	1	1
3	0	1	1	1
4	1	0	0	0
5	1	0	0	1
6	1	0	1	0
7	1	0	1	1
8	1	1	1	1
9

So ist beispielsweise die Zahlentaste 1 nur mit dem Einstelleingang des Flip-Flops A1 verbunden. Die Taste 3 ist über Widerstände mit den Einstelleingängen des Flip-Flops A1 und des Flip-Flops A 2 verbunden. Die Taste 5 ist über einen Widerstand mit dem Einstelleingang des Flip-Flops A 4 und die Taste 8 über Widerstände mit den Einstelleingängen der Flip-Flops A1, A 2 und A 4 verbunden.

Der -ίΊ-Zähler ist nicht nur ein mit Hilfe der Zahlentasten einstellbares Register, sondern eignet sich auch zur Durchführung arithmetischer Operationen. Die Nein-Ausgänge der Zählerstufen Al, A2 und A3 sind jeweils mit den entsprechenden Takteingängen der StufenA2, A3 und A4 verbunden. Der Ja-Ausgang der Stufet 3 ist durch zwei Widerstände mit dem Einstelleingang der Stufen A1 und A 2 verbunden.

Der Ausgang eines Oder-Gatters 120 steht mit dem Takteingang der Stufe Al in Verbindung. Die Eingangssignale des Gatters 120 stammen von Und-Gattern 121 und 122. Dem Gatter 121 werden ungerade geführte Taktsignale G_ao von einer Signalquelle 123 zugeführt. Die Signalquelle 123 enthält einen zum Nachweis des Rückstellungszustandes dienenden Detektor, der durch einen Inverter 124 mit dem Eingang eines Gatters 125 verbunden ist. Der andere Eingang des Gatters 125 steht mit dem Taktspurausgangsverstärker Cl₀ in Verbindung. Das zweite Eingangssignal des Gatters 121 wird von verschiedenen Elementen der Maschine während verschiedener Operationen abgeleitet.

Der erste Eingang eines Gatters 122 steht mit dem Ausgang einer Signalquelle 126 in Verbindung, welche gerade Taktsignale G_ae liefert. Die Quelle 126 enthält einen monostabilen Multivibrator 128, mit dessen Einstelleingang der Ausgang des Gatters 125 in Verbindung steht. Durch Zufuhr von ungeraden Taktimpulsen zum Rückstelleingang des monostabilen Multivibrators 128 wird der Multivibrator 180 kurzzeitig in den Nein-Zustand geschaltet, aus dem er anschließend aus einer vorgegebenen Zeitspanne wieder in den Ja-Zustand zurückkehrt. Der Übergang des Multivibrators 128 in den Ja-Zustand stellt die geraden Taktsignale G_cle dar. Die Verzögerung des monostabilen Multivibrators wird so eingestellt, daß das Signal G_cie in der Mitte zwischen aufeinanderfolgenden Signalen G_clo erzeugt wird. Die Signale G_C[o werden nur dann gleichzeitig mit der Impulsablesung von der Taktspur erzeugt, wenn sich der Zykluszähler 54 nicht in einem Rückstellungszustand befindet. Der zweite Eingang des Gatters 122 wird vom Akkumulatorregisterausgangsverstärker A ο abgeleitet.

Der Ausgang eines Oder-Gatters 132 steht mit dem Rückstelleingang jedes Flip-Flops des A-Zählers in Verbindung. Den ersten Eingang des Oder-Gatters 137 besetzt der Ja-Ausgang des Flip-Flops Ky. Der zweite Eingang des Oder-Gatters 132 wird vom Ausgang eines Und-Gatters 134 gebildet. Der erste Eingang des Und-Gatters 134 wird von dem das Signal Pll bildenden Gatter 74 gebildet.

Der zweite Eingang des Und-Gatters steht mit der das Signal G_clo liefernden Signalquelle 123 in Verbindung, während der dritte Eingang mit dem Nein-Ausgang des Flip-Flops Ky verbunden ist. Als drittes Eingangssignal wird dem Oder-Gatter 132 ein vom Multivibrator 105 erzeugtes Startsignal zugeführt.

Ein Übertrags-Flip-Flop Fc dient zum Nachweis einer Zahl größer als 9 im /!-Zähler. Mit dem Einstelleingang des Ubertrags-Flip-Flops ist der Ausgang eines Und-Gatters 140 verbunden. Den ersten Eingang des Und-Gatters 140 bildet der Nein-Ausgang des Flip-Flops A 4, und der zweite Eingang ist mit dem Ausgang des Gatters 76 verbunden, das in F i g. 3 b dargestellt ist und das Signal P_t liefert. Der Ausgang eines Und-Gatters 142 steht mit dem Rück-Stellungseingang des Flip-Flops Fc in Verbindung. Der Ausgang des Gatters 77, welches das Signal N_t liefert, steht mit dem einen Eingang des Und-Gatters 142 und der Ausgang des Gatters 69, welches das Signal P 3 liefert, mit dem anderen Eingang des Gatters 142 in Verbindung.

Der .R-Zähler ist im Gegensatz zum /!-Zähler ein Abwärtszähler. Es werden nämlich Übergänge von Null nach Eins von einer Stufe zur unmittelbar benachbarten Stufe mit höherem Gewicht durchgeführt, während normalerweise Übergänge von Eins nach Null von einer Stufe mit geringerem Gewicht zu einer Stufe mit höherem Gewicht durchgeführt v/erden. Die Ja-Ausgänge der Flip-Flops Rl, R2 und R 3 sind mit den Takteingängen der unmittelbar benachbarten Stufe mit höherem Gewicht gekoppelt. Eine Rückstelleitung, die mit dem Ausgang des in Fig. 3b dargestellten und das Signal PlO liefernden Gatters 72 verbunden ist, steht mit dem Einstelleingang jeder Stufe des i?-Zählers in Verbindung, damit alle Stufen des i?-Zählers in den Zustand 1 eingestellt werden können. Überführungen vom /i-Register zum .R-Register werden über Und-Gatterl50 durchgeführt. Zur Überführung von Information unmittelbar vom aufwärts zählenden A-ZÄhler zum abwärts zählenden i?-Zähler werden die in den Zuständen 1 und 0 befindlichen Stufen des i?-Zählers parallel übergeführt. Die Überführung über die Und-Gatter 150 wird dadurch bewirkt, daß der Nein-Ausgang jedes Flip-Flops des A-Zählers mit dem Eingang eines anderen Und-Gatters 150 verbunden wird. Ein zweiter Eingang jedes Und-Gatters 150 steht mit dem Ausgang eines Oder-Gatters 152 in Verbindung. Der erste Eingang des

Oder-Gatters 152 wird vom Ausgang eines Und-Gatters 154 gebildet. Der erste Eingang des Und-Gatters 154 steht mit dem Ja-Ausgang des Flip-Flops Ky in Verbindung, während der zweite Eingang des Und-Gatters 154 mit dem Ausgang des in F i g. 3 b dargestellten Gatters 64 verbunden ist, welches das Signal PO liefert. Der zweite Eingang des Oder-Gatters 152 steht mit einem Und-Gatter 156 in Verbindung. Der erste Eingang des Und-Gatters 156 wird von dem in F i g. 3 b dargestellten Gatter 74 gebildet, v/elches das Signal Pll liefert. Der zweite Eingang des Und-Gatters 156 steht mit der das Signal G_cio liefernden Signalquelle 123 in Verbindung. Der dritte Eingang des Und-Gatters 156 steht über einen Inverter 157 mit einem Detektor für den Zustand I b in Verbindung. Solange sich daher der Zustandszähler nicht im Zustand I & befindet, liegt am dritten Eingang des Und-Gatters 156 ein Signal. Der Ausgang des Und-Gatters 150 ist mit dem Eingang eines Oder-Gatters 160 verbunden, dessen Ausgang wiederum mit dem Rückstelleingang des Flip-Flops des i?~Zählers verbunden ist, der der Stellung nach dem Flip-Flop des .^-Zählers entspricht, der mit dem zugeordneten Und-Gatter 150 verbunden ist.

Mit dem Takteingang des Flip-Flops R1 steht der Ausgang eines Und-Gatters 162 in Verbindung. Die Eingänge des Und-Gatters 162 werden von den Ausgängen der Signalquelle 123 dem Ausgang des Gatters 77, dem Nein-Ausgang der Stufe R3 und dem invertierten Ausgang des Gatters 64 gebildet, welches eine Anzeige liefert, wenn der Ä-Zähler den Zustand 0 liefert. Der Ausgang eines Gatters 166 steht mit dem Rückstelltakteingang der Stufe R3 in Verbindung. Der Ja-Ausgang der StufeR3 ist zusammen mit dem Ausgang der Signalquelle 123 und des Gatters 77 mit dem Eingang des Gatters 166 verbunden.

Man kann also Zahleninformation in den A-THhler einführen, indem man die Zahlentasten betätigt. Darüber hinaus kann eine Zählanzeige in den A -Zähler über die Und-Gatter 121 und 122 eingeführt werden, welche Impulse liefern, die den Takteingängen des Flip-Flops A1 zugeführt werden. Die im A -Zähler gespeicherte Information kann durch Und-Gatter 150 in den i?-Zähler zu Zeitpunkten übergeführt werden, die durch die den Und-Gattern 154 und 156 zugeführten Signale bestimmt sind. Die Nullen wurden dabei parallel übergeführt. Die über Gatter 162 und 166 den Takteingängen der Flip-Flops Rl und R3 zugeführten Signale haben zur Folge, daß die Zählanzeige des i?-Zählers verringert wird. Der i?-Zähler arbeitet nach der gleichen Zustandstabelle wie der A-Zähler, jedoch in umgekehrter Richtung. Die der StufeRl zugeführten Taktsignale werden durch den Zustand der Stufe R3 derart gesteuert, daß Rl und R2 keine Zählanzeigen erhält, wenn sich Pv 3 im Ja-Zustand befindet. Der Rückstellungstakteingang der Stufe i?3 steht mit dem Ausgang des Gatters 166 in Verbindung, wodurch die Stufe R 3 bei dem nächsten Taktsignal G_cio zurückgestellt wird, nachdem sie in den Ja-Zustand gelangt. Nachdem der Pv-Zähler Null erreicht, wird weiteres Zählen durch das Gatter 64 verhindert.

Der M-Zähler ist ähnlich wie der Α-Zähler aufgebaut und legt die gleichen wie in Tabelle V gezeigten Zustände fest. Er ist ebenfalls ein aufwärts zählender Zähler mit vier Flip-Flop-Stufen, die in der gleichen Weise wie beim vi-Zähler miteinander verbunden sind. An die Takteingänge des Flip-Flops Ml ist ein in Fig. 8 lediglich mit »EinM« bezeichneter Leiter angeschlossen. Auch die den Takteingängen des Flip-Flops Ml zugeführten Eingangssignale sind während verschiedener Operationen der Rechenmaschine verschieden. Das Rückstellsignal für den M-Zähler wird vom Ausgang eines Und-Gatters 170 abgeleitet. Ein Eingang des Und-Gatters 170 wird vom Ausgang des das Nullpunktsignal liefernden Gatters 80 gebildet. Ein zweites Eingangssignal für das Und-Gatter 170 wird von einem Oder-Gatter 172 erzeugt, dessen Eingänge von den Ausgängen der Detektoren für die Zustände IA und UA gebildet werden. Eine Überführung zwischen dem M-Zähler und dem i?-Zähler wird mit Hilfe von Und-Gattern 174 durchgeführt. Die Nein-Ausgänge der Flip-Flops Ml, M2, M3 und M4 sind mit dem Eingang eines anderen Und-Gatters 174 verbunden. Ein zweiter Eingang der Und-Gatter 174 wird vom Ausgang eines Und-Gatters 176 gebildet. Den ersten Eingang des Und-Gatters 176 bildet der Ausgang des in Fig. 3b dargestellten Gatters 74, welches das Signal Pll liefert. Den zweiten Eingang des Und-Gatters 176 bildet der Detektor für den Zustand I b. Wie bei Überführungen zwischen dem /4-Zähler und dem i?-Zähler werden Nullen parallel zwischen dem M-Zähler und dem 2?-Zähler übertragen.

Nach Betätigung irgendeiner der Zahlen- oder Funktionstasten werden an den in den Registern gespeicherten Zahlen die entsprechenden Operationen durchgeführt. Am Ende jede dieser Operationen, mit Ausnahme der Voreinstelloperation, der Vorwärtszwischenraumoperation, der Rückwärtszwischenraumoperation und der Tasteneingabeoperation, wird der Redigier-Flip-Flop eingestellt, wodurch die Redigieroperation in Gang gesetzt wird.

Während der Redigieroperation werden die Zahlen in den sechs Speicherregistern der Reihe nach geprüft, um festzustellen, welche Ziffern bedeutungsvoll und welche bedeutungslos sind. Es wurde bereits ausgeführt, daß sowohl jede von Null verschiedene Ziffer als auch die zwischen der Ziffer mit dem größten Gewicht (höchste Stelle) und dem Dezimalkomma und dem Dezimalkomma und der Ziffer mit dem geringsten Gewicht (niedrigste Stelle) liegenden Ziffern als bedeutungsvoll betrachtet werden. Falls von Null verschiedene Ziffern rechts vom Komma vorhanden sind, jedoch links vom Komma keine von Null verschiedene Ziffer vorliegt, wird die erste Null links vom Komma als bedeutungsvoll betrachtet. In der Bitstelle P10 aller bedeutungsvollen Ziffern wird ein Impuls oder ein Markierungsbit aufgezeichnet. Durch den in Fig. 10 dargestellten Teil der Aufzeichnungseinrichtung werden alle bedeutungsvollen Ziffern mit normaler Beleuchtungsstärke dargestellt, während die bedeutungslosen Ziffern,

d. h. die Ziffern ohne Markierungsbit, mit gedämpfter Beleuchtungsstärke angezeigt werden. In der folgenden Tabelle VI a sind beispielsweise Zahlen angegeben, wie sie von der Anzeigeeinrichtung dargestellt werden, falls die in den Registern gespeicherten Zahlen keiner Redigieroperation unterworfen werden. In der Tabelle VIb sind die Zahlen dargestellt, die von der Anzeigeeinrichtung dargestellt werden, nachdem eine Redigieroperation an den in

709 580/132

der Tabelle VI a dargestellten Zahlen durchgeführt worden ist.

Tabelle VIa

(D
(2)
(3)
(4)
(5)
(6)

2221111111 111
2109876543 210987654321

000000000 0, 000000000000 000001620 0, 000000000000 ίο 000000000 0, 000129000000 001000000 0, 000000000000 000000000 0, 000002000000 000000013 0, 000016000000

Tabelle VIb

(1)
(2)
(3)
(4)
(5)
(6)

2221111111 111
2109876543 210987654321

16 2 0 0,

0, 0 0 0 1 2 9
1000000 0,

0, 0 0 0 0 0 2
13 0, 000016

In F i g. 9 sind die zur Durchführung der Redigieroperation erforderlichen Teile der Rechenmaschine dargestellt. F i g. 9 a zeigt ein Flußdiagramm der durch den Zykluszähler im Laufe der Durchführung der Redigieroperation festgelegten verschiedenen Zustände. Der Zykluszähler befindet sich am Anfang im zurückgestellten Zustand. Nach Einstellung des Redigier-Flip-Flops erfolgt die Weiterschaltung des Zykluszählers in den Zuständig. Während des Zustandes IA wird der Steuerzähler auf die der Einstellung des Kommawählers äquivalente Zahl eingestellt. Dazu ist nur ein einziger Umlauf des Magnetspeichers erforderlich, worauf der Zykluszähler den Zustand 11^4 definiert. Während des Zustandes II/1 wird der Steuerzähler für jede von Null verschiedene Ziffer im Anschluß an das Koinzidenz zwischen dem Ziffernzähler und dem Steuerzähler anzeigende Signal K_DC um eins weitergeschaltet. Der schließlich im Steuerzähler befindliehe Zählwert bezeichnet daher den die Ziffer mit dem höchsten Gewicht enthaltenden Ziffernsektor des gerade redigierten Registers. Auf den Zustand HA folgt dann der Zustand 111^4. Während des Zustandes YIIA wird ein Markierungsbit in der Bitstelle PlO in jedem Ziffernsektor aufgezeichnet, wobei mit der ersten von Null verschiedenen Ziffer begonnen wird, falls diese vor dem Signal K_p auftritt, d. h. vor dem Koinzidenz zwischen dem Zifferzähler und der Kommawählerschaltung anzeigenden Signal. Falls keine von Null verschiedene Ziffer vor Auftreten des Signals K_p vorhanden ist, wird die Aufzeichnung der Markierungsbits auf das Signal Kp hin in Gang gesetzt, sofern nicht das Signal K_D und C gleichzeitig mit dem Signal K_p auftritt und von dem gerade redigierten Register eine Null geliefert wird. Auf der Signal K'_DC hin, das eine Ziffernperiode nach dem Signal K_DC erzeugt wird, wird die Aufzeichnung von Markierungsbits abgebrochen. Der W-Zähler ist dann so weit weitergeschaltet, daß er die Redigierung eines folgenden Registers einleitet, falls er sich nicht bereits im höchstmöglichen Zustand befindet, was bedeutet, daß alle Register bereits redigiert worden sind. Falls der W-Zähler zurückgestellt wird, erfolgt auch die Rückstellung des Redigier-Flip-Flops, wodurch wiederum die Voreinstelloperation eingeleitet wird.

In F i g. 9 b sind die Teile der Rechenmaschine dargestellt, die während des Rückstellzustandes des Zykluszählers aktiv sind. Nach der mittelbar auf die Erzeugung des Löschsignals durch den Inverter 110 in F i g. 7 zurückzuführenden Einstellung des Redigier-Flip-Flops wird der Multivibrator 105 kurzzeitig zurückgestellt, damit dadurch ein Startsignal erzeugt wird, welches sowohl dem Steuerzähler als auch dem logischen Flip-Flop LO zugeführt wird, um die Rückstellung desselben zu beeinflussen. Durch die Einstellung des Redigier-Flip-Flops wird auch das Gatter 109 in F i g. 7 veranlaßt, ein entsprechendes Signal durch das Gatter 106 dem Zykluszähler zuzuführen, der dadurch vom Rückstellungszustand in den Zustand IA geschaltet wird.

Die Ausdrücke 151 und 051 in den logischen Gleichungen beziehen sich auf die Erzeugung von Einstell- und Rückstellsignalen für den Flip-Flop 51. Die in F i g. 9 b dargestellte logische Gleichung bedeutet, daß, wenn sich der Zykluszähler im Rückstellungszustand befindet, dem Flip-Flop 51 ein Einstelleingangssignal beim Auftreten des Signals O_d zugeführt wird, wenn der Redigier-Flip-Flop eingestellt ist.

Im Zuständig (Fig. 9c) wird der C-Zähler während der Bitperiode PlO während jeder Ziffemperiode weitergeschaltet, bevor das Signal K_p erzeugt wird. Das heißt, das Gatter 700 liefert einen Impuls an den Zähleingang des C-Zählers bei jeder Bitperiode PlO während des Zustandes IA, solange der während des Rückstellungszustandes zurückgestellte Flip-Flop LO im Nein-Zustand bleibt. Der logische Flip-Flop LO wird durch das Und-Gatter 702 eingestellt, durch das ein Signal dem Einstelleingang des Flip-Flops LO zugeführt wird. Das Gatter 702 liefert ein solches Signal während der Bitperiode P 2 der Ziffernperiode, in welcher das Signal K_p erzeugt wird. Während des Zustandes IA wird also der C-Zähler vom Zähl wert Null um einen der Einstellung der Kommawählerschaltung entsprechenden Zählwert weitergeschaltet. Wird dann das Signal O_d erzeugt, dann wird der Zykluszähler in den Zustand II« weitergeschaltet.

Während des Zustandes 11^4 (Fig. 9d) wird der Zählwert des C-Zählers auf einen Wert erhöht, der gleich der die Ziffer mit dem höchsten Gewicht enthaltenden Ziffernstelle im betrachteten Register ist. Durch den Zustand des PF-Registers wird festgelegt, welches Register betrachtet wird. Das Ausgangssignal des PF-Zählers wird dem Eingang einer Decodierschaltung 704 zugeführt, die sechs Ausgänge aufweist, von denen jeder mit dem Eingang eines anderen Und-Gatters 706 verbunden ist. Der andere Eingang jedes Und-Gatters 706 steht jeweils mit einem anderen Registerausgangsverstärker in Verbindung. Die Ausgänge der Gatter 706 stehen mit dem Eingang eines Oder-Gatters 708 in Verbindung, dessen Ausgang mit dem Eingang eines Und-Gatters 710 verbunden ist. Der Ja-Ausgang des Redigier-Flip-Flops und der Ausgang des Zustandsdetektors 11^4 stehen ebenfalls

21 22

mit dem Eingang des Und-Gatters 710 in Verbin- schreiben der Markierungsbits wird also zunächst dung, dessen Ausgang mit dem Aufwärtszähleingang jede Ziffer vom Register angesteuert und über das des C-Zählers verbunden ist. Darüber hinaus stehen Gatter 720 in den A -Zähler eingeführt. Ein Eingangs-

aiich der Ja-Ausgang des logischen Flip-Flops LO signal zum Gatter 72© wird von dem vorher erwähn-

und der Ausgang des in F i g. 3 b dargestellten und 5 ten Oder-Gatter 7©<3 abgeleitet, welchem das Ausdas Signal Pl liefernden Gatters 66 mit dem Eingang gangssignal eines Registerausgangsverstärkers zuge-

des Gatters 71© in Verbindung. führt wird, der durch die auf den Inhalt des FF-Zählers

Zu Beginn des Zustandes II.4 wird der logische ansprechende Decodierschaltung 704 ausgewählt Flip-Flop LO über das Und-Gatter 712 durch das wird. Der Inhalt des A-Zählers wird anschließend Ausgangssignal der Rückstellschaltung 16 in F i g. 1 io in den i?-Zähler übergeführt. Solange der Inhalt des zurückgestellt. Der logische Flip-Flop LO wird an- i?-Zählers nicht Null ist, liefert das Und-Gatter 722 schließend während der BitperiodeP11 in der Ziffern- kein Ja-Ausgangssignal. Der Ausgang des Und-Gatneriode zurückgestellt, in welcher das Koinzidenz ters 722 ist über einen Inverter 724 mit dem Eingang zwischen dem D-Zähler und dem C-Zähler anzeigende eines Oder-Gatters 726 verbunden, dessen Ausgang Signal K_DC erzeugt wird. Falls irgendeine von Null 15 mit dem Eingang jedes der Und-Gatter 728 in Ververschiedene Ziffer in dem betrachteten Register in bindung steht. Jeder Ausgang eines Und-Gatters 728 einer Ziffernstelle links von der Kommastellung vor- steht mit dem oberen Eingang eines Registereingangshanden ist, liefert der diesem Register zugeordnete Verstärkers in Verbindung. Den Und-Gattern 728 Ausgangsverstärker ein Signal über das Gatter 708 wird auch das Taktsignal G_cio zugeführt. Jedes Undan den Eingang 710, und zwar während der Bit- 20 Gatter 728 wird durch das Ausgangssignal eines periode Pl in einer auf die Ziffernperiode, in welcher Gatters 730 betätigt, dessen Ausgang auch mit dem das Signal K_DC erzeugt wird, folgenden Ziffern- unteren Eingang des entsprechenden Registereinperiode. Das Gatter 710 liefert daher an den Auf- gangsverstärkers in Verbindung steht. Die auf den wärtszähleingang des C-Zählers ein Signal und be- Inhalt des PF-Zählers ansprechende Decodierschalwirkt darüber hinaus eine Einstellung eines logischen 25 tung 704 legt fest, welches der Gatter 730 gerade Flip-Flops L1. Der logische Flip-Flop Ll wird über betätigt wird. Auf diese Weise werden die Ziffern, das Gatter 712 zur gleichen Zeit wie der Flip-Flop die aus einem ausgewählten Register entnommen und LO beim Auftreten des Signals O_d zurückgestellt. in den ^-Zähler eingeführt sind, in das Register über Falls der logische Flip-Flop Ll eingestellt ist, wenn den i?-Zähler zurückgeführt, durch den, so lange er das Signal O_d erzeugt wird, verbleibt der Zyklus- 30 keine Null speichert, die Zufuhr eines Ja-Eingangszähler im Zustand HA, so daß der C-Zähler im fol- signals zu den Gattern 728 bewirkt wird,
genden Speicherzyklus um eins vermehrt wird, falls Markierungsbits werden während der Bitperioden noch eine weitere von Null verschiedene Ziffer links PlO bei der Durchführung der Redigieroperation von der durch den C-Zähler festgelegten Ziffernstelle während des Zustandes 111^4 immer dann aufgezeichvorhanden ist. Nur wenn der C-Zähler die die Ziffer 35 net, wenn der logische Flip-Flop Ll sich im Ja-Zumit dem höchsten Gewicht enthaltende Ziffernstelle stand befindet und dadurch das Gatter 732 ein des Registers festlegt, wird der logische Flip-Flop Ll Ja-Ausgangssignal liefert. Der Ausgang des Gatters in den Nein-Zustand übergeführt, wenn das Signal O_d 732 steht mit dem Eingang des Oder-Gatters 726 in erzeugt wird. Wenn dieser durch die logische Glei- Verbindung. Der logische Flip-Flop Ll kann eingechung in F i g. 9 dargestellte Zustand auftritt, wird 40 stellt werden, falls das Und-Gatter 734 ein Ausgangsder Zykluszähler in den Zustand 111^4 weiter- signal liefert, und kann zurückgestellt werden, falls geschaltet. das Und-Gatter 736 ein Ausgangssignal liefert. Das

Während des Zustandes IJJA (Fig. 9e) werden Gatter 734 liefert ein Ausgangssignal, wenn sich der Markierungsbits in Bitstellen P10 eingeführt, wobei logische Flip-Flop LO im Rückstellungszustand wähmit der ersten von Null verschiedenen Ziffer be- 45 rend der Bitperiode P11 befindet. Andererseits wird gönnen wird, falls diese vor Erzeugung des Signals K_p der logische Flip-Flop Ll zurückgestellt, wenn sich auftritt, d. h. rechts vom Komma liegt. Dies ist bei- der logische Flip-Flop LO während der Bitperiode spielsweise in den Zeilen 3, 5 und 6 der Tabelle VIb Pll im Einstellungszustand befindet. Der logische der Fall. Falls keine von Null verschiedene Ziffer Flip-Flop LO wird von einem entweder vom Undrechts vom Komma vorhanden ist, werden Markie- 5° Gatter 740 oder Und-Gatter 742 stammenden und rungsbits, beginnend mit der Kommastelle, d. h. dem über das Oder-Gatter 738 zugeführten Impuls einSignal K₁,, aufgezeichnet (vgl. Zeile 2 und 4 der Ta- gestellt. Das Und-Gatter 740 liefert zu Beginn des belle VIb), sofern die Signale K_DC und K_n nicht Zustandes 111^4 einen Einstellungsimpuls, da ja der gleichzeitig auftreten und die vom Register gelieferte Ausgang der Rückstellungsschaltung 16 in F i g. 1 Ziffer zu dieser Zeit gleich Null ist (vgl. Zeile 1 der 55 mit dem Eingang des Gatters 740 in Verbindung Tabelle VIb). steht. Das Und-Gatter 742 liefert einen Einstellungs-

Wie bereits angeführt wurde, kann man zur Dar- impuls beim Auftreten des Signals K'_DC, das während

stellung einer gewünschten Ziffer eine entsprechende der Ziffernperiode erzeugt wird, die unmittelbar auf

Anzahl von Impulsen in einem Register speichern, die Ziffernperiode folgt, in welcher die Ziffer mit dem

indem man den i?-Zähler auf die entsprechende Zahl 60 höchsten Gewicht abgelesen wird. Die Rückstellung

einstellt und den Inhalt des .R-Zählers während der des logischen Flip-Flops LO und daher die Aufzeich-

Zufuhr von Taktimpulsen zum Registereingangsver- nung der Markierungsbits erfolgt dann, wenn das

stärker so lange abnehmen läßt, bis der Inhalt des Und-Gatter 744 ein Ja-Ausgangssignal liefert. Das

jR-Zählers Null ist. Zur Einführung von Markierungs- dem Eingang des Und-Gatters 744 zugeführte Be-

bits in die Bitstelle PlO der entsprechenden Ziffern- 65 tätigungssignal stammt vom Oder-Gatter 748, dessen

Sektoren wird das Gatter verwendet, das durch den erster Eingang mit dem Ausgang des Oder-Gatters

7?-Zähler gesteuert wird, wenn Ziffern in normaler 708 in Verbindung steht. Immer wenn also eine von

Weise in die Register eingeführt werden. Zum Ein- Null verschiedene Ziffer aus dem durch den Zustand

23 24

des PF-Zählers und durch ein Gatter 706 festgelegten normalerweise nicht hell gesteuert ist. Ein dem Registerausgangsverstärker ausgelesen wird, wird der Steuereingang 774 zugeführtes Ja-Signal bewirkt eine logische Flip-Flop LO zurückgestellt, wodurch der Aufhellung der gezeichneten Signale. Da jedoch der logische Flip-Flop Ll eingestellt wird und dadurch Steuereingang 774 bei der bevorzugten Ausführungseine Einspeicherung von Markierungsbits in die Bit- 5 form der Erfindung keine Verwendung findet, erübrigt stelle PlO aller folgenden Ziffernsektoren so lange sich eine eingehendere Erläuterung,
bewirkt wird, bis das Signal K_DC erzeugt wird, durch Der Ausgang des Oder-Gatters 776 steht mit dem das angezeigt wird, daß der die Ziffer mit dem hoch- Steuereingang 772 in Verbindung. Ein erstes Einsten Gewicht enthaltende Ziffernsektor am Schreib- gangssignal zum Oder-Gatter 776 wird von einer verstärker vorbeigewandert ist. io Symbolinformationsquelle geliefert, durch welche der

Mit dem Eingang des Oder-Gatters 746 steht auch Strahl für kurze Zeitspannen, die von dem darzu-

der Ausgang des Und-Gatters 748 in Verbindung, stellenden Symbol abhängen, erhellt oder verdunkelt

der ein Ausgangssignal auf das Signal K_p hin liefert, wird.

wenn dieses Signal nicht gleichzeitig mit dem Signal Ein zweites Eingangssignal für das Odergatter 776

K_DC auftritt. Das Gatter 748 dient also zur Einfüh- 15 stammt vom Ausgang des Und-Gatters 778. Das

rung von Markierungsbits in die links vom Komma erste Eingangssignal des Und-Gatters 778 ist das

liegenden Stellen, die mit Nullen besetzt sind, jedoch Ausgangssignal K_p der Koinzidenzschaltung 34. Als

rechts von einer von Null verschiedenen Ziffer liegen. weiteres Eingangssignal wird dem Und-Gatter 778

Der Ausgang des Gatters 749, dessen Eingänge mit das Ausgangssignal des Oder-Gatters 780 zugeführt, dem Ja-Ausgang des Zy-Flip-Flops und dem Aus- 20 dessen Eingänge mit den Ausgängen der Und-Gatter gang des das Signal PlO liefernden Gatters 72 in 72 und 74 in Fig. 3b in Verbindung stehen, welche Fig. 3b verbunden sind, steht auch mit dem Ein- die SignalePlO und Pll liefern. Der Anzeigestrahl gang des Oder-Gatters 726 in Verbindung. Wenn wird daher auf von der Symbolinformationsquelle daher eine Ziffer über die Tastatur in den Speicher gelieferter Information hin und während der Biteingeführt wird, wird damit immer auch ein Markie- 25 perioden PlO und Pll erhellt, wenn das Signal K₁, rungsbit eingeführt. erzeugt wird, um dadurch das Komma sichtbar zu

Am Ende des Zustandes III ^4 liefert auf das machen.

Signal O_d hin das Gatter 750 ein Signal über das Die dargestellten Symbole sind immer abgeblendet, Oder-Gatter 752, welches vom Ε-Zähler gezählt mit Ausnahme des Falles, wenn sich das über die wird, d. h. durch welches der Inhalt des W-Zählers 30 Inverterschaltung 784 dem Steuereingang 770 zugevermehrt wird. Das Gatter 754 liefert das normale führte Ausgangssignal des Oder-Gatters 782 im Zählsignal über das Gatter 752 zum PF-Zähler, wenn Ja-Zustand befindet. Mit dem Eingang des Oderdie Redigieroperation nicht durchgeführt wird. Aus Gatters 782 steht der Ja-Ausgang des logischen Flip-Fig. 9e ist ersichtlich, daß der Ja-Ausgang des Redi- Flops LO und der Ausgang der in Fig. 7 dargestellgier-Flip-Flops über einen Kondensator mit dem 35 ten Verriegelungsschaltung 120 in Verbindung. Die Rückstelleingang des PF-Zählers in Verbindung steht. Verriegelungsschaltung 120 liefert ein Ja-Ausgangs-Wird daher der Redigier-Flip-Flop eingestellt, dann signal I, falls irgendeine Operation gerade ausgeführt wird der W'-Zähler zurückgestellt. Während des Zu- wird. Das Ja-Ausgangssignal I gewährleistet, daß das Standes 111^4 wird also der Inhalt des PF-Zählers ver- Oder-Gatter 782 ein Ja-Ausgangssignal liefert, wenn mehrt, um nacheinander die Register zu redigieren. 4° irgendeine Rechenoperation nach Einstellen irgend-Wenn sich der PP-Zähler auf dem höchsten Zählwert eines der Funktions-Flip-Flops gerade durchgeführt befindet, d. h. alle Register redigiert worden sind, wird. Wie bereits darauf hingewiesen wurde, wird wird an das Und-Gatter 756 ein Signal geliefert. keines der dargestellten Symbole abgeblendet, wenn Wenn anschließend das Und-Gatter 750 am Ende sich das Ausgangssignal des Oder-Gatters 782 im des Zustandes HlA ein Zählsignal liefert, wird durch 45 Ja-Zustand befindet. Während der Durchführung der das Gatter 756 ein Signal dem Rückstelleingang des Operationen sind daher die angezeigten Symbole voll Redigier-Flip-Flops zugeführt und dadurch die Redi- erleuchtet, wie dies beispielsweise in Tabelle VI a gieroperation beendet. dargestellt ist. Wenn jedoch keine Rechenoperation

In Fig. 10 ist ein Blockschaltbild der Teile der durchgeführt wird, befindet sich das Ausgangssignal Anzeigeeinrichtung dargestellt, die auf die Markie- 50 der Verriegelungsschaltung im Nein-Zustand und rungsbits ansprechen, durch welche die in den Regi- kann daher eine Abblendung der dargestellten Symstern gespeicherten bedeutungsvollen Ziffern gekenn- bole nicht verhindern. Es werden daher alle darzeichnet sind. Die Markierungsbits werden, wie gestellten Symbole abgeblendet, mit Ausnahme derbereits angegeben wurde, von einem Impuls gebildet, jenigen, die dargestellt werden, wenn der logische der sich in der Bitstelle PlO jedes Ziffernsektors be- 55 Flip-Flop LO auf Impulse hin eingestellt wird, die findet, in dem eine bedeutungsvolle Ziffer gespeichert aus dem Speicher während der Bitperioden PlO abist. Die Markierungsbits sind entweder durch die gelesen werden, wenn keine Rechenoperation durch-Redigieroperation oder durch den die Ziffern ein- geführt wird.

gebenden Bedienungsmann eingeführt worden. Die Mit dem Einstelleingang des logischen Flip-Flops Anzeigevorrichtung 14, die eine Katodenstrahlröhre 60 LO steht der Ausgang des Und-Gatters 786 und mit enthalten kann, weist wenigstens drei Steuereingänge dem Rückstelleingang des logischen Flip-Flops LO 770, 772 und 774 auf. Wenn ein Ja-Signal dem der Ausgang des Und-Gatters 788 in Verbindung. Steuereingang 770 zugeführt wird, wird die Intensität Der Ausgang des in F i g. 3 b dargestellten Gatters des Strahles verringert, so daß jedes bei Vorhanden- 72, welches das Signal PlO liefert, steht sowohl mit sein eines Ja-Signals am Steuerungseingang 770 dar- 65 dem Eingang des Und-Gatters 786 als auch dem Eingestellte Symbol mit geschwächter Beleuchtungsstärke gang des Und-Gatters 788 in Verbindung. In ähnerscheint. Wird ein Ja-Signal dem Steuereingang 772 licher Weise wird das invertierte Ausgangssignal der zugeführt, dann wird der Strahl hell gesteuert, der Verriegelungsschaltung 120 sowohl dem Eingang des

Und-Gatters 786 als auch dem Eingang des Und-Gatters 788 zugeführt. Der Ausgang des bereits erwähnten Oder-Gatters 708, durch welches die von einer durch den Zustand des PF-Zählers festgelegten Spur abgelesenen Pulse hindurchgeführt werden, steht unmittelbar mit dem Eingang des Und-Gatters 786 und über einen Inverter 790 mit dem Eingang des Und-Gatters 788 in Verbindung. Immer wenn also eine bedeutungsvolle Ziffer vom Speicher abgelesen wird, wird der logische Flip-Flop LO während der Periode PlO auf das vom Und-Gatter 786 gelieferte Ausgangssignal hin eingestellt. Befindet sich der logische Flip-Flop LO im eingestellten Zustand und die Verriegelungsschaltung 120 im Nein-Zustand, dann liefert das Oder-Gatter 782 ein Ja-Ausgangssignal, wodurch ein Nein-Signal dem Steuereingang 770 der Anzeigeeinrichtung 14 zugeführt wird. Auf diese Weise werden also die Symbole, die dargestellt werden, während sich der logische Flip-Flop LO im Ja-Zustand befindet, nicht abgeblendet und erscheinen mit einer höheren Beleuchtungsstärke. In Tabelle VIb sind die mit höherer Beleuchtungsstärke dargestellten Ziffern angeführt.

In F i g. 11 ist der Teil der Rechenmaschine dargestellt, der zur Voreinstellung des C-Zählers 40 auf einen gewünschten Zustand dient. Zu diesem Zweck ist ein logischer Flip-Flop LO und ein Und-Gatter 800 vorgesehen, dessen Ausgang mit dem Rückstelleingang des Flip-Flops LO verbunden ist. Sowohl der Flip-Flop LO als auch das Gatter 800 bilden einen Teil des logischen Netzwerkes 42 (Fig. 1). Zur Voreinstellung des C-Zählers 40 auf einen gewünschten Zustand wird der Voreinstellungs-Flip-Flop eingestellt, was, wie bereits erläutert wurde, nach Beendigung der Redigieroperation automatisch durch die zwischen dem Ausgang des Redigier-Flip-Flops und dem Oder-Gatter 121 liegende Differentiatorschaltung erfolgt. Durch die Einstellung des Voreinstellungs-Flip-Flops wird das Oder-Gatter 103 zur Abgabe eines Ja-Signals veranlaßt, das wiederum ein Startsignal zur Folge hat, durch welches der C-Zähler 40 zurückgestellt wird. Das vom Oder-Gatter 123 gelieferte Ja-Signal bewirkt nach dem Auftreten des nächsten Signals O_d eine Umschaltung des Zykluszählers 54 vom Rückstellungszustand in den Zustand IA. Der Zustandsdetektor IA steht mit dem Eingang des Und-Gatters 802 in Verbindung, dessen Ausgang mit den Takteingängen der das geringste Gewicht besitzenden Stufe des Steuerzählers 40 verbunden ist. Der Ja-Ausgang des logischen Flip-Flops LO steht ebenfalls mit dem Eingang des Und-Gatters 802 in Verbindung. Weiterhin ist der Ja-Ausgang des Voreinstell-Flip-Flops zusammen mit dem Ausgang des in Fig. 3b dargestellten und das Signal PlO liefernden Gatters 72 mit dem Eingang des Und-Gatters 802 verbunden. Während jeder Ziffernperiode wird daher nach Erzeugung des Signals O_d der Steuerzähler 40 um einen Zählimpuls weitergeschaltet. Diese Weiterschaltung des Steuerzählers 40 dauert so lange, wie der logische Flip-Flop im Ja-Zustand verbleibt. Der logische Flip-Flop wird zurückgestellt, wenn das Und-Gatter 800 ein Ja-Signal an den Rückstelleingang abgibt. Ein Eingang des Und-Gatters 800 steht mit dem Ja-Ausgang des Voreinstell-Flip-Flops in Verbindung. Ein weiterer Eingang des Und-Gatters 800 steht mit dem Zustandsdetektor IA in Verbindung, während ein dritter Eingang mit dem das Signal P 2 liefernden Und-Gatter 68 und ein vierter Eingang mit der Koinzidenzschaltung 34 in Verbindung steht, welche ein Koinzidenzsignal K_p liefert, wenn der Zustand des D-Zählers 22 mit dem Zustand des Voreinstellwählteiles der Wählschaltung 36 übereinstimmt.

Auf die Einstellung des Voreinstell-Flip-Flops hin wird also der Steuerzähler 40 zunächst zurückgestellt und zählt dann im Gleichlauf mit dem D-Zähler 22 aufwärts. Wenn Koinzidenz zwischen dem D-Zähler und der Wählerschaltung 36 herrscht, werden dem C-Zähler 40 keine weiteren Zählsignale mehr zugeführt, so daß der C-Zähler 40 in einem Zustand verbleibt, der gleich dem Zustand des Voreinstellwählteiles der Schaltung 36 ist.

Die oben beschriebene Vorrichtung eignet sich also zur Prüfung der Ziffern der im Speicher einer Rechenmaschine gespeicherten Zahlen und zur Feststellung der Bedeutsamkeit der Ziffern. Anschließend werden zur Erleichterung der Ablesung der sichtbar gemachten Zahlen die bedeutungslosen Nullen markiert und anschließend in der Anzeigeeinrichtung von den bedeutungsvollen Ziffern sichtbar verschieden dargestellt. Obwohl wahrscheinlich die hier dargestellten Regeln zur Unterscheidung bedeutungsvoller Ziffern von bedeutungslosen Ziffern wahrscheinlich die bequemsten Anzeigen liefern, könnten natürlich auch andere Regeln in bestimmten Situationen zweckmäßig sein. Die Ausführungsform der Erfindung kann natürlich auch so abgeändert werden, daß sie für diese Regeln geeignet ist.

Claims (3)

Patentansprüche:

1. Anordnung zur Unterdrückung der Darstellung von für den Wert einer Zahl bedeutungslosen Ziffern in einer elektronischen Ziffernrechenmaschine mit einem Speicher mit Speicherregistern aus aufeinanderfolgenden Sektoren, von denen in jedem eine Ziffer in Form einer dem Wert der Ziffer entsprechenden Anzahl von Impulsen in Bitspeicherstellen speicherbar ist, und mit einer Anzeigeeinrichtung zur fortlaufenden sichtbaren Darstellung der im Speicher gespeicherten Zahlen, dadurch gekennzeichnet, daß in jedem Speichersektor außer den zur Speicherung einer Ziffer dienenden Zifferbitspeicherstellen (Pl bis P 9) eine Markierungsbitspeicherstelle (PlO) vorgesehen ist, in die ein Markierungsbit unter Steuerung einer die Bedeutung der in den Zifferbitspeicherstellen gespeicherten Ziffer ermittelnden Schalteinrichtung (F i g. 9) einspeicherbar ist, und in der Anzeigeeinrichtung (14) eine auf die Markierungsbits ansprechende Schaltung (10) zur Steuerung der Darstellung der gespeicherten Ziffern in Abhängigkeit der Markierungsbits vorhanden ist.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die die Bedeutung der gespeicherten Ziffern ermittelnde Schalteinrichtung einen Flip-Flop (ED) enthält, der nach Durchführung einer Operation einen Zykluszähler (54) in Gang setzt, der dann verschiedene Zustände durchläuft und dabei die Ermittlung der mit bedeutungsvollen Ziffern belegten Speichersektoren und schließlich die Einspeicherung eines Markierungsbits mit einem bedeutungsvollen belegten Speichersektor bewirkt.

.". .'.. _...:. .., 709 580/132

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der im ersten Zustand (L4) befindliche Zykluszähler (54) die Einstellung eines Steuerzählers (5) auf einen der Einstellung des Kommawählers entsprechenden Wert bewirkt, der Inhalt des Steuerzählers während des zweiten Zustandes (IL4) auf einen Wert erhöht wird, der dem mit der höchstwertigen Ziffer belegten Speichersektor entspricht, und während des dritten Zustandes (IIL4) Markierungsbits in die durch

den Zählinhalt des Steuerzählers festgelegten Speichersektoren eingespeichert werden.

In Betracht gezogene Druckschriften:

Deutsche Patentschrift Nr. 960 588;

deutsche Auslegeschriften Nr. 1141474, 1163582;

»Digitale Rechenanlagen«, Springer Verlag, Berlin, 1961, S. 392 und 393.

Hierzu 3 Blatt Zeichnungen

709 580/132 5.67 © Bundesdruckerei Berlin