DE1524117C - Datenverarbeitungsanlage mit Umlaufregistern - Google Patents

Description

Die Erfindung betrifft eine Datenverarbeitungsanlage mit Umlaufregistern, deren Speicherstellen zyklisch aufeinanderfolgend adressierbar sind, wobei die Daten in Wörtern organisiert sind und jedes Wort aus einer Anzahl von Bits besteht, mit Anordnungen zur Einspeicherung und Entnahme der Daten in die bzw. aus den Umlaufregistern und zu ihrer anschließenden Verarbeitung mit verschachtelter Anordnung der Datenwörter und Ausbildung der Verarbeitungseinrichtungen derart, daß die am Ausgang der Umlaufregister auftretenden Daten seriell und synchron zu ihrem Auftreten logischen Operationen unterworfen werden.

Universell verwendbare speicherprogrammierte Digitalrechner sind üblicherweise so aufgebaut, daß ein großer Speicher vorhanden ist, welcher alle Daten und Steuersignale zur Ausführung der Rechenprogramme enthält und ein Arbeitsspeicher mit relativ geringer Speicherkapazität vorhanden ist, mit Hilfe dessen zusammen mit "logischen Schaltmitteln die eigentlichen Operationen ausgeführt werden. An moderne Großrechner wird die Forderung gestellt, daß sie eine möglichst große Anzahl von Daten in möglichst kurzer Zeit verarbeiten können, wozu eine entsprechend große Anzahl von direkt ausführbaren Befehlen notwendig ist. Dies hat zur Folge, daß solche Rechner entsprechend aufwendig und kompliziert werden. Als weitere Folge ergibt sich ein sehr hoher Preis. Diese Rechner sind daher nur dort mit Vorteil einzusetzen, wo eine sehr große Anzahl von Daten anfällt und/oder wenn diese Anzahl von Daten sehr schnell.verarbeitet werden soll.

Aus den »Proceedings of the IEE«, Part. B, 1955, S. 412 bis 424, ist bereits ein Multiplizierwerk für digitale Daten bekannt, bei welchem ein eine Verzögerungsleitung enthaltendes Umlaufregister sowie Mittel zum Ein- und Auslesen der Daten aus der Verzögerungsleitung sowie Mittel zur logischen Verknüpfung dieser Daten vorgesehen sind.

Durch die deutsche Auslegeschrift 1 136 139 ist ein Resultatwerk . für elektronisch . rechnende . oder zählende Maschinen bekannt, bei welcher ein mehrstufiges, als Umlaufspeicher ausgebildetes Magnetkernregister vorgesehen ist, in welchem mehrstellige Dezimalzahlen bei der Durchführung von Zähl- oder Rechenvorgängen verschoben werden.

Durch die deutsche Auslegeschrift 1 034 885 ist ein Umlaufspeicher für einen Rechner bekannt, der eine umlaufende Magnettrommel enthält, bei der die Daten an einem Lesekopf ausgelesen und nach ihrer Verarbeitung im Rechner an einem Schreibkopf wieder eingelesen werden. Bei diesem Trommelspeicher ist die Kodierung der Daten dezimal vorgenommen, wobei jede Dezimalstelle durch zehn mögliche Speicherplätze auf der Trommel gekennzeichnet ist; neun dieser Speicherplätze nehmen jeweils den logischen Wert 0 und einer den logischen Wert L an. Auf dieser Trommel sind zwecks besserer Platzausnutzung jeweils zwei Wörter dezimalstellenweise miteinander verschachtelt. ^r

Aufgabe der Erfindung ist es, ausgehend von diesem Stand der Technik, den hohen Aufwand für dezimulkodierte, aus Magnetkernen oder aus Trommelspeichern aufgebauten Umlaufrcgistern zu ,vermeiden und einen speicherprogrammierten binär arbeitenden Rechenautomaten zu schaffen, bei welchem mit einem geringen Aufwand an Bauelementen im Vergleich zu Großrechnern eine große Anzahl von Bits gespeichert und verarbeitet werden kann, wobei es jedoch weniger wichtig ist, daß die Lösung der Rechenoperationen in extrem kurzer Zeit erfolgt.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Bits eines Wortes einen ersten Impulszug bilden, der in die Zwischenräume eines zweiten Impulszuges eingeschoben ist, der durch die Bits eines zweiten benachbarten Wortes gebildet wird, daß

ίο ein erstes Umlaufregister vorhanden ist, in dem die Daten in der angegebenen Weise verschachtelt umlaufen und das als Operationsregister dient, in dem zumindest vier Datenwörter einspeicherbar sind, daß ferner ein zweites Umlaufregister vorhanden ist, in dem die Daten ebenfalls in der angegebenen Weise verschachtelt umlaufen, das als Hauptspeicherregister zur Speicherung der eingegebenen Daten und/oder der Programme für die von der Datenverarbeitungsanlage auszuführenden Operationen dient, daß an sich bekannte, bistabile und logische Schaltelemente zum Wiedereinschreiben der am Ausgang jedes Umlaufregisters auftretenden Bits an deren Eingang vorhanden sind, wobei diese Schaltelemente so ausgebildet und angeordnet sind, daß der Eingang des einen und der Ausgang des anderen Umlaufregisters während einer vorgebbaren Zeitdauer miteinander verbindbar sind, so daß ein oder mehrere Datenwörter von dem einen in das andere Umlaufregister eingelesen werden können, daß weiterhin die in dem Operationsregister umlaufenden Datenwörter aus Befehlskodes und, Zahlenwörtern bestehen, die nur durch den Zeitpunkt ihres Auftretens an einem Bezugspunkt des Operationsregisters voneinander unterscheidbar sind, und daß schließlich noch ein mehrstufiges statisches Befehlsregister vorhanden ist, das an das Operationsregister ankoppelbar ist und zur Zwischenspeicherung eines Befehlskodes während einer Zeitdauer dient, die ausreichend ist zur Ausführung dieses Befehles, und daß schließlich eine Entschlüsselungsanordnung vorgesehen ist, deren Ausgangssignale den Befehlskode im statischen Befehlsregister bestimmen und dort so lange anliegen, wie die Ausführung eines solchen Befehls andauert. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Es ist nun von entscheidender Bedeutung für die Erfindung, daß die Impulszüge der Bits eines ersten Wortes und die Impulszüge der Bits eines zweiten Wortes in der Weise ineinander verschachtelt sind, daß sich die Impulszüge des zweiten Wortes in den Zwischenräumen der Impulse des Impulszuges des ersten Wortes befinden. Es gehören somit aufeinanderfolgende, im Umlauf befindliche Bits jeweils zwei verschiedenen Wörtern an, welche ganz unterschiedliche Bedeutung haben. Im Operationsregister, dem Umlaufregister mit der kurzen Umlaufperiode, laufen zwei solche ineinander verschachtelte Wortpaare um. Im Hauptspeicher, dem Umlaufregister mit der langen Umlaufperiode, laufen eine große Anzahl solcher verschachtelter Wortpaare um, wobei eine ungeradzahlige Anzahl solcher Wortpaare vorgesehen ist. Dadurch ist es auf sehr einfache Weise möglich, zwei Zahlen serienmäßig arithmetisch miteinander zu verbinden, wobei die abwechselnd auftretenden Bits jeweils zu einer der beiden Zahlen gehören.

Nachfolgend werden die Wirkungsweise und der • Aufbau eines Ausführungsbeispiels der Erfindung zu-

nächst in großen Zügen erläutert. Die in dem Operationsregister und in dem Hauptspeicherregister umlaufenden Daten haben die Bedeutung von Befehlen und von Zahlen. Im Leerlaufzustand jedes Umlaufregisters laufen die eingespeicherten Daten unverändert um. Zur Ausführung von Befehlen wird an das Operationsregister zeitweise ein sogenanntes statisches Register, beispielsweise ein Schieberegister aus Flipflops, angeschlossen, in welches eine Bit-

gister enthaltenen Befehlen erfolgen, um zu einem, durch das Programm gegebenen Zeitpunkt, an welchem das gesuchte Datenwort am Ausgang des Hauptspeichers auftritt, dieses Wort für die vorge-5 sehene Operation verwenden zu können. Zur Erleichterung der Programmierung sind sogenannte Wartebefehle programmierbar, während welcher beide Umlaufregister im Leerlauf arbeiten. Durch geschickte Programmierung ist es möglich, die Zahl

F i g. 1 a bis Ie die Symbole der verwendeten logischen Schaltelemente,

Fig. 3 schematisch ein Netzwerk zur Erzeugung verschiedener Zeitperioden, V.

Fig. 4 ein Zeitdiagramm der verschiedenen Zeit

folge, die den auszuführenden Befehl darstellt, ein- io dieser Wartebefehle in einem Programm möglichst geschrieben wird. Jeder Befehl wird durch eine gering zu halten..

charakteristische Bitfolge, ein Bitmuster dargestellt, Die Programmierung des Rechners erfolgt während

und durch dieses Bitmuster wird, nach Ein- einer sogenannten Ladephase. Da dies jedoch für das speicherung der Bitfolge in das statische Register, Verständnis der Erfindung nicht von Bedeutung ist, ein für diesen Befehl charakteristischer Schaltzustand 15 soll auf eine entsprechende nähere Erläuterung verder Speicherstellen des statischen Registers erzeugt. ziehtet werden.

Der Zustand der Speicherstellen dieses Registers Nachdem nun die Wirkungsweise des Ausführungs-

wird durch entsprechende Mittel abgefragt und beispiels kurz beschrieben wurde, soll dieses nun im steuert nun Vorgänge, die man in zwei voneinander einzelnen an Hand, der Zeichnungen noch näher erverschiedene Arten einteilen kann. Die erste Art 20 läutert werden. Es zeigt

beinhaltet im wesentlichen einen Austausch von Fig. 1 alle wesentlichen Baugruppen des Ausfüh-

Daten zwischen den beiden Umlaufregistern oder rungsbeispiels in einem Blockschaltbild, eine Umordnung von Daten in dem Arbeitsregister.
Die zweite Art hingegen bezieht sich auf arithmetische Operationen im vorliegenden Falle auf Addi- 25 Fig. 2 in schemätischer Darstellung die beiden tion, Subtraktion, Multiplikation und Division. Diese Umlaufregister in entkoppeltem Zustand, arithmetischen Operationen erfolgen in der Weise,
daß jene Datenwörter, welche die einer Operation zu
unterwerfende Zahl enthalten, bitweise aus dem
Operationsregister und dem Hauptspeicherregister 30 perioden, oder nur aus dem Operationsregister entnommen wer- F ig. 5 ein Netzwerk zur Steuerung der Eingabe

den und einem Rechenwerk zugeführt werden, in wel- von Befehlskodes in das statische Register und zur chem die gewünschte arithmetische Operation seriell Auswertung dieser Befehlskodes, durchgeführt wird. Das Resultat wird anschließend . Fig. 5a und 5b den Befehlsumlauf im Operationsbitweise wieder in das Operationsregister eingeschrie- 35 register,

ben. Ein besonderer Vorteil der Erfindung ist es, F i g. 6 eine Tabelle, welche alle in dem Datenver-

daß die Multiplikation und die Division ausschließ- arbeitungssystem verwendeten Befehle enthält, . Hch mit den in dem Operationsregister befindlichen F i g. 7 ein Netzwerk zur Übergabe eines Daten-

Datenwörtern ausgeführt werden können, wobei Wortes von dem Operationsregister zu dem Hauptlediglich gegebenenfalls vorher die entsprechenden 40 Speicherregister,

Datenwörter von dem Hauptspeicherregister in das Fig. 8 ein Netzwerk zur Übergabe eines Daten-

Operationsregister eingeschrieben werden müssen. Wortes von dem Operationsregister zu dem Haupt-Nach der Ausführung eines solchen Befehls wird der Speicherregister, ;

im statischen Register befindliche Teil eines Befehls- F i g. 9 ein Netzwerk zur Übergabe von zwei Datenwortes, ein sogenannter Befehlskode, wieder in das 45 worten zwischen den beiden Umlaufregistern in bei-Operationsregister eingeschrieben, ohne daß dabei den Richtungen, der Umlauf der übrigen drei Datenwörter in dem
Operationsregister unterbrochen wird. Gleichzeitig
wird ein neuer Befehlskode, der beispielsweise ebenfalls ein Teil, des soeben genannten Befehlswortes 50
sein kann, in das statische Register eingeschrieben.
Die Zeitdauer von dem Einschreiben eines Befehlskodes bis zum Einschreiben des nächsten Befehlskodes in das statische Register beträgt jeweils ein
ganzzahliges Vielfaches der Zeitdauer einer Umlauf- 55,
periode des Operationsregisters. Jeder Befehlskode
in dem statischen Register steuert nicht nur die Ausführung seines Befehlsinhalts, sondern gleichzeitig
auch die Dauer dieser Ausführung. Es werden insgesamt drei Gruppen von verschiedenen Befehlskodes 60
unterschieden, die zu ihrer Ausführung verschieden
lange Zeiten, gemessen in Umlaufperioden des
Operationsregisters, benötigen.

Eine direkte Adressierung der in dem Hauptspeicherregister umlaufenden Datenwörter ist nicht 65 der Anordnung der insgesamt vier Wörter in dem möglich, sondern es muß zum Auffinden eines ge- Operationsregister zur Erläuterung des Multiplikasuchten Datenwortes eine entsprechende Program- tionsvorganges, mierung der Ausführungszeit von im statischen Re- Fig. 16 ein Netzwerk zur Ausführung der Division,

Fig. 10 ein Netzwerk zur Übergabe eines Befehlswortes von dem Hauptspeicherregister zu dem Operationsregister, ■ -

F i g. 11 ein Netzwerk zum Vertauschen der Reihenfolge zweier Wörter in dem Operationsregister,

Fig. 12 ein Netzwerk zum Verzögern der Bits eines Wortes im Operationsregister um eine Bitstelle dieses Wortes, .

Fig. 13 ein Netzwerk zum Verzögern der Bits zweier Wörter des Operationsregisters um eine beliebige Zahl von Bitstellen,

Fig. 13a eine Tabelle zur Erläuterung dieses Verschiebevorgänges von F j g. 13,

Fig. 14 ein Netzwerk zur Ausführung einer bitweisen Addition oder Subtraktion zweier Zahlen,

Fig. 15 ein Netzwerk zur Ausführung der Multiplikation zweier Zahlen, ■

Fig. 15a und 15b eine schematische Darstellung

5 6

F i g. 17 ein Netzwerk zur Eingabe einzelner Daten sen. Das Flipflop M ist in den meisten Fällen mit seivon außen in die Datenverarbeitungsanlage, nem Eingang an den Ausgangsübertrager 12 des

Fig. 18 in schematisierter Darstellung die Anord- M-Speichers angeschlossen. Bits, die im Q- bzw. M-nung der Datenbits auf einem Datenträger für das Flipflop gespeichert sind, werden je nach ihrem Bit-Eingabegerät, 5 wert 1 oder 0 mit Q oder 5 bzw. M oder M bezeich-Fig. 19 die Impulsfolge, welche die in Fig. 18 ge- net. In entsprechender Weise werden auch die in zeigten Datenbits erzeugen, anderen Flipflops gespeicherten Bits mit den Aus-Fi g. -20 in schematisierter Darstellung ein Netz- gangssignalen dieser Flipflops bezeichnet. Das Flipwerk zur Ausgabe von Daten von dem Datenverarbei- flop M ist gleichzeitig die häufigste Signalquelle für tungssystem an einen Drucker. io alle jene Signale, die über die Leitung M" in den Ein-Fig. 1 zeigt schematisch die wichtigsten Elemente, gangsübertrager 11 des M-Speichers gegeben werden, die zum Aufbau des Ausfülirungsbeispiels verwendet Das Leitwerk 100 besteht im wesentlichen aus den werden. Als Grundbausteine dienen zwei Ver- fünf Flipflops R, A, C, B und E. Das Flipflop R ist zögerungsleitungen 10 und 20. Jede dieser beiden das wichtigste Steuerelement für den Eingangsüber-Verzögerungsleitungen ist so ausgebildet, daß Ein- 15 trager 21 des Ä-Speichers. In fast allen Fällen, jedoch zelsignale sie bei geringem Störverhältnis im wesent- nicht immer, wird der Ausgang des Flipflops R an liehen ungedämpft durchlaufen können. die Eingangsleitung R" angeschlossen. Die Lei-Züm Beispiel kann es sich hierbei um mechanische tung/i" befindet sich zwischen dem Flipflop R und Verzögerungsleitungen handeln, die mechanische dem Eingangsübertrager 21.

Schwingungen ohne wesentliche Dämpfung übertra- 20 Das Flipflop A des Leitwerkes ist das wichtigste gen können. Die Schwingungen sollen dabei im Ultra- Steuer-Flipflop für alle arithmetischen Operationen, schallbereich liegen und im vorliegenden Beispiel Seine wesentliche Aufgabe besteht in der Kontrolle eine Frequenz von 1 Megahertz aufweisen. der Modifizierung des Datenumlaufs im Ä-Speicher,

Die Verzögerungsleitung 10 soll im folgenden auch wobei eine solche Modifizierung eine Rechenopera-Hauptspeicherregister oder M-Speicher genannt wer- 25 tion bedeutet. .'·..-

den und dient im wesentlichen als Hauptspeicher. Das Flipflop C steuert alle arithmetischen Opera-

Die Verzögerungsleitung 20 wird im folgenden auch tionen, bei denen ein »Übertrag«- oder »Borg«-Vor-Operationsregister oder Ä-Speicher genannt und gang auftritt, nämlich bei der Addition, Subtraktion, dient als Zwischenspeicher und Arbeitsspeicher. Multiplikation und Division. Außerdem dient das

Jeder dieser Speicher hat je einen Eingangsüber- 3° Flipflop C dazu, einen Datenüberlauf bei arithmetrager 11 oder 21, der jeweils mit der einen Seite tischen Operationen anzuzeigen, sowie dazu, ein Vorder Verzögerungsleitung 10 bzw. 20 gekoppelt ist. zeichenbit und eine Programmverzweigung anzuzei-Es kann sich hierbei um elektromechanische Über- gen. Zusätzlich wäre zu bemerken, daß das Fliptrager handeln, die im Falle einer Eingangserregung flop C die Datenübertragung zwischen dem System einzelne Scliallimpulse erzeugen. Die jeweilige Aus- 35 und außerhalb, des Systems liegenden Geräten gangsseite dieser Verzögerungsleitungen ist mit je steuert.

einem Übertrager 12 und 22 gekoppelt, die auf die Das Flipflop B dient grundsätzlich dazu, eine feste,

mechanischen Pulse ansprechen, sobald sie die je- begrenzte Verzögerung, nämlich um eine Bitstelle weilige Verzögerungsleitung durchlaufen haben und eines Wortes, in das Leitwerk einzuführen, in Abhängigkeit davon elektrische Ausgangspulse er- 40 Das Flipflop E schließlich kontrolliert die Ausfühzeugen. Die Ausführung dieser Verzögerungsleitun- rung von bestimmten Befehlen. Während des Progen, bzw. der Eingangs- und Ausgangsübertrager, ist grammauflaufes unterscheidet das Flipflop £ zwischen für die Erfindung nicht wesentlich. Derartige Einrich- solchen Zeitintervallen, in denen nach einem neuen tungen sind bereits hinreichend bekannt, so daß sich Befehl gesucht und dieser in das statische Register nähere Erläuterung erübrigt. Es sei in diesem Zu- 45 eingeschrieben wird, und solchen, in denen Befehle sammenhang -nur auf die Veröffentlichung von ausgeführt werden. Die Bedeutung des Wortes Befehl R.K.Richards, »Digital Computer Components wird weiter unten noch ausführlich behandelt. An and Circuits«, S. 282 ff, Verlag van Norstand u. Co, dieser Stelle mag der Hinweis genügen, daß jeder 1959, verwiesen. Es könnte sich bei den genannten Befehl eine Bitkombination darstellt, die einen be-Umlaufregistern grundsätzlich auch um magnetische 50 stimmten Operationszustand oder eine Folge logischer Speicher handeln, z. B. Band- oder Plattengeräte, Operationen innerhalb des Systems definiert bzw. oder Trommeln, die jeweils mit magnetischen Über- auslöst.

tragern zusammenarbeiten und bei denen ein ge- Das Leitwerk 100 enthält eine große Anzahl lo-

schlössener Umlauf der Daten durch entsprechende gischer Und und Oder-Schaltelemente, die im einzelzusätzliche Schaltelemente erzielt werden kann. 55 nen weiter unten erörtert werden. Die verwendeten Eine der wesentlichsten Funktionen des Ausfüh- Symbole der wichtigsten logischen Schaltelemente rungsbeispiels besteht darin, die Eingänge und Aus- sind in den Fig. la, Ib, lc, Id und Ie dargestellt, gänge der beiden Verzögerungsleitungen in bestimm- Es sei noch darauf hingewiesen, daß die innerhalb .. ter Weise miteinander zu koppeln, um Daten ent- der einzelnen Schaltungen verwendeten Verstärker, weder von der einen auf die andere Leitung zu über- 60 dafür das Verständnis der Erfindung nicht wesenttragen oder den Inhalt einer Verzögerungsleitung lieh, in den Zeichnungen nicht dargestellt sind, wieder zurück auf ihren Eingang zu koppeln. Damit Fig. Ie zeigt die Symboldarstellung für die beman die Daten in geeigneter Weise verarbeiten kann, nutzten statischen Flipflops. Jedes der verwendeten weiden alle Signale, die an der jeweiligen Ver- Flipflops G>. gibt im gesetzten Zustand an seinem zögerungsleitung bzw. ihrem Ausgangsübertrager 65 Setzausgang ein Signal 1 und an seinem Rücksetzaustreten, zunächst in Flipflops gesetzt. Das Flip- ausgang ein Signal 0 ab. Der jeweilige Setzeingang ist flop Q ist eingangsseitig immer an den Ausgangs- mit sQ. der jeweilige Rücksetzeingang mit-rö beübertragcr 22 der Ä-Verzögerungsleitung angeschlos- zeichnet. Alle Flillops erhalten ein Taktsignal von

einem Taktgeber 31; Zustandsänderungen der Flipflops werden nur im Takte der Taktsignale hergestellt.

Ein weiterer wichtiger Grundbaustein ist ein statisches Register 50; welches die Flipflops V, W, X, Y und Z enthält. Dieses F-Z-Register 50 ist das einzige, im vorstehenden bereits erwähnte statische Register. Die wichtigste Funktion des F-Z-Registers 50 ist die Speicherung von Zustandskodes, die während der Dauer ihrer Ausführung in dieses Register gesetzt werden. Diese Zustandskodes sind entweder Befehlskodes zur Ausführung oben beschriebener Arten von Operationen, also ein Teil eines Befehlswortes, dessen übrige Teile in der einen Verzögerungsleitung umlaufen, oder sie sind Phasenkodes, die sich in ihrer Funktion von den Befehlskodes grundsätzlich unterscheiden und die dann notwendig sind, wenn das System von außerhalb Daten erhält.

Das F-Z-Register 50 ist als Serienschieberegister ausgebildet, dessen Eingangsseite über das Leitwerk 100 mit der Ausgangsseite der Ä-Verzögerungslei-, tung und dessen Ausgangsseite mit dem Eingang/?" dieser Verzögerungsleitung verbunden ist. Eine Entschlüsselungsschaltung 70 ist an die Flipflops des F-Z-Registers 50 derart angeschlossen, daß Steuersignale entsprechend den Befehls- oder Phasenkodes ih bestimmten einzelnen Ausgangsleitungen gebildet werden, wobei solche entschlüsselte Signale so lange anstehen, wie diese Befehls- oder Phasenkodes im F-Z-Register 50 gespeichert sind. Am Ausgang dieses Entschlüsselet erscheint die für jeden im statischen Register gespeicherten Befehlskode charakteristische Bitfolge, die den Zustand der Flipflops F bis Z angibt-(z.B. VXY^-Z). Jede solcherart einem Befehlskode zugeordnete Bitfolge ist allein in der Lage, das die Ausführung dieses Befehlskodes in der entsprechenden Schaltungsanordnung steuernde Hauptsteuertor zur Durchschaltung vorzubereiten.

Das gesamte System wird von einem Oszillator 31 her zeitgesteuert, der als Taktgeber dient und die primäre Signalquelle für eine Zeitgeberschaltung 30 bildet. Letztere erzeugt Signale, die im folgenden P, F, G und / genannt werden; die entsprechenden Komplementärsignale sind P, F, Ό und 7. Die Zeitgeberschaltung wird später an Hand von F i g. 3 noch näher erläutert. Schließlich enthält das System noch ein Eingabe- und Ausgabewerk 40, das später an Hand der Fig. 18, 19, 20 und 21 im einzelnen beschrieben wird. Im wesentlichen stellt die Baueinheit 40 das Mittel dar, mit welchem Daten in das System eingegeben und Daten wieder von dem System ausgegeben werden.

In F i g. 2 sind die Schaltmittel dargestellt, welche notwendig sind, um mit Hilfe der Verzögerungsleitung/? bzw. der Verzögerungsleitung M jeweils ein Umlauf register zu erzeugen. Die Verzögerungsleitung/? liefert über den Ausgangsübertrager 22 Signale an das nachgeschaltete Flipflop Q. Letzteres wird bei dem nächstfolgenden Taktimpuls, je nach dem anliegenden Impuls, gesetzt oder zurückgesetzt, wobei Ausgangssignale 1 des Übertragers 22 an den Setzeingang und 0-Signale des Ausgangsübertragers 22 über einen Inverter 22 an den Rücksetzeingang des Flipflops Q gelangen. Die Verbindung zwischen dem Flipflop Q und dem Ausgangsübertrager 22 wird während keinem der noch zu beschreibenden Vorgänge unterbrochen. Die beiden Ausgänge des Flipflops Q sind mit den beiden entsprechenden Ein gängen eines Flipflops /?, welches ebenfalls von den Taktsignalen getaktet wird, verbunden. Der Setzausgang des letztgenannten Flipflops ist über ein Und-Tor 24 sowie über ein Oder-Tor 23 mit der Eingangsleitung/?" verbunden, welch letztere über den Eingangsübertrager 21 mit der ^-Verzögerungsleitung in Verbindung steht. Das Und-Tor 24 hat einen Sperreingang 25, welcher immer dann ein Sperrsignal erhält, wenn der Inhalt des Flipflops R nicht mehr in

ίο die Verzögerungsleitung eingeschrieben werden soll. Das heißt mit anderen Worten, es wird immer dann kein Sperrsignal an das Und-Tor 24 angelegt, wenn der Inhalt der ^-Verzögerungsleitung unverändert umlaufen soll. Der Inhalt der letzteren läuft dann · ungehindert um (Leerlaufphase). Durch Anlegen eines Sperrsignals an das Und-Tor 24 während einer Zeitperiode, die einem vollständigen Umlauf des Inhalts der ^-Verzögerungsleitung entspricht, kann letztere vollkommen geleert werden.

Der Inhalt der M-Verzögerungsleitung 10 kann in ähnlicher Weise umlaufen wie der Inhalt der R-Verzögerungsleitung 20, wobei das Flipflop M dem Flipflop Q in seiner Funktion entspricht. Ein Flipflop mit der Funktion des Flipflops R gibt es in dem M-Umlaufregister nicht, hingegen sind wieder ein Und-Tor 14 mit einem Sperreingang 15 sowie ein Oder-Tor 13 vorgesehen.

. Die Zeitgeberschaltung

Ehe das Leitwerk im einzelnen beschrieben wird, ist es notwendig, kurz die Erzeugung der wichtigsten Zeitsignale P, F, G und / zu erläutern. F i g. 3 zeigt, die logische Schaltung hierzu und F i g. 4 die Zeitbeziehungen zwischen diesen Signalen.

Die Zeitgeberschaltung wird im wesentlichen vom Oszillator 31 her gesteuert, der z. B. ein astabiler Multivibrator, ein üblicher Stimmgabeloszillator oder ein Quarzkristall sein kann. Die Frequenz soll 1 Megahertz betragen. Der Oszillator 31 ist an ein Flipflop P in der Weise angeschlossen, daß durch jeden Taktpuls das Flipflop P umgeschaltet wird. Dieses Flipflop P liefert an seinen beiden Ausgängen die beiden Signale P und P. Im folgenden werden die Zeitperioden, in denen das Flipflop P eingeschaltet ist, als P-Bitperioden und die Zeitperioden, in denen das Flipflop P abgeschaltet ist, als P-Bitperioden bezeichnet. Das Taktsignal des Oszillators 31 tritt immer am Ende einer jeden Bitperiode auf und verursacht die Veränderung des Zustandes des Flipflops P. Die Unterscheidung zwischen den P- und P-Bitperioden ist von grundlegender Bedeutung für das Verständnis der Erfindung. Im folgenden wird auch von einem P-Zyklus gesprochen; es handelt sich dabei stets um eine P-Bitperiode und die unmittelbar darauffolgende P-Bitperiode.

Das Flipflop P steuert über zwei Hilfsflipflops / und K ein Flipflop JF in der Weise, daß, auf die P-Signale bezogen^ das Flipflop F einen Frequenzteiler im Verhältnis 1:5 darstellt. Im einzelnen gilt

das Signal F (d. h. F = 1) für eine P- und die darauffolgende P-Bitperiode. Es gilt das Signal F (d. h. F= 1) für vier darauffolgende F-Bitpcrioden und die jeweiligen vier dazwischenliegenden P-Bitperioden. Mit anderen Worten, das Signal F gilt für acht Bitperioden oder vier volle P-Zyklen, und das Signal F gilt für die darauffolgenden zwei Bitperioden oder einen vollen P-Zyklus. Die vier P-Zyklcn, in denen F gilt, und der darauffolgende eine Zyklus, in dem F

109 643/114

gilt, werden im folgenden F-Zyklus genannt. Der F-Zyklus hat also eine Periode, die zehn Bitperioden oder fünf P-Zyklen entspricht.

Weiterhin ist ein Flipflop / vorgesehen, welches während 40 P-Zyklen eingeschaltet ist (/-Periode) und welches während der folgenden 40 P-Zyklen (7-Periode) ausgeschaltet ist. Es handelt sich hierbei somit um eine Frequenzuntersetzung von 1:80 zwischen P- und /-Zyklen. Im einzelnen gilt also das Signal / (d. h. / = 1) für 40 P-Bitperioden und die 40 dazwischenliegenden P-Bitperioden. Entsprechendes gilt für das Signal 7. Eine /- und eine 7-Periode bilden einen /-Zyklus. Das Flipflop 7 wechselt seinen Zustand am Ende einer bestimmten F-Schwingung. Das heißt, am Ende jener Bitperiode, in der sowohl das Flipflop P als auch das Flipflop F in ihrem gesetzten Zustand sind (P=I, F= 1). Die vorbeschriebene Auswahl der Zähl P- und F-Zyklen pro /-Zyklus ist wohl zweckmäßig, aber nicht von grundsätzlicher Bedeutung für die Erfindung. Es können jederzeit andere Verhältnisse gewählt werden, wenn sich die Notwendigkeit hierzu ergibt. Die Frequenzteilung zwischen den Flipflops F und 7 wird mittels der Flipflops H, H' und H" ausgeführt; letztere dienen außerdem dazu, ein Signal G zu definieren. Das Signal G gilt (d.h. G= 1), wenn alle FlipflopsH, H', H" eingeschaltet sind, wohingegen das Signal Ό gilt, solange wenigstens eins der Flipflops H, Ή und H" abgeschaltet ist. Das Signal G gilt während des jeweils letzten F-Zyklus, d. h. für die letzten fünf P-Zyklen pro/-oder 7-Periode.

Es sei schließlich noch bemerkt, daß anstatt der Flipflops P, F und /jeweils auch ein astabiler Multivibrator zur Erzeugung der entsprechenden Impulse verwendet werden kann, der entsprechende Erholzeiten aufweist.

Definitionen

Nachdem die Erzeugung von P-Bitperioden und P-Bitperioden sowie von /-Zeitperioden und 7-Zeitperioden durch die entsprechenden Flipflops P und / erläutert wurde, wird nun verständlich, wie die Daten in dem erfindungsgemäßen System in entsprechenden Worten organisiert sind. Jede /-Zeitperiode und jede 7-Zeitperiode bilden eine Wortperiode. Während jeder solchen Wortperiöde treten 40 P-Bits sowie, verschachtelt hierzu, 40 P-Bits auf. Es wurde bereits erläutert, daß alle P-Bits, die während einer vorbestimmten Zeitperiode auftreten, zu einem Wort gehören, und daß alle P-Bits, die während einer vorbestimmten Zeitperiode auftreten, zu einem zweiten Wort gehören. Man kann somiti definieren,, daß in dem erfindungsgemäßen System /P-Wörter, /P-Wörter, sowie 7P-Wörter und 7P-Wörter auftreten.

Die Zeit, welche ein Bit benötigt, um in der R-Verzögerungsleitung einen vollen Umlauf zu tätigen, wird ein /?-Zyklus genannt. Da wie erwähnt, in der R-Verzögerungsleitung vier Datenwörter gespeichert sind, ergibt sich, daß insgesamt 4 · 40 Bits, also 160 Bits dort umlaufen. - Ein ' /?-Zyklüs hat somit' genau 160 Bitperioden. ··..·;'·■!'. ■ - \ :y

Die Umlaufzeit eines Bits in der M-Verzögerungsleitung wird ein M-Zyklus genannt. Wie bereits erwähnt, beträgt ein M-Zyklus ein , uhgeradzähliges Vielfaches einer Wortperiode;.'' Bei dem erfindungsgemäßen System beträgt diese''iZähi 45. Letztere ist jedoch, wie ebenfalls bereits erwähnt, grundsätzlich frei wählbar. In der. M- Verzögerungsleitung lauf en somit 45 · 80 Bits, also 3600 Bits um.
• Die Verarbeitung der Daten in dem System erfolgt auf der Basis von Wörtern, wobei also jedes Wort 40 Bits enthält. Als Bezugspunkt, auf welchen die /- und 7-Perioden sowie die P- und P-Bitperioden bezogen sind, dient der Eingang/?" der /?-Verzögerungsleitung. Auch dieser Bezugspunkt ist jedoch grundsätzlich frei wählbar. Durch die Definition eines

ίο solchen Bezugspunktes ist es möglich, alle Bits während ihres Umlaufs durch die/?- oder die M-Verzögerungsleitung zu verfolgen. Beispielsweise . erscheint also ein Bit, welches zur Zeit 0 an der Stelle R" auftritt und anschließend in die /?-Verzögerungsleitung eingegeben wird, nach genau einer /-Zeit und einer 7-Zeit, also nach einem vollständigen .R-Zyklus, wieder an der gleichen Stelle.

Es ist ferner wichtig zu beachten, daß die obengenannten Zeitdefinitionen dadurch gewonnen wurden, daß die Zeiten möglichen Auftretens der Bits in der R"-Leitung betrachtet wurden. Das heißt also, daß ein P-Bit ein Bit ist, welches zu einer P-Bitperiode an dem genannten Bezugspunkt auftritt, an anderen Stellen der Schaltung jedoch beispielsweise

auch während P-Bitperioden auftreten kann, ohne seinen Charakter als,P-Bit zu verlieren. Die soeben angeführten Definitionen gelten insofern auch für die

.. M-Verzögerungsleitung, als diese, wenn sie ausgangsseitig an die Eingangsleitung der i?-Verzögerungsleitung angeschlossen ist, ihre Bits entweder während /- oder während 7-Wortperioden abgibt. Es genügt somit, die Eingangsleitung R" als Bezugspunkt auch für die M-Verzögerungsleitung zu verwenden, da die Einteilung der Datenwörter der letzteren nur für jenen Fall interessant ist, daß der Ausgang der M-Verzögerungsleitung mit dem Eingang der R-Verzögerungsleitung verbunden ist.

Wie bereits oben ausgeführt, ist die Zahl der Umlaufperioden des Ä-Speichers pro einem Umlauf des M-Speichers eine ungerade Zahl. Das bedeutet aber, daß ein Wort, das während einer /-Zeit in den M-Speicher eingegeben wurde, nach einem Umlauf von diesem während einer 7-Zeit wieder abgegeben wird. Somit kann jedes im M-Speicher gespeicherte Wort nach dem Belieben des Programmierers während einer /-Zeit oder während einer 7-Zeit wieder ausgegeben werden.

Die Dateriwörter sind in zwei Klassen eingeteilt, nämlich in Zahlen- und in Befehlswörter. Wörter, die in arithmetischen Prozessen benutzt werden und Zahlenbedeutung haben, sind Zahlenwörter, Wörter, die in das Befehlsregister gesetzt werden, sind Befehlswörter. Da die Befehlswörter ebenso wie die Zahlenwörter aus einer Aufeinanderfolge von Bits, gekennzeichnet durch die Zustände 0 und l_rbestehen und nur durch den Zeitpunkt ihres Auftretens an dem Bezugspunkt als Befehlswörter definiert werden, können die Befehlswörter ebenso wie die Zahlenwörter auf einfache Art und Weise verändert werden, nämlich beispielsweise durch die Addition irgendwelcher anderer Zahlen. ■ .-■

Die verwendeten Zahlenwörter können sowohl ganze Zahlen wie auch Brüche darstellen. Im ersteren

'·''' Falle hat das Bit mit der niedrigsten Stellenzahl den Stellenwert 1, das nächsthöhere Bit den Stellenwert 2 usw. Im zweiten Fall hingegen hat das Bit, welches am nächsten dem Komma steht; den Stellenwert'V2, das nächste Bit den Stellenwert ¹U usw. Da jedes

11 12

Wort 40 Bits aufweist, sind mit dem System Zahlen wird, bis das entsprechende gesuchte Wort· aus dem

von 0 bis 2⁴⁰ bzw. von 0 bjs 2~⁴⁰, somit also bis zu M-Speicher entnommen werden kann.

12stellige dezimale Zahlen, darstellbar. ·

Im üblichen Sprachgebrauch wird das Bit mit der Befehlsumlauf

höchsten Wertigkeit als erstes Bit und das Bit mit der 5

niedrigsten Wertigkeit als letztes Bit bezeichnet. Dies An Hand von F i g. 5 wird nun beschrieben, wie

ist auch im vorliegenden Falle so, es muß jedoch ein Befehl aus dem R-Speicher entnommen und in

dabei beachtet werden, daß der Umlauf der Bits in das statische F-Z-Register 50 eingespeichert wird,

den Umlaufregistern immer in der Weise erfolgt, daß Die drei Gruppen von verschiedenen Befehlskodes

zu Beginn eines Umlaufes zuerst das Bit der niedrig- io unterscheiden sich voneinander durch verschiedene

sten Wertigkeit und zuletzt das Bit mit der höchsten spezifische Bitmuster, und im folgenden werden diese

Wertigkeit erscheint. Befehlskodes durch den Zustand der fünf Flipflops

Die 40 Bits eines Befehlswortes sind in acht Grup- des F-Z-Registers charakterisiert. Für die Einzelpen zu je fünf Bits eingestellt, wobei jeweils eine befehle gilt, daß entweder V = 1 oder WX = 1, für solche Gruppe entweder einen sogenannten Befehls- 15 die Doppelbefehle gilt VWX — 1, und für die langen kode oder aber einen sogenannten Zyklus-Zählwert Befehle gilt VW=I. Die fünf Flipflops V, W, X, Y darstellt. Jede solche Gruppe eines Befehlswortes und Z sind als Schieberegister zusammengeschaltet, wird als Silbe bezeichnet. Das Befehlswort tritt immer wobei die Ausgangssignale des einen Flipflops die während der Zeitperiode IP auf, und der auszufüh- Eingangssignale des nächstfolgenden Flipflops bilden, rende Befehlskode wird während der Ausführungszeit ao Das Flipflop V ist in dieser Schiebekette das erste in ein 5stufiges statisches Register, das F-Z-Register Glied, das Flipflop Z das letzte Glied. Als Schiebe-50, eingespeichert. signal für alle fünf Flipflops dient das Signal IPE,

Die Befehle sind in drei Gruppen eingeteilt. Die wobei das Signal IP von der Zeitgeberschaltung gesogenannten Einzelbefehle benötigen zu ihrer Ein- maß F i g. 3 und das Signal E von dem Rücksetzausgabe in das F-Z-Register 50 sowie zur Ausführung 25 gang des Flipflops E, welches noch später erläutert des Befehles, genauer gesagt des Befehlskodes, einen wird, abgeleitet sind. Die Flipflops Q und R sind in /«-Zyklus. Der betreffende Befehlskode gelangt wäh- der bereits erläuterten Weise zusammengeschaltet, so rend einer /-Wortperiode in das statische Register daß das Flipflop Ä während der Zeitperiode IP von und wird während der nächstfolgenden 7-Periode dem R-Speicher 40 /P-Bits, also ein Befehlswort, erausgeführt, Die sogenannten Doppelbefehle benötigen 30 hält. Abweichend von dem normalen Leerumlauf zu ihrer Eingabe in das F-Z-Register 50 und zu ihrer werden nun diese 40 /P-Bits dann, wenn ein Befehlsanschließenden Ausführung zwei Ä-Zyklen. Der be- kode ausgeführt werden soll, an das F-Z-Register 50 treffende Befehlskode wird während einer /-Wort- abgegeben.

periode in das F-Z-Register eingespeichert und wäh- Das Und-Tor 51 gibt während der Zeit IPE rend der nächsten 7-und der darauffolgenden/-Wort- 35 40 Schiebeimpulse über die Leitung 52 an alle fünf periode ausgeführt. Die hierauf folgende 7-Wort- Flipflops V bis Z ab. Gemäß diesen 40 Schiebeperiode bis zum Einschreiben eines neuen Befehles Signalen werden nun die 40 an dem Flipflop R auswird nicht ausgenutzt. Im Gegensatz zu den beiden tretenden Bits des Befehlswortes nacheinander an das soeben erläuterten Gruppen von Befehlen, den söge- V-Z-Register abgegeben und werden in diesem durch nannten Kurzbefehlen, steht die dritte Gruppe, näm- 4° die Taktsigriale während jeder Bitperiode um ein lieh die sogenannten Langbefehle. Diese haben keine Flipflop weitergeschaltet, wobei gleichzeitig der vorfeste Ausführungszeit, sondern letztere kann zwischen herige Inhalt dieses F-Z-Registers in entsprechender einem und 32 Ä-Zyklen schwanken. Zur Terminie- Weise Bit um Bit in den R-Speicher wieder eingerung dieser Ausführungszeit dient der sogenannte schrieben wird. Dieser Inhalt des F-Z-Registers vor Zykluszählwert, welcher jedem Befehlskode eines 45 dem ersten Verschiebesignal besteht ebenfalls aus Langbefehles in der Weise zugeordnet ist, daß er die fünf Bits und stellt außer den insgesamt acht Silben, dem Befehlskode während des Umlaufes nach- welche in dem /«-Speicher speicherbar sind, eine folgende Silbe bildet. Dieser Zykluszählwert hat für neunte Silbe dar, welche in dem durch den /?-Speijeden Langbefehlskode einen von dem Programmie- eher und das F-Z-Register 50 gebildeten Befehlsrer festgelegten Wert und wird für jeden R-Zy klus 5° umlauf register speicherbar ist.

um den Wert 1 erhöht, so lange, bis der Zykluszähl- Das Wiedereinschreiben der Bits aus dem Flipwert den Zahlenwert 32 erreicht. Dieser Zahlenwert flop Z in den .R-Speicher erfolgt über das Und-Tor 32 ist bestimmt durch die Zahl 2³, entsprechend fünf 53, welches im Takte der Schiebeimpulse IPE geöff-Bits, welche ein solcher Zykluszählwert aufweist. net wird, sowie über das Oder-Tor 23. Während die-Sobald diese Zahl 32 erreicht, erhalten alle fünf Bits 55 ser /P-Periode ist der Sperreingang 25 des Und-Tores des Zykluszählwertes den Wert 0, und der im V-Z- 24 erregt und unterbindet in der schon an Hand von Register50 gespeicherte Befehlskode wird wieder an Fig. 2 erläuterten Weise den normalen Umlauf der den Λ-Speicher abgegeben. Gleichzeitig gelangt der /P-Bits von dem Flipflop/? direkt an den Eingang Zykluszählwert in das F-Z-Register 50 und wird dort des /Ϊ-Speichers über das Und-Tor 24 und das Oderais Befehl interpretiert. Dieser Befehl, dessen fünf 60 Tor 23. Währenddessen laufen aber die Bits des /P-Bits alle 0 sind, hat jedoch die Bedeutung, eines Null- Wortes, welche mit denen des IP-Wortes verschach-Befehles, d. h., es erfolgt während der nunmehr fol- telt sind, ungehindert vom Flipflop R über das Undgenden 7-Wortperiode ein Leerumlauf des /?-Spei- Tor 24, welches ja während der /P-Zeiten nicht gechers. sperrt ist, sowie über das Oder-Tor 23 in den /?-Spei-

Der Austausch von Datenwörtern zwischen dem 65 eher zurück. Das gleiche geschieht mit den beiden M-Speicher und dem .R-Speicher erfolgt im wesent- anderen noch in dem /?-Speicher umlaufenden Daten-

lichen mit Hilfe. solcher Zykluszählwerte* in der Wörtern. : . .

Weise nämlich, daß die Zahl der R-Zyklen abgezählt Nach insgesamt 40/PE-Taktsignalen ist die Zeit

13 14

/P beendet und damit auch der Umlauf des Befehls- Flipflops erfolgt über das Und-Tor 61 sowie über das

Wortes. Da in dem F-Z-Register 50 ursprünglich be- Oder-Tor 59, die ein Signal

reits fünf Bits gespeichert waren, konnten während wir FPVWY

der zur Verfügung stehenden Zeit von 40 Bitperioden L·l^Jt rv wx

nur diese fünf Bits sowie die ersten 35 Bits des 5 an den Rücksetzeingang des Flipflops E geben, wenn

Ä-Speichers wieder in den letzteren eingeschrieben ein Doppelbefehl vorliegt. Man sieht, daß dieses

werden, während die letzten fünf Bits, nämlich die Rücksetzsignal auf Grund des Signals IGFP immer

letzte Silbe des Befehlswortes nunmehr,im F-Z-Re- genau einen Ä-Zyklus nach dem Einschalten des

gister 50 verbleibt. Diese letzte Silbe des Befehls- Flipflops E auftreten kann. Das Flipflop E bleibt also

wortes ist der gesuchte neue Befehlskode. io jeweils für eine 7-Wortperiode und die drauffolgende

In den F i g. 5 a und 5 b sind die soeben geschil- /-Wortperiode eingeschaltet. Somit bleibt ein Doppelderten Verhältnisse zeichnerisch dargestellt. In befehl für insgesamt drei Wortperioden im F-Z-Re-F i g. 5 a ist der Ä-Speicher zu Beginn der /-Wort- gister 50, wobei nur während deren beiden ersten das Periode dargestellt, bevor noch Bits in das F-Z-Re- Flipflop £ eingeschaltet ist, weil nach Abschalten des gister 50 aus dem Ä-Speicher eingeschrieben werden. 15 Flipflops E wieder eine 7-Wortperiode vorliegt, wäh-Der Inhalt des letzteren, nämlich 40 Bits, sind in die rend der kein Austausch von Befehlen erfolgen kann, bereits erwähnten acht Silben von je fünf Bits eingeteilt. Die genannte neunte Silbe befindet sich im V-Z- Abzählen bei Langbefehlen
Register und ist nicht dargestellt. In F i g. 5 b sind die

Verhältnisse vor Beginn der nächsten /-Wortperiode 20 Wie bereits erläutert, bestimmt die Einschaltdauer dargestellt, nachdem also wieder 40 Bits in den des Flipflops E wie lange ein Befehl im F-Z-Register R-Speicher eingeschrieben wurden und die letzten .50 verbleiben kann. Es wird nunmehr beschrieben, fünf Bits, entsprechend der letzten Silbe des /P^Wor- auf welche Weise diese Verweilzeit für lange Befehle tes, im F-Z-Register 50 geblieben waren." Man er- erstellt wird. Es handelt sich dabei um den bereits kennt nun an Hand von Fig. 5b, daß nach diesem 25 erwähnten Abzählvorgang, für den der bereits erUmlauf des /F-Wortes die Silben in dem Ä-Speicher wähnte Zykluszählwert benutzt wird, der innerhalb alle um eine Stelle, entsprechend fünf Bits, nach links eines Befehlswortes jeweils einem Langbefehl folgt, gerückt sind. Die achte Silbe befindet sich jetzt im Außerdem wird diesem Zykluszählwert der Bitwert F-Z-Register, während die ursprünglich dort gespei- des Flipflops Z während der Verweildauer des Langcherte neunte Silbe jetzt die letzte Silbe in dem 30 befehles in dem F-Z-Register zugeordnet, so daß der R-Speicher bildet. Nach insgesamt neun Umläufen ist Zykluszählwert die Bedeutung einer sechsstelligen der in F i g. 5 a dargestellte Zustand wiederhergestellt. binären Ziffer erhält. Zur Durchführung dieses Ab-Durch Ablauf einer entsprechenden Zahl von Um- zählvorganges ist das Flipflop A notwendig. Das laufen kann somit jede Silbe aus einem Befehlswort Flipflop £ muß während eines Langbefehls so lange in das F-Z-Register eingespeichert werden. Der so- 35 eingeschaltet bleiben, wie die beiden Flipflops A und eben beschriebene Vorgang wird als Befehlsumlauf Z am Ende einer /-Wortperiode im eingeschalteten bezeichnet. Zustand sind. Die Ausführzeit eines Langbefehls

Der vorbeschriebene Vorgang verläuft in dieser kann nun dann beendet werden, wenn dem Flipflop £ Weise nur so lange, wie das Befehlswort aus Einzel- ein Abschaltsignal zugeführt wird, welches die Bebefehlen besteht. Der Vorgang kann dadurch unter- 40 Ziehung

bunden werden, daß das SignalE=l abgeschaltet rE = IGFPVWAZ
wird. d. h. mit anderen Worten, durch Einschalten

des Flipflops E (E = 1) kann die Verweilzeit eines erfüllt. Dieses Signal wird in den Und-Toren 66 und Befehls im F-Z-Register 50 ebenso wie die Zeit für > 67 gebildet und über das Oder-Tor 59 dem Rücksetzdie Ausführung des im F-Z-Register enthaltenen Be- 45 eingang des Flipflops E zugeführt,
fehls entsprechend verlängert werden. Eine solche Der Abzählvorgang selbst stellt eine serienmäßige Verlängerung ist notwendig bei den Doppel- und den Addition des Zykluszählwertes und der Zahl 1 dar. Langbefehlen. Im folgenden soll nun der Steuerkreis Das Flipflop A dient zur Speicherung des Übertrags, für das Flipflop E in Fig. 5 noch näher erläutert wobei es jedoch bereits zu Beginn des Abzählvorwerden. 50 ganges einen Übertrag 1 aufweist. Das Flipflop A

Das Flipflop E wird über ein Und-Tor 55 einge- bleibt so lange eingeschaltet, wie der von dem Flipschaltet, wobei dieses Einschalten nur zu der Zeit flop/? gelieferte und den Zykluszählwert darstel- IGFP, also am Ende einer /-Wortperiode erfolgen lende Summand Einsen enthält. Mit dem Aufkann. Dabei wird das Signal Έ voh dem Und-Tor 55 tauchen der ersten 0 in diesem Summanden wird das sowie dem Und-Tor 51 wieder weggenommen. Damit 55 Flipflop A abgeschaltet und bleibt in diesem Zustand wird also die Zuführung von Setzsignalen zu den während des Vorbeilaufens der übrigen Bits des Flipflops F bis Z unterbunden. Durch das Oder-Tor Zykluszählwertes. Dieser so gebildete neue Zyklus-56 und die Und-Tore 57 und 58 werden die logischen zählwert wird nun in den R-Speicher zurückgegeben. Verknüpfungen VW + VWX gebildet, die, wie be- Es beginnt ein neuer Λ-Zyklus. Dies wird so lange reits erwähnt, nur bei Vorliegen ieines Doppel- oder 60 fortgesetzt, bis in dem während jedes /?-Zyklus ereines Langbefehles erfüllt sind. Da ein Befehlskode höhten Zykluszählwert keine 0 mehr enthalten ist, während der letzten Bitperiode einer /-Zeit, nämlich die fünf Bits (ohne das Z-Bit) des Zykluszählwertes während der Zeitperiode IGFP, im F-Z-Register 50 also den Wert 31 angenommen haben. Das Flipflop A eingeschrieben steht, kann also beim Übergang von wird nun nicht mehr abgeschaltet, und diese Tatder /- zur 7-Wortperiode das Flipflop E eingeschaltet 65 sache dient nun dazu, das Flipflop E abzuschalten, werden. Das Flipflop E bleibt nun so lange einge- unter der Voraussetzung jedoch, daß sich das Flipschaltet, wie der vorliegende Befehlskode in dem flop Z, welches das sechste Bit für den Zykluszähl-F-Z-Register 50 bleiben soll. Die Abschaltung dieses wert enthält,-in seinem gesetzten Zustand befindet.

15 16

An Hand der F i g. 5 seien die während der so- Das bisher Gesagte galt für den Fall, daß das Flipeben erläuterten Vorgänge durchgeführten logischen flop Z sich in seinem Einschaltzustand befand. Ist Operationen noch näher erläutert. Vor jeder dieser dies jedoch nicht der Fall, so liegt die Abschaltbeverschiedenen serienmäßigen Additionen muß das dingung für das Flipflop E nach dem Erreichen der Flipflop A eingeschaltet werden, wozu das Ein- 5 Zahl 32 noch nicht vor, sondern es wird erst zu schaltsignal IGEV W im Und-Tor 63 gebildet wird. diesem Zeitpunkt das FlipflopZ auf den-Wert 1 ge-Damit wird also erreicht, daß die Addition mit einer bracht und dann erfolgt ein neuer Abzählvorgang in 1 als Übertrag beginnt. Das Flipflop R enthält den der soeben beschriebenen Weise während weiterer Zykluszählwert während der Bitperioden IPG, vor- 32 /?-Zyklen, so daß der Zykluszählwert den Wert 64 ausgesetzt, daß das Flipflop E eingeschaltet ist, was, io annehmen kann, entsprechend den insgesamt sechs wie oben beschrieben, jedoch sofort dann eintritt, Bits des Zykluszählwertes, die jedoch nur in diesem wenn zu Ende einer /-Wortperiode ein Langbefehl Falle zum Tragen kommen, im F-Z-Register 50 enthalten ist. Zu diesem Zeit- .... _vv ■ , ,, punkt ist der Zykluszählwert bereits wieder in den Ausfuhrung von Übertragungsbefehlen

/?-Speicher eingespeichert worden, wird also erst in 15 Im vorhergehenden Kapitel wurde beshrieben, auf der nächsten /-Wortperiode wieder im Flipflop R welche Weise Befehle aus dem R-Speicher entnomauftauchen. Das Flipflop A wird durch das erste men werden können, so daß diese Befehle für be-O-Bit des Zykluszählwertes abgeschaltet und erhält stimmte Zeiten im F-Z-Register 50 zur Verfügung ein Abschaltsignal rA = IGPEK, das durch die bei- stehen. Im folgenden wird nun beschrieben, auf den Und-Tore 64 und 65 gebildet wird. Da das 20 welche Weise ein solcher Befehl dazu benutzt werden Flipflop A ebenso wie die anderen Flipflops getaktet kann, seine Ausführung selbst zu steuern. Es wird ist, geschieht das Zurücksetzen nach — nicht wäh- zunächst die Ausführung von Einzelbefehlen berend — der /GP-Bitperiode, in welcher das O-Bit schrieben, mit denen einzelne Worte vom M-Speicher des Zykluszählwertes auftritt. Da das Flipflop E ab- zum .R-Speicher oder umgekehrt übertragen werden geschaltet ist, ist der normale Umlauf des/P-Wortes 25 können. Wie später noch erläutert wird, erfordern grundsätzlich nicht unterbunden, und für den nor- Rechenoperationen, daß wenigstens eines der Zahlmalen Umlauf gilt ja die Beziehung R" = R. Für die worte im jR-Speicher vorliegt. Da der M-Speicher letzte Silbe der /-Wortperiode soll der Zykluszähl- der normale Vorratsspeicher ist, ist die Übertragung wert, wie er in das Flipflop R gesetzt wird, nicht von einzelnen Wörtern vom M- zum R-Speicher notdirekt wieder in den /?-Speicher zurückgeführt wer- 30 wendig. Befehle, oder genauer Befehlskodes, die den. Statt dessen soll der um 1 erhöhte Zykluszähl- diese Übertragung steuern, werden »Bring«-Befehle wert in den Ä-Speicher gegeben werden. Es soll so- genannt, und F i g. 7 stellt schematisiert die logische mit während der fünf Bitperioden IGT die Lei- Schaltung dar, mit der solche »Bring«-Befehle, und tung R" den neu gebildeten Zykluszählwert erhalten, zwar als Einzelbefehle, ausgeführt werden können, welcher auf Grund der Erhöhung um 1 gerade den 35 Bei dieser Übertragung kann es sich grundsätzlich koplementären Wert des vorhergehenden Zyklus- entweder um ein P- oder ein P-Wort handeln. Da zählwertes aufweist. Es gilt also für die Rückführung ein Einzelbefehl vorliegt, muß während der Ausfühdes neu gebildeten Zykluszählwertes die Bezie- rung eine 7-Wortperiode vorliegen. Mit Hilfe der hung JR" = Tf, wenn ein SignalIGPEVWA vorliegt. Schaltung von Fig. 7 werden also 40Bits vom Flip-Letzteres Signal wird durch das Und-Tor 71 gebildet 40 flop M zu der ^-Verzögerungsleitung übertragen, und über die Tore 72 und 23 der Leitung R" züge- Insbesondere werden die 40 Bits, die während der führt. Der Ausgang des Und-Tores 71 dient gleich- 40 Bitperioden TP vom Flipflop M geliefert werden, zeitig als Erregersignal für den Sperreingang 25 des an die Leitung R" gegeben, falls es sich um einen den normalen Umlauf im /?-Speicher steuernden Bringe-P-Befehl handelt. Für den Bringe-P-Befehl, Und-Tores 24. Wenn nun durch das Auftauchen,45 wird das Flipflop M an die Leitung./?"<während der einer Null in dem vom Flipflop R gelieferten Zyklus- 40 Bitperioden ΊΡ angeschlossen, zählwert das Flipflop A abgeschaltet wird,-sollen alle Die beiden Einzelbefehle Bringe-P und Bringe-P folgenden Ziffern des Zykluszählwertes unverändert unterscheiden sich durch den Bit-Wert W in ihren in den .R-Speicher zurückgeführt werden, so daß also Befehlskodes VXYZ, so daß man also P- und für den FaIlZ=I die ursprüngliche Beziehung 50 P-Wörter durch die logische Beziehung PW-j- WP R" = R wiederherzustellen ist. Insgesamt wird also unterscheiden kann. Das Und-Tor 101 spricht auf die Beziehung A7? + RH realisiert; diese stellt wäh- diese vom Oder-Tor 102 realisierte Beziehung sowie rend der /GP-Bitperioden den neu. zu bildenden ferner auf die restlichen 4 Bits der Bringebefehle an, Zykluszählwert dar. Die Tore 71, 72, 74 und 24 die- die den Kode VXYZ haben. Ferner erhält das nen zur Herstellung dieser Beziehung. ' 55 Und-Tor 101 als Hauptsteuertor das Signal TE, da Nachdem der Zykluszählwert den Wert 31 erreicht für einen Einzelbefehl das Flipflop E abgeschaltet hat, wird beim nächsten /?-Zyklus durch Hinzu- sein muß und die Ausführung dieses Einzclbefehls addieren einer weiteren 1 der Wert 32 erreicht, was auf die 7-Wortperiode beschränkt ist. Das Und-Tor dazu führt, daß alle fünf Bits des Zykluszählwertes ICl liefert ein Schaltsignal für das UND-Tor 103, den Wert 0 einnehmen. Jetzt setzt ein neuer Umlauf 60 welches,für, diese 40 Zeitimpulsc das Flipflop Af an von Befehlswörtern ein, was den Zweck hat, den das Oder-Tor 23 anschaltet, um also diese 40 Bits Langbefehl, der gerade ausgeführt wurde, wieder als vom M-Speicher zur R"-Lcitung zu übertragen, erste Silbe des /P-Wortes in die R-Verzögerungs- Das Ausgangssignal des Und-Tores 101 dient leitung einzuschreiben und den.Zykluszählwert in das gleichzeitig als Sperrsignal für den Sperreingaim 25 F-Z-Register 50 einzuspeichern. Der Zykluszählwert 65 ■ des den normalen Umlauf der Bits in dem R-Speicher wird nun während eines vollständigen R-Zyklus als slcuernclun Und-Tores 24. Andererseits wird aber sogenannter Null-Befehl ausgeführt, der klcinerlci der Umlauf im M-Speicher in keiner Weise luvin-Stcuervorgänge ausübt. . lluBt. Die Ausführung eines Bringe-Belchls ist ein

^{; :}. ' ■ ' 109643/114

sogenannter Kopien'organg, bei welchem die entsprechenden Bits gleichzeitig sowohl in den /?-Speicher neu eingeschrieben als auch in den M-Speicher wieder eingeschrieben werden.

F i g. 8 zeigt den umgekehrten Vorgang in dem entweder ein TP oder ein 7P-Wort vom f?-Speicher übertragen wird. Die entsprechenden Befehle sind die »Abspeichern«-Befehle. Diese insgesamt zwei Übertragungsbefehle, nämlich je einer für das P- und P-Wort, haben einen gemeinsamen Teilkode VXYZ, und die Unterscheidung zwischen P- und P-Wörtern wird wieder durch den Wert W bestimmt, so daß das Oder-Tor 112 die Beziehung WP + TFP erfüllt. Das Hauptsteuertor 111 für diese beiden Übertragungsbefe'hle erhält außerdem wieder die beiden Signale TE und liefert also für die Bitperioden TP oder IP jeweils 40 Steuerimpulse. Diese Steuerimpulse öffnen jeweils ein Und-Tor 113, welches den Ausgang des Flipflops R an die Leitung M" ankoppelt. Der Umlauf im R-Speicher wird nicht gestört, der Ausgang des Und-Tores 111 dient jedoch wieder zur Erregung des Sperreinganges 15 für das den normalen Umlauf der Bits im M-Speicher steuernde Und-Tor 14.

Fi g. 9 zeigt die Übertragung von Doppelwörtern, entweder vom ß-Speicher zum M-Speicher oder umgekehrt. Die beiden entsprechenden Befehle sind der »Bringe«-Doppelbefehl und der »Abspeichern«- Doppelbefehl. Hierbei werden nur P-Wörter übertragen. Die Übertragung vom M-Speicher auf den R-Speicher (Bringe-Doppelbefehl) wird durch den Befehlskode VWXYZ gesteuert, wobei das Und-Tor 121 für diesen Vorgang außerdem noch auf die Signale E und P anspricht, da ja für Döppelbefehle das Flipflop E während eines /?-Zyklus eingeschaltet ist. Das Und-Tor 121 liefert also 80 Taktimpulse, und somit wird für alle P-Bitperioden eines i?-Zyklus mittels eines Und-Tores 122 der Ausgang des Flipflops M über das Oder-Tor 23 an die i?"-Leitung angeschlossen. Der Ausgang des Und-Tores 121 erregt wiederum den Sperreingang 25 des Und-Tores 24, um den normalen Umlauf aller P-Bits im i?-Speicher.zu unterbinden.

Für den umgekehrten Übertragungsvörgang vom /^-Speicher auf den M-Speicher (»Abspeichern«-Doppelbefehl) spricht das Hauptsteuertor 123 auf den Befehlskode VWXYZ an, wobei wiederum das Flipflop E eingeschaltet ist und die Steuerimpulse auf die P-Bitperioden beschränkt sind. Die 80 Steuerimpulse vom Und-Tor 123 öffnen ein Und-Tor 124; womit der Ausgang des Flipflops R an die Leitung M" über das Oder-Tor 13 angekoppelt wird, und die genannten 80 Impulse des Und-Tores 123 dienen gleichzeitig zur Erregung, um für diesen Fall den Umlauf der P-Bits im M-Speicher während eines vollen R-Zyklus zu unterbinden.

Mit den bisher beschriebenen Befehlen ist es jedoch nicht möglich, ein /P-Wort vom M-Speicher auf den 7?-Speicher zu übertragen. Dazu dient nun der »Füll«-Befehl. Es handelt sich dabei um einen Befehl, bei dem ein Wort vom M-Speicher in den i?-Speicher kopiert wird, wobei das Originalwort "seinen Umlauf im M-Speicher fortsetzt. Dieser Befehl kann jedoch nicht als ,Einzelbefehl ausgeführt werden, da Einzelbefehle nur während einer 7-Wortperiode ausführbar sind. Mithin iiriuß also der Füllbefehl als Doppelbefehl ausgeführt werden, wobei die Steuerung so auszulegen ist,','daß nur ein Wort übertragen wird. Hierzu dient nun das Hauptsteuertor 141 in Fig. 10, welches auf den Befehlskode VWXY anspricht und 40/P-Taktimpulse liefert, wobei wieder das Steuersignal E am Eingang dieses Und-Tores erforderlich ist, da es sich um einen Dop-

pelbefehl handelt. ,

Es werden nun zwei Füllbefehle unterschieden. Für den unbedingten Füllbefehl gilt außerdem noch Z=I, Und der Befehl wird immer sofort ausgeführt, nachdem er im F-Z-Register 50 eingeschrieben ist.

ίο Die Ausführung dieses unbedingten Füllbefehls ist dem Bringebefehl ähnlich, indem vom Und-Tor 141 vierzig Zeitimpulse abgeleitet werden, welche das Einschreiben von 40 /P-Bits in den jR-Speicher über das Und-Tor 142 und das Oder-Tor 23 in den Ä-Speicher erlauben. Der normale Umlauf des Ä-Speichers ist während der /P-Zeit unterbrochen, der Umlauf im M-Speicher verläuft hingegen ungestört.

Der bedingte Füllbefehl unterscheidet sich vom

ao unbedingten Füllbefehl dadurch, daß der bedingte Füllbefehl den Befehlskode Z = 1 hat und daß außerdem seine Ausführung von der Bedingung C=I abhängig ist. Wie bereits erwähnt, dient das Flipflop C auch dazu, Programmverzweigungen zu steuern. Wie später noch erläutert werden wird, dient damit auch der bedingte Füllbefehl dazu, Programmverzweigungen zu steuern. Die Ausführung des bedingten Füllbefehls hängt also von dem Zustand des Flipflops C und damit davon ab, in welchen Schaltzustand die Ausführung des vorhergehenden Befehls das Flipflop C gebracht hat. Nach der Ausführung des bedingten Füllbefehls wird das Flipflop C wieder abgeschaltet. Die Schaltung gemäß Fig. 10 dient auch zur Ausführung des bedingten Füllbefehls.

Das Und-Tor 143 steuert zum Zeitpunkt IPFG das Abschalten des Flipflops C nach der Ausführung des bedingten Füllbefehls. Über das Oder-Tor 44 wird damit ein 0-Signal an das Und-Tor 141 gegeben, welches das weitere Einschreiben von Bits von dem M-Speicher in den i?-Speicher unterbindet.

Umordnungsbefehle

Aus programmtechnischen Gründen kann es notwendig werden, die Reihenfolge der Bits im .R-Speieher zu vertauschen. Dazu dient der Austauschbefehl, der einen Platzaustausch zwischen den beiden Wörtern 7P und 7P vornimmt. Dabei handelt es sich um einen Einzelbefehl, der zu seiner Ausführung eine 7-Wortperiode benötigt. Die Fig. 11 zeigt die zur Ausführung dieses Befehls verwendete Schaltungsanordnung. Diese Schaltungsanordnung arbeitet im Prinzip so, daß an der Verzögerungsleitung austretende P-Bits in das Flipflop Q gesetzt werden und dort P-Bits werden. Diese P-Bits des Flipflops Q werden nun nicht in üblicher Weise über das Flipflop R — wodurch diese Bits durch die nochmalige Verzögerung um eine Bitstelle wieder zu P-Bits würden — wieder in den i?-Speicher zurückgegeben, sondern diese P-Bits werden direkt vom Flipflop Q wieder in den Ä-Speicher eingeschrieben. Hierzu dienen das Und-Tor 130 und das Oder-Tor 23. Das UndrTor 130 wird während 40 Taktzeitimpulsen

, 7PE, über, das Und-Tor 131 zum Zwecke dieses Ein-. ί Schreibens der P-Bits in den ^Speicher geöffnet.

Während dieses Wiedereinschreibens eines an dem i?-Speicher während der P-Zeit ausgetretenen Bits als P-B it während der nächsten Bitperiode wurde das vorhergehende P-Bit im iJ-Speicher von dem

Flipflöp Q während der betrachteten P-Zeit als P-Bit in das Flipflop R eingespeichert. Dort bleibt dieses Bit nun während dieser P-Periode — da das dem Ausgang von Flipflop R nachgeschaltete Und-Tor 135 während der P-Perioden gesperrt bleibt — und läuft über das Und-Tor 133 und das Oder-Tor 134 während dieser P-Zeit einmal um, d. h. es wird noch einmal in das Flipflop R gesetzt. Während der nun folgenden P-Zeit wird hingegen dieses Bit über das nunmehr geöffnete Und-Tor 135 in den ü-Speicher eingeschrieben.

Aus dem soeben Gesagten ergibt sich somit, daß alle an dem i?-Speicher während der P-Zeit austretenden Bits während der nächstfolgenden P-Zeit als P-Bits wieder in den Α-Speicher eingegeben werden, wobei diese Bits nur über das Flip-Flop β laufen. Alle an dem Ä-Speicher während P-Zeiten austretenden Bits hingegen laufen über das Flipflop Q und das Flipflop/?, werden dort während einer weiteren Bitperiode, nämlich während einer P-Zeit nochmals gespeichert und gelangen somit erst nach einer Verzögerung von insgesamt drei Bitperioden als P-Bits wieder in den Ä-Speicher zurück. Es wird somit nicht nur ein Wort von einem P-Wort in ein P-Wort und umgekehrt verwandelt, sondern es ändert sich auch die Reihenfolge dieser Wörter. Waren zuerst die P-Bits vor den jeweils zugeordneten P-Bits am Ausgang des Ä-Speichers erschienen, so treten nun nach Ausführung des Umordnungsbefehls die ursprünglichen P-Bits afs neue P-Bits zuerst auf, während die ursprünglichen.P-Bits als neue P-Bits erst jeweils eine Bitperiode später auftreten.

Als weitere Umordnungsbefehle werden im folgenden die sogenannten Schiebebefehle beschrieben. Man unterscheidet hierbei einen Einzel- und einen Langbefehl. Der Einzelbefehl dient dazu, die Bits in dem i?-Speicher um eine Bitstelle (P-Bitstelle) zu verzögern, der Langbefehl hingegen dient dazu, die Bits in dem Ä-Speicher um eine beliebig wählbare Zahl von Bitstellen zu verzögern.

Die Schaltungsanordnung gemäß F i g. 12 dient zur Ausführung des Schiebe-Einzelbefehls. Die Ausführung dieses Einzelbefehls geschieht während einer 7-Periode. Zum Zwecke der Verzögerung der Bits um zwei Bitperioden ist ein zusätzliches Flipflop C vorgesehen, an welches die Bits nach ihrem Austreten aus dem Flipflop R gegeben werden und dort während zweier Bitperioden gespeichert werden, ehe sie wieder in den JR-Speicher zurückgegeben werden. Während jeder 7-Bitperiode, während der ein Befehlskode eines Schiebe-Einzelbefehls in dem F-Z-Register 50 gespeichert ist, wird das in dem Flipflop R gespeicherte Bit zuerst in das Flipflop C gegeben, ehe es zwei Bitperioden später wieder in den Ä-Speicher zurückgegeben wird. Zu diesem Einschreibevorgang dienen die Und-Tore 151 und 153^ während dieser Bitperioden durch das Erregen des Sperreinganges 25 des Und-Tores24 verhindert wird. Die Weitergabe eines Bits vom Flipflop R während der Zeit7P an den Eingang des Flipflops C wird über die beiden Und-Tore 152 bewirkt, welche während dieser Zeitperioden geöffnet sind. Bei diesem soeben beschriebenen Schiebevorgang werden die vierzig in einem 7P-Wort des jR-Speichers enhaltenen Bits jeweils um eine Bitstelle verschoben, wobei das höchstwertige Bit nicht mehr in den /f-Speicher zurückgegeben wird, während ein in dem Flipflop C vor der Ausführung des Schiebebefehls enthaltenes Bit als

niedrigstwertiges Bit in den ß-Speicher eingeschrieben wird. ■'-'

An Hand von Fig. 13 wird nun die Ausführung eines langen Schiebebefehles erläutert. Dieser unterscheidet sich in folgenden Punkten von dem Einzel-Schiebefehl:

1. Er verschiebt alle P-Bits im "R-Speicher, d. h. also, er bezieht sich auf die Verschiebung des 7 P-Wortes und des /P-Wortes,

2. er verschiebt diese 80 P-Bits zyklisch, ohne daß ein Bit unterdrückt wird und ohne daß ein zusätzliches Bit eingeführt wird,

3. ihm ist ein Zykluszählwert zugeordnet, wodurch sich die Verschiebung von P-Bits über viele i?-Zyklen hinweg erstrecken kann, wobei diese P-Bits jedoch pro Λ-Zyklus nur jeweils um eine Bitstelle verschoben werden. Ist beispielsweise der Zykluszählwert so ge-

_ao wählt, daß zu der Ausführung des Befehls insgesamt 40 /?-Zyklen notwendig sind, so werden die beiden Wörter 7P und /P miteinander vertäuscht, "

4. zu seiner Ausführung wird nicht mehr das Flipflop C, sondern das Flipflop B verwendet.

Wie der Fig. 13 zu entnehmen ist, ist das Flipflop ß zwischen den Ausgang des Flipflops β und den Eingang des Flipflops R eingeschaltet. Der Verschiebevorgang verläuft nun grundsätzlich in der Weise, daß die P-Bits vom Flipflop β nicht mehr direkt in das Flipflop jR gegeben werden, sondern zuerst in das Flipflop B gesetzt werden und dort während zweier Bitperioden gespeichert bleiben, so daß also insgesamt eine Verzögerung von zwei Bitperioden für jedes P-Bit des i?-Speichers erzeugt wird. Da bei diesem Verschiebevorgang nur jeweils die in dem Ä-Speicher enthaltenen Bits verschoben werden sollen, ohne daß dabei ein Bit von außen hinzugefügt wird, bzw. daß ein Bit des i?-Speichers am Ende eines Verschiebevorgangs unterdrückt wird, sind besondere Maßnahmen erforderlich, welche die Schaltung nach Fig. 13 von jener nach Fig. 12 wesentlich unterscheiden. Es kommt nämlich jetzt darauf an, das Flipflop B während einer P-Bitperiode von dem Ausgang des Flipflops Q abzukoppeln, um zu verhindern, daß ein Bit des Inhalts des /?-Speichers zweimal in den Λ-Speicher zurückgeschrieben wird. Zur Steuerung dieses Abkopplungsvorganges dient die Baugruppe 173, welche im wesentlichen aus den Und-Toren 175, 177 und 178 besteht. Diese Baugruppe wird am Ende jedes /P-Wortes entsprechend ihrer vorbeschriebenen Bestimmung betätigt. Als Hauptsteuertor für die Ausführung des langen Schiebebefehls ist das Und-Tor 171 bestimmt, welches auf die Signale ET und das Befehlskodesignal VWXY anspricht. Die vom Und-Tor 171 gelieferten Steuerimpulse schalten nun die Ausgangsseite des Flipflops B über ein Und-Tor 174 an den Eingang des Flipflops R, wohingegen sie ein Und-Tor 176 sperren und damit die Übertragung von P-Bits von dem Flipflop β zu dem Flipflop R unterbinden. Zum Zwecke der Unterdrückung eines von dem Flipflop B doppelt in den Ä-Speicher eingegebenen P-Bits dient das Und-Tor 175 der Baugruppe 173.

An Hand der Fig. 13a wird dieser Schiebevorgang leichter verständlich. Die Bits sind jeweils mit 1 bis 80 bzw. T bis So bezeichnet, und es ist darge-

stellt, welche Bits in welchen Flipflops zu welchen Zeiten P oder F vorhanden sind. Hierbei ist insbesondere zu beachten, daß während des Zeitpunkts TPFG das Flipflop E noch nicht eingeschaltet ist, so daß also das Und-Tor 175 noch nicht zur Wirkung kommt. Zum Zeitpunkt IPFG enthält jedoch das Flip-Flop B bereits das Bit 80, und dieses Bit ist wegen des bis dahin noch normalen Umlaufes auch im Flipflop Λ vorhanden, so daß es von dort in die Leitung R" und von da in den Ä-Speicher gesetzt wird. Mit dem Übergang von der /- zur 7-Wortpcriode bleibt das Bit 80 jedoch im Flipflop. B, und das Flipflop R erhält das Bit T, da ja die P-Bits von diesem Schiebevorgang nicht betroffen sind.

Das Bit 80 wird nun zum zweiten Male während der ersten P-Bitperiode der 7-Periode dem Flipflop R und von dort der Leitung/?" zugeführt. Gleichzeitig erhält das Flipflop B das Bit 1 und speichert es für eine weitere Bitperiöde, so daß nunmehr in der zweiten P-Bitperiode der 7-Wortperiode statt des Bits 2 das Bit 1 in das Flipflop R und von da in die Leitung R" gesetzt wird. Es sei nun das Ende des ersten /i-Umlaufes und hier insbesondere der Zeitpunkt IVFG betrachtet. Zu diesem Zeitpunkt enthält das Flipflop Q das 80. Bit. Im Flipflop B befindet sich das 79. Bit und im Flipflop R das nicht verschobene Bit SO. Zu diesem Zeitpunkt wird zum ersten Mal das Und-Tor 175 wirksam, welches das Flipflop Q vom Flipflop B während dieser Bitperiode entkoppelt. Daraus folgt, daß das 80. P-Bit nicht in das Flipflop B gesetzt wird, es wird also unterdrückt. Da der Inhalt des Flipflops B nicht beeinflußt wird, bleibt also das 79. Bit für zwei weitere Bitperioden im Flipflop B, es wird also bewußt doppelt in die Leitung R" eingesetzt, wodurch aber erreicht wird, daß man den doppelten Einsatz des 80. P-Bits verhindert. Im allgemeinen gilt also, daß pro /?-Umlauf das jeweils letzte P-Bit doppelt eingesetzt wird, und das im vorherigen Ä-Umlauf doppelt eingesetzte letzte Bit wird einmal unterdrückt.

Da, wie bereits erwähnt, dieser Schiebebefehl ein Langbefehl ist, ist ihm ein Zykluszählwert zugeordnet. Dieser wird mit jedem i?-Zyklus, welcher der Verschiebung der P-Bits um zwei Bitperioden innerhalb des Ä-Speichers entspricht, um die Zahl 1 erhöht, bis der Zykluszählwert den vorgegebenen festen Wert von 32 oder 64 erreicht hat.

Null-und Wartebefehl

Wie oben ausgeführt, wird nach der Ausführung eines langen Befehls eine fünf Nullen enthaltende Silbe in das F-Z-Register 50 eingeschoben. Dieser Null- oder kurze Wartebefehl entstand durch den Abzählvorgang eines Zykluszählwertes, der dem langen Befehl zugeordnet war. Dieser kurze Nullbefehl veranlaßt keinerlei Steuervorgänge. Es sei jedoch dabei darauf hingewiesen, daß dieser Befehl auch insofern zur Programmierung benutzt werden kann, als mit ihm Verzögerungen von genau einem R-Zyklus möglich sind. Eine Verzögerung von zwei R-Zyklen kann man durch zwei solche Nullbefehle programmieren. Für größere, d. h. länger andauernde Verzögerungen ist es hingegen zweckmäßig, den sogenannten langen Wartebefehl mit dem Befehlskode VWXY zu benutzen. Das Z-Bit ist hier ebenfalls Bestandteil des den langen Wartebefehl begleitenden Zykliiszählwertes. Wenn sich dieser lange Wartebefehl im F-Z-Register 50 befindet, erfolgt im Rechner ebenso wie bei dem kurzen Wartebefehl keine Operation, und zwar so lange, bis der zugeordnete Zykluszählwert abgearbeitet ist.

. Arithmetische Operationen.

a) Addieren und Subtrahieren
Wie man der Tabelle der Fig. 6 entnehmen kann, gibt es einen kurzen Addier- und einen kurzen Subtrahierbefehl. Beide Befehle haben einen Rumpfkode V-W-X-Y-, und das Z-Bit unterscheidet das Addieren vom Subtrahieren. Da es sich um kurze Befehle handelt, erfolgt die jeweilige arithmetische Operation während einer 7-Wortperiode. Jeder dieser beiden Befehle vereinigt zwei Zahlen. Die eine Zahl ist das 7-P-Wort des Ä-Speichers, die andere Zahl wird von den 40 Bits gebildet, die während der gleichen 40 Bitperioden durch das Flipflop M laufen. Hierbei wird die vom Flipflop M dargebotene Zahl zu der erstgenannten Zahl hinzugefügt oder von ihr abgezogen. Das Resultat wird als neues 7-P-Wort in den /^-Speicher gegeben. Die P-Bits während der 7-Wortperiode der Ausführung dieser arithmetischen Operationen werden ungeändert jeweils in den M-Speicher und den Ä-Speicher zurückgeführt.

Fig. 14 zeigt die Schaltung, mit der diese beiden Operationen ausgeführt werden. Hierbei dient das Flipflop C zur Zwischenspeicherung der jeweils auftretenden Übertrags- oder Borgbits. Zu Beginn einer solchen Additions- oder Subtraktionsoperation wird normalerweise das Flipflop C abgeschaltet sein. Das ist jedoch nicht grundsätzlich erforderlich. Es ist durchaus möglich, eine Addition oder eine Subtraktion mit einem Übertrag- bzw. einem Borgbit zu beginnen. Addition und Subtraktion unterscheiden sich im wesentlichen darin, auf welche Weise man die Bits für das Flipflop C bildet. Ein Hauptsteuertor 161 spricht auf den Kode F W XY sowie die Zeitimpulse 7-P bei abgeschaltetem Flipflop E an und liefert also 40 Impulse, die zunächst einem Und-Tor 162 zugeführt werden, über dessen zweiten Eingang das in einer Schaltungsanordnung 160 entstehende Resultat der Addition oder Subtraktion als neues '7P-Wort in den i?-Speicher gegeben wird. Das Resultat, welches ein Summand oder eine Differenz sein kann, wird in der Schaltungsanordnung 160 in der Weise gebildet, daß die vierzig vom Flipflop M gelieferten Bits bitweise aufeinanderfolgend mit vierzig vom Flipflop R gelieferten Bits unter Benutzung des im Flipflop C während der Addition bzw. Subtraktion des vorhergehenden Bitpaares jeweils gebildeten Übertrag- bzw. Borgbit zusammengeführt worden. Die Schaltungsanordnung 160 realisiert hier die Beziehung

RφMφC,

wobei das Symbol φ die logische »ausschließlich oder«-Funktion darstellt. An dem zweiten Eingang des Und-Tores 16? treten also folgende resultierende Bits auf:

(RM + ΈΜ) C + (RM + IW) C

— RWC + RMC + RMC + TWC.

Die auf diese Weise gebildeten insgesamt 40 Bits stellen entweder Summanden- oder Differenzbits dar, wobei die Art der Bildung der C-Bits das unterscheidende Kriterium für die Addition und die Subtraktion darstellt. Der Addierbefehl enthält den Kode Z=I, und dieses Bit steuert zusammen mit den 40 Impulsen des Und-Tores 161 die beiden Und-

23 24

Tore 163 und 164. Das Und-Tor 163 liefert Ein- zweigeteilt, und nach Ende der Ausführung des schaltimpulse für das Flipflop C, wenn die Beziehung ersten Additions- bzw. Subtraktionsbefehls ist es

durchaus möglich, daß ein Übertrag- oder ein Borg-

MRlTtVWXYZ bit vorliegt, und dieses muß dann natürlich in dem

an seinem Eingang erfüllt ist. 5 zweiten Teil der Additions- und Subtraktionsopera-

Das Flipflop C wird abgeschaltet, wenn die Durch- tion berücksichtigt werden, schaltbedingung für das Und-Tor 164 vorliegt, welche ^. . . .... .

lautet ■ "

Ausführung eines Multiplikationsbefehles soll

_{Fi 1 i} ^ _{d 15b b}

Wenn also das Flipflop C in dieser Weise von den schrieben werden. Zur Multiplikation werden ein

M- und R-Bits gesteuert wird, dann arbeitet es als Multiplikand und ein Multiplikator benötigt. Als

Übertrag-Flipflop, und seine an das Oder-Tor 160 Multiplikand dient das im Λ-Speicher umlaufende

gelieferten Bits bewirken an letzterem eine Addition 7-P-Wort, als Multiplikator das ebenfalls im 7?-Spei-

des nachfolgenden Bitpaares. 15 eher umlaufende /P-Wort. Das /P-Wort stellt in der

Für eine Subtraktion ist die Bedingung Z= 1 ge- üblichen Weise wieder das Befehlswort dar, das

geben, und in Zusammenwirken mit dem Und-Tor 7P-Wort enthält im einfachsten Fall anfangs nur

161 steuern nun die beiden Und-Tore 165 und 166 O-Bits und dient zur Aufnahme des Resultates,

das Flipflop C, wobei letzteres durch das Und-Tor Grundsätzlich ist es jedoch auch möglich, daß das

165 entsprechend der Beziehung 20 7-P-Wort ein Zahlenwort darstellt.

nrmPWTV STV7 Έ\χ\ά Multiplikation geht nun grundsätzlich in fol-

MKlPbVWXYZ gender Weise vor sich: Das höchstwertige Bit des

eingeschaltet wird und durch das Und-Tor 166 ent- Multiplikators wird in ein Flipflop A eingespeichert

sprechend der Beziehung .'.'..'· und steuert nun, abhängig davon, ob dieses Bit eine

xf»7prT7WYV7 25 1 oder eine 0 darstellt, den Multiplikationsvorgang.

MRlPtV WXYZ Stellt dieses Bit eine 1 dar, so wird während des abgeschaltet wird. Damit steuern also die beiden nächstfolgenden JR-Zyklus der Multiplikand zu dem Tore 165 und 166 das Flipflop C als Borg-Flipflop, Inhalt des 7-P-Wortes hinzugezählt, wobei angenom- und die entsprechenden Bits werden der Schaltung men sei, daß dieses 7-P-Wort lauter Nullen enthält. 160 zugeführt, so daß dort das nächstfolgende Bit- 3° Das nunmehr entstehende Teilprodukt ist der Multipaar einer Subtraktion unterworfen wird. Da, wie plikand selbst. Die Multiplikation geht nun in der bereits erwähnt, der Umlauf der Bits einer Zahl Weise weiter vor sich, daß jeweils das folgende immer mit dem niedrigstwertigen Bit beginnt, stellt höchstwertige Multiplikatorbit in das Flipflop A gealso das jeweils zuletzt gebildete Bit das Bit mit der speichert wird —- wobei gleichzeitig alle anderen höchsten Wertigkeit des Summanden bzw. der Dif- 35 Multiplikatorbits jeweils um eine Stelle verschoben ferenz dar. Sollte nach Ausführung eines Additions- werden —, und bei Vorliegen einer 1 an dem Flipbefehls das Flipflop C noch eingeschaltet sein, dann flop A wird jeweils der Multiplikand zu dem in dem liegt ein Überlauf vor. Das bedeutet, daß die Summe 7-P-Register stehenden Teilprodukt, welches inzwinicht mehr durch 40 Bits dargestellt werden kann, sehen ebenfalls um eine Stelle verschoben wurde, sondern daß man hierzu 41 Bits benötigt. Man kann 40 hinzuaddiert. Stellt das jeweils höchstwertige Multinun diesen Überlauf C— 1 dazu benutzen, daß man plikatorbit hingegen eine 0 dar, so werden zu dem die Ausführung eines bedingten Füllbefehls steuert. in dem 7-P-Register stehenden Teilprodukt nur •Es ist klar, daß der weitere Programmablauf vom 40 Nullen hinzugezählt, d. h., dieses Teilprodukt Vorhandensein oder NichtVorhandensein eines sol- bleibt unverändert und wird während dieses /?-Zykchen Überlaufes abhängig sein muß, es sei denn, daß 45 lus nur um eine Stelle verschoben, es ohne Fehler möglich ist, dieses 41. Bit zu unter- Aus dem Vorstehenden kann folgende wichtige drücken.. Liegt ein Überlauf vor, dann kann man Regel für die Ausführung des Multiplikationsvorz. B. einen bedingten Füllbefehl dazu benutzen, ein ganges des erfindungsgemäßen Datenverarbeitungsneues Befehlswort in den R-Speicher zu geben, bei systems gezogen werden. Stellt das jeweils höchst-· dessen Ausführung eine konstante Zahl vom vorher 50 wertige Multiplikatorbit — während jedem R-Zyklus gebildeten Summanden abgezogen wird, so daß das wird der Multiplikator um ein Bit »abgearbeitet« Resultat wieder 40 oder weniger Bits hat. und bei „gleichzeitiger anschließender Unterdrückung Eine andere Möglichkeit wäre, daß man das im dieses Bits jeweils um eine Stelle pro R-Zyklus aus /^-Speicher umlaufende/P-Wort in den M-Speicher dem /P-Register herausgeschoben —, so wird das in einspeichert, so daß nunmehr das /P-Wort im 55 dem 7-P-Register stehende Teilprodukt um eine Ä-Speicher dazu benutzt werden kann, die vornan- Stelle verschoben und der Multiplikand hinzuaddiert, dene Stellenzahl zur Speicherung des 7P-Wortes auf stellt hingegen das jeweils höchstwertige Multipli-80 Bits zu erweitern, so daß nunmehr also die ge- katorbit eine 0 dar, so wird das Teilprodukt nur um bildete Summe insgesamt wie ein Wort mit 80 Bits eine Stelle verschoben, ohne daß der Multiplikand und demnach als Doppelwort behandelt wird. 60 hinzugezählt wird. Da das Produkt zweier, insgesamt Wie bereits erwähnt, braucht das Flipflop C zu 40stelligcr Zahlen eine 80steIlige Zahl ergibt, ist er-Beeinn einer Addition oder Subtraktion nicht un- findungsgcmäß vorgesehen, daß das Produkt sowohl bedingt abgeschaltet zu sein. Die Additions- und die Stellen des 7-P-Rcgisters als auch die Stollen des Subtraktionsbefehle sind beide Einzelbcfehle, woraus /-P-Rcpisters ausfüllen kann. Dies ist-dadurch niöj\- folgt, daß zur Ausführung der Addition oder Sub- 65 lieh, daß die ursprünglich in dem /-/^Register stehen-, fraktion zweier Doppelwörter zwei Additions- bzw. den Multiplikatorbits aufeinanderfolgend aus diesem zwei Subtraktionsbefehle benutzt werden müssen. In Register herausgeschoben werden und das über das diesem Falle wird also die Addition und Subtraktion 7-P-Register schrittweise .hinauswachsende Produkt

■ ' ·'·■■ · · < ■ ■ , : .··.■■-■'·. 109643/Π4

25 26

die in dem/-P-Register entstehenden Leerstellen aus- neuen i?-Zyklus vor. Zieht man zum Vergleich die füllt. Fig. 13a heran, so erkennt man, daß das Bit 80 der Von der Beschreibung der Fig. 13 her wird er- Fig. 13a als das höchstwertige Multiplikatorbit aninnerlich sein, daß die Steuerschaltung 173 dazu gesehen werden kann. Die Schiebeschaltung nach dient, das Flipflop Q ausgangsseitig an die Eingangs- 5 Fig. 13 arbeitete jedoch derart, daß während des seite des Flipflops ß anzukoppeln. Es handelt sich ersten Ä-Zyklus des Schiebevorganges das 80. P-Bit, hier um eine während normaler Operationen des während des zweiten Ä-Umlaufes das 79. P-Bit usw. Systems immer vorliegende Kopplung. Bei der an doppelt im i?-Speicher umlief. Die zum Zeitpunkt Hand der Fig. 13 beschriebenen normalen Bitver- IGFP gebildeten Impulse am. Ausgang des Undschiebung werden die P-Bits alle jeweils, anstatt io Tores 184 verhindern diese Doppeleinsetzung, indem direkt in das Flipflop R gesetzt zu werden, zunächst zum Zeitpunkt IGFP, also auch zu dem Zeitpunkt, vom Flipflop Q in das Flipflop B gesetzt, verbleiben der der eigentlichen Ausführung des Multiplikationsdarin während zweier Bitperioden, während eines befehls vorausgeht, diese 80. Bit im Flipflop ßge-/?-Zyklus, um danach als verzögerte P-Bits vom löscht wird. Damit wird dieses Bit nicht in die erste Flipflop B in das Flipflop R gesetzt zu werden. Die 15 P-Bitstelle einer 7-Wortperiode des Α-Speichers wäh-F-Bits, die sich im Flipflop Q während der P-Zeiten rend des ersten /?-Zyklus gesetzt. Auf diese Weise befinden, werden unverändert in den i?-Speicher wird vermieden, daß diese Bits, durch Einschreiben übergeben. Das Und-Tor 176 bewirkt diese Über- in das 7-P-Wort, Teile des Partialproduktes worden, gäbe. Die P-Bits umfassen sowohl den Multiplikan- Dieser Vorgang wiederholt sich periodisch während den TP als auch das in der üblichen Weise im i?-Spei- 20 jedes Ä-Zyklus.

eher umlaufende Befehlswort IP. Beide Wörter wer- Es sei an dieser Stelle nochmals darauf hingewie-

den nicht über das Flipflop B an das Flipflop R ge- sen, daß zur Aufnahme eines Produktes aus zwei

geben und daher nicht verschoben. Das die Ausfüh- Faktoren zu je 40 Bits insgesamt 80 Bitstellen be-

rung des Multiplikationsbefehls steuernde Und-Tor nötigt werden. Da jedoch das Produkt durch die BiI-

181 liefert nun P-Zeitimpulse, solange Flipflop E ein- 25 dung von Partialprodukten entsteht, brauchen diese geschaltet ist und der Befehlskode VWXY im VrZ- achtzig leeren P-Bitstellen nicht von vornherein zur Register 50 ansteht. Verfügung stehen. Es genügen deshalb anfangs

Die im Flipflop B.. befindlichen Bits werden nun vierzig leere P-Bitstellen der 7-Wortperiode; durch nicht direkt in das Flipflop R gegeben, sondern das Herausschieben des Multiplikators aus den durchlaufen zuerst die Schaltungsanordnung 180, 30 /P-Bitstellen werden nacheinander vierzig zusätz-Letztere hat insgesamt drei Eingänge, deren einen liehe freie P-Bitstellen geschaffen,
der Ausgang des Flipflops JB darstellt. Ohne auf Es sei nun die Bildung der Partialprodukte noch Einzelheiten der Schaltungsanordnung 180 einzu- näher erläutert: Letztere werden in der Schaltungsgehen, sei gesagt, daß, solange die beiden anderen anordnung 180 gebildet, deren einen Eingang, wie Eingänge der Schaltungsanordnung 180 nur Bits vom 35 oben ausgeführt, der Ausgang des Flipflops B bildet. Werte 0 erhalten, die Bits vom Flipflop B direkt über Ein zweiter Eingang ist der Ausgang eines Und-Tores die vom Und-Tor 181 gesteuerte Eingangsschaltung 187, das nur während der 7-Wortperioden geöffnet

182 an das Flipflop R gegeben werden. In diesem ist und welches weiterhin zur Durchschaltung einen Falle handelt es sich also um eine normale Bitver- Bitwert 1 vom Flipflop A benötigt. Der dritte Einschiebung, wie sie bereits an Hand der Fig. 13 be- 40 gang dieses Und-Tores ist der Ausgang des Flipschrieben wurde. Dabei mußte für einen solchen flops R. Die vom Tor 187 gebildete Signalkette RAI Schiebevorgang die Ankopplung des Ausganges des stellt nun den sogenannten »gesteuerten Multipli-. Flipflops B an den Eingang des Flipflops R immer kanden« dar. Dieser gesteuerte Multiplikand ist der während der F-Bit-Perioden erfolgen. Zu Beginn der Multiplikand selbst, wenn das Flipflop\A gesetzt ist Ausführung eines Multiplikationsbefehls liegt der 45 und damit den Wert 1 für das stellenhöchste MultiBefehlskode während der letzten Bit-Periode einer plikatorbit darstellt; er stellt hingegen eine Folge von /-Wortperiode IGFP bereits im F-Z-Register 50 vor. 40 Nullen dar, wenn das stellenhöchste Multiplikator-

Das zu diesem Zeitpunkt im Flipflop R enthaltene bit den Wert 0 hat und infolgedessen das Flipflop A

Bit ist, als Ergebnis eines normalen Umlaufs, das nicht gesetzt ist. Der Ausgang der Schaltungsanordletzte Bit des /-Wortes (/P-Bit), welches nunmehr als 50 nung 180 wird nun auf Grund der Ansteuerung der

letztes (höchstwertiges) Bit des Multiplikators un- Torschaltung 182 nur während der F-Bitperioden

verschoben in den R-Speicher zurückgegeben wird. benutzt, so daß also nur die im Flipflop R enthal-

Das Und-Tor 184 spricht jedoch bereits an und tenen P-Bits in der Schaltungsanordnung 180 als

öffnet die Urid-Tore 186 für das Flipflop A, so daß wirksam werdend anzusehen sind. Definitionsgemäß dieses Multiplikatorbit in das Flipflop A gesetzt wird. 55 werden nun die 7P-Bits, die Multiplikandenbits, wäh-

Damit ist also am Beginn der Ausführung des MuI- rend der Ausführung des Multiplikationsbefehls nicht

tiplikatorbefehls, die mit einer 7-Wortperiode be- verschoben, so daß also diese Schaltungsanordnung

ginnt, das höchstwertige Multiplikatorbit im Flip- 180 die obengenannte Bedingung erfüllt, daß. näm-

üopA gespeichert. Da nun gemäß der in Fig. 13 lieh für alle Multiplikatorenbits vom Werte 1 der beschriebenen Schaltung alle P-Bits des /^-Speichers 60 gesteuerte Multiplikand vom Multiplikanden selbst

vom Flipflop B pro .R-Umlauf um zwei Bitperioden gebildet wird. Betrachtet man nun die erste 7-Wort-

(eine P-Bit-Stelle) verschoben werden, enthält das periode während der Ausführung des Multiplikations-

Flipflop/? somit während jeder.der nunmehr folgen- befehls, so ergibt sich, daß das Flipflop B nur Bits

den /f/FP-Bitperioden am Ende einer/-Zeitperiode vom Werte 0 liefert, da, wie vorausgesetzt, zu Anein anderes, . und zwar^.das· jeweils, höchstwertige 65 fang die 7PrBitpositionen unbesetzt sind. Ist nun das

Muitiplikatorbit. Auf diese Weise?werden.alle Multi- erste Multiplikatorenbit 1, dann werden während der

plikatorbits aufeinanderfolgend in das Flipflop A ein- P-Bitperibden der ersten 7-Wortperiode die durch

geschrieben und liegen dort jeweils zu Beginn eines das Flipflop R laufenden Multiplikandenbits über die

27 28

Schaltelemente 187, 180 und 182 diesem Flipflop jR findet. Ein solches Übertragsbit kann wohl in die wieder zugeführt. Damit werden also während der /-Wortperiode übertragen werden, man sieht jedoch ersten 7-Wortperiode die P-Bits im /ί-Speicher vom an der Einschaltbedingung des Flipflops C, daß ein Multiplikanden selbst besetzt, und somit stellt der neues Übertragsbit während der /-Wortperiode nicht Multiplikand unter obengenannter Voraussetzung 5 mehr gebildet werden kann. Während der ersten nach einem ersten Ä-Zyklus das erste Partialprodukt P-Wortperiode dieser nunmehr folgenden zweiten dar. Der Multiplikand ist somit nach dem ersten /-Wortperiode bildet die Schalturigsanordnung 180 i?-Zyklus doppelt im Ä-Speicher enthalten, nämlich somit, wie bereits erwähnt, das 41. P-Bit des zweiten einmal in Form des TF-Wortes, das während der ge- Partialproduktes und benutzt hierzu das während der samten Rechenoperationen den Multiplikanden bil- ίο vorhergehenden FrBitperiode gebildete oder aber det, und außerdem als 7P-Wort, welches das erste nicht gelöschte Übertragsbit des Flipflops C und das Partialprodukt darstellt. Betrachtet man nun die 40. Bit des ursprünglichen ersten Partialproduktes, zweite /-Wortperiode des ersten R-Zyklus, so nimmt also das 41. Bit des verschobenen Partialproduktes. die Schaltung 180 daran nur insofern teil, als sie, da Sollte letzteres Bit den Wert 1 haben und das Flipdas UndrTor 187 während der /-Periode gesperrt ist, 15 flop C im Einschaltzustand sein, dann wird das während der ersten F-Bitperiode dieser ersten /-Wort- Übertragsbit in die nunmehr folgende F-Bitperiode, periode ein Bit vom Werte 0 liefert, welches als die zweite F-Bitperiode dieser V-Wortperiode über-41. Bit des ersten Partialproduktes angesehen werden nommen, und es wird das 42. und das letzte Bit des muß und als. Null-Bit über das Flipflop R in den zweiten Partialproduktes gebildet- Zu diesem Zeit-Speicher R gesetzt wird. Es handelt sich hierbei um ao punkt kann nur das Flipflop C noch den Bitwert 1 jene /P-Bitstelle, die vorher das niedrigstwertige haben, da ja das 42. Bit des verschobenen ersten Multiplikatorbit eingenommen hatte und welches, Partialprodukts, wie bereits bei der Bildung des ebenso wie die anderen Multiplikatorbits, zeitlich um 41. Bits während des vorhergehenden Ä-Zyklus er-" eine P-Bitstelle verzögert wurde. Zu Ende dieser läutert, notwendigerweise Null ist In den F-Bitersten /-Wortperiode wird dann das ursprünglich as perioden dieser /-Wortperiode überträgt die Schalzweithöchstwertige und jetzt höchstwertige Multipli- tungsanordnung 180 ungeändert die ihm vom Flipkatorbit in das Flipflop A gesetzt, und in der nun- flop B angebotenen 38 Restbits des Multiplikators, mehr folgenden 7-Wortperiode wird in Abhängigkeit und am Ende dieser Wortperiode wird das ursprüngvom Bitwert dieses jetzt höchstwertigen Multipli- Hch dritthöchste Bit des Multiplikators in das FHpkatorbits wieder der gesteuerte Multiplikand gebildet. 30 flop A gesetzt, und die nun folgenden Vorgänge Der zweite Ä-Umlauf der Ausführung eines Multi- wiederholen sich in der bereits beschriebenen Weise, plikätionsbefehls beginnt wieder mit einer 7-Wort- Das Flipflop C wird unmittelbar vor Anfang der jeperiode, und das Und-Torl87 führt den gesteuerten weiligen 7-Wortperiode ausgeschaltet und dient als Multiplikanden wieder der Schaltungsanordnung 180 Übertrags-Flipflop für Addition, wie sie während zu, wobei der Wert dieses Multiplikanden wieder 35 dieser 7-Wortperiode und einem Teil der folgenden vom Wert des am Ende der letzten /-Wortperiode in /-Wortperiode durchgeführt wird. das Flipflpp A gesetzten Multiplikatorbits abhängt. Es sei daran erinnert, daß während der /-Wort-Dieses Multiplikatorbit, welches, wie soeben erwähnt, perioden das Flipflop A eine andere Aufgabe hat. ursprünglich den zweithöchsten Stellenwert einnahm, Da der .Multiplikationsbefehl ein sogenannter langer ist nunmehr nach Unterdrückung des ursprünglich 40 Befehl ist, läuft während des ganzen Multiplikationshöchstwertigen Multiplikatorbits auf Grund der Ver- Vorganges auch ein Zykluszählwert mit um. Der entschiebung durch das Flipflop B nunmehr das höchst- sprechende Zählvorgang findet während der /-Wortwertige Bit des reduzierten Multiplikators geworden. perioden statt, während der das Flipflop A nicht für Während der zweiten 7-Wortperiode wird nunmehr die Zwischenspeicherung der Multiplikatorbits beder gesteuerte Multiplikand zu dem ersten, inzwi- 45 nutzt wird. Es kann somit die Veränderung des sehen um eine P-Bitperiode durch das Flipflop B Zykluszählwertes in der bereits beschriebenen Weise verschobenen Partialdrück entsprechend der Be- bewirken. Diesen kann man dabei entsprechend dem Ziehung vorgesehenen Programm wählen, beispielsweise so, K-J-C=LRAl daß er den vorgegebenen festen Wert nach so vielen . . , 50 Ä-Zyklen erreicht, als der Multiplikator Bits aufweist, hinzuaddiert. Auf Grund der zusätzlich stattfinden- Bei Wahl eines größeren Zykluszählwertes ist die den Stellenverschiebung wird nun aus dem ersten Multiplikation kürzer und soll deshalb als verkürzte Teilprodukt, das 41 Bits enthält, ein Teilprodukt mit Multiplikation bezeichnet werden. Hierbei muß einer 42 Bits. Während der zweiten 7-Wortperiode werden der Faktoren, und zwar der Multiplikator, weniger also die 40 Bits des zweiten »gesteuerten Multipli- 55 als 40 Bits haben, da es notwendig ist, daß alle kanden« zu den ersten vierzig (niedrigstwertigen) Bits Multiplikatorenbits nacheinander unterdrückt werder 42 Bits des verschobenen ersten Teilproduktes den, so daß die Zähl der /?-Zyklen nicht kleiner als hinzugezählt und die Addition in der darauffolgenden die Zahl der Multiplikatorbits sein darf. Auch ist es /-Wortperiode fortgesetzt. Insbesondere kann ein möglich, den Zykluszählwert kleiner zu machen, während der letzten P-Bitperiode der 7-Wortperiode 60 Dann erhält man eine sogenannte ausgedehnte Multigebildeter Übertrag auf die/-Wortperiode übertragen plikation.

werden, da die ersten beiden P-Bitstellen zu Anfang Abschließend sei noch bemerkt, daß man ursprüngder zweiten 7-Wortperiode dieses zweiten /?-Zyklus Hch davon ausging, daß zu Anfang der Multiplikation keine Multiplikatorbits mehr enthalten. Auch· wird das 7P-Wort nur Nullen enthält. Dieser Sachverhalt ein vorher in das Flipflop C gesetztes Bit vom Werte 1 65 wurde des leichteren Verständnisses der zu beschreinicht ausgelöscht, so daß sich also in jedem dieser benden Vorgänge wegen vorausgesetzt. Grundsätzlich ! beiden Fälle das Elipflop C am Anfang der nunmehr ist es aber möglich,· daß das 7P-Wort eine Zahl unfolgenden /-Wortperiode im Einschaltzustand be- gleich Null enthält, so daß dann also eine Multipli-

29 30

kation mit insgesamt drei Faktoren vorliegt, wobei ab, daß festgestellt wird, ob der entstandene Rest das ursprüngliche /F-Zahlenwort den dritten Faktor des ersten Subtraktionsvorganges positiv oder negativ darstellt. Dabei muß allerdings beachtet werden, daß war. Diese Feststellung wird durch das soeben ertrotzdem das entstehende Produkt nicht mehr als wähnte, am Ende der 7-Wortperiode zwischengespei-80 Bits annimmt. 5 cherte letzte Borgbit ermöglicht. Weist dieses den

Bitwert 1 auf, so war der entstandene Rest negativ,

Division und während der folgenden 7-Wortperiode wird eine

An Hand der F i g. 16 soll nun die Ausführung Korrektur dieses Restes in der Weise vorgenommen, eines Divisionsbefehls beschrieben werden. Der Divi- daß der Divisor zu dem, nunmehr um eine Stelle dend stellt ein Doppelwort dar, welches als 80stellige io verschobenen Rest hinzugezählt wird. Am Ende Zahl in dem Dividendenregister des R-Speichers ent- dieser 7-Zeitperiode wird nun wieder festgestellt, ob halten ist, welches alle Bitstellen des 7-P-Wortes und der jetzt entstandene Rest positiv oder negativ war. des/-/'-Wortes umfaßt. Dabei sind die liöherwertigen Da es sich bei dem soeben beschriebenen Vorgang Steilen des Dividenden in dem 7-P-Wort und die um eine Addition handelte, wird das am Ende dieser niedrigerwertigen Stellen des Dividenden in dem 15 Addition —_λ am Ende der 7-Wörtperiode —τ auf-/-P-Wort enthalten. Der Divisor nimmt die Stellen tretende Ubertragsbit zwischengespeichert und zu des 7-7'-Wortes des Ä-Speichers ein. Das Befehlswort dieser Feststellung herangezogen. Ist dieses Überbefindet sich wie üblich im /-P-Wort dieses Speichers. tragsbit Null, so bedeutet dies, daß der entstandene Der Divisor bleibt unverändert, solange der Divi- Rest nunmehr positiv war, und während des nächsten sionsbefehl ausgeführt wird; der Dividend hingegen so Ä-Zyklus wird nunmehr wieder der Divisor von wird von dem Divisor laufend reduziert, und zwar diesem Rest subtrahiert. Auf diese Welse wird der jeweils pro /?-Zyklus um eine P-Bitstelle. In der Dividend bitweise von dem Divisor »reduziert«. Die nachfolgenden Beschreibung ist vorausgesetzt, daß entstehenden Quotientenbits werden dabei gleichder Divisor eine positive ganze Zähl darstellt, welche zeitig in die frei werdenden Stellen des /-P-Wortes notwendigerweise kleiner als 2⁴⁰ ist. Der Dividend 35 des Dividenden eingeschrieben,
wird ebenfalls als positive ganze Zahl angenommen Im folgenden sollen die am Ende einer 7-Wort-

und ist kleiner als 2^ao. Der Quotient wird als eine periode entstandenen Borgbits oder Übertragsbits, 40stellige ganze Zahl angesehen und befindet sich welche als Kriterium dafür dienen, daß der entstanam Ende einer einfachen Division als /-P-Wort im dene Rest positiv oder negativ war, als_Vorzeichen-Ä-Speicher. Hierbei ist vorausgesetzt, daß die niedrig- 30 bits bezeichnet werden.

wertigeren Stellen des Dividenden bitweise aus dem Der Divisionsvorgang soll nun an Hand der

/-P-Wort in das 7-P-Wort verschoben wurden. Man Fig. 16 noch näher erläutert werden. Während der erkennt, daß zur Ausführung einer Division ebenso Bitperiode IGFP, welche dem Einschreiben des Diviwie zur Ausführung einer Multiplikation nur die vier sionsbefehls mit dem Befehlskode VWXY in das Register des Ä-Speichers benötigt werden. Aus der 35 F-Z-Register 50 folgt, befindet sich das. Flipflop E Art dieses Vorgehens ergibt sich jedoch eine Ein* noch in seinem Abschaltzustand, ebenso das Flipschränkung insofern, als es für eine korrekte Ausfüh- flop Y, wobei dieser Umstand dazu benutzt wird, rung einer Division notwendig ist, daß der Dividend das Flipflop A zurückzusetzen. Flipflop C wird durch kleiner ist als das 2⁴⁰-fache des Divisors. ein Signal von einem Und-Tor 194 zurückgesetzt,

Der Vorgang einer Division sei nun im folgenden 40 welches durch das Signal IGFP durchgeschaltet zuerst grundsätzlich erläutert. Während des/ersten wurde. Das FlipflopB dient bei der Ausführung des /?-Zyklus der Ausführung des Befehls wird der Divi- Divisionsbefehls ebenso wie bei der Ausführung des dend um eine Bitstelle verschoben, und vor seinem langen Schiebebefehls und des Multiplikationsbefehls Wiedereinschreiben in den jR-Speicher wird der un- wieder zur Verzögerung der P-BHs um eine P-Bitverschobene Divisor bitweise von den höherwertigen 45 stelle. Die P-Bits des Dividenden gelangen von dem Stellen (7-P-Wort) des Dividenden subtrahiert, wobei Flipflop Q während der P-Bitperioden in das FHpmit dieser Subtraktion bei den niedrigstwertigen Bits flop B über die Torschaltungsanordnung 173, welche dieses Teiles des Dividenden begonnen wird. Das bereits beschrieben wurde. Von dem Flipflop B geErgebnis stellt einen modifizierten Dividenden dar, langen diese Bits dann zwei Bitperioden später in das welcher auch als Rest bezeichnet wird und wieder 5° Flipflop R, und zwar entweder direkt über die beiden die P-Bitstellen des 7-Wortes im /«-Speicher ein- Und-Torel93 oder über die Schaltungsanordnung nimmt. Die Subtraktion wird am Ende dieser 7-Wort- 190 und die beiden Und-Tore 192. .
periode beendet und erstreckt sich somit nicht auf Das Und-Tor 191 ist das Hauptsteuertor für die

den übrigen Teil des Dividenden, welcher sich im gesamte Schaltungsanordnung der Fig. 16 und gibt, /-P-Wort befindet. 55 nachdem der Befehlskode TWXY in das F-Z-Re-

Während jeder Subtraktion eines Bitpaares — je gister50 eingeschrieben wurde und nachdem das eines Bits des Dividenden und des Divisors — wird Flipflop E angeschaltet wurde, während der F-Bitcin Borgbit erzeugt, welches entweder den Wert 1 perioden Impulse ab. Das Und-Tor 191 und ein oder aber den Wert 0 aufweisen kann; das letzte nachgeschaltetes Und-Tor 195 erzeugen /P-Signale, dieser Borgbits, nämlich das am Ende dieser /-Wort- 60 welche die Und-Tore 193 während dieser Zeitperiode periode auftretende Bit, wird zwischengespeichert. öffnen und damit ein direktes Einschreiben der in Der entstehende Rest wird nun ohne Bitunter- dem Flipflop B enthaltenen Bits in den /?-Speicher drückung am Übergang von einer /-Wortperiode zu ermöglichen. Diese Bits sind die in dem /P-Wort beeiner 7₇Wortperiode um eine Stelle nach links ver- findlichen niedrigerwertigen Dividendenbits, welche, schoben, so daß die niedrigstwertige Stelle des Divi- 65 wie bereits erwähnt, solange sie sich im /P-Register denden in dem /-P-Wort frei gemacht wird. In diese befinden, keiner Reduzierung durch den Divisor Stelle wird nun das Quotientenbit eingeschrieben. unterworfen werden sollen. Die Bits des /P_T\Vor(es

Der Divisionsvorgang läuft nun in der Weise weiter und des /P-Wortes werden von dem Flipflop Q über

das Und-Torl76 ebenfalls direkt in das Flipflop R eingeschrieben, da nämlich der Sperreingang dieses Und-Tores 176 während aller P-Bitperioden, also während des 7F-Wortes und während des /P-Wortes gesperrt ist. Aus dem Vorstehenden ergibt sich somit, daß alle Dividendenbits das Flipflop B durchlaufen, wobei die höherwertigen Dividendenbits in die Schaltungsanordnung 1*50 gelangen, während die niedrigerwertigen Dividendenbits, nämlich das IP-Wort, von dem Flipflop B ausgehend direkt in das Flipflop R gelangen. Die Bits des Divisors und des Befehlswortes hingegen laufen nicht über das Flipflop B, werden infolgedessen nicht verzögert und gelangen somit ebenfalls direkt in das Flipflop R.

Die erste Wortperiode der Ausführung eines Divisionsbefehls ist eine 7-Wortperiode, was bedeutet, daß die Schaltungsanordnung 190 sofort Dividenden- und Divisorbits zugeführt erhält. Diese Schaltungsanordnung hat drei Eingänge, welche durch die Ausgänge' der Flipflops B, R und C gebildet werden.

Der Ausgang dieser Schaltungsanordnung steht mit dem Eingang des Flipflops R über die Und-Tore 192 in Verbindung, welche während der 7P-Wortperiode durch ein Und-Tor 191' geöffnet werden. Während der F-Perioden dieser ersten 7-Wortperiode enthält das Flipflop R, ebenso wie auch in allen anderen 7-Wortperioden bei der Ausführung des Divisionsbefehls, immer F-Bits, welche den Divisor darstellen. Befindet sich das Flipflop A im ausgeschalteten Zustand, so wird das Tor-Netzwerk 198 vorbereitet, welches zusätzlich; einen Impulszug von dem Tor 191' während der 7P-Wortperiode erhält. Letzteres Netzwerk erzeugt Setz- und Rücksetzsignale für das Flipflop C. Dieses Flipflop C arbeitet auf Grund der soeben gemachten Voraussetzung, daß das Flipflop A ein Signal ~Ä — 1 abgibt, als sogenanntes Borg-Flipflop, . so daß die Schaltungsanordnung 190 entsprechend der Beziehung

eine Subtraktion zwischen den von dem Flipflop B gelieferten Dividendenbits und den von dem Flipflop R gelieferten Divisorbits durchführt.

Am Ende der ersten 7-Wortperipde, nämlich während der Zeit IGFT, befindet sich in dem Flipflop R das höchstwertige Bit des Divisors und in dem Flipflop B gleichzeitig das zweithöchstwertige Bit des Dividenden, während gleichzeitig das Flipflop C ein Borgbit enthält, welches aus der Verbindung zwischen dem zweithöchsten Divisorbit und dem dritthöchsten Dividendenbit entstanden ist. Während dieser Zeitperiode 7GFP führt nun die Schaltungsanordnung 190 die letzte Subtraktion dieses /?-Zyklus durch, und während der nächstfolgenden Bitperiode, der Zeitperiode IGFP, wird das resultierende Bit als letztes Bit des neugebildeten Restes in die Leitung R" eingegeben. Zu diesem Zeitpunkt wird gleichzeitig ein Tor-Netzwerk 196 geöffnet, um den noch vorhandenen Inhalt der Flipflops B und C zu verarbeiten. Das Flipflop B enthält das. höchstwertige Dividendenbit, das Flipflop C ein Borgbit, welches aus dem zweithöchsten Dividendenbit und dem höchstwertigen Divisorbit gebildet wurde. Die genannte Torschaltung 196 bildet nun aus den genannten Bits Signale nach der Beziehung ^;

B-/: C und B φ'€.
In dieser-Torschaltung 196 wird also das erwähnte Vorzeichenbit erzeugt und anschließend in das Flipflop C eingespeichert, wobei der Setzeingang dieses Flipflops C das Signal S φ C und der Rücksetzeingang dieses Flipflops das Signal B φ ~C erhält. Die beiden Ausgangssignale dieser Torschaltung 196 werden außerdem dazu benutzt, um neue Eingangssignale für das Flipflop B zu erzeugen, wobei der Setzeingang dieses Flipflops das Signal Βφ'€ und der Rücksetzeingang, dieses Flipflops das Signal

ίο Βφ€. erhält. Dieses Eingangssignal stellt das Quptientenbit dar, welches nunmehr in das Flipflop B zu Beginn der ersten F-Bitperiode des /-Wortes eingeschrieben wird und welches an das Flipflop/? anschließend zu Beginn der ersten P-Bitperiode abgegeben wird.

Der Zykluszählwert, welcher dem Divisionsbefehl zugeordnet ist, wird während der ersten /-Wortperiode um 1 erhöht, was die Teilnahme des Flipflops A an diesem Vorgang erforderlich macht. Am Ende dieser /-Wortperiode, welche durch die Bitperiode IGFP bestimmt ist, ist die diesbezügliche Funktion des Flipflops A während dieses R-Zyklus beendet Nunmehr kann der Inhalt des Flipflops C, nämlich das Vorzeichenbit, in das Flipflop A eirrgeschrieben werden, da während der nunmehr folgenden 7-Wortperiode das Flipflop C wieder bei der Durchführung des.Suhtraktions- oder Additionsvorganges benötigt wird. Hierzu verbindet die Torschaltung 197 den Ausgang des Flipflops C mit dem Eiri-

gang von Flipflop A während der Bitperiode IGFP, und das Flipflop A speichert nunmehr dieses Vorzeichenbit während der Übergangsphase von der /.-Wortperiode zu der 7-Wortperiode sowie in der 7-Wortperiode selbst.

In dieser 7^-Wortperiode werden der soeben gebildete erste Rest, der um zwei Bitperioden von dem Flipflop B verschoben wurde, und der unverschobene Divisor miteinander verknüpft.

Diese Verknüpfung geschieht abhängig von dem Vorzeichenbit, welches sich nunmehr im Flipflop A befindet, und es wird entweder die Torschaltung 198 . vorbereitet, nämlich dann, wenn das Vorzeichenbit positiv ist (für Ά = 1), oder es wird die Torschaltung 199 vorbereitet, wenn das Vorzeichenbit negativ ist (für A — 1). Für den Fall, daß die letztere Torschaltung 199 vorbereitet wurde, arbeitet das Flipflop C als Übertrags-Flipflop, und es wird infolgedessen in der Schaltungsanordnung 190 während dieser 7-Wortperiode eine Addition von den Dividendenbits bzw. den neugebildeten Restbils. und den Divisorbits durchgeführt. Vorbereitend zu diesem Vorgang wird das Flipflop C unmittelbar vor dem Anfang jeder 7-Wortperiode durch das Und-Tor 194 zurückgesetzt. Hieraus ergibt sich, daß auf keinen. Fall ein Borgbit

oder ein Übertragsbit während einer /-Wortperiode wirksam werden kann, d.h. also, daß die Subtraktion oder Addition auf jeden Fall mit dem linde einer 7-Wortperiode abgeschlossen ist, und es wird ein dann etwa noch vorliegendes Borgbit oder Übertrags-.

bit zur Bildung eines Vorzeichenbits bzw. eines Ouotientenbils verwendet. .

Wie bereits erläutert, entsteht jeweils ein neuer Rest aus dein' Rest des vorhergehenden /f-Zyklus, der um Bitperioden, verschoben wurde und mit dom Divisor entweder subtraktiv oder additiv- verknüpft wurde, wobei die Art dieser Verknüpfung-vom Vor-· zeichenbit des \01heiT.eheiHleu Restes abhängt. Die entstehende Summe (Hler DilTeren/, also der neue·

. .- . ■■'■·■ .109 643/114

Rest, wird über die Torschaltung 192 während der /P-Wortperiode durch Ansteuerung durch das Und-Tor 191' in das Flipflop R gesetzt und gelangt von dort wieder in den /?-Speicher. Es werden somit während jeder 7-Wortperiode 40 neue Restbits gebildet.

Nach Bildung dieser neuen 40 Restbits wird noch ein weiteres Bit gebildet, welches das Vorzeichenbit darstellt. Dieses Bit kann als 41. Bit des neuen Restes betrachtet werden, welches jedoch nicht in den Ä-Speicher eingeschrieben wird. Dieses 41. Bit wird grundsätzlich in der gleichen Weise wie die anderen Restbits gebildet und ist die Summe modulo 2 folgender drei Bits, nämlich des 40. Bits des unverschobenen vorhergehenden Restes, welches während der letzten P-Bitperiode der /-Wortperiode im Flipflop B gespeichert war, des während dieser P-Bitperiode im Flipflop C enthaltenen Bits sowie des 41. Bits des Divisors, welches notwendigerweise jedoch gleich Null ist. Hieraus ergibt sich, daß nur die beiden in dem Flipflop B und C enthaltenen Bits benutzt werden,, um dieses Vorzeichenbit zu bilden. Dieses Bit wird jedoch in Abweichung von der Bildung der anderen Bits des neuen Restes in der schon beschriebenen Weise in der Schaltungsanordnung 196 gebildet. Das komplementäre Bit wird zu diesem Zeitpunkt 7GFP als Quotientenbit in das Flipflop B gesetzt, um vpn dort anschließend in das Flipflop R und dann während der ersten P-Bitperiode der nunmehr beginnenden 7-Wortperiode als neues Quotientenbit in dem 7?-Speicher zum Umlauf gebracht zu werden. Zum Beweis, daß die in dem folgenden 7?-Zyklen aufeinanderfolgend gebildeten Quotientenbits auch echte Quotientenbits sind, sei folgendes ausgeführt:

Betrachtet man den ersten Ä-Umlauf während der Ausführung des Divisionsbefehls, dann wird zum Abschluß der ersten 7-Wortperiode ein Bit in der Schaltungsanordnung 196 gebildet, das in das Flipflop B gesetzt wird und in den Ä-Speicher während der ersten P-Bitperiode der auf die erste 7-Wortperiode folgenden 7-Wortperiode eingespeichert wird. Da dieses Bit als P-Bit allen später folgenden Stellenverschiebungen durch das Flipflop B unterworfen wird, handelt es sich bei diesem Bit um eines mit dem höchsten Stellenwert, wobei hierfür der Wert angenommen wird, den dieses Bit bei Abschluß der Divisionsoperation einnimmt. Dieses erste Bit des Quotienten Q soll mit ^₃₉ bezeichnet werden. Die Quotientenbits, die in den darauffolgenden 7?-Zyklen gebildet werden, sollen mit q_3S, ς_Ά7 usw. bezeichnet werden. Jedes dieser Bits ist definitionsgemäß ein Komplementärbit des jeweils gleichzeitig gebildeten Vorzeichenbits. Diese Quotientenbits stellen insgesamt also eine Aussage darüber dar, wie häufig der auf den Dividenden bzw. auf die verschobenen Restbeträge bezogene Divisor von diesen abgezogen wurde, um zum Abschluß einen Endrest zu bilden, der kleiner ist als der Divisor, Definitionsgemäß ist ein solches Vielfaches des Divisors der wahre Quotient einer Divisionsoperation. Während des ersten Umlaufes der Ausführung eines Divisionsbefehles wurde auf Grund der relativen Stellenbeziehungen des Divisors und des Dividenden der mit 2³⁹ multiplizierte Divisor vom Dividenden abgezogen, so daß zwangläufig die Zahl 2^:)9 den ersten Bestandteil des wahren Quotienten bildet. Während des zweiten /i-Zyklus wird hierzu entweder der Wert -I-2^3S) oder der Wert --'2^:1S hinzugefügt, wobei das Vorzeichen dieses Wertes vom Vorzeichen des ersten Restbetrages abhängt. Das heißt also, das Vorzeichen des während des zweiten i?-Zyklus dem Quotienten hinzufügenden Wertes 2³⁸ hängt vom Bitwert des Bits q₃₉ ab. Sollte

letzteres den Bitwert 1 haben, so muß während des zweiten 7?-Zyklus die Zahl 2³⁸ zum zu bildenden Quotienten hinzugeführt werden, wohingegen im Falle eines Bitwerte q₃₉ = 0 der Zahl 2³⁸ vom zu bildenden Quotienten q abzuziehen ist. Beide Möglichkeiten können in einer Gleichung ausgedrückt werden, wobei Q durch q³⁹ dargestellt sei:

Es muß nun folgendes beachtet werden: Die Division einer 80stelligen binären Zahl durch eine 40stellige Binärzahl' ergibt einen 40stelligen Quotienten, der angibt, wie häufig man den Divisor vom Dividenden abziehen muß, um einen Restbetrag zu erhalten, der kleiner ist als der Divisor. Ein solcher Quotient wird also eine Zahl sein, die man wie folgt ausdrucken kann:

239 4. 2³S + 2³⁷ + 2³⁶ · · · ± 1.

Im Hinblick auf die Vorzeichendarstellung, die man mit Hilfe der nun tatsächlich im 7P-Wort gebildeten Bits geben kann, nimmt also der wahre Quotient die Gestalt an:

Q = 2*> + (2 q₃₉- 1) 238 .+ (2 q_3e - 1) 2" + ·
+XIq₁-I) 2° + (i_e-i).

■ Umgeschrieben gilt also '

β = (^₃₉ -239 +
+ (239

-20-1).

Da der zweite dieser beiden Klammerausdrücke gleich 0 ist und da der erste dieser beiden Klammerausdrücke symbolisch das nach Abschluß des Divisionsvorganges gebildete 7P-Wort darstellt, folgt also, daß es sich dabei tatsächlich um den echten Quotienten handelt.

Abschließend sei noch die Möglichkeit erwähnt, daß nach Abschluß der Divisionsoperation im Flipflop C ein Bit enthalten ist, das den verbleibenden Rest als eine negative Zahl ausweist. Dies ist normalerweise unerwünscht, so daß in Abhängigkeit von einem solchen negativen Vorzeichenbit noch eine Korrektur zu erfolgen hat, gemäß der der Divisor noch einmal zum Rest hinzugezählt wird. Diese Korrektur kann durch eine Programmverzweigung erfolgen, nämlich durch einen bedingten Füllbefehl, der wie bereits erläutert, nur dann ausgeführt wird, falls die Bedingung C=I zutrifft.

Eingabe- und Ausgabeeinheit

In den vorhergehenden Kapiteln wurde die Ausführung von solchen Befehlen beschrieben, welche sich auf rein interne Vorgänge des erfindungsgemäßen Systems beziehen und welche den Fluß der Daten in dem 7?-Speicher oder in dem i?-Speicher und dem M-Speicher mit oder ohne Änderung dieser Daten steuern. Im folgenden soll, nun beschrieben werden, mit welcher Art von Befehlen es möglich ist, die Ein-

. gäbe von Daten in das System von außen zu steuern.

Eines von solchen Eingabesystemen ist das Tastenfeld. Dieses ist nicht im einzelnen in den Zeichnungen dargestellt, sondern in Fig. 17 lediglich durch einen Block 41 angedeutet. Im vorliegenden Fall ist die

35 36

Anordnung der Tasten im Tastenfeld und ihre spezi- fünf Prüfbefehle und fünf jeweils dazwischen ausge-

elle Bedeutung völlig unwichtig. Ihre grundsätzliche führte Schiebebefehle in einer Silbe des 7P-Wortes

Funktion sei im folgenden beschrieben. eine fünfstellige Bitkombination aufgebaut werden

Es ist wesentlich, daß mehrere Tasten vorgesehen kann, die dem Schaltzustand der fünf Schalter 411 sind, deren jede eine bestimmte Ein- und Ausschalt- 5 bis 415 entspricht. Auf diese Weise können also zustandskombination von fünf Schaltern 411, 412, direkt Zahlen in den Ä-Speicher eingegeben werden. 413, 414 und 415 in Fig. 17 herstellen kann. Wenn . . * alle möglichen Zustandskombinationen dieser fünf Ausgabeeinheiten Schalter ausgenutzt werden sollen, müssen insgesamt Die Datenausgabe bei dem erfindungsgemäßen 31 Schalttasten vorgesehen sein. Ein Teil dieser io Datenverarbeitungssystem läßt grundsätzlich verTasten wird z. B. dazu dienen, die Ziffern 0 bis 9, schiedene Möglichkeiten zu. Eines sei an Hand der ein anderer Teil wird dazu dienen, Befehle in das Fig. 21 erläutert, bei welcher eine Druckeinrichtung System einzugeben. Diese Befehle dienen dann zur von dem System gesteuert wird. Die Datenausgabe Programmsteuerung. Über die Schalttasten wird je- erfolgt während der Rechenphase und nicht während doch nicht ein ganzes Programm in das System ein- 15 einer etwaigen Ausgabephase. Dies ist deshalb zweckgegeben, sondern hierzu dient eine andere Schaltung, mäßig, da auf diese Weise die Datenausgabe nicht an die später an Hand der Fig. 18 noch erläutert wer- einen bestimmten Verwendungszweck und an beden soll. stimmte Steuervorgänge gebunden ist. Zur Steuerung

Mit jeder Taste wird also eine bestimmte Zu- der Datenausgabe dienen die in der Tabelle der Standskombination der Schalter 411 bis 415 erzeugt, so F i g. 6 angegebenen sogenannten Ausgabebefehle E ί Der Zustand jedes einzelnen Schalters wird auf bis ES. Die Erfindung ist nicht auf die Verwendung Grund einzelner, vom System auszuführender Be- dieser fünf Ausgabebefehle beschränkt, sondern diese_ fehle geprüft und abgetastet. Es gibt insgesamt fünf Zahl fünf ergibt sich bei der gewählten Zahl von solcher sogenannter Prüfbefehle, denen die Kode- Befehlskodes daraus, daß alle noch nicht anderweitig kombination XY gemeinsam ist, wohingegen sie sich 35 benutzten Kodes als Ausgabebefehlskodes benutzt durch die Kodewerte mit den Symbolen V, W, und Z werden können! Grundsätzlich können die bereits unterscheiden. Jeder dieser fünf Prüfbefehle wird beschriebenen Prüfbefehle und die nunmehr zu beals Einzelbefehl ausgeführt, und zwar immer dann, schreibenden Ausgabebefehle als eine einheitliche wenn der jeweilige Kode sich im K-Z-Register 50 Gruppe betrachtet werden, in der insgesamt zehn befindet. Ist dies der Fall, so wird eines der fünf 30 Kodes zur Verfügung stehen, von denen fünf bereits Und-Tore421 bis 425 für die Durchschaltung vor- für die Prüfbefehle verbraucht sind. Die in vorbereitet. Der zweite Eingang jedes dieser Und-Tore liegendem Falle verwendeten Ausgabebefehle sind wird von den Schaltern 411 bis 415 gesteuert, so kurze Befehle, d. h., sie verbleiben also während einer daß also beim Vorliegen eines Prüfbefehls an einem 7-Zeitperiode im K-Z-Register und liefern am Ausnachgeordneten Oder-Tor 426 jeweils ein 1-oder ein 35 gang des Entschlüsselet 70 ein 1-Signal während O-Signal anliegt, abhängig vom jeweiligen Schalt- der jeweiligen Verweilzeit in diesem Register. Innerzustand des zugeordneten Schalters 411 bis 415. halb des Rechners bewirken diese Ausgabebefehle Während einer 7-Wortperiode wird das Ausgangs- keine Operation. Es ist nun Aufgabe des Programsignal des Oder-Tores 426 an das nachgeordnete mierers, die Ausgabebefehle innerhalb eines Rechen-Flipflop C abgegeben. Letzteres wird eingeschaltet, 40 Programms in geeigneter Weise zu benutzen und die wenn der jeweils geprüfte Schalter geschlossen ist, bei der Ausführung eines Ausgabebefehls entstehenes bleibt hingegen ausgeschaltet, wenn der geprüfte den Impulse zu Steuerzwecken zu verwenden. In Schalter offen ist. Zur vollständigen Prüfung aller Fig. 21 werden diese Impulse dazu benutzt, eine fünf Schalter müssen somit alle fünf Prüfbefehle aus- elektrische Schreibmaschine zu steuern. Hierzu sind geführt werden, wobei insgesamt also fünf Ä-Zyklen 45 insgesamt drei Ausgabebefehle nötig. Es handelt sich zu dieser Prüfung notwendig sind. in diesem Falle um die Ausgabebefehle £1 bis £3,

Wie bereits beschrieben, kann der Schaltzustand die zusammen mit den dazugehörigen Steuersignalen des Flipflops C in verschiedener Weise zur Steuerung IE den drei Und-Toren 451, 452 und 453 zugeführt von Vorgängen in dem System benutzt werden. Bei- werden. Die Ausgangsimpulse dieser Und-Tore werspielsweise kann die Ausführung oder Nichtausfüh- 5° den einem dekadischen Zähler 510 zugeführt, wobei rung eines bedingten Füllbefehls vom Schaltzustand die Ausgabebefehlsimpulse El, welche an dem Unddes Flipflops C abhängig gemacht werden, wobei Tor 451 auftreten, als Zählimpulse zur Darstellung nach Ausführung des bedingten Füllbefehls das Flip- der Ziffern 1 bis 10 in dem Zähler 510 dienen. Der flop C wieder abgeschaltet wird, um beispielsweise Ausgabebefehlsimpuls El, der am Ausgang des Unddie Ausführung eines neuen Prüfbefehls zu ermög- 55 Tores 452 entsteht, dient zur Rückstellung des Zählichen. Die beiden Befehle Addition und Subtraktion lers 510 in seinen Ausgangszustand. Dieser Zähler benötigen zu ihrer Durchführung ebenfalls das Flip- 510 hat insgesamt zehn Ausgangskanäle, die zehn flop C, da dessen Zustand zu Anfang einer Addition ,, Spulen 500 bis 509 ansteuern. Im Falle der Erregung oder Subtraktion als ein in die Rechenoperation ein- einer Spule wird eine bestimmte Ziffer, entsprechend gebrachtes zusätzliches Übertrags- oder Borgbit an- 60 dem jeweiligen Zählerausgangssignal, von dem durch gesehen werden kann. Eine weitere Möglichkeit, die die betreffende Spule erregten Hammer gedruckt. Die von außen in das Flipflop C gesetzten Bits zu ver- Erregung einer Spule ist nur dann möglich, wenn wenden, kann in der Ausführung von Einzel-Schiebe- ein dritter Ausgangsbefehlsimpuls £3 der am Ausbefehlen gesehen werden. An Hand der Fig. 12 der gang des Und-Tores453 entsteht, vorliegt. Da die Zeichnung wurde dargelegt, auf welche Weise be- 65'Zeitdauer des Ansteheris eines Impulses£3, d.h. also, stimmte, im Flipflop C enthaltene Bits als P-Bits in die Dauer einer Wortperiode, zu kurz sein kann, μπι ein 7-Wort innerhalb des i?-Speichers eingebracht eine der Spulen zum Ansprechen zu bringen, ist es werden können. Das bedeutet also z.B., daß durch vorteilhaft, einen Impulsdehner 511 zu verwenden,

der nach Abklingen des Impulses £3 noch für eine bestimmte Zeit erregt bleibt. Durch die Ausgabebefehlci'l wird der Dekadenzähler 510 somit fortschreitend betätigt, wobei die Impulse £1 entsprechend einer programmierten oder errechneten Zählfolge auftreten und nach Erreichen des gewünschten Zustandes in dem Dekadenzähler ein entsprechendes Ausgangssignal erzeugen. Wenn nun ein Impuls E 3 auftaucht, wird die Spule in dem entsprechenden Zählcraiisgangskreis erregt und die betreffende Ziffer gedruckt. Anschließend wird mittels eines Ausgabebefehls El der Dekadenzähler wieder auf 0 zurückgestellt. Die in F i g. 21 dargestellte Anordnung ist also ein Beispiel dafür, auf welche Weise ein Ausgabegerät mittels geeigneter Ausgabebefehle gesteuert werden kann.

Claims (20)

1. Patentansprüche:

   I. Datenverarbeitungsanlage mit Ümlaufregistern, deren Speicherstellen zyklisch aufeinanderfolgend adressierbar sind, wobei die Daten in Wörtern organisiert sind und jedes Wort aus einer Anzahl von Bits besteht, mit Anordnungen zur Einspeicherung und Entnahme der Daten in die bzw. aus den Umlaufregistern und zu ihrer anschließenden Verarbeitung mit verschachtelter Anordnung der Datenwörter und Ausbildung der ' Vetarbeitungseinrichtungen derart, daß die am Ausgang der Umlaufregister auftretenden Daten seriell und synchron zu ihrem Auftreten logischen Operationen unterworfen werden, dadurch gekennzeichnet, daß die Bits eines Wortes einen ersten Impulszug bilden, der in die Zwischenräume eines zweiten Impulszuges eingeschoben ist, der durch die Bits eines zweiten benachbarten Wortes gebildet wird,, daß ein erstes Umlaufregister (20, 21, 22, Q, R) vorhanden ist, in dem die Daten in der angegebenen. Weise verschachtelt umlaufen und das als Operationsregister dient, in dem zumindest vier Datenworte einspeicherbar sind, ,daß ferner ein zweites Umlaufregister (10, 11, 12, M) vorhanden ist, in den die Daten ebenfalls in der angegebenen Weise verschachtelt umlaufen, das als Hauptspeicherregister zur Speicherung der eingegebenen Daten und/oder der Programme für die von der Datenverarbeitungsanlage auszuführenden Operationen dient, daß an sich bekannte bistabile und logische Schaltelemente (21, 22, Q, R, 11, 12, M) zum Wiedereinschreiben der am Ausgang jedes Umlaufregisters auffetenden Bits an deren Eingang vorhanden sind, wobei diese Schaltelemente so ausgebildet und angeordnet sind, daß der Eingang des einen und der Ausgang des anderen Umlaufregisters während einer vorgebbaren Zeitdauer miteinander verbindbar sind, so daß ein oder mehrere Datenwörter von dem einen in das andere Umlaufregister eingelesen v-erden können, \ daß weiterhin die in dem Operationsregister umlaufenden Datenwörter aus Befehlskodes und Zahlenwörtern bestehen, die nur durch den Zeitpunkt ihres Auftretens an einem Bezugspunkt des Operationsregisters voneinander unterscheidbar sind, und daß schließlich noch ein mehrstufiges statisches Befehlsregister (50) vorhanden ist. das an das Operationsregister (20. 21. 22. Q. R) ankoppclbar ist und zur. Zwischenspeicherung eines Befehlskodes während einer Zeitdauer dient, die ausreichend ist zur Ausführung dieses Befehls, und daß schließlich eine Entsch.lüsselungsanordnung (70) vorgesehen ist, deren Ausgangssignale den Befehlskode im statischen Befehlsregister bestimmen und dort so lange anliegen, wie die Ausführung eines solchen Befehls andauert.
2. 2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß jedes Umlaufregister in an sich bekannter Weise in seinem wesentlichen Teil eine Verzögerungsleitung (10; 20) enthält und daß bistabile und logische Schaltelemente (12, M, 15, 11; 22, Q, R, 24, 21) vorgesehen sind, die ein Wiedereinschreiben der am Ausgang jeder Verzögerungsleitung auftretenden Bits an deren Eingang ermöglichen.
3. 3· Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß ein erster Impulserzeuger (Flipflop P) vorgesehen ist, welcher abwechselnd zwei erste Zeitperiöden mit der Dauer des Abstandes" zweier aufeinanderfolgender Bits eines Wortes (P-Perioden und P-Perioden) erzeugt sowie ein zweiter Impulserzeuger. (Flipflop /) vorhanden ist, welcher abwechselnd zwei zweite Zeitperioden (/-Perioden und /-Perioden) erzeugt, deren Dauer ein ganzzahliges Vielfaches der Dauer der e.rsten Zeitperiode beträgt, und daß ein Taktgeber (31) vorgesehen ist, welcher mit der doppelten Impulsfrequenz des ersten Impulserzeugers (P) arbeitet und welcher die beiden Impulserzeuger (P, /) in der Weise beeinflußt, daß abwechselnd P- und P-Zeitperioden und /- und /-Zeitperioden entstehen, wobei jeder /- bzw. 7-Zeitperiode eine Wortperiode entspricht, so daß insgesamt vier Wörter/P, ΓΡ,ΙΡ und TP unterscheidbär sind.
4. 4. Datenverarbeitungsanlage nach Anspruch 2 und einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das zweite Umlaufregister (10 ...) eine Speicherkapazität aufweist, welche ein ungeradzahliges Vielfaches einer Wortperiode ist.
5. 5. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß das statische Register (50) eine ebensolche Anzahl von Speicherstellen enthält, wie der Befehl (Befehlskode) eines Befehlswortes (fünf Bits) aufweist.
6. 6. Datenverarbeitungsanlage nach den Ansprüchen 1 und 5, dadurch gekennzeichnet, daß Schalt- und Speicherelemente (Flipfiops V, W, X Y, Z) vorgesehen sind, die auf einen während einer vorbestimmten Zeitperiode in dem statischen Register (50) gespeicherten Befehlskode ansprechen und welche die verschiedenen Kodes unterscheidende Ausgangssignale abgeben (V-YWX; VWX; VW), daß erste logische Schaltelemente vorgesehen sind, welche auf diese kodeunterscheidenden Ausgangssignale ansprechen und welche die durch den Befehlskode vorbestimmten Datenwörter entsprechenden logischen Operationen unterwerfen und die resultierenden Datenwörter wieder in eines der beiden Umlaufregister (20 .'..: 10 ..-.) einschreiben und daß schließlich zweite logische Schaltelemente (23. 53) vorhanden sind, welche nach der Ausführung des Befehlskodes das statische Register (50) mit der ersten Verzögerungsleitung (20) zeitweise verbinden, um sowohl einen neuen Befehlskode in das statische

   I 524

   Register (50) einzuspeichern als auch den vorhergehenden Befehlskode wieder in die Verzögerungsleitung (20) einzuschreiben^, wobei alle übrigen Befehlskodes eines Befehlswortes in der Ver-. zögerungsleitung jeweils um die Länge eines Befehlskodes innerhalb des Befehlswortes verschoben werden.
7. 7. Datenverarbeitungsanlage nach Anspruch 6, dadurch gekennzeichnet, daß bei Vorhandensein jeweils eines aus einer Anzahl bestimmter erster Befehlskodes (F + WX) [Einfachbefehle] die Schalt- und Speicherelemente (V, W, X, Y, Z) und die ersten logischen Schaltelemente eine Ausführung dieses Befehlskodes während einer einzigen Wortperiode (7-Wortperiode) bewirken, die der Wortperiode (/-Wortperiode) folgt, in welcher dieser Befehlskode in das statische Register (50) eingeschrieben wurde, und daß die zweiten logischen Schaltelemente (23, 53) das Wiedereinschreiben dieses Befehlskodes in die Verzöge- ao rungsleitung (20) während der nächstfolgenden Wortperiode (/-Wortperiode) bewirken. '
8. 8. Datenverarbeitungsanlage nach Anspruch 6, dadurch gekennzeichnet, daß bei Vorhandensein jeweils eines aus einer Anzahl bestimmter zweiter as Befehlskodes (VWX) [Doppelbefehle] die gegenannten Schalt- und Speicherelemente sowie die ersten logischen Schaltelemente eine Ausführung dieses Befehlskodes während zweier aufeinanderfolgender Wortperioden Q- und /-Wortperiode) bewirken, die der Wortperiode (/-Wortperiode) folgen, in welcher dieser Befehlskode in das statische Register (50) eingeschrieben wurde, und daß die zweiten logischen Schaltelemente (23, 53) nach Verstreichen einer weiteren Wortperiode (7-Wortperiode) das Wiedereinschreiben des Befehlskodes in die Verzögerungsleitung (20) [während einer /-Wortperiode] vornehmen.
9. 9. Datenverarbeitungsanlage nach Anspruch 6, dadurch gekennzeichnet, daß bistabile und logische Schaltelemente (A, R, E; 71, 72, 74, 24) vorgesehen sind, welche bei Vorhandensein jeweils.eines aus einer Anzahl bestimmter Befehlskodes (VW) im statischen Register (50) — wobei es sich um solche Befehlskodes handelt, zu deren Ausführung eine Vielzahl von /- und 7-Zeitperioden notwendig sind (Langbefehle)— einen dem Befehlskode im Befehlswort nachfolgenden Zahlenkode (Zykluszählwert), welcher im Operationsregister (20 ...) umläuft, für jeden vollständigen Umlauf der Bits im Operationsregister (1 R-Zyklus) um jeweils die Zahl 1 so lange erhöhen, bis der Zykluszählwert einen vorgegebenen festen Wert (32 oder 64) erreicht, und daß die genannten Schaltelemente gleichzeitig bewirken, daß der genannte Befehlskode so lange im statischen Register (50) bleibt, bis der Zykluszählwert diesen vorgegebenen festen Wert erreicht hat.
10. 10. Datenverarbeitungsanlage nach Anspruch 9, dadurch gekennzeichnet, daß bistabile und iogische Schaltelemente (A, E, 74, 25) vorgesehen sind, welche dann, wenn der Zykluszählwert den vorgegebenen festen Wert erreicht hat, den Befehlskode aus dem statischen Register (50) in das Operationsregister (20 ...) wieder einschreiben und den »abgearbeiteten« Zykluszählwert als sogenannten NuHbefehl in das statische Register einspeichern und ihn dort während eines Umlaufes (Leerumlaufes) des Inhalts des Operationsregisters belassen.
11. 11. Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die logischen Schaltungsanordnungen zur Übertragung von Bits von einem Umlaufregister (10 ...; 20 ...) zum anderen steuerbar in der Weise ausgebildet sind, daß sie den Eingang des einen Registers mit dem Ausgang des anderen Registers während einer oder mehrerer Zeitperioden verbinden.
12. 12. Datenverarbeitungsanlage nach Anspruch 11, dadurch gekennzeichnet, daß logische Schaltelemente (13, 113, 111, 14, 15) vorgesehen sind, welche den Ausgang (22) des ersten Umlaufregisters (20 ...) [kurze Umlauf periode] während einer vorbestimmbaren Zeitperiode (z. B. 7P-Wortperiode) mit dem Eingang (11) des zweiten Umlaufregisters (10.....) [lange Umlaufperiode] verbinden und dabei gleichzeitig während dieser Zeitperiode das Wiedereinschreiben der während dieser Zeitperiode an dem zweiten Umlaufregister (10 .. .)*austretenden Bits in dieses Umlaufregister (10 ...) verhindern (14, 15), wohingegen die während anderer Wortperioden an diesem Umlaufregister (10 ...) austretenden Bits ungehindert dort wieder eingeschrieben werden können.
13. 13. Datenverarbeitungsahlage nach Anspruch 11, dadurch gekennzeichnet, daß logische Schaltelemente (23, 103, 101, 24, 25) vorgesehen sind, welche den Ausgang (12) des zweiten Umlaufregisters (10 ...) [lange Umlaufperiode] mit dem Eingang (21) des ersten Umlaufregisters (20 ...) [kurze Umlaufperiode] während einer vorbestimmbaren Zeitperiode (z. B. 7P-Wortperiode) verbinden und dabei gleichzeitig während dieser Zeitperiode das Wiedereinschreiben der während dieser Zeitperiode aus dem ersten Umlauf register (20 ...) austretenden Bits in dieses Umlaufregister (20 ...) verhindern (24, 25) wohingegen die während anderer Wortperioden an diesem Umlaufregister (20 ...) austretenden Bits ungehindert dort wieder eingeschrieben· werden können.
14. 14. Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß logische Schaltelemente (130, 131, 132, 133, 135) vorgesehen sind, welche die innerhalb einer Wortperiode (z.B.7-Wortperiode) auftretenden Bits (P- und F-Bits), welche zwei Wörtern angehören, deren Impulszüge ineinander verschachtelt sind, zwei bistabilen Elementen mit verschiedener Verzögerungszeit (Q; Q, R) zum Zwecke der Vertauschung der beiden Wörter in der Weise zuführen, daß die Bits eines Wortes immer nur über ein Element (Q) laufen, während die Bits des anderen Wortes nur über das andere Element (Q, R) laufen.
15. 15. Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1 bis 10; dadurch gekennzeichnet, daß Schallungsanordnungen (152 oder 173) vorgesehen sind, die zum Zwecke einer Verzögerung der aus einer Verzögerungsleitung (20) austretenden Bits (z. B. eines P-Wortes) um eine Bitstelle, zwischen diese Verzögerungsleitung (20) und den Obertrager (.21) zum Wiedereinschreiben der Hits in die Veizögerungslciluiij! ein

    ■ . . ■'■ ' . 109 643/114

    Speicherelement (C oder B) mit einer einzigen Speicherstelle einschalten.
    .
16. 16. Datenverarbeitungsanlage nach Anspruch 15, dadurch gekennzeichnet, daß zum Zwecke einer Verschiebung von Bits um Vielfache einer Bitstelle dem in das statische Register (50) eingespeicherten Befehlskode (Schiebebefehl) ein Zykluszählwert entsprechender Größe zugeordnet ist, welch letzterer pro Verschiebung um eine Bitstelle jeweils um Eins erhöht wird, bis ein vorgegebener fester Wert (32 oder 64) erreicht ist.
17. 17. Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß logische Schaltelemente (163, 164, 165,166) vorhanden sind, welche bei Vorhandensein eines bestimmten Befehlskodes in dem statischen Register (50) während einer vorbestimmr ten Zeitperiode, eine erste Folge von Bits a (P-Bits) aus dem einen Umlaufregister (erstes Umlaufregister 20 ...) und eine zweite Folge von ao Bits b (P-Bits) aus dem anderen Umlaufregister (zweites Umlaufregister 10 ...) entnehmen und bitweise aufeinanderfolgend miteinander logisch in der Weise verbinden, daß dabei eine Folge von dritten Bits c (Übertrag- oder Borgbits) entsteht as und daß eine logische Schaltungsanordnung (160, C) vorhanden ist, welche die Bits α und die Bits b sowie jene Bits c, die während der jeweils vorhergehenden obigen logischen Operation entstanden waren, bitweise entsprechend der Beziehung (αφ&φέ) miteinander verbinden, und daß die entstehende resultierende Bitfolge wieder in das erste Umlaufregister (20...) eingeschrieben wird.
18. 18. Datenverarbeitungsanlage nach Anspruch 17, dadurch gekennzeichnet, daß durch den im statischen Register (50) gespeicherten Befehlskode ein Signal (Z=I; Z=I) erzeugt wird, welches an die obengenannten logischen Schaltelemente (163, 164, 165, 166) gelangt und die genannte logische Operation in der Weise steuert, daß abhängig von diesem Signal entweder ein Übertrag- oder ein Borgbit erzeugt wird.
19. 19. Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß bei Vorhandensein eines bestimmten Befehlskodes (Multiplikation) in dem statischen Register (50) bistabile Schaltelemente (Q, R; Q, B) eine erste Folge von Bits (Multiplikand) und eine zweite Folge von Bits.(Multiplikator) aus dem ersten Umlaufregister (20 ...) entnehmen, durch eine arithmetische Operation (180) eine resultierende Bitfolge erzeugen und letztere anschließend wieder in dieses Umlaufregister (20 ...) einschreiben, derart, daß bei einem ersten Zustand des jeweils höchstwertigen Multiplikatorbits (1-Zustand), welches jeweils für einen Umlauf des ersten Umlaufregisters (ein R-Zyklus) zwischengespeichert (A) v/ird, der Multiplikand bei gleichzeitiger Verzögerung um eine Bitstelle jeweils der resultierenden Bitfolge des vorhergehenden R-Zyklus hinzuaddiert wird, während bei einem zweiten Zustand des jeweils höchstwertigen Multiplikatorbits (0-Zustand) die resultierende Bitfolge des vorhergehenden R-Zyklus nur jeweils um eine Bitstelle verschoben wird, und daß eine erste logische Schaltungsanordnung (186, A) vorgesehen ist, welche zu Ende einer Wortperiode das jeweils höchstwertige Multiplikatorbit aus dem ersten Umlaufregister (20...) entnimmt, während der nächsten beiden Wortperioden zwischenspeichert und anschließend löscht, so lange, bis der Multiplikator abgearbeitet ist, und daß eine zweite logische Schaltungsanordnung (A, R, E, 71, 72, 74, 24) einen dem Befehlskode im statischen Register zugeordneten Zykluszählwert pro Ä-Zyklus um jeweils Eins erhöht, bis dieser den vorgegebenen festen Wert erreicht hat. '
20. 20. Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß bei Vorhandensein eines bestimmten Befehlskodes (Division) in dem statischen Register (50) erste bistabile und logische Schaltelemente (Q, B, R, C, 190, 192) eine erste Folge von Bits (Dividend) und eine zweite Folge von Bits (Divisor) aus dem ersten Umlaufregister (20 ..-■.) entnehmen, wobei die ersteren pro Λ-Zyklus um eine Bitstelle verzögert werden, und diese ersten Schaltelemente durch eine arithmetische Operation eine resultierende Bitfolge erzeugen und diese anschließend wieder in das erste Umlauf register (20 ...) einschreiben, derart, daß sie in jedem R-Zyklus von der ersten Bitfolge die zweite Bitfolge subtrahieren bzw. zu der ersten Bitfolge die zweite addieren, und daß die entstehende Differenz bzw. Summe die genannte, resultierende Bitfolge darstellt, daß ferner durch zweite bistabile und logische Schaltelemente (C, A, 196, B, R) aus der resultierenden Bitfolge ein Quotienten- und ein Vorzeichenbit gebildet werden, welche einander dual sind, wobei das Vorzeichenbit für den nächstfolgenden /?-ZykIus bestimmt, ob eine Subtraktion oder eine Addition durchgeführt wird und daß die Quotientenbits von den zweiten Schalelementen fortlaufend in jene Bitpositionen des ersten Umlaufregisters eingeschrieben werden, in denen sich vorher die niedrigstwertigen Stellen des Dividenden befanden, und daß schließlich noch dritte bistabile und logische Schaltelemente (A, R, E, 71, 72, 74, 24) vorgesehen sind, welche einen dem Befehlskode im statischen Register (50) zugeordneten Zykluszählwert pro i?-Zyklus jeweils um Eins erhöhen, bis dieser den vorgegebenen festen Wert erreicht hat. .

    Hierzu 5 Blatt Zeichnungen