DE2743946C2

DE2743946C2 - Umsetzschaltung für Dualzahlen

Info

Publication number: DE2743946C2
Application number: DE19772743946
Authority: DE
Inventors: Gert Dipl.-Phys. 8000 München Clement
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-09-29
Filing date: 1977-09-29
Publication date: 1983-01-27
Also published as: DE2743946A1

Description

Es ist bekannt daß bei Ar-stelligen binär arbeitenden Schaltungen, insbesondere Rechnern ein Bit und zwar in der Regel das höchstwertige, für die Vorzeichenstelle reserviert ist während die verbleibenden (Ar-I) Bit den eigentlichen Zahlwert repräsentieren. Bei einer positiven Zahl ist das Vorzeichenbit nicht gesetzt das heißt, es steht eine Null an der Stelle des Vorzeichenbits. Die übrigen Bitstellen sind io belegt, wie es die jeweilige Dualzahl erfordert Bei einer negativen Zahl werden dagegen das Vorzeichenbit gesetzt (mit einer Eins belegt) und die übrigen Bit entsprechend dem Zweierkomplement des Betrags der darzustellenden Zahl belegt.

Bei einer Reihe von Vergleichsvorgängen muß ζ. Β. lediglich untersucht werden, ob eine bestimmte Zahl größer oder kleiner ist als eine Referenzzahl. Dies gilt vor allem für Suchvorgänge in Speichereinrichtungen, beispielsweise bei Assoziativspeichern oder bei Korrelationsschaltungen. Im wesentlichen kommen dabei &o folgende vier arithmetische Grundoperatiönen Vöf, wobei Z, eine in einem Speicher, einem Rechner od. dgl. enthaltene Zahl bedeutet:

Z₁> Referenzzahl;bzw.

Z₁> Referenzzahl;bzw.
Ζ, < Referenzzahl·,bzw.
Zi S Referenzzahl.

Die Algorithmen der vorstehend angeführten vier arithmetischen Vergleichsoperationen versagen normalerweise hai negativen Zahlen, wenn die Darstellungsart mit Vorzeichenbit und komplementärer Darstellung bei negativen Zahlen benutzt wird. Die Ursache dafür liegt darin, daß für eine einfache Verarbeitung bei diesen Vergleichen vorzeichenlose Dualzahlen benötigt werden. Man könnte so verfahren, daß nur die positiven Zahlen berücksichtigt werden und auf die Behandlung negativer Zahler, verzichten. Dies hat aber den Nachteil, daß dadurch die Hälfte des darstellbaren Zahlenraumes verloren geht Eine andere Möglichkeit zur Lösung des Problems bestünde darin, daß in einem eigenen Rechenvorgang eine entsprechende Umrechnung der negativen und der positiven Zahlen in eine rein positive Zahlenebene durchgeführt würde. Dies ist sehr umständlich und scheidet in denjenigen Fällen aus, bei denen kein derartiger Rechner zur Verfügung steht

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Umsetzschaltung zu schaffen, welche es gestattet in einfacher Weise eine Umformung der mit einem Vorzeichenbit versehenen (Ar— lj-stelligen Dualzahlen in /r-stellige rein positive Dualzahlen oder umgekehrt durchzuführen.

Die Erfindung bezieht sich auf eine Umsetzschaltung zur Umsetzung von (Ar— l)-stelligen Dualzahlen in Ar-stellige Dualzahlen oder umgekehrt, wobei in den (Ar—l)-stelligen Dualzahlen ein zusätzliches, an der höchstwertigen Stelle stehendes Bit das Vorzeichen so repräsentiert daß eine Null einem positiven und eine Eins einem negativen Vorzeichen entspricht und von negativen Zahlen das Zweierkomplement des Betrags der Zahl dargestellt ist und wobei die Ar-stelligen Dualzahlen vorzeichenlos sind. Die Aufgabe wird gemäß dem Kennzeichen des Anspruchs 1 gelöst ·

Bei der Erfindung ist somit durch den Einsatz lediglich einer Inverterstufe bei der Weiterleitung (z.B. über einen Datenbus) die Gewinnung der gewünschten Dualzahlen möglich, so daß die Vergleichsoperationen ohne einen ins Gewicht fallenden Aufwand durchgeführt werden können.

Weiterbildungen der Erfindung sind in den Unteransprüchen wiedergegeben.

Die Erfindung sowie deren Weiterbildungen werden nachfolgend an Hand von Zeichnungen näher erläutert. Es zeigt

F i g. 1 die Umwandlung einer Dualzahl mit einem Vorzeichenbit in eine vorzeichenlose Dualzahl,

F i g. 2 die Rückumwandlung einer derartigen vorzeichenlosen Dualzahl in eine Dualzahl mit Vorzeichenbit

In F i g. 1 ist der Ausgang einer Ar-stelligen ersten Einheit EHi, insbesondere eines Rechners, dargestellt. In einem Ausgangsregister R1 steht an der mit ν bezeichneten Stelle das Vorzeichenbit während an den (Ar-I) mit d bezeichneten Stellen in binärer Form die entsprechenden Bits einer Dualzahl je nach dem darzustellenden Zahlwert gesetzt sind. Bei einer negativen Zahl steht beim Vorzeichenbit eine Eins und der Betrag der Dualzahl ist im Zweierkomplement dargestellt Bei einer positiven Zahl steht an der Stelle des Vöfzeichenbit eine Null und die Darstellung des Zahlwertes erfolgt als gewöhnliche Dualzahl.

Für verschiedene Vergleiche z. B. in Assoziativspeichern oder sonstigen Korrelationsschaltungen wird der Aufwand wesentlich geringer, wenn vorzeichenlose Zahlen zur Verfügung stehen. Dies gilt vor allem für die Durchführung der arithmetischen Vergleiche aufgrund der Rechenregeln

Z;> Referenzz«h!,b?,w.
Zj > Referenzzahl; bzw.
Z,< Referenzzahl; bzw.
Z\ < Referenzzahl,

Hierzu müssen die aus der ersten Einheit EHX kommenden Dualzahlen umgeformt werden, wozu eine UmsetzsehaUung i/S 12 dient, deren Aufbau durch dick ausgezogene Linien angedeutet ist. Die (Ar—1) mit d bezeichneten Stellen des Registers R1 sind über (k— 1) Durchgangsleiturigen DL12 mit dem Eingangsregister ^ ER 2 einer zweiten Einheit EH 2 direkt verbunden. Lediglich bei der Stelle v, welche das Vorzeichenbit enthält, ist zwischen dem ersten Register R1 und dem Eingangsregister Λ 2 in die Verbindungsleitung VL eine Inverterstufe /Λ/12 eingeschaltet, weiche das Vorzeichenbit centsprechend umwandelt Im Eingaiigsregister R 2 sind dann, wie später noch näher erläutert wird, nur noch Jt-stellige vorzeichenlose Dualzahlen enthalten,die für die genannten Vergleichsoperationen zur Verfugung stehen. Die zweite Einheit EH2 kann auch mehrfach vorhanden und gegebenenfalls abgesetzt von der ersten Einheit EHX angeordnet sein. Die zweite Einheit EH2 ist vorteilhaft afs Assoziativspeicher ausgebildet- Die vorstehenden Vergleichsoperationen sind vor allem bei der Flugspurbildnng im Zusammenhang mit Radargeräten von Interesse, wobei die erste Einheit EHX einen an ein Radargerät angeschlossenen Rechner und die zweite Einheit EH2 einen Assoziativspeicher bildet. Ein Beispiel für derartige Flugspurbildung ist in »Siemens Forschungs- und Entwicklungsberichte« Band 2, 1973, Nr. 6 auf den Seiten 364 bis 367 beschrieben.

Durch die Erfindung ist es somit in einfacher Weise, nämlich durch die dick gezeichnete Umsetzschaltung i/S 12 möglich, die gewünschte Umwandlung in Ar-stellige Dualzahlen durchzuführen. Damit ersetzt diese einzige Umsetzschaltung z. B. einen kompletten Addierer samt der Schaltung zur Behandlung des Übertrags.

Zur Erläuterung der durch die Umsetzschaltung US 12 bewirkten Umformung der (k— l)-stelligen vorzeichenbehafteten Dualzahlen in Ar-stelüge vorzeichenlose Dualzahlen wird nachfolgend ein Beispiel angegeben, wobei Ar=4 erwählt ist

Vorzeichenbehaftete	Vorzeichenbehaftete	Vorzeichenlose	Vorzeichenlose
Dezimalzahl	Dualzahl	Dualzahl	Dezimalzahl
	(fc-I)-stellig	fc-stellig
-8	1000	0000	0
-7	1001	0001	1
-6	1010	0010	2
-5	1011	0011	3
-4	1100	0100	4
-3	1101	0101	5
-2	1110	0110	6
-1	1111	Olli	7
0	0000	1000	8
1	0001	1001	9
	0010	1010	10
3	0011	nii	11
4	0100	1100	12
5	0101	1101	13
6	0110	1110	14
7	Ulli	1111	15

Eine in vielen Fällen zweckmäßige Lösung für den so Einsatz der UmsetzsehaUung L/512 besteht darin, daß sie zwischen einer als Rechner ausgebildeten ersten Einheit EHi und einer oder mehrereren abgesetzten anderen Einheiten eingefügt ist. Weiterhin ist es in bezug auf die Umsetzschaltung vorteilhaft, daß sie ausgangsseitig an einen als zweite Einheit EH 2 dienenden Assoziativspeicher angeschlossen ist. Eine günstige Anwendungsmöglichkeit für die Umsetzschaltung US 12 besteht weiterhin darin, daß sie zwischen einem als erste Einheit EHX dienenden und an ein Radargerät angeschlossenen Rechner und einem Assoziativspeichel eingeschaltet ist und die Gesamtanordnung zur Flugspurbildung dient. Assoziativspeicher lassen sich nämlich in ihrem Aufbau wesentlich vereinfachen und in den Suchvorgängen bedeutend beschleunigen, wenn nur vorzeichenlose Dualzahlen zu verarbeiten sind.

Im Rahmen der Erfindung ist auch eine Umwandlung von vorzeichenlosen Dualzahlen in entsprechende vorzeichenbehaftete Dualzahlen möglich. Einzelheiten dieser Umsetzschaltung sind in Fig.2 dargestellt. Ausgehend von einer ersten Einheit EHA zur Verarbeitung Ar-stelliger vorzeichenloser (positiver) Dualzahlen wird an das Ausgangsregister RA die Unisetzschaltung USAB angeschlossen, deren Aufbau durch die dick ausgezogenenen Linien angedeutet ist. Sie besteht aus (k—l) Durchgangsleitungen IJLAB, an deren Ausgang (d. h. beim Eingangsregister RB der zweiten Einheit EHB)a\e (k-1) Stellen der vorzeichenbehafteten Dualzahl zur Verfügung stehen. Der höchstwertige Ausgang des Ausgangsregisters RA ist über die Verbindungsleitung VLABzur Vorzeichenstelle ν des Eingangsregisters RB der zweiten F.iniieit EHB geführt. Dadurch entsteht dort eine (k— l)-stellige Dualzahl mit an der höchstwertigen Stelle vorhandenem Vorzeichenbit.

Eine in vielen Fällen zweckmäßige Lösung für den

Einsatz der Umsetzschaltung besteht darin, daß sie zwischen einer oder mehreren abgesetzten Einheiten EHA und einer als Rechner ausgebildeten zweiten Einheit EHB eingefügt ist. Weiterhin ist es in bezug auf die Umsetzschaltung vorteilhaft, daß sie eingangsseitig an einen als erste Einheit EHA dienenden Assoziativspeicher angeschlossen ist.

Eine bevorzugte Anwendung der Umsetzschaltung besteht darin, daß sie zwischen einem als erste Einheit EHA dienenden Assoziativspeicher und einem als zweite Einheit EHB dienenden, an ein Radargerät angeschlossenen Rechner angeschaltet ist und die Gesamtanordnung zur Flugspurbildung dient.

Manchmal tritt das Problem auf, daß eine zweifache Umsetzung vorgenommen werden muß, beispielsweise wenn ein Rechner (zur Verarbeitung vorzeichenbehafteteler Dualzahlen) mit einem Assoziativspeicher (zur Verarbeitung vorzeichenloser Dualzahlen) zusammenarbeitet und Ergebnisse des Assoziativspeichers an den Rechner zurückgegeben werden sollen. In diesem Fall erfolgt der Einsatz der Umsetzschaltung nach der Erfindung vorteilhaft so, daß zwischen zwei Einheiten insgesamt zwei Umsetzschaltungen vorgesehen sind,

to von denen eine zur Umwandlung von vorzeichenbehafteten Zahlen in vorzeichenlose Zahlen und die zweite zur Umwandlung vorzeichenloser in vorzeichenbehaftete Zahlen dien¹

Hierzu I Blatt Zeichnungen

Claims

ι ο (5 20 25 30 Patentansprüche;

1. UmsetzschaJtung zur Umsetzung von (Ar-I)-stelligen Dualzahlen in Ar-stelljge Dualzahlen oder umgekehrt, wobei in den (Ar- l>stelligen Dualzahlen ein zusätzliches, an der höchstwertigen Stelle stehendes Bit das Voraeichen so repräsentiert, daß eine Null einem positiven und eine Eins einem negativen Vorzeichen entspricht und von negativen Zahlen das Zweierkomplement des Betrags der Zahl dargestellt ist und wobei die Ar-stelligen Dualzahlen vorzeichenlos sind, dadurch gekennzeichnet, daß die Umsetzschaltung (USiT) die (Ar-I) Dualzahlausgänge einer die umzusetzende Dualzahl aufnehmenden ersten Einheit (EHi) direkt über (Ar-I) Durchgangsleitungen (DLiT) mit den (Ar-I) niederwertigen Eingängen einer die umgesetzte Zahl aufnehmenden zweiten Einheit (EHT) verbindet und daß in die Verbindungsleitung (VL 12) zwischen dem das Vorzeichenbit (v) liefernden Ausgang der ersten Einheit (EHi) und dem höchstwertigen Eingang der zweiten Einheit (EHT) eine Inverterstufe (IN 12) eingeschaltet ist

2. Umsetzschaltung nach Anspruch 1, dadurch gekennzeichnet daß sie ausgangsseitig an einen als zweite Einheit (EHT) dienenden Assoziativspeicher angeschlossen ist.

3. Umsetzschaltung nach Anspruch 1, dadurch gekennzeichnet daß sie eingangsseitig an einen als erste Einheit (EHA) dienenden Assoziativspeicher angeschlossen ist

4. Umsetzschaltung nach einem der vorhergehenden Ancprüche, dadurch gekennzeichnet daß zwischen zwei Einheiten insgesamt zwei Umsetzschaltungen vorgesehen sine von denen eine zur B Umwandlung von vorzeichenbehafteten Zahlen in vorzeichenlose Zahlen und die zweite zur Umwandlung vorzeichenloser in vorzeichenbehaftete Zahlen dient

40