DE2945160A1 - Stack-speicher - Google Patents
Stack-speicherInfo
- Publication number
- DE2945160A1 DE2945160A1 DE19792945160 DE2945160A DE2945160A1 DE 2945160 A1 DE2945160 A1 DE 2945160A1 DE 19792945160 DE19792945160 DE 19792945160 DE 2945160 A DE2945160 A DE 2945160A DE 2945160 A1 DE2945160 A1 DE 2945160A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- inputs
- control input
- registers
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
Description
SCHIFF ν. FONER STREHL SCHOBEL-HOPF EBBINGHAUS FlNCK €. Ό U-O I Ö U
Beschreibung
Die Erfindung bezieht sich auf einen Stack-Speicher (Stapelspeicher)
zur zeitweiligen Speicherung von einer numerischen Rechenmaschine bearbeiteter Daten, der beim Aufbau
von Prozessoren für große, kleine und sehr kleine Rechner anwendbar ist und in dem N n-stellige Ziffern gespeichert werden können.
von Prozessoren für große, kleine und sehr kleine Rechner anwendbar ist und in dem N n-stellige Ziffern gespeichert werden können.
Es ist bereits ein Stack-Registerspeicher bekannt, der
beim Aufbau von Prozessoren von Rechenmaschinen verwendet wird und der aus N n-stelligen Registern besteht. Die Register sind vom ersten zum letzten und umgekehrt über Gatterschaltungen zur paraphasen Registerschaltung miteinander verbunden, die aus 2n UND-Gattern bestehen. Die
Einschalteingänge der Gatter sind durch Steuerschienen
zum Umstellen des Registerinhalts vom ersten zum letzten, zum Duplizieren des Inhalts des ersten Registers im zweiten und zum Austausch der Inhalte zwischen dem ersten und dem zweiten Register verbunden.
beim Aufbau von Prozessoren von Rechenmaschinen verwendet wird und der aus N n-stelligen Registern besteht. Die Register sind vom ersten zum letzten und umgekehrt über Gatterschaltungen zur paraphasen Registerschaltung miteinander verbunden, die aus 2n UND-Gattern bestehen. Die
Einschalteingänge der Gatter sind durch Steuerschienen
zum Umstellen des Registerinhalts vom ersten zum letzten, zum Duplizieren des Inhalts des ersten Registers im zweiten und zum Austausch der Inhalte zwischen dem ersten und dem zweiten Register verbunden.
Bei dem bekannten Stack-Speieher ist es nicht möglich, bereits
bearbeitete Daten wiederholt einzuspeichern, ohne
die Reihenfolge der Daten im Speicher zu stören. Außerdem ist es nicht möglich, die Daten zwischen den Registern beliebig auszutauschen, ohne dabei die Daten auszugeben.
die Reihenfolge der Daten im Speicher zu stören. Außerdem ist es nicht möglich, die Daten zwischen den Registern beliebig auszutauschen, ohne dabei die Daten auszugeben.
Bekannt ist ferner ein in einem Speicher realisierter
Stack-Speicher, der aus einem Anzeiger für die laufende
Zelle des Stacks und Zellen des Speichers besteht.
Stack-Speicher, der aus einem Anzeiger für die laufende
Zelle des Stacks und Zellen des Speichers besteht.
Dieser Stack hat die gleichen Nachteile , wie der oben beschriebene
Stack-Speicher. Hinzu kommt, daß durch das Lesen
030028/0559
und Einspeichern aus bzw. in den Speicher die Arbeitsgeschwindigkeit
gering ist und eine bestimmte Speicherstelle oder -kapazität besetzt wird, wenn der Stack Bestandteil
der Prozessoreinrichtung einer numerischen Rechenanlage ist.
Der Erfindung liegt die Aufgabe zugrunde, einen einfach aufgebauten
Stack-Speicher zu schaffen, bei dem es möglich ist, die Registereinrichtungen vorwärts umzustellen, den Inhalt
des ersten Registers zu duplizieren, die Daten zwischen dem ersten und dem zweiten Register auszutauschen und den Inhalt
des ersten und zweiten Registers bei der Datenübertragung "vorwärts" und "rückwärts" in das letztere einzuspeichern.
Weiter soll der Inhalt der Register beliebig austauschbar sein, wenn dem Eingang der Einrichtung eine
bestimmte Steuerbefehlsfolge zugeführt wird.
Der erfindungsgemäße Stack-Speicher besteht aus N n-stelligen
Registern und Schaltgattern zur paraphasen (entgegengesetzten) Schaltung der Register, wobei die Gatter-Schaltkreise
aus 2n logischen UND-Gattern bestehen. Der Information se ingang des Stack-Speichers ist mit dem Eingang des
ersten Registers verbunden, wobei die Ausgänge des ersten und zweiten Registers die Informationsausgänge des Stack-Speichers
darstellen. Die Einschalteingänge der Schaltgatter, über die die Ausgänge der Register vom zweiten bis zum
vorletzten in aufsteigender Reihenfolge mit dem Eingang des nachfolgenden Registers verbunden sind, sind mit dem ersten
Steuereingang des Stack-Speichers und über eine (negierende) Umkehrstufe mit dem zweiten Steuereingang verbunden, wobei
der Einschalteingang der Schaltgatter, über die die Eingänge der Register vom ersten bis zum vorletzten an die Ausgänge
des in aufsteigender Reihenfolge folgenden Registers angeschlossen sind, mit dem ersten Steuereingang über eine Umkehrstufe
verbunden ist. Weiter ist der Ausgang des zweiten Registers über ein Schaltgatter mit dem Eingang des ersten
030028/0559
Registers verbunden. Die Einschalteingänge des Schaltgatters
sind mit dem zweiten Steuereingang und über eine Umkehrstufe mit dem dritten Steuereingang sowie über ein
Schaltgatter an den Eingang des letzten Registers angeschlossen. Der Schalteingang des Schaltgatters ist über
eine Umkehrstufe mit dem ersten Steuereingang und mit dem
zweiten Steuereingang verbunden. Der Eingang des ersten Registers ist über ein Schaltgatter an den Ausgang des
letzten Registers angeschlossen. Die Schalteingänge dieser Gatterschaltung sind mit dem ersten Steuereingang und über
Umkehrstufen mit dem zweiten bzw. dritten Steuereingang verbunden.
Bei dem erfindungsgemäßen Stack-Speicher ist ein wahlfreier paralleler Datenaustausch zwischen den Registern möglich.
Die im ersten und zweiten Register befindlichen Daten können zur weiteren Speicherung nochmals ins letzte Register eingegeben
werden, wobei das Strukturschema erhalten bleibt.
Darüberhinaus ist es bei dem erfindungsgemäßen Stack-Speicher möglich, Datenein- und -ausgabe auf verschiedenerlei
Weise auszuführen, nämlich "zuletzt eingeben - zuerst ausgeben", "zuerst eingeben - zuerst ausgeben", "zuerst eingeben
- zuletzt ausgeben". Weiter können mit dem erfindungsgemäßen Stack-Speicher arithmetische Sätze verarbeitet werden,
die in einer beliebigen Reihenfolge eingespeichert sind. Die Möglichkeit des wahlfreien parallelen Datenaustausches
zwischen den Registern führt zu einer Beschleunigung der Durchführung vieler in den Stack-Speicher eingespeicherter
Datenverarbeitungsalgorithmen und damit zu einer breiten Anwendung der Stack-Speicher bei der Projektierung
von Prozessoren für große, kleine und sehr kleine Rechenanlagen.
Die Erfindung wird im folgenden anhand des in der Zeichnung dargestellten Ausführungsbeispiels erläutert. Die Zeichnung
zeigt das Schaltbild eines erfindungsgemäß ausgebildeten
030028/0559
Stack-Speichers.
Der Speicher besteht aus N n-stelligen Registern 2 und
Schaltgattern zur paraphasen Schaltung der Register, die je aus 2n parallel geschalteten logischen UND-Gattern bestehen,
wobei die Einschalteingänge der Schaltgatter 1, über die die Ausgänge der Register 2 vom zweiten bis zum
vorletzten an die Eingänge des in steigender Reihenfolge nächsten Registers angeschlossen sind, mit dem ersten
Steuereingang 3 und - über eine Umkehrstufe 6 - mit dem zweiten Steuereingang 4 verbunden sind. Der Einschalteingang
der Schaltgatter 7, über die die Eingänge der Register 2 vom zweiten bis zum vorletzten an die Ausgänge des
in steigender Reihenfolge nächsten Registers angeschlossen sind, ist über eine Umkehrstufe 6 mit dem ersten Steuereingang
3 verbunden. Ein Ausgang des zweiten Registers 2 ist über ein Schaltgatter 8 an das erste Register 2 angeschlossen,
wobei ein Einschalteingang des Schaltgatters 8 mit dem zweiten Steuereingang 4 und über eine Umkehrstufe
mit dem dritten Steuereingang 5 verbunden ist. Ein Schaltgatter 9 dient zur Verbindung des Ausganges des zweiten Registers
2 mit dem Eingang des letzten Registers 2, wobei die Einsehalteingänge des Schaltgatters 9 mit dem dritten Steuereingang
5 und über je eine Umkehrstufe 6 mit dem ersten
und zweiten Steuereingang 3 bzw. 4 verbunden sind. Ein Ausgang des ersten Registers 2 ist über ein Schaltgatter 10,
dessen E ins ehalt eingang an den ersten Steuereingang 3 angeschlossen
ist, mit einem Eingang des zweiten Registers 2 verbunden. Ein weiterer Ausgang des ersten Registers 2 ist
über ein Schaltgatter 11, dessen Sehalteingänge über eine
Umkehrstufe 6 mit dem ersten Steuereingang 3 und direkt mit dem zweiten Steuereingang 4 verbunden sind, mit einem
Eingang des letzten Registers 2 verbunden. Ein Eingang des ersten Registers 2 ist über ein Schaltgatter 12 mit einem
Ausgang des letzten Registers 2 verbunden, wobei die Schalteingänge des Schaltgatters 12 mit dem ersten Steuereingang
und
030028/0559
über je eine Umkehrstufe 6 mit dem zweiten bzw. dritten Steuereingang 4 bzw. 5 verbunden sind. Die Dateneingabeeingänge
13 und 14 sind mit den Eingängen des ersten Registers 2 verbunden, die Ausgänge 15 und 16 des ersten bzw.
zweiten Registers 2 dienen als Datenausgabeausgänge. Die Speise- und Synchronisationseingänge des Stack-Speichers
sind nicht gezeigt.
Der erfindungsgemäße Stack-Speicher arbeitet folgendermaßen: Wird den Steuereingängen 3, 4 und 5 der Steuerkode 100 zugeleitet,
so werden die Register 2 über die durch den Kode durchgeschalteten Schaltgatter 10, 11, 12 verbunden, so
daß der Inhalt jedes Registers in das ihm zyklisch in steigender Reihenfolge nachfolgende Register übertragen wird.
Die Daten werden um einen Schritt zum Endregister übertragen und aus dem letzten in das erste übertragen, d.h.,daß
in dem Stack-Speicher die Umstellung s = (J^ " * N-2N-1)
realisiert worden ist. Dabei befinden sich in der ersten Zeile die Nummern der Register, die den Inhalt der entsprechenden
Register aus der zweiten Zeile übernehmen.
Wird den Steuereingängen 3f 4 und 5 der Steuerkode 101 zugeleitet,
so erfolgt im gleichen Sinne die Umstellung r = ^I 1 2 '.V N-2 N-1^» wodurch der Inhalt des ersten Registers
auch in das zweite Register eingespeichert (dupliziert) wird und die Inhalte der restlichen Register um einen
Schritt zum Endregister übertragen werden.
Die beiden genannten Kodes dienen zum Aufladen des Stack-Speichers.
Wird den Steuereingängen 3, 4, 5 der Steuerkode 010 zugeleitet, so werden die Register 2 über die durchgeschalteten
Schaltgatter 7, 8 und 11 verbunden, wobei der Inhalt jedes Registers in das jeweils vorausgehende und der Inhalt des
ersten Registers in das letzte übertragen wird. Das heißt,
030028/0559
es wird die Umstellung s = ( \ | ^ * *' *}~1 if) realisiert,
wobei die Daten vom Anfang der Einrichtung zur Ausgabe oder Verarbeitung übertragen werden und der Inhalt des ersten
Registers von neuem in das frei gewordende letzte Register eingespeichert wird. Es kann daher, falls notwendig, für
eine nachfolgende Bearbeitung benutzt werden.
Wird den Steuereingängen 3» 4, 5 der Kode 001 zugeleitet,
so werden die Inhalte der Register 2 vom letzten bis zum zweiten zyklisch über die Schaltgatter 7 und 9 übertragen,
wobei der Inhalt des ersten Registers gleich bleibt, d.h., es wird die Umstellung ρ = ( \ ^ \ ] |' JJ"1 ^) realisiert,
was dann notwendig ist, wenn im ersten Register ein gewonnenes Ergebnis bereits als erster Operand und im dritten Register
der zweite Operand eingespeichert ist. Dabei wird der Inhalt des zv/eiten Registers von neuem in das letzte
Register eingespeichert und steht bei einer neuen Verarbeitung zur Verfügung.
Wird den Steuereingängen 3, ^, 5 der Kode 011 zugeleitet,
so wird die Umstellung q = ( \ | \ · [ [ NJJ1 ij) realisiert,
wobei die Inhalte der Register 2 vom letzten bis zum dritten um einen Schritt vorwärts umgestellt werden, der Inhalt
des ersten Registers unverändert bleibt und von neuem in das frei gewordene letzte Register eingespeichert wird.
Die beiden letzten Steuerkodes haben gleichartige Bestimmung. Sie geben vor, ob der Registerinhalt des zweiten oder des
ersten Registers von neuem in das letzte Register eingespeichert werden soll. Wird den Steuereingängen 3, 4, 5
der Kode 110 zugeleitet, so tauschen das erste und das zweite Register 2 ihren Inhalt gegenseitig aus, während die
übrigen Register 2 unverändert bleiben. Dies wird durch Einschalten der Schaltgatter 10 und 8 erreicht. Die hierdurch
realisierte Umstellung ist t = ( 2 1 3 !!! N-I N^*
Sie ist zum Platztausch der beiden Operanden bei Durchfüh-
030028/0559
rung einiger arithmetischer Verarbeitlangen notwendig.
Die Kodekombinationen 000 und 111 sind verboten. Eine Kombination
der Steuereingänge 3, 4, 5, bei der der Inhalt
eines der Register verändert werden soll, ist nicht vorgesehen. Wenn solche Kombinationen notwendig sind, müssen
die Steuerschienen - z.B. durch eine hohe Impedanz - ausschaltbar
sein oder es muß eine Schiene zum Durchschalten des Austausches (synchronisierende Schiene) vorgesehen
sein.
Die Zweirichtungs-Informationseingänge 13 können zur Eingabe
und zum Lesen von bzw. in einen externen Speicher, und die Eingänge 14 zur Eingabe eines Ergebnisses aus der
Recheneinrichtung vorgesehen sein, deren Eingänge mit den Ausgängen 15» 16 verbunden sind. Die paraphase Informa—
tionsübergabe (-austausch) zwischen den Registern 2 ist notwendig, da bei einer monophasen Verbindung die ihren
Inhalt beibehaltenden Register auf 0 gesetzt werden. Außerdem würden die Verbindungen zv/ischen den Registern komplizierter
und das Volumen des Kombinationsfeldes größer. Die Umstellungen s, s, p, t, q, r bilden die Basis für alle
Umstellungen der Mehrheit \1,2, ...NJ. Auf diese Weise
kann jeder parallele Austausch zwischen den Registern bei Zufuhr eines geeigneten Wortes aus den dargestellten Kodes
realisiert werden, wobei die diesem Austausch entsprechende Umstellung in eine Reihenfolge (Produkt) der Basisumstellungen
I, s, p, t, q, r zerlegt wird. Zur Ermittlung der Zerlegung einer beliebigen Umstellung werden vorhandene Rechneralgorithmen
und -programme benutzt. Wenn z.B. die Anzahl der Register N = 8 ist, muß für die Umstellung
£>= (^ 2 3 4 5 6 7 8) das steuerwort 110>
ίοο, no, 101 zugeführt
werden, da die Zerlegung von ψ in die Basis s, s, P» t, q, r, bei N = 8:^7= r.t.s.t. Bei der Zerlegung der
Umstellungen erfolgt die Multiplikation von links nach rechts und die Steuerwortbildung, indem die den Basisumstellungen
entsprechenden Kodes in umgekehrter Reihenfolge
030028/05 5 9
genommen werden. Die Umstellung ψ ist z.B. dann notwendig,
wenn der Inhalt des dritten Registers (durch Übergabe in die arithmetische Einrichtung über das erste und zweite Register)
hoch zwei genommen und das Ergebnis mit dem Inhalt des ersten Registers summiert werden soll, wobei bei den
nachfolgenden Operationen die Inhalte der nachfolgenden Register in deren Reihenfolge (ohne Veränderung) benutzt
werden.
030028/0553
Claims (1)
- STACK-SPEICHER
PatentanspruchStack-Speicher, bestehend aus Registern, die vom ersten bis zum letzten und umgekehrt aufeinander folgend über Schaltgatter zur paraphasen Verbindung der Register miteinander verbunden sind, von denen jedes aus 2n parallelgeschalteten logischen UND-Elementen besteht (n Stellenzahl der Register), wobei die Informationseingänge der Einrichtung mit dem Eingang des ersten Registers verbunden sind und die Ausgänge des ersten und zweiten Registers Informationsausgänge des Stack-Speichers sind, dadurch gekennzeichnet , daß die Einschalteingänge der Schaltgatter (1), durch die die Ausgänge der Register (2) vom zweiten bis zum vorletzten mit den Eingängen des in steigender Reihenfolge nächstfolgenden Registers verbunden sind, mit einem ersten Steuereingang (3) und über eine Umkehrstufe (6) mit einem zweiten Steuereingang (4) verbunden030028/0559Ov-:.:;-'AL INGFECsind, daß die Einschalteingänge der Schaltgatter (7), durch die die Eingänge der Register (2) vom zweiten bis zum vorletzten in aufsteigender Reihenfolge mit den Ausgängen des nächstfolgenden Registers (2) verbunden sind, über eine Umkehrstufe (6) an den ersten Steuereingang (3) angeschlossen sind, daß die Ausgänge des zweiten Registers über ein Schaltgatter (8), dessen Einschalteingänge mit dem zweiten Steuereingang (4) und über eine Umkehrstufe (6) mit einem dritten Steuereingang (5) verbunden sind, an' die Eingänge des ersten Registers (2) und über ein Schaltgatter (9), dessen Einschalteingänge über Umkehrstufen (6) mit dem ersten und dem zweiten Steuereingang sowie direkt mit dem dritten Steuereingang (5) verbunden sind, an die Eingänge des letzten Registers angeschlossen sind, daß die Ausgänge des ersten Registers über ein Schaltgatter (10), dessen Eins cha It eingang mit dem ersten Steuereingang (3) verbunden ist, an den Eingang des zweiten Registers (2) und über ein Schaltgatter (11), dessen Einschalteingänge mit dem zweiten Steuereingang (4) und über eine Umkehrstufe (6) mit dem ersten Steuereingang (3) verbunden sind, an die Eingänge des letzten Registers angeschlossen sind, und daß die Eingänge des ersten Registers über ein Schaltgatter (12), dessen Einschalteingänge mit dem ersten Steuereingang (3) und über Umkehrstufen (6) mit dem zweiten und dem dritten Steuereingang (4, 5) verbunden sind, an die Ausgänge des letzten Registers (2) angeschlossen sind.030028/0559
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BG7841323A BG29114A1 (en) | 1978-11-08 | 1978-11-08 | Stack memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2945160A1 true DE2945160A1 (de) | 1980-07-10 |
Family
ID=3905284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792945160 Withdrawn DE2945160A1 (de) | 1978-11-08 | 1979-11-08 | Stack-speicher |
Country Status (9)
Country | Link |
---|---|
US (1) | US4305138A (de) |
JP (1) | JPS5567983A (de) |
BG (1) | BG29114A1 (de) |
DE (1) | DE2945160A1 (de) |
DK (1) | DK433679A (de) |
FR (1) | FR2441239B3 (de) |
GB (1) | GB2035637B (de) |
NL (1) | NL7907962A (de) |
SU (1) | SU1026164A1 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2089536B (en) * | 1980-12-12 | 1984-05-23 | Burroughs Corp | Improvement in or relating to wafer scale integrated circuits |
US4504925A (en) * | 1982-01-18 | 1985-03-12 | M/A-Com Linkabit, Inc. | Self-shifting LIFO stack |
US5038277A (en) * | 1983-11-07 | 1991-08-06 | Digital Equipment Corporation | Adjustable buffer for data communications in a data processing system |
US4813015A (en) * | 1986-03-12 | 1989-03-14 | Advanced Micro Devices, Inc. | Fracturable x-y storage array using a ram cell with bidirectional shift |
US4864544A (en) * | 1986-03-12 | 1989-09-05 | Advanced Micro Devices, Inc. | A Ram cell having means for controlling a bidirectional shift |
US5649150A (en) * | 1995-04-12 | 1997-07-15 | International Business Machines Corporation | Scannable last-in-first-out register stack |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5130978B1 (de) * | 1971-03-05 | 1976-09-03 |
-
1978
- 1978-11-08 BG BG7841323A patent/BG29114A1/xx unknown
-
1979
- 1979-10-12 DK DK466379A patent/DK433679A/da unknown
- 1979-10-19 US US06/086,430 patent/US4305138A/en not_active Expired - Lifetime
- 1979-10-19 SU SU797770872A patent/SU1026164A1/ru active
- 1979-10-24 FR FR7926386A patent/FR2441239B3/fr not_active Expired
- 1979-10-30 NL NL7907962A patent/NL7907962A/nl not_active Application Discontinuation
- 1979-11-08 GB GB7938747A patent/GB2035637B/en not_active Expired
- 1979-11-08 JP JP14493479A patent/JPS5567983A/ja active Pending
- 1979-11-08 DE DE19792945160 patent/DE2945160A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DK433679A (da) | 1980-05-09 |
FR2441239B3 (de) | 1981-08-14 |
US4305138A (en) | 1981-12-08 |
FR2441239A1 (de) | 1980-06-06 |
GB2035637A (en) | 1980-06-18 |
JPS5567983A (en) | 1980-05-22 |
GB2035637B (en) | 1983-03-23 |
SU1026164A1 (ru) | 1983-06-30 |
NL7907962A (nl) | 1980-05-12 |
BG29114A1 (en) | 1980-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1549523B2 (de) | Datenverarbeitungsanlage | |
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE2364408B2 (de) | Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers | |
DE1524136A1 (de) | Parallel-Serien- bzw. Serien-Parallelwandler | |
DE2656086C2 (de) | Rechenanlage | |
DE1524898C3 (de) | Datenspeicher mit direktem mehrdimensionalen Zugriff zur gleichzeitigen Entnahme mehrerer Wörter | |
DE2846054C2 (de) | Schaltungsanordnung zur Erweiterung des Adressierungsvolumens einer Zentraleinheit, insbesondere eines Mikroprozessors | |
DE2945160A1 (de) | Stack-speicher | |
DE2357654A1 (de) | Assoziativspeicher | |
DE2747304C3 (de) | Einrichtung zur Mikrobefehlssteuerung | |
DE2233193B2 (de) | Stapel-Speichersystem | |
DE2233164C3 (de) | Schaltungsanordnung zur Übertragung von aufeinanderfolgenden Bitstellen zwischen zwei Registern | |
DE2004846A1 (de) | Anordnung zur Veränderung des Speicherinhalts eines digitalen Speichers durch Bits, Bytes oder Wörter | |
DE1170682B (de) | Speicheranordnung mit suchendem Aufruf | |
DE1957600C3 (de) | ||
DE2649147C2 (de) | Anordnung zum wahlweisen Durchführen von logischen und arithmetischen Operationen | |
DE2024584B2 (de) | Steuereinrichtung für eine allgemeine Datenverarbeitungseinrichtung | |
DE2331874A1 (de) | Vorrichtung zum rechnerischen verarbeiten von kostenrechnungsaufzeichnungen | |
DE2426253B2 (de) | Vorrichtung zum ziehen der quadratwurzel aus einer binaeren zahl | |
DE2253746A1 (de) | Modul-signalprozessrechner | |
DE1549422B2 (de) | Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge | |
DE2158833C3 (de) | Einrichtung an einem tastenbetätigten Elektronenrechner zur Durchführung von Reihenberechnungen | |
DE2508141A1 (de) | Verfahren zur transformation von reellen zahlen | |
DE1449567C3 (de) | Digitales Datenverarbeitungssystem | |
DE1774866C3 (de) | Schaltung zur Bestimmung der Adresse einer in einem Speicher einer Datenverarbeitungsanlage enthaltenen, gesuchten Information |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAR | Request for search filed | ||
OC | Search report available | ||
8128 | New person/name/address of the agent |
Representative=s name: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS |
|
8139 | Disposal/non-payment of the annual fee |