DE1524347A1 - Binaer-Dezimal-Umwandler - Google Patents

Description

Binär-Dezimal-Umwandler

Viele Rechner benutzen zur internen Zahlendarstellung den sogenannten Binärkode_o Die von diesen Eechnern gelieferten Informationen werden jedoch in dezimaler Form benötigt (dezimal unterteilte Skalen, Anzeige mit elektronischen Mitteln auf !jchirmbildröhren oder auf Elektrolumineszenz— tafeln, durch elektrisch gezündete Leuchtelemente usw., mechanische Dezimalzähler, Drucker usw.), Außerdem muß ein in reinem Binärkode arbeitender Rechner mitunter Informationen an einen anderen Rechner übergeben, der in einem DezI.malkode arbeitet, insbesondere in einem binär' kodieirten Dezimalcode«, Man benötigt dann eine Blnär-Dezi* mal-Umwandlung, die durch eine im folgenden . Binär-Dezimalr'rn-vandler genannte Vorrichtung automatisch erfolgt. In anderen !''allen, wie Z₀B₉ bei der Untersuchung oder Erprobung ro In-binär arbeitender Systeme, muß man bisweilen während der VersuohrjreLh-en gewlaue Parameter überprüfen. E3 ist darin von Vorteil, dem Operateur die manuelle Umwandlung der Binärzahlen Ln Dez Lmalzahlen durch ein autonomes lesegerät zu r;r,';paron, dessen (Jmwandlungszeit im übrigen nicht

rytt

Brief vom 23 ο 12ο 1966 Blatt 2 Dipl.-Ing. G. Schliebs

an das Deutsche Patentamt, München Patentanwalt

extrem kurz sein muß: Die bekannten Umwandler benutzen je nach Fall elektromechanisch^ oder elektronische bzw_o elektrische Mittel.

Wenn z_oB_e die dezimale Ausgangsinformation von einem mechanischen Organ wie einem Drehzähler oder einer rotierenden Walze usw. getragen wird, dann besteht eine Methode darin einen Binärkodierer in der Rücklaufschleife eines numerischen Machführgerätes zu benutzen und direkt mit der Stellung der Ausgangswalze die gelesene Dezimalzahl anzuzeigen» Man kombiniert auf diese Weise eine Binär-Analog-Dekodierung und eine Analog-Dezimal-Kodierung, die für andere Anwendungsfälle gegebenenfalls angepaßt werden kann. Außerdem bestehen noch weitere Umwandlungsverfahren, die elektromeehanische Organe benutzen. Bei elektronischen oder elektromechanischen Verfahren gibt es außer der mittelbaren Umwandlung über einen analogen elektrischen Parameter direkte Umwandlungsmethoden, die binär kodierte Dezimalkodes benutzen* Diese Verfahren beruhen auf den arithmetischen Eigenschaften der Zahlen oder auf den algebraischen Eigenschaften ihrer Darstellungen in Binärkodes (rein binär, binär kodiert dezimal)» Diese Verfahren können auf verschiedene Weise verwirklicht werden: Man kann z„B. einen Addierer-öubtrakierer benutzen und eine Tafel der binären Darstellungen der Zählerpotenzen oder der mit den Zahlen O bis 9 multiplizierten Zehnerpotenzen₀ Der Addierer-Bubtrahierer kann identisch mit der zentralen Recheneinheit und für die Umwandlung feat' verdrahtet oder programmiert sein_o Er kann auch von der zentralen Recheneinheit getrennt und folglich separat verdrahtet sein. Andere Methoden benutzen Dezimalzähler,

Die Erfindung' hat ein Umwandlungaverfahren und eine im folgenden Binär—Desimal-Umwandler oder kurz Umwandlet* genannte ^vοrrlenkung zum Ziel, die dazu dienen, eine ganze ■JUnäTzahl In ihre entsprechend binär kodierte Dezimalzahl umzuwandeln,, .

- BADORIQiNAL'

das Deutsche Patentamt, München

Blatt ^ Dipl.-Ing. G. Schllebs

Patentanwalt

Ein weiterer Gegenstand der Erfindung ist ein neues spezielles Binär-Deζimal-Ümwandlungsverfahren, das sich von dem bekannten Verfahren unterscheidet, das auf der algorithmischen Auswertung schrittweiser Divisionen durch 10 beruht. Hierzu gehört ein neuartiger Binär-Dezimal-Umwandler, der in mehreren Abwandlungsformen realisierbar ist und das erfindungsgemäße Umwandlungsverfahren verwirklicht*

Ausgangspunkt des erfindungsgemäßen Verfahrens zur Umwandlung einer Binärzahl in ihre entsprechende binär kodierte Dezimalzahl ist die schrittweise Division durch 10, wobei jedesmal ein Rest und ein Quotient mit Hilfe logischer Operationen bestimmt werden, die namentlich Additionen und/oder Subtraktionen sind; Es sei nun die ganze Zahl ρ derart gegeben, daß 4p das kleinste Vielfache von 4 ist, für das die maximale Wortlänge η der umzuwandelnden Zahl kleiner oder höchstens gleich 4p-2 ist. Das erfindungsgemäße Verfahren ist im wesentlichen dadurch gekennzeichnet, daß es folgende Schritte umfaßtί

Jede Binärzahl S, deren Quotient Q und Rest R der Division durch TO bei der Bestimmung jeder Dezimalziffer der umzuwandelnden Zahl ermittelt werden, wird mit 3 multipliziert;

die Zahl 3S wird mit der Zahl

τ _Λ - 0,0001 0001 ooor

ρ+ι

p+ 1 mal

multipliziert, die aus der abgebrochenen Entwicklung des Bruches erhalten wird und p+1 mal die Periode 0001 enthält; das erhaltene Produkt wird durch eine Verschiebung um eine Stelle nach rechts durch 2 dividiert, wobei die so erhaltene Binärzahl dann einen gebrochenen Teil X= x_1 χ 2 ^x_3 ^x_4 ^x_5 °·· enthält, 'deas-en fünf erste

Bad

009830/1405

Blatt 4 Dipl.-lng. G. Schllebs

das Deuts ehe Patentamt, München Patentanwalt

Binärziffern umkehrbar eindeutig mit dem Rest R verbunden sind und eine kodierte Darstellung dieses Restes bilden}

die Teilquotienten Q werden bestimmt, indem zum eingeschränkten Komplement von X eine "Korrektur" addiert wird, deren Periode von der Zahl χ _o χ , χ ., Xp- gebildet wird, wenn der Rest R^O ist<, "'■-.'

Weitere Kennzeichen dieses Verfahrens sind: Der Quotient Q wird, wenn der Resr)^ Ö ist, erhalten, indem man das eingeschränkte Komplement X, die Zahl-X_-1 2"" , die Zahl (1-X^₁) 2"^⁴^⁺⁵'.. und die durch die p+1 mal wiederholte Korrekturperiode gebildete Zahl (x_₂ x* ..... addiert, und wenn der Rest R= 0 ist, indem man X, x- und (0000)^p+1 addiert. -. ■

Die Ziffern X₁ des Produktes (Yp₊₁) (5S-) werden dureh Rekursionen bestimmt, indem die Gruppen von vier Binärziffern der Zahl 3S als binäre Darstellungen der Hexadezimal-"zeichen A, betrachtet werden, zu denen der Übertrag R, hinzuzufügen ist, so daß die Zahl x_k+1 als Residuum Modulo 16 der Summe aus A_k+1 x_fc , R_k+| und ^berechnet wird.

Pur jede Ordnung k wird die Summe der Zahlen x, und A,

IC iC"f· J

bestimmt, die eine Hexadezimalzahl C-. - sowie einen Übertrag ^ak+1 ^bilden> ^der gleich 0 oder 1 ist und mit dem Hexadezimalübertrag b_k+1 der Summe c_k + R_fc+1 - R_fc verbunden ist, welche die Zahl x_k+1 liefert, um in Abhängigkeit von der benutzten Schaltung die Differenz R,- --Ri..! der nächst höheren Ordnung bestimmen zu.können, \_mammm^ 0 09δ30/ 1 40S

Blatt 5 Dlpl.-Ing. G. Schllebs

das Deutsche Patentamt, München Patentanwalt

Bei einer Abwandlungsform des erfindungsgemäßen Verfahrens geht man folgendermaßen vor:

Das Produkt (33) (Y_₊₁) wird erhalten, indem die Zahl S mit der durch Perioden von vier Ziffern 1 gebildeten Zahl Y' ₊₁ = 1111 1111 ..*♦ multipliziert und dann das erhaltene Ergebnis S-¹ durch 5 und anschließend durch dividiert wird, wobei die erste Division mit Hilfe mindestens eines Subtrahierers erfolgt, der die durch die folgenden Gleichungen definierten logischen Operationen ausführen kanm _:

>^Sk ^Φ >k-2 ^φ *k-1

■* ^xk · H:-.^{+ x}k · ^Rk-1 ⁺ h · ^Ek-1 -.

Weiter hat die Erfindung einen Umwandler zum Gegenstand, der das beschriebene TJmwandlungsverfahreη verwirklicht. Dieser Umwandler ist im wesentlichen dadurch gekennzeichnet, daß er in seiner Grundform für Serienverarbeitung folgende Teile besitzt:

Ein erstes Eingangs-UmIaufregister mit 4p+4 Stellen

drei Serienaddierer zur Verarbeitung der Daten für die Bestimmung der partiellen Reste und Quotienten, wobei diese Addierer jeweils mit einem Übertrag-Plip-Plop verbunden sind;

eine Matrix, um im Verlauf einer ersten Arbeitsphase nach einem festgelegten Kode den Rest R der Division durch 10, ausgehend von den vier ersten Stellen des Ausgangsregisters, zu bestimmen, wobei diese Matrix als anderen Eingang den Ausgang der vorletzten Stelle des Eingangsregisters besitzt?

OOÖ03O714ÖS

Blatt 6 Dlpl.-Ing. Q. Schllebs

das Deutsche Patentamt,; München Patentanwalt

ein zweites Ausgangs-tfmlaufregister mit 4p+4 Stellen, wobei die vier linken Stellen als Eingänge die entsprechenden Ausgänge der Matrix zur Bestimmung der Reste und "folglich der gesuchten Dezimalziffern der umzuwandelnden Zahl besitzenj

ein Umlaufregister zum Einschreiben der Korrekturperiode für die Bestimmung .des Quotienten, die im Verlauf einer zweitenÄrbeitäphäse mit Hilfe des Ausganges des Eingangsregisters und eines der genannten Serienaddierei* erfolgt!

und schließlich einen Tafctgeber, der mit einem Programmgeber zusammenarbeitet, der in üblicher Weise die verschiedenen Synchronisiersignale und besonders ein Signal liefert, das die beiden obigen Umwandlungsphäsen sukzessive bestimmt·

Das Umwandlungsverfahren und die angegebenen Abwandlungsformen des erfindungsgemäßen Umwandlers weisen demgemäß folgende Eigenschaften auf:

Der Umwandler ermöglicht die Umwandlung ganzer Binärzahlen oder des ganzzahligen Teiles gemischter Binärzahlen, d.h· von Zahlen, die einen gebrochenen und einen ganzen Teil enthalten. Wenn die umzuwandelnden Binärzahlen von vornherein gemischt sein können, dann erfolgt die Umwandlung des gebrochenen Teiles und des ganzzahligen Teiles in zwei unterschiedlichen Phasen· I¹Ur diese werden aber im wesentlichen die.gleichen Grundorgane benutzt, und zwar mit Hilfe einer Umschaltung einiger Eingänge dieser Organe. Der Bauteilaufwand für ein System zur Umwandlung gemischter Zahlen ist so kaum höher als für ein Systems das lediglich ganze Zahlen umwandelt« ' -

Das erfindungsgemäße Verfahren zur Umwandlung ganzer Zahlen

0Ö983Ö/UÖS

Blatt 7 Dipl.-ing. G. Schllebs

das Deutsehe Patentamt, München Patentanwalt

beruht auf dem weiter unten beschriebenen klassischen Verfahren fortgesetzter Division durch 10„ Die Bestimmung des Restes und des Quotienten bei jeder Division durch erfolgt jedoch durch ein spezielles Verfahrene Benutzt man einen derartigen Umwandler zur Umwandlung, gemischter Zahlen, dann wird der gebrochene Teil nach dem klassischen Verfahren der fortgesetzten Multiplikation mit 10 unter Aufsuchung des linksseitigen Überlaufs umgewandelt. Dank dem erfindungsgemäßen Umwandlungsverfahren sind die beiden Umwandlungsphasen für den ganzzahligen Teil und den gebrochenen Teil in hohem Maße symmetrisch, und aus dieser Symmetrie resultiert die Möglichkeit, einen großen Teil des Umwandlers mit Hilfe einfacher Umschaltungen in beiden Arbeitsphasen einsetzen zu können. "

Der Umwandler benötigt keinen Konstantenspeicher. Das ist besonders vorteilhaft, wenn man einen autonomen Umwandler 'bauen will und folglich keinen Speicherteil eines Rechners benutzen kann.

Die Länge η der umzuwandelnden Zahlen kann beliebig sein; zudem sind die Kosten eines erfindungBgemäßen Umwandlers nahezu unabhängig von n.

Die Umwandlungszeit für jede Abwandlungsform ist fest. Es sind jedoch Abwandlungsformen denkbar, die eine Abkürzung der Umwandlungszeit ermöglichen, wenn die effektive Wortlärige (von der Stelle mit dem geringsten Gewicht bis zu der von 0 verschiedenen Stelle mit dem höchsten Gewicht) kleiner als die maximale Länge η der umzuwandelnden Wörter ist, was zwangsläufig während der Umwandlung auftritt· Ausgehend von den weiter unten beschriebenen Ausführungsformen sind solche Abwandlungsformen für jeden mit der Digitalrechnertechnik.vertrauten lachmann leicht vorzunehmen und werden deshalb im einzelnen nicht weiter be-

0098 30/ U05

Blatt ⁸ Dlpl.-Ing. G. Schllebs

das Deutsche Patentamt, München Patentanwalt

schrieben,. Werte für die Umwandlungszeiten werden für die Grundausführungen weiter unten angegeben; für Abwandlungsformen der oben beschriebenen Art können sich diese Zeiten geringfügig ändern.

Der ganze Umwandler läßt sich aus elektronischen Toren und Flip-Flops herstellen, aus Einzelelementen oder integrierten Schaltkreisen, aus beliebigen Mikroschaltkreisen (Dünnschicht- oder Hybridschaltkreise usw.) oder auch aus magnetischen Schaltkreisen, mit Relais usw., und ganz allge- . mein mit Hilfe jeder vollständigen Einheit aus Logik- und Speicherelementen, wie sie beim Bau von Nachrichtenvermittlungsanlagen und Digitalrechnern verwendet werden.

Der Umwandler kann durch Zufügen von Umwandlurigsnetzen mit vier oder fünf Eingängen pro Dezimalziffer zur Umwandlung in einen beliebigen binär kodierten Dezimalkode mit d Stellen benutzt werden (^)

Der Umwandler kann ferner nach einfachen (und weiter unten beschriebenen) Änderungen dazu benützt werden, vom Binär-■ kode in jedes beliebige Zahlensystem umzuwandeln, das auf

einer einzigen Basis oder sogar auf vielfachen ganzzahligen ψ Basen beruht.

Die hierfür erforderlichen Umwandlungsverfahren ergeben sich ebenfalls durch einfache Änderungen, die jeder Fachmann leicht durchführen kann, und in dieser Hinsicht bilden die im folgenden beschriebenen Beispiele von Umwandlern keine Begrenzung der Möglichkeiten. Sie werden in einer Zeichnung erläutert, deren

Fig. 1 ein Übersichtsblockschaltbild des erfindungsgemäßen Umwandlers in dessen als Beispiel angegebener Seriengrundform und

0090307 1406

Blatt 9 Dlpl.-Ing. G. Schliebs

das Deutsche Patentamt, München Patentanwalt

Pig. 2 ein Blocksehaltbild eines Flip-Plop-Schaltfcreiaes, der ein Signal (T) an den Eingang des dritten Serienaddierers des in Fig. 1 dargestellten Umwandlers liefert,

zeigen»

Da der.-umwandler in mehreren Ausführungaformen existiert, wird im folgenden zur vereinfachten Darstellung das Umwandlungsverfahren besehrieben, das bei der in Hg. 1 dargestellten sogenannten Grrundform des Umwandlers benutzt wird. Die in den Beispielen angetroffene !Jänge η der Binär-' Wärter ist im übrigen selbstverständlich nur in Hinsieht auf eine leichte Beschreibung gewählt, und der Einsatz des Umwandlers ist weder auf eine spezielle Wortlänge beschränkt, noch auf eine besondere Ausführungsform·

Das Umwandlungsverfahren und ebenso der Umwandler werden für den Pail von Binär-Dezimal-Umwandlungen beschrieben. Anschließend werden diejenigen Änderungen angegeben, die erforderlich sind, um zu den verschiedenen Abwandlungsformen des Binär-oDezimal-Convertierers zu kommen oder um bei analogen Abwandlungsformen Umwandlungen vom Binär-Kode in ein Zahlensystem mit anderer Örundzahl als 10 oder mit ■ -vielfachen Grundzahl envorzunehmen«

Eine Zahl N kann in rein binärer form als

^U2 "^T ^Bn-2 ··· \ "\h B₀ (B_k = 0 oder t) und in dezimaler Form als

^N10 * ^Dm-1 ^Dn-2'*^Di*^##D1 ^B0 ^^D eine der Dezimalziffern 0 bis 9)

werden·

Blatt 10 Dlpl.-Ing. G. Schliche

das Deutsche Patentamt, München Patentanwalt

Bei der klassischen Methode der schrittweisen Gewinnung der verschiedenen Ziffern der Dezimalzahl führt man wiederholte Divisionen durch 10 in folgender Weise auai

^N10 ^{β 10 A}0 ^{+ D}0

A₀ "1Oi₁₊D₁;

A₁ = 10 A₂ + T>₂

A. = TO A^ + 1 + Eu usw.

Man gelangt zu einem Punkt, wo A_m«Ci0 ist· Es ist dannr

A = 0 χ 10 + D und alle folgenden Dezimal ziffern m m

D (mit D_-, - kA sind Null· Die aufeinander folgenden m m m

Reste Dq, D₁, ..D_m» 0, 0 ·_β.··0#·· bilden die gesuqhten Dezimalziffern in der Reihenfolge wachsender Steliengewichte.

Das erfindungsgemäße Verfahren der Division durch 10 beruht auf der Tatsache, daß die binäre Entwicklung des BruchesyQ— periodisch ist mit der Periode 4, und zwar nach der ersten Ziffer link? vom löama (dii^ eine SuIl ist}· Die Entwicklung dieses Bruches schreibt sich folgendermaßen: '.-'. .-".. - ~ ~ . -:; " ' ' ^: ^ : .

* 0_rO 0011 001t 00T1 Λ-«..V--

Die Periode 0011, das binäre Äquivalent von drei, wiederholt sich bis ine Unendliche. Kennt man diese Periode, dann ist die Sntwicklung von γ$ in» Unendliche ihrerseits Bekannt* Bei» erfindungsgemä)3en Verfahren benutzt man die Zahl, dl» «an erhält, wenn aaa die Entwicklung Ton -γ^· nach ρ Perioden plus einer Stelle abbricht» d.h» wenn man naofa der BinMr-Ziffer der p-ten F«r.tod· d»r Intwioklüjig

O0ÖI30/U0S

Blatt 11 Dlpl.-Ing. G. Schllebs

das- Deutsche Patentamt, München Patentanwalt

In den weiteren Ausführungen wird häufig als Beispiel ρ = 3 oder 4 genommen; das dient nur als Beispiel und ist keineswegs eingrenzend gemeint. So wird die derart definierte abgebrochene Zahl für ρ = 3 folgendermaßen geschrieben:

Z, = 0,0 0011 0011 0011

Unter Z versteht man ganz allgemein die Zahl, die man

P ι

erhält, wenn man die Entwicklung von -rj-φ nach ρ Perioden plus einer Stelle abbricht.

Es sei nun 4p das kleinste Vielfache von 4 derart, daß die maximale Länge η der umzuwandelnden Zahlen kleiner oder gleich 4p - 2 ist. Beim (Jrundverfahren werden dann folgende Schritte ausgeführt: Die (im folgenden S genannte) Zahl, deren Quotient und Rest der Division durch 10 gesucht werden, wird mit drei multipliziert. Die so erhaltene Zahl 3S wird anschließend mit folgender Zahl multipliziert:

P '

Y ' = -~- Z₁: Y _Λ hat also folgende Form: p+1 3 p+1 P+1

Y _Λ = 0,0001 0001 0001...0001 p+1 *

mit ρ +1 mal der Periode 0001

Anschließend-wird durch zwei dividiert und man erhält eine Binär-Zahl, deren gebrochener Teil X ist. Folgendes läßt sich dann leicht einsehen:

1. Es sei S= 1OQ + R. . . .

Für R = 0 ist der ganzzahlige Teil des Resultates gleich Q - 1, und der gebrochene Teil X ist das wahre Komplement (Zweier-Komplement) von Q, d.h·

00983Q/U05

. . Blatt 12 Dlpi.-Ing. G. Schllebs

das Deutsche Patentamt, München Patentanwalt

2. Für R j£ O ist der gebrochene Teil X des erhaltenen Ergebnisses gleich der Summe A + B, wobei A= -Q 2-.C4P+4) _lBtund β·= -^j. (1-2 - )

Die Binärziffern der Ordnungen -1 bis -6 der Summe A + B sind immer mit den Binärziffern von B allein identisch· Besonders bilden die fünf Binärziffern χ /,x_₂, ^χ_·ζ» x_/ und x_g, welche die Koeffizienten der Potenzen 2""¹, 2~², 2~^, 2 und 2 in X sind, ein Binärwort, das auf umkehrbar eindeutige V/eise mit dem Wert des Restes R verbunden ist. Wenn man dieses Binärwort χ .., x η, x -z, ^x 4» ^x c ^al^s Darstellung einer ganzen Binärzahl r betrachtet, dann besteht zwischen den Werten r und R folgende Beziehung:

r = X_-1 für R = 0

r = x__r 2⁴ + 3R für 1<ς R<,5 r = X_-1 2⁴ + 3"(R-5) für 6 ^ R <; 9

Diese Beziehung beschreibt die vom Wort r = χ ,,-i^, ^x_3» χ ,, χ V gebildete Kodierung von R in arithmetischer Form« Diese Kodierung wird in der folgenden Tabelle in binärer Form angegeben!

It	*" *	-2	x»3	1	IzI
1	O	O	O	1	T
2	O	O	1	O	O . . ' ·
3	O	1 "	O	O	1
4	O	1	1	1	O
5	O	1	1	1	1
6	1	O	O	1	1
7	1	O	1	O	O
8	1	1	O	O	1
9	1	;■■, ι	1	1	O
O	1	■ .1 ·-	1:		1 009830/14OS

Blatt 13 Dlpl.-Ing. G. Schliebs

das Deuts ehe Patentamt, München Patentanwalt

Wenn R =0 ist, dann ist der gebrochene Teil des Ergebnisses gleich dem wahren Komplement von Q 2 " 14-P+4/. Daher

man in diesem Pail: X_-1, x_₂> ^x_3» ^x_4 ^x_5 ⁼ ^ ^{1 1} ^ ^1:"» wodurch der fall R=O ermittelt werden kann. So ermöglicht die Untersuchung der fünf ersten links vom Komma gelegenen Binärziffern des Ergebnisses in allen Fällen, daraus den Rest herzuleiten. Vom gleichen gebrochenen Teil X ausgehend kann man den Quotienten Q auf folgende Weise zurückbilden.

Wenn R ^ 0 festgestellt wurde, dann bildet man die Summe aus

dem eingeschränkten Komplement von X, der Zahl X_-1 2" , der Zahl (1 -X₁) 2 " (4^p+5) _und aus der Zahl

(x_₂, χ-,- x_₄, X_-5)^⁵⁺¹ ^i die definitionsgemäß aus dem ρ + 1 mal geschriebenen Wort (x_₂» ^x_3» ^x-4* ^x-5^ mit vorangestellter UuIl gebildet wird.

Wenn R = 0 gefunden wurde, dann addiert man zum eingeschriebenen Komplement von X die Zahl (0000Γ^ρ+1^ sowie die Zahl 2 " f⁴P⁺⁵^. .

Das eingeschränkte Komplement von X hat den Wert 1 - X - 2 "" C4-P+5) ^ _es ^-_ann durch ziffernweise Komplementbildung des Binärwortes X erhalten werden.

009830/TAOS

. , Blatt 14

das Deutsche Patentamt, München

DjpL-lng. Q. Schilabs Patentanwalt

0010

Beispiel der Division durch 10: S = 0000 1011 0101

(S = 181 in Dezimalschreibweise)

3S = 0010

0001

1111

es wird folgende Multiplikation durchgeführt! 3S- 0010 0001 1111

0010 0001 1111

0010 0001 1111

0001 1111 ,

0010
und:

0100

0011

0011

0000

1111

0011 « 0

0000
0011

1111

X= 0 001.1 ^x—1 ^x—2 ^x—3 ^x—4 ^x—5 Hieraus folgt R = 1 (siehe Kodetabelle)·

Man erkennt, daß der ganzzahlige Teil den Wert

18 = hat ο Zur Bestimmung des Quotienten Q nach dem weiter oben angegebenen Verfahren kann man auch nur den gebrochenen Teil X benutzen·

Tatsächlich ist:	/ ^ ν	0,0	0011	0011	0000	1111
X =	)(P+1.) =	0,1	1100	1100	1111	0000
1 -χ _2~4p~5 -		0,0	0011	0011	0011	0011
(x-2 x-3 X-4 x-5	=	0,0	0000	0000	0000	0001
	Q =	0,0	0000	0000	0010	0100
Summe		0	0000	0000	0010	010
und				(=18		in Dezimalform)

00 9 8 30/UOS

das Deutsche Patentamt, München

Blatt 15 Dlpl.-Ing. G. Schliebs

Patentanwalt

Es werden jetzt verschiedene im Rahmen der Erfindung mögliche Abwandlungsformen des Verfahrens zur Multiplikation der Zahl 3S mit der Zahl Y_₊₁ beschrieben.

Diese Multiplikation kann auf verschiedene Arten erfolgen. Beim Grundverfahren addiert man zur Zahl 33 die gleiche um vier Stellen nach links verschobene Zahl, dann anschließend iie gleiche um acht Stellen nach links verschobene Zahl usw., "is zu einer Verschiebung von 4-p .Stellen, was insgesamt -.ine Summe aus ρ +1 Gliedern ergibt. Da man aber den Quotienten nicht aus dem ganzzahligen. Teil des Ergebnisses berechnen will, genügt es folglieh, die Ziffern des Produktes für 4(p+1)+1 Stellen von rechts zu bestimmen. Die Berechnung des Produktes kann erfolgen, indem man Blätter von 4 Ziffern als binäre Darstellungen von Hexadezimalzeichen beträchtet. Das Hexadezimalzeichen der Ordnung K werde nun mit A₁ bezeichnet (K = 0, 1, 2, ..„o p), R, sei der hinzufügende Hexadezimalübertrag, und x, sei die entsprechende Ziffer des Produktes; dann berechnet sich X^₊ . als Residuum modülo 16 aus der Summe von A^₊₁, x^, R^₊₁ und -

Gleichzeitig mit der Bestimmung der Ziffer x_k+1 wird die Größe R, _ - R, . berechnet, die in der nächstfolgenden Hexadezimalordnung benötigt wird (Ordnung k + 2).

Die Berechnung von Rv._? - Rv₊ι> abhängig von E, < - Rv₁ x, und A, .., kann auf icehrere Arten erfolgen, x, und A. ^ sind positiv oder Hull, und die Berechnung der Summe x, + A, ... ergibt eine Suminenziffer (hexadezimal) G, ₁ sowie einen Übertrag a_k+1 (^a^₊f = ° oder 1). Ijn übrigen liegt R^₊₁ - R_k immer zwischen -1 und +2. Die Berechnung von Cs ₁ + R, . > R, kann entweder mit einem Addierer erfolgen oder mit einem Subtrahierer oder mit einem. Addierer-

0098 30/UO5

Blatt 16 Dlpl.-lng. Q. Schllebs

das Deutsche Patentamt, München Patentanwalt

Subtrahierer (die alle rein binär arbeiten). Diese zweite Operation liefert außerdem eine Summe x, . und einen Übertrag b_fc . <■ Han hat folgende fälle:

1. Benutzung eines Addierers.

^{Ist R}k+1 - ^Rk > °' dann ist R_fc+2 - R_fe+1 - (a_k+1) +

^{Ist R}k₊r - ^Rk ^- °' ^{dann ist 1}W - ^Rk₊1 = ^(ak₊i

2. Benutzung eines Subtrahierers. ^lBtRk+1 - R_k > 0, dann ist

Ist R_k+1. - R_k^l 0, dann ist R_k+2 - R_k+1 = U_k+1)

3. Benutzung eines Addierer-Subtrahierers.

^{Ist R}k₊1 -· ^Rk ^ °' ^{dann ist R}k₊2 * ^Rk₊1 = ^(ak₊1 + (Die Addierfünktion wird zur Bildung der zweiten Summe benützt):

° ^{+ R}k+1 * ^Rk)

^{Ist R}k₊1 - ^Rk ^ °» ^{dann ist R}k₊2 - ^Hk₊1 ⁼

(Das System wird als Subtrahierer benutzt, um die Differenz

_{k +}\ - / ^Rk + 1 - ^Rk7 zu bilden)..

Man bezeichnet das Vorzeichen von R, . - R, mit r, _1f und zwar mit folgender Konvention! r_k+1 = 0 für R_k+1 - R_k>0 und r_k+1 - 1 für ^₊₁ ^

009830/UOS

Blatt 17 Dlpl.-lng. G. Schllebs

das Deutsche Patentamt, München Patentanwalt

Jetzt lassen sich die oben angeführten Beziehungen folgendermaßen schreiben:

■ 1. Benutzung eines Addierers:

^Rk+2 " ^Rk+1 ⁼ ~^rk+1 ^{+ (a}k+1> ^{+ b}k+1

2. Benutzung eines Subtrahierers: ^Rk+2 ~ ^Rk+1 ^{B r}k+1 ^{+ (a}k+1^ ~ ^bk+1

3 ο Benutzung eines Addierer-Subtrahierers: V ^Rk₊2 - ^Rk₊1 ^{= (a}k₊1> ^{+ (1} ~ ² )

Mit (a, . ) bezeichnet man den binären Übertrag, der nach Bestimmung der Binärziffer mit dem höchsten Stellengewicht der "Summen^w-Hexadezimalziffer G_k+1 gebildet wird·

Ebenso ist d_{v 1} der Übertrag, der bei Bildung der Binär-κ+1 ■

ziffer mit dem höchsten Stellengewicht der Hexadezimalziffer ^xk+1 ^en"^ts;*'^en"ⁱ'· '

Werden z.B. die binär kodierten Hexadezimalziffern seriell verarbeitet, dann sind diese Größen a*. * und b^^₁ identisch mit deminhalt der Übertrag-Ilip-Flops.

Eine andere Abwandlungsform der Multiplikation besteht darin, S mit der Zahl T' .. zu multiplizieren, bei der alle Perioden gleich 1111 sind..

Beispiel: Y' = 1111 1111 1111. Ganz allgemein hat man Y«_p = 2 ^ - 1, und daher YV₊₁. S - 2 ^4p+4. S- S. Man erhält also Y'.-i «S, indem man die Differenz bildet

/dem um ^p
ausy4p+4 Stellen nach links verschobenen S und S selbst (was für die p+1 ersten Perioden des Ergebnisses der Bestimmung des wahren Komplementes von S gleichkommt).

009830/1

-„ "... , Blatt 18

das Deutsche Patentamt, München

Dlpl.-Ing. Q. Schilebt Patentanwalt .

Da Y¹ -j = 15 Y^₊₁ j ist es bei diesem Verfahren erforderlich, das erhaltene Ergebnis (das ein Vielfaches von 5 ist) anschließend 'durch 5 zu teilen und daraufhin durch 2· Diese Division einer ganzen und ein Vielfaches von 5 seienden Zahl durch 5 kann auf folgende einfache Weise ausgeführt werden:

Die binäre Darstellung von Y¹ · S sei:

^s' -

^s'

Dann berechnet man die Binärziffern x, des Quotienten sequentiell auf folgende tfeisei

Für jede binäre Ordnung k wird die Summe modulo 2 aus der Binärziffer S ¹^, der Ziffer x_fe _₂ ^und einem "Übertrag¹¹ R, ₁ berechnet· Gleichzeitig wird der neue "Übertrag" R, berechnet, der 1 ist, wenn zwei oder drei der Variablen S'^, ^x^2 ^{und 11}Ic-I S-Leich 1 sind. Im übrigen wird χ ₁ = 0, χ ρ β 0 sowie E₁=O vorausgesetzt·

Beispiel:	0000	1011	0101	S =	0000	1011	0101
O 4-P+.4- σ _	-0000	0000	0000	0000	0000	0000	0000
( - S) =			0000	0000	1011	0101

= 0000 1011 0100 . 1111 1111 0100 1011

= 0000 0010 0100 0011 0011 0000 1111

(Folge der j 0000 0000 0000 0000 0000 0011 1100 „ = 0 0011 daraus R=I,

\i

Die Bestimmung des Quotienten erfolgt wie weiter oben ange geben. ^

0098307140S

■'■^f* ■ Blatt 19 Dlpl.-lng. Q. Schllebs

das Deutsche Patentamt, München Patentanwalt

Die" Schaltung für die obige Division durch 5 kann offensichtlich durch folgende Gleichungen dargestellt werden:

Xzz S ' S) γ Q T?

]r Ir Ir O "'**". "-T₁- \

A. Λ. Λ C- XV I

\r ~ ^XTr * V ^{+ X}V '^ΆΊτ 1 ^{+ ö} V * "Ir -1

Λ. XL IV XV. Λ.·" Ι . Xv. Λ."" Ι

(Von den Rechenzeilen bedeuten:

logisches Produkt, + logische Summe und Φ Summe modulo 2.)

Diese Schaltung hat im wesentlichen den Aufbau eines Subtrahierers. Nur haben die Eingänge eine andere Bedeutung als bei einer Subtraktion.

Wie für einen klassischen Subtrahierer könnte man auch hier andere gleichwertige algebraische Gleichungen benutzen, die man durch elementare Anwendung der Boote'sehen Algebra erhalten würde und von denen eine große Anzahl aus der technischen Literatur bekannt X3t. Diese Gleichungen drücken die Beziehungen zwischen den auf die Ordnungen k, k-1 und k-2 bezogenen Werte aus. In einem Seriensystem wurden k, k-1 und k-2 den Taktzeiten entsprechen. Bei einem System für Parallel-Verarbeitung beschreiben die obigen Gleichungen das sequentielle (und asynchrone) Arbeitsverfahren zur Bestimmung x_k und R, , wobei man von den niedrigen Stellengewichten zu." den hohen Stellengewi chi en fortschreitet«

Außerdem besteht die oben erwähnte Division durch 2 offensichtlich in einersogehannten Verschiebung der zu dividierenden Zahl um eine Ordnung nach rechts. TJm X zu erhalten, muß man daher die 4 (p+T) ersten Ziffern des Produktes

Y „ mal 3S nehmen, wobei das Komma dann links von der ρ+ι

linken Außenziffer steht.

Ebenso offensichtlich kann die Heihenfolge der oben beschriebenen MuItjplikationsvorgänge verändert werden.

009030/1405

Blatt 20 ' Dipl.-Ing. Q. Schliebs

das Deutsche Patentamt, München Patentanwalt

Anhand der Pig. 1 und 2 wird jetzt der allgemeine Aufbau eines erfindungsgemäßen Umvrandlers in einer ersten sogenannten Seriengrundform beschrieben.

Die Logik- und Speicherelemente sind in diesen Figuren symbolisch dargestellt. Die Speicherelemente (Kapazität 1 bit) sind durch Quadrate mit einem Eingang und zwei komplementären Ausgängen dargestellt (nur wenn es erforderlich ist). Der symbolische Eingang eines Speicherelementes, wie eines Flip-Flops,bedeutet, daß ein auf diesem Pfad ankommender Wert nach Ablauf einer Zeitkonstante die Einschreibung dieses Wertes in den Speicher bewirkt. Die Anpassung der verschiedenen verfügbaren Flip-Flop-Typen (R- S, J-K, R- S - T - usw. ..,) und ganz allgemein der benutzten Speicherelemente ist ein leicht lösbares und klassisches Problem und wird deshalb nicht weiter beschrieben.

Ein Schieberegister wird durch ein langes Rechteck dargestellt, das seinerseits durch Nebeneinandersetzen von elementaren Quadraten gebildet wird, die die einzelnen Stellen des Schieberegisters darstellen. Auch werden keine Einzelheiten über die Ausführungen der Registersteilen und ihrer gegenseitigen Verbindungen dargestellt, denn auch diese sind durch die spezielle verwendete Technologie bestimmt und beziehen sich auf den Stand der Digitalrechner-Technik. Die Richtung dar Informationsfortpflanzung YAirde durch Pfeile über den Leitungen angegeben. Die Und- und Oder-Bedingungen, die man zur Bildung der verschiedenen logischen Schaltkreise benutzen kann, sind durch grafische Symbole dargestellt. Der nicht von geraden Stücken durchzogene Halbkreis ist ein Ünd-Tor, der andere ein Oder-Tor. Selbstverständlich dient dies nur zur einfachen grafischen Darstellung der Schaltkreise und kann jederzeit geändert werden, um die tatsächlich

0 0 98*0/UOS

Blatt 21 Dlpl.-Ing. G. Schliebs

das Deutsche Patentamt, München Patentanwalt

verwendeten logik-Elemente zu berücksichtigen (z.B. Nicht-TJlOJ₁ .licht-ÖDER, Mehrheitsfunktion usw.) · Schließlich wird das Komplement (Negation) einer Variablen durch den überstrichenen Buchstaben dieser Variablen bezeichnet.

In seiner Grundform (Fig. 1) arbeitet der erfindungsgemäße Umwandler seriell» Er besitzt zwei TJmI aufregist er 1 und Das Register 1 enthält anfänglich die umzuwandelnde Zahl. Es besitzt 4p+4 Stellen· Das Register 2 enthält am Umwandlungsende die umgewandelte Dezimalzahl in einem Binärkode«, Der Umwandler besitzt weiterhin drei Serienaddierer mit ihren Übertrag-Flip-Flops. Von der Funktionsweise her betrachtet, erfolgt die Bestimmung einer Dezimalziffer im erfindungsgemäßen Umwandler (Fig. 1) in zwei Phasen:

In einer ersten Phase läuft das Register 1 vollständig um (4p+4 Verschiebungen)β Während'der 4p+3 ersten Zeiten, an denen man das Schiebesignal A₁ auf dieses Register legt, multipliziert man mit Hilfe des Serienaddierers 3 den Inhalt von 1 mit 3« Die Eingänge von 3 werden in dieser Arbeitsphase vom Ausgang P« der rechten Außenstelle des Registers 1 gebildet sowie von dem gleichen Ausgang nach Durchlaufen einer Verzögerung? dieser Ausgang ist mit P'_o bezeichnet· Die Verzögerung ist gleich dem Intervall zwischen zwei Taktzeiten und kann auf verschiedene Arten verwirklieht werden, z.B. durch einen Flip-Flop, in den man die aufeinander folgenden Werte von Pq einschreibt, die dann am Ausgang P'q zur darauf folgenden Taktzeit verfügbar sind.

Während der gleichen Periode benutzt der Addierer 4 als Eingänge den Ausgang P"« von 3 und den Ausgang P. der vierten Stelle von links im Register 1. Der Addierer 5 benutzt als Eingänge den Ausgang von 4 und den Ausgang T eines weiter unten beschriebenen Flip-Flops. Der Wert T

009830/1405

Blatt ^{2 2} Dlpl.-Ing. Q. Schllebs

das Deutsche Patentamt, München Patentanwalt ^;"

während einer Periode ist eine Größe Tj₅., die ebenfalls weiter unten definiert wird. Man erkennt, daß der Ausgang P." in Serie den Wert der Hexadezimalziffer liefert, die während der vorangegangenen Periode berechnet wurde, d.h. er liefert diese Ziffer mit vier Taktzeiten Verzögerunge Bezeichnet man die Taktzeit,, bei der man den ersten Schiebebefehl aufbringt, mit 0, dann hat man offensichtlich zur Zeit 4p 4p Verschiebungen durchgeführt. Zur Zeit 4p+3 stehen im Register 2 die drei Ziffern χ ,x_. ^x-5» ^{und man} ^^e~ stimmt Xo*"

Bei einer normalen Verschiebung hätte man zur Zeit 4p+4 das Wort x__₂ χ_, x_₄ x_c in den vier ersten Stellen des Registers 2. Zur gleichen Zeit 4p+3 bestimmt man χ . als W <ö Pv. "('€ bezeichnet das exclusive ODER oder die Summe modulo 2). Zur Zeit 4p+3 bestimmt man das binäre Äquivalent des Bestes und schreibt es in die vier Stellen ^H4p+3' ^H4p+2> ^H4p+1» ^H4p ^{des Re}g^{isters 2 ein}· dieses binäre Äquivalent des Restes erhält man über einen weiter unten beschriebenes Übertragungsnetz L (das ζ·Β. eine Diodenmatrix sein kann)·

In den Stellen H₄₅₊₃, H₄₅₊₂, H₄₅₊₁, H₄₅ des Registers 2

_{55 5 5}

steht also zur Zeit T₄ . das vierziffrige Binäräquivalent der gesuchten Dezimalziffer (in einem willkürlich durch L wählbaren Kode).

So multipliziert diese Schaltung während der 4p+4 ersten Taktzeiten mit 3 und mit Υ_υ+|· Während der 4p ersten. 2<feiten werden die über den Ausgang W auslaufenden Ziffern (Ziffern ^y von X) wieder in die linke Stelle P^₀₄,* des Registers 1 eingeführt,

Sie werden nicht in das Register 2 eingeführt. Während der drei ersten Zeiten der p+1 ersten Periode wird jedoch W nicht mehr in I¹Ap₊3 eingeschrieben, sondern Jetzt in die

009&30/UÖi

■ ν- ·.■ -.._Ö,L ;..;...■■ - Blatt 23 ;

das Deutsche Patentamt, München

1574347

Dlpl.-Ing. G. Schlfebs

Patentanwalt

Stelle H.. , des Registers 2j dieses Register verschiebt sich dann um eine Ordnung pro Taktzeit. Bei der letzten Taktzeit werden χ « und x* bestimmt. Diese Werte werden über die Schaltung I mit E-a *+·**■ ^H4_O+2^{f H}4u+1 kombiniert und liefern einen Wort-Kode mit vier Binärziffern, der in

^H4ü" ^w*^e<*^er eingeschrieben wird.

Die Multiplikation mit Y ,- ist bei Serienverarbeitung lurch die folgende Tabelle bestimmt:

:'k+1 ak+1 bk+1	Rk+2 " Rk+1	rk+2	^k+2	ük+2	Vk+2
0 0 Ö	0	0	0000	0	0
0 0 1	1	0	0000	0	•1
0 1 0	1	0	0000	1	0
0 1 1	2	0	0000	1	1
1 0 0	-1 .	1	1111 .	0	0
1 0 1	0	0	0000	0	0
1 1 0	0	0	0000	0	0
1 1 1	1	0	0001	0	1

Die algebraische Addition von
Fall durch den Serienaddierer 5·

erfolgt in diesem

Die in der Phase k+1 bestimmte Größe zu A, „ und-Xv* auf folgende Weise hinzugefügts Da diese Größe zwischen -1 und +2 liegt, speichert man am Ende der Phase k+1 ihren Wert teilweise öder ganz (wenn das möglich ist) in die beiden Übertrag-Flip-Flops a und b ein· Im vorliegenden Falle, wo man den Addierer 5 für die algebraische Addition von R^₊₂ ~* ^Ek+1 ei*¹⁹⁶*²^» kann man die in der Tabelle T_fc+2 genannte Größe auf einen Eingang des Addierers 5 legen, nachdem die mit TJ^₊₂ und V^₊₂ bezeichneten Werte als "Anfangswerte" in die Übertrag-Flip-Flops a und b der beiden Addierer gebracht worden sind.

009830/ UOS

öiatt £4 das Beutsehe Patentamtΐ liüncEeii

Dlpl.-lng. Q. Schlleb»

Patentanwalt

Im Falle" r^ *■ Ö Sind hierbei die in Sie beiden Flip-Flops einzuschreibenden Werte unverändert zu lassen, und im Falle ^rw·) = 1 ist 1 abzuziehen* falls ein oder zwei Überträge nicht 0 sind* ■ ■

Dies wird durch folgende/Tatsache begründet: Wenn man z.B. bei einem Serienaddierer der nächst kleineren Ordnung einen Übertrag von 1 zuführt, dann bedeutet das, daß man die Summe um 1 erhöht gegenüber dem Fall, wo man diesen Übertrag nicht zuführen würde» Wendet man die gleiche Operation auf einen Subtrahierer an, dann muß man 1 von der Differenz, die man sonst hatte* abziehen»

Für den Fall, daß man den Addierer 5 durch einen Subtrahierer oder durch einen Äddierer-Subtrahierer ersetzt, ist eine analoge Methode anwendbar; die entsprechenden Tabellen, dafür werden im folgenden angegeben:

2. Benutzung eines Subtrahierers anstelle des Addierers

rk+1	ak+1	0	Rk+2 " Rk+1	rk+2	T xk+2	Uk+2	Vk+2
0	0	1	1	O	0000	1	0
0	0	0	0	0	0000	0	0
0	1	1	2	0	1111	1	0
0	1	0		0	0000	1	0
1	0	1	0	O	0000	0	O
1	0	ο ·	-1	1	0000	0	1
1	1 '■'	1	1	ö	0000	1	0
1	1	O	0	0000	1	■ 1

00983Ö7UÖ5

Blatt 25 das Deutsche Patentamt, München

Dlpl.-Ing. Q. Schllebs

Patentanwalt

3 ο Benutzung eines Addierer-Subtrahierers anstelle des Addierers 5 ,

rk+1	O	O	Rk+2 - Rk+1	rk+2	1k+2	ük+2	0
O	O	1	O	O	0000	0	1
O	1	O	1	O	0000	0	0
O	1	1	■'., 1	O	0000	1	1
O	O	O	2	O	0000	1	0
1	O	1	O	O	0000	0	1
1	1	O	-1	1	0000	0	0
1	1	1	1	O	0000	0	0
1		O	O	0000	0

Die Vorzeichenvariable

wird in einen Flip-Flop· einge

speichert, dessen Inhalt zu .allen Zeiten t. , in Abhängigi * ^ dl die obige Tabelle

keit von r, . j ^ak+1' ^dk+1 *^{n e}^^ne;r
angegebenen Weise wieder eingesdhrieben wirdj man erkennt, daß der Teil, der zu C^₊₂ ^zu addieren ist, in allen Pällen sehr einfach ist (0000 oder 1111). Es ist zu beraerkeni daß bisweilen andere Wertkombinationen für die einzuspeichern·: den Überträge möglich sind· So kann man .z.B.;, um 0 lau CL hinzuzufügen, falls man einen Subtrahierer verwendet, entweder U_k+2 sr 0, V_k+2 = 0 oder ü_k+2 = 1, V_k+2 = 1, die sich in diesem letzteren Falle aufheben, in die Übertrag-Flip-Plops einführen» "

Diese unmittelbar einzusehenden Abwandlungsformen, deren. Wahl keine entscheidenden Änderungen an der hier beaohrie-¹ benen Erfindung bedingt, werden hier nicht weite* im einzelnen beschrieben. .

Es ist zu bemerken, daß dieses Verfahren für die Addition ^{von B}k+2 - ^Rk+1 ^{nicüifc das} einzig mögliche is-|. Speziell könnte man die Addition ausführen, indem manVz.B. ©inen Addierer benutzt, um auf dem Eingang K den Wert von

die-Flip-Flops a und b auf Hull zurücksetzt und indem man 009830/ UOS

Blatt 26 Dipl.-lng. Q. Schitob·

das Deutsche Patentamt, München - - . Patentanwalt ■ ,,

\+2"- R^₊₁ hinzuzufügen, wenn R^₊₂ - S^₊-J ^NuIl ist, und dessen wahres Komplement (Zweierkomplement, wenn ^Rk+2 ~ ^ßk+1 **""^{Nul1 is}^· Ebenso könnte man auch einen Subtrahierer oder einen Addierer-Subtrahierer benutzen, immer im Einklang mit klassischen Verfahren, weshalb eine Beschreibung weiterer Einzelheiten unterbleibt.

In der zweiten Arbeitsphase benutzt man den Addierer 3» um zum komplementierten Inhalt des Registers 1 die Korrektur für die Bestimmung des Quotienten hinzu zu addieren» Diese Addition dauert p+1 ganze Perioden. Das Register 2 wird während dieses Umlaufs nicht weitergeschoben, und der Ausgang W von 5 wird nicht in die Stelle EL ~ von 2 eingeschrieben.

Der periodische Teil der Korrektur wird durch den Ausgang eines Korrekturschieberegisters 6 dargestellt, in das die Periode zur Zeit t. , eingeschrieben wird. Diese Periode ist Xo x_3 ^x_4 ^x_5» Außerdem ist zur Stelle mit dem kleinsten Gewicht (1 - X₁) 2 ""^ , wenn R ^ O, oder x_> 2 ™ , wenn R = O ist, hinzuzufügen. Das kann man erreichen, indem man diesen Wert z.Be zur Zeit 4P+3 der ersten Arbeitsphase in den Übertrag-Flip-Plop c des Addierers 3 einschreibt·

Der Addierer benutzt also während dieser zweiten Phase den Ausgang Pq von T (der das eingeschränkte Komplement von !liefert) und den Ausgang V₀ von 6. Das Register 6 lguft p+1 mal vollständig um. Es hat die gleiche Schiebesteuerung A-J wie das Register 1. Es ist bequem, dieses Register., zur Zeit 4P+3 der zweiten Phase auf Null zurückzusetzen, denn das vereinfacht das spätere Einschreiben von x_2 χ__·ζ χ * Xc in dieses Register, aber es ist nicht unbedingt' nötig. Am Ende der zweiten p+1 Perioden dauernden Phase setzt man alle Übertrag-Plip-Flops a, b, c sowie den Plip-ΪΊορ r auf Null zurück.

009830/1405^

Blatt 27 Dipl.-lng. β. Schllebs

äaä iJeütseiie fatehtämt, München Patentanwalt

Der Umwandler benötigt noch einen Programmgeber, der die verschiedehen erforderlichen Synchronisiersignale liefert und insbesondere ein Signal, das die gerade laufende Phase angibt. Dieses Signal P (z.B. P =0 für die erste Phase, P=I für die zweite Phase) kann im Ausgang eines Flip-Pldps bestehen. Dieser Flip-Flop muß zur Zeit 4P+3 der zweiten Phase wieder auf Null gesetzt werden. Hierzu kann man das logische Produkt aus dem Signal, das zum Zeitpunkt λ ₊, den Wert 1 hat, und den Ausgang F selbst benutzen. Weiterhin werden zu den Taktzeiten 0 bis t. _ Impulse benötigt, ferner ein Signal A. ,das während der ρ ersten Perioden ■ den Wert 1 hat und zu den anderen Zeiten Null ist, und schließlich ein Signal B._, das nur während der p+1 sten Periode (Zeit t,_ bis t. ₊,)„ den T/ert 1 hat. Die folgenden Ausdrücke stellen mögliche logische Gleichungen für einige der beschriebenen Variablen dar ( + = logische Summe, . = logisches Produkt, X= Komplement von X):

In P/w-L* einzuschreibende Werte: F W A₄ + F Ρλ¹ -

* ^P0 ⁺ * V

Eingänge des Addierers 3 Erster Eingang Zweiter Eingang

Eingänge des Addierers 4 Erster Eingang Zweiter Eingang

PV

P P

4P

Cum Addieren der Korrektur kann man im übrigen irgendeinen unter den drei Addierern (3,4,5) oder deren Varianten einsetzen.

Man kann auf die logische Schaltung 1 verzichten, wenn man damit zufrieden ist, für den Rest einen Kode mit fünf Binärziffern (r) zu haben. Dann läuft das Register 1 innerhalb, von 4P+4 Taktzeiten einmal um, die erste Phase dauert

009830/1405

Blatt 28 ' Dlpl.-Ing. G. Schilebe

das Deutsche Patentamt, München Patentanwalt

jedoch anstelle von 4p+4 Taktzeiten mindestens 4_p+c Zeiten, und das Register 2 nimmt· W auf und wird während fünf Taktzeiten anstelle von vier Zeiten verschoben (während der .(p+1)sten Periode und einer Zusatztaktzeit). Die Einschreibung der Periode in das Register 6 kann eine Zeit später erfolgen als bei der Grundform des Umwandlers.

Die Wahl zwischen der Grundform und dieser zuletzt beschriebenen Abwandlungsform hängt davon ab, wofür man die gesuchte Dezimalzahl verwenden will. Oft kann man den fünfziffrigen Kode (r) tatsächlich direkt verwenden.

Zusätzlich zu den oben beschriebenen Abwandlungsformen und Kombinationsmöglichkeiten verschiedener Elemente der Umwandlergrundform kann man eine Abwandlungsform betrachten, bei der man ab dem zweiten Umlauf gleichzeitig die Korrektur für eine Dezimalziffer bildet und den Rest für die darauffolgende Dezimalziffer bestimmt. Hierzu muß man einen weiteren Serienaddierer einsetzen, der als Eingänge Pq und Vq benutzt und dessen Ausgang für den Addierer 3 den Ausgang Pq der Grundform ersetzt und dessen um eine Zeit verschobener Wert P(J ersetzt.

Während also die Grundform zwei Umläufe pro Dezimalziffer benötigt, erfordert diese Abwandlungsform nur einen einzigen Umlauf, jedoch einen Hilfsaddierer. Die weiteren hierfür erforderlichen Änderungen gegenüber der Grundform ergeben sich aus der Digitalrechner-Technik und sind für jeden Fachmann leicht durchführbar. Diese zuletzt beschriebene Abwandlungsform kann allein oder in Verbindung mit den ■ weiter oben beschriebenen benutzt werden.

Das Netz für die Abgabe des Signals T muß (mit Hilfe des weiter oben angegebenen Verfahrens) die Folge 1111 von einer

0098 30/ IAO 5

Blatt 29 DIpL-lng. Q. Schllebs

das Deutsche Patentamt, München Patentanwalt

Zeit t. bis zu einer Zeit *»_v+-z liefern. Dieses Wetz kann

z.B. von einem:-Flip-Flop mit zwei Eingängen gebildet werden: Der 1-Eingang und der p-Elngang werden von einer Kombination der Signale zu den Zeiten t,„,~ und des Signales, das die

4P+ 0

Folge 1111 verlangt, angesteuert (r, in dem Fall, wo man nur Addierer einsetzt), wie z.B. schematisch in Fig* 2 dargestellte In allen Fällen bleibt die logik dieses netzes sehr einfach. , "

Die logik des Übertragungsnetzes L hängt vom gewählten vierziffrigen Ausgangskode ab. Für einen 8421 Kode z.B. könnte man für die Ziffern D_n, D₁, D₀ und D, (D. gehört zum Gewicht 2 ) die folgenden Boole'sehen Gleichungen benutzen:

•^1 ^{= x}—2^x-3^x-4^x-5 ⁺ -1.-22324^X5 "*" ^X_'i^x_2^x-3^X— 4^x-5 0 ^{= X}— 1^X—2^X— 3^X—4^X— 5 ^x—f^x—2^X—3^X—4^X—5 "*" ^x— 1^X— 2^X— 3^X—4^X— 5 "** ^X_i*_2^x-3^X— 4^X—5 ^{+ X}_1^X-2^X-3^X—4^X— 5

(+ = inclusives ODER)

Hieraus kann man mit Hilfe der klassischen Methoden der Boole·sehen Algebra weitere Hetze ableiten.

Fig. 1 zeigt einen Übersichtsblockschaltbild des Umwandlers in seiner Grundform. Die die Addierer darstellenden Kästen enthalten die logik zur Umschaltung der Eingänge für die beiden Phasen. Der Flip-Flop F und einige Einzelheiten klassischer Ausführungsformen sind nicht dargestellt; sie sind für einen Fachmann bei Benutzung der Beschreibung des Umwandlers leicht herzustellen. Insbesondere sind einige

009830/ UOS

Blatt 30 DIpL-Ing. Q. Schlleb*

das Deutsche Patentamt, München Patentanwalt

Synchronxsierungssignale nicht dargestellt. Auch ist die Steuerung der Flip-Flops a, b, r abhängig von a. ^ , b. ^ ^rk+1 ^⁰*¹* weiter im einzelnen dargestellt, denn diese Steuerung hängt von der speziellen Art des verwendeten Flip-Flops ab und ihre Verwirklichung ist außerdem ein übliches Problem, wenn man die weiter oben angegebenen Tabellen für die Funktionen von a, b, r kennt·

Das Übertragungsnetz L erhält als Eingang P.,, das zur Bildung x_^ dient.

Ebenso ist festzustellen, daß man Y und Y' anstelle von Y₁₃₊₁- und Υ'_υ+-ι benutzen könnte·

Die entsprechenden Multiplikationen würden nur 4p Perioden dauern. Jedoch können die beim Grundverfahren erhaltenen Ziffern χ ₂ ^Χ_·5^Χ λ ^x r anders sein. Die Zahl r (Residuum) kann in einigen Fällen um eine Einheit niedrigen Stellengewichts vermindert sein. Die Zeichenkombinationen

^x_i ^x_2 ^χ-3 ^x-4 ^x 5 ^-^eiloen- iinmer unterscheidbar, da die Differenz zwischen den zwei aufeinander folgenden Resten entsprechenden Residuen größer oder gleich 3 ist. So ist R= 1, wenn X_-1 x_₂ x~ x_. x_₅ = 000 11 oder 000 10, l· R = 2, wenn χ _Λ χ _o χ „ χ . χ ,- = 00110 oder 00101 usw.

Dieser Umstand bildet ganz allgemein eine leichte Vereinfachung für die evtl. Entkodierung von χ. χ ₂ *_* x , x c·

Offensichtlich benutzen die weiter oben beschriebenen Umwandler als wesentliche Organe Serienaddierer (oder Subtrahierer), Bekanntlich kann man durch wiederholte Anordnung solcher Addierer auf klassische "Weise sogenannte Parallel-Addierer (oder -Subtrahierer) erhalten, welche die Additionen in einer Taktzeit anstelle von η-Zeiten ausführen, wobei η die Länge der verarbeiteten Zahlen ist sowie die Stellenzahl

009830/ UQS

Blatt 31

das Deutsche Patentamt, München

DIpI.-Ing. Q. Schllebs

Patentanwalt

des Parallel-Addierers oder -Subtrahierers. Auf analoge Art lassen sich die weiter oben beschriebenen Umwandler leicht zu Vorrichtungen ausbauen, welche die Additionen für die Multiplikationen mit 3, Y_₊₁ im Parallelverfahren ausführen.

Die bis jetzt beschriebenen Umwandler und Verfahren zur Umwandlung vom Binärsystem in das Dezimalzahlensystem Minnen mit geringen Änderungen auf den Fall der Umwandlung vom Binärsystem zu einem anderen Zahlensystem mit einer Basis b / 10 umgestellt und benutzt werden. In analoger Weise besteht das Verfahren darin, die abgebrochene Entwicklung von ▼- zu benutzen.

Im folgenden werden rein beispielhaft die Fälle b = 6 und b =60 beschrieben. Man hat: £ = 0,0 0101 0101 0101 ....

Es genügt, die weiter oben beschriebene Multiplikation mit durch eine Multiplikation mit 5 zu ersetzen (diese wird ausgeführt, indem man zu F die um zwei Stellen nach links versetzte Zahl S hinzufügt). Anschließend wird, wie weiter oben (mit Hilfe eines der beiden angegebenen Verfahren), mit Y₁₅₊₁ multipliziert. Der Rest .wird wieder, durch Auswertung der Ziffern X_-1 bis χ _,- bestimmt. Die folgende Tabelle liefert X_-1 Xo x_, x_. x_(- abhängig vom Rest. Die Periode k des periodischen Teiles der Korrektur ist χ „ χ - x__. x r> wenn H /O₁ und 0000, wenn R = O.

R	x-1	x-2	x-3	X-4	X-5
1	O	O	1	O	1
2	O	1 .	O	1	O
3	O	1	1	1	1
. 4	1	O	1	O	1
5	1	1	O	1	O
O	1	1	1	1	1

009830/ UO 5

Blatt 32 - Dipf.-Ing. G. Schllebs

das Deutsche Patentamt, München Patentanwalt

In gleicher Veise kann man mit Y¹^₊-] multiplizieren und anschließend durch 15 dividieren. In analoger Vorgehensweise könnte man, wie im Falle b = 10, Y und Y'„ anstelle

Jr fctr

von Υ_υ+-| und Y^! ,^ benutzen»

Die Division durch 6 kann mit der Division durch 10 kombiniert werden,/ um die Binär-sexagesimal-Umwandlungen durchzuführen, bei denen die Sexagesimal-Zeichen dezimal kodiert werden (mit Hilfe zweier Dezimalzeichen pro Sexagesimal-Zeichen) .

Eine Sexagesimal-Zahl schreibt sich in dieser Form beispielsweise t

X = (k¹., 10 + k⁰.,) 60+ (k¹ ₀ 10 + k°₀)

Man erhält die Folge/der Zeichen lc. ^ , indem man schrittweise durch 10 und durch 6 dividiert und mit 10 anfängt: Die aufeinanderfolgenden Reste sind die gesuchten Zeichen Ic.'*'«

Dieser Vorgang erfordert einige einfache Umsehaltungen zwischen den beiden DiVisionsarten sowie die Benutzung eines Brgänzungsnetzcs L, wenn man einen vierziffrigen Ausgangskode haben v/ill.

In analoger Weise hat man: '.-■..

■= 0,Q0 0001 0001 000.1

IJan erkennt, daß es für die Division durch 60 erforderlich ist, -die.Multiplikation mit 3 am Anfang zu unterdrücken und nach der■.Multiplikation mit Y ^ durch 4 zu dividieren.

Die Reste ergeben sich aus den sechs Ziffern X₁ bis χ <-

■ö _ _: -1 -b

des Ergebnisses ^. Bezeichnet man mit r das binäre

0 0 98 3 0/1405

Blatt 33 DIpl.-ing. G. Schllebs

das Deutsehe Patentamt, München. Patentanwalt

Äquivalent des als ganze Zahl "betrachteten Wortes

^{s0 gil}~ⁱ' offensichtlich die

x_-| ^_2 X—3 Beziehung;	r = :	S-1	x-4	x-5	x-6»	1	D
	R1 =	0	25 +	x-2	2^	; 1
' mit	R1 =	15		für	3
	R' ='	30		11	4
	R' =	45		"ti
	r =	63		ti
sowie	für	R =

+ (R-R¹) für Ry 0

Für eine beliebige Basis b könnte natürlich ein analoges Verfahren "benutzt werden, "bei dem man eine abgebrochene Entwicklung verwendet. Das Verfahren ist besonders einfach, wenn b eine Primzahl ist (evtl. mit einer Zweierpotenz multipliziert), denn b teilt dann 2 ~ - 1, das durch

1 a

Td-1 Ziffern 1 dargestellt wird, und τ- hat die Form —■■■■ ■

^D 2^D~'

T
ivpbei a ganzzalilig ist« ·'—— ist ein periodischer Bruch,

2-1

mit einer Periode von b-1 Ziffern, die alle mit Ausnahme der rechten lull sind. (So ist η^ΤΤ ~ °»⁰⁰⁰¹ °^{001 OOG1} ·».·

diese nach p+1 Perioden abgebrochene Zahl ■ ·· ersetzt

. 2^D"' - 1

die Große Y_p+1.

Schließlich kann der Umwandler auf einfache Weise für die Umwandlung gemischter Zahlen umgebaut werden, d.h. für Zahlen, die gleichzeitig einen ganzaahligen und einen gebrochenen Teil besitzen» Die Umwandlung des gebrochenen Teiles kann bekanntlich erfolgen, indem man schrittweise mit der Basis b des Zahlensystems multipliziert, in das man umwandeln will, und indem man die aufeinanderfolgenden

00 9830/UOS

Blatt 34 Dipl.-Ing. Q. Schilebe

das Deutsche Patentamt, München Patentanwalt

linksseitigen Überlaufe des so erhaltenen Produktes, das man vor der darauffolgenden Multiplikation unterdrückt, zu Überträgen/macht. Hierbei muß eine ergänzende Umschaltung hinzugefügt werden, welche die anfängliche Multiplikation mit 3 oder 5 oder 1 durch eine Multiplikation mit 10, 6 oder 60 ersetzt. Im allgemeineren lall, wo b eine Primzahl

ist, hat man r- = —=r—η—- , und man ersetzt die anfängliche ^D 2^D~' - 1

Multiplikation durch eine Multiplikation mit b. Außerdem können alle weiter oben beschriebenen Umschaltungsmöglichkeiten ihrerseits in verschiedenen; Kombinationen benutzt werden. .

Im folgenden sind rein beispielhaft einige Anwendungsmöglichkeiten aufgeführt, für die der erfindungsgemäße Umwandler je nach der benutzten Abwandlungsform eingesetzt werden kannο

Als laborgerät: Der Umwandler kann evtl. mit Hilfe einer Anpassung der ,Spannungsniveaus, Impedanzen usw» an ein Digitalsystem angeschlossen werden (Register eines Rechners, Speicher usw.) und gestattet so dem Experimentierenden, die rein binär anfallenden Zahlen direkt dezimal zu lesen.

Als Ausgangs organ eines Rechners: Der Umwandler kann im Inneren einer I&n.gabe-Ausgabe-Einheit eingesetzt werden, um ein Anzeigesystem zu steuern. Der Umwandler kann im vielfach für mehrere Binärquellen arbeiten.

Der Umwandler kann in einem Magnettrommelrechner auf einfache Weise verwirklicht werden, indem er irommelspuren als Schieberegister (in der Art von Umlaufregistern) verwendet.

009830/1405

Blatt 35 Dlpl.-Ing. G. Schliebs

das Deutsche Patentamt, München Patentanwalt

Ebenso.kann der Umwandler als zentrales Organ einer Recheneinheit eines Digitalreeimers benutzt v/erden, denn die Addierfunktion ist keine spezielle Punktion des Umwandlungssystems. Der ümv/andler kann als Ko die rungs· organ für einen Rechner benutzt werden, der das Zahlensystem residueller Klassen benutzt, die Bestimmungen der Residuen R. für jeden Modul ra^ können gleichzeitig (mit den weiter oben betrachteten Umv/andlern mif'Hilfsregisterh") oder nacheinander durch Umschaltung erfolgen.

Schließlich ist die Erfindung besonders gut dazu geeignet (außer anderen Anwendungsfällen), ein autonomes Umwandlungssystem in allen seinen Spielarten zu schaffen. In dieser Hinsicht besitzt der erfindungsgemäße Umwandler einen häufigen Nachteil von Umwandlern älterer Bauart nicht, nämlich die Abhängigkeit'von-einem-kompletten Digitalrechner. Außerdem ist der ünv/andler 'virtochaftlich herzustellen und arbeitet schneller als die auf Zählverfahren beruhenden Methoden.

0 0 9 8 3 0 /1 A 0 5

Claims (1)

1. ^924347

   BJirtt tf Dlpl.-lng. G. Schliebs

   das Deutsche Patentamt, München Patentanwalt

   Patentansprüche

   Verfahren zur Umwandlung einer Binärzahl in die entsprechende binär !codierte Dezimalzahl, bei dem mit Hilfe von logischen Operationen und namentlich von Additionen und/oder Subtraktionen schrittweise durch dividiert wird und jedesmal ein Rest und ein Quotient bestimmt werden^ dadurch gekennzeichnet, daß bei einer gegebenen ganzen Zahl p, für,die 4p das kleinste Vielfache von 4 ist, für das die maximale Länge η der umzuwandelnden. Zahl kleiner oder höchstens gleich 4p-2 ist,

   jede Binärzahl S, deren Quotient Q und Rest R der Division durch 10 bei der Bestimmung jeder Dezimalziffer der umzuwandelnden Zahl ermittelt werden, mit -3. multipliziert wird,

   die Zahl 33 mit der Zahl

   Y₊₁ = 0,0001 0001... 0001

   p+1 mal

   multipliziert wird, die aus der abgebrochenen Entwicklung des Bruches γπ- erhalten wird und p+1 mal die Periode 0001 enthält, - .

   das erhaltene Produkt durch eine Verschiebung um eine Stelle nach rechts durch 2 dividiert wird, wobei die so erhaltene Binärzahl dann einen gebrochenen Teil X=X₁ χ _o x, , χ ,x _K ... enthält, dessen fünf erste Binärziffern umkehrbar eindeutig mit dem Rest R verbunden sind und eine kodierte Darstellung dieses Restes bilden, und ■'-.''-

   die Teilquotienten Q bestimmt werden, indem zum eingeschränkten Komplement von X eine Korrektur addiert wird,

   009830/ HOS

   das Deutsche Patentamt, München

   DIpI.-Ing. G. Schllebs

   Patentanwalt

   deren Periode von der Zahl x>,x,x.x' gebildet . . -d -o -^r -o

   wird, wenn der Rest)^ 0 ist.

   2ο Verfahren zur Binär-Dezimal-Umwandlung nach Anspruch 1, dadurch gekennzeichnet, daß der Quotient Q, wenn der Rest R Φ 0 ist, erhalten wird, indem man das eingeschränkte Komplement X, die Zahl X_-1 2 , die Zahl (1-X_-1) 2""^⁵⁺⁵' und die durch die p+1 mal wiederholte Korrekturperiode gebildete Zahl (x_₂ x_^ x. x c)^p addiert, und wenn der Rest R=O ist, indem man X,- X_-1 2"^^4p+5^ und (0000)^p+1 addiert.

   3. Verfahren zur Bi när-De ζ im al-Umwandlung nach Anspruch 1 ₁ dadurch gekennzeichnet, daß die Ziffern x. des Produktes (Υ_ρ+1) (3S) durch Rekursion bestimmt werden, indem die Gruppen von vier Binärziffern der Zahl 5S als binäre Darstellungen der Hexadezimalzeichen A^ betrachtet werden, zu denen der Übertrag R^ hinzuzufügen ist, so daß die Zahl X-^₊₁ als Residuum Modulo 16 der Summe aus

   4. Verfahren zur Binär-Dezimal-Umwandlung nach Anspruch 3, dadurch gekennzeichnet, daß für jede Ordnung k die Summe der Zahlen x^ und A, - bestimmt wird, die eine Hexadezimalzahl C^₊₁ aowie einen Übertrag a,. bilden, der gleich 0 oder 1 ist und mit dem Hexadezimalübertrag ^bk+1 der Summe G^ + R^.-j - R^ verbunden ist, welche die Zahl X]J.,-] liefert, um in Abhängigkeit von der benutzten Schaltung die Differenz R^₊₂ - %₊<] <i^er nächst höheren Ordnung bestimmen zu können»
   009830/1405

   Dlpl.-lng. Q. Sehllebs

   das Deutsche Patentamt, München Patentanwalt

   Verfahren zur Binär-Dezimal-Umwandlung nach. Anspruch und 3, dadurch gekennzeichnet, daß das Produkt ·,. (33) (Y ₊y) erhalten wird, indem die Zahl S mit der durch Perioden von vier Ziffern 1 gebildeten Zahl Y'-p₊₁ = 1111 1Π1 .... multipliziert und dann das erhaltene Ergebnis S¹ durch 5 und anschließend durch dividiert wird, wobei die erste Division mit Hilfe mindestens eines Subtrahierers erfolgt, der die durch die folgenden Gleichungen definierten logischen Operationen ausführen kann:

   = ^Sk ^{φ x}k-2 ^Φ Α-Ϊ-

   6. Verfahren zur Umwandlung einer Binärzahl in ein Zahlensystem mit ganzzahliger Basis b nach Anspruch 1, dadurch gekennzeichnet, daß man in analoger Weise die abgebrochene Entwicklung des Bruches t benutzt.

   7. Verfahren zur Umwandlung einer Binärzahl mit einem gebrochenen Teil in ein Zahlensystem mit ganzzahliger Basis b nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß der gebrochene Teil durch schrittweise Multiplikation mit der Basis b des Zahlensystems und durch Bildung von Überträgen umgewandelt wird, die durch das linksseitige Überlaufen der obigen Produkte gebildet werden.

   8. Umwandler zur Umwandlung einer Binärzahl in die entsprechende binär kodierte Dezimalzahl nach Anspruch 1, dadurch gekennzeichnet, daß der Umwandler in seiner "Serien-Grrundform folgende Teile besitzt»

   Ein erstes Eingangs-Umlaufregister (1) mit 4p+4 Stellen (^p4p+3

   009830/1405

   das Deutsche Patentamt, München

   Dlpl.-Ing. G. Schllebs

   Patentanwalt

   drei Serienaddierer (3,4,5) zur Verarbeitung der Daten für die Bestimmung der partiellen Reste und Quotienten, wobei diese Addierer Jeweils mit einem Übertrag-Flip-Flop (c,a,b) verbunden sind;

   eine Matrix (L), um im Verlauf einer ersten Arbeitsphase nach einem festgelegten Kode den Rest E der Division durch 10, ausgehend von den vier ersten Stellen des Ausgangsregisters (2), zu bestimmen, wobei · diese Matrix (I) als anderen Eingang den Ausgang der vorletzten Stelle (P₁) des Eingangsregisters (1) besitzt; .

   ein Umlauf regist er (6) zum Einschreiben der Korrekturperiode für die Bestimmung des Quotienten, die im Verlauf einer zweiten Arbeitsphase mit Hilfe des Ausganges (P ) des Eingangregisters (1) und eines der genannten Serienaddierer erfolgt;

   ein zweites Ausgangs-Umlaufregister mit 4p+4 Stellen, wobei die vier linken Stellen als Eingänge die entsprechenden Aufgänge der Llatrix (L) für die Bestimmung der Reute und folglich der gesuchten Dezimalziffern besitzen;

   einen Taktgeber, der mit einem Programmgeber zusammenarbeitet, der in üblicher '.Veise die verschiedenen erforderlichen Synchronisiersignale und besonders ein Signal liefert, das die beiden obigen Umwandlungsphasen sukzessive bestimmt (Fig. 1).

   9. Umwandler nach Anspruch 8, dadurch gekennzeichnet, daß jede Desimalsiffer ir.it Hilfe zweier vollständiger Umläufe der Information bestimmt wird.

   BAD

   009830/UO 5

   1524348

   . Dlpl.-Ing. Q. Schllebs

   das Deutsche Patentamt, München Patentanwalt

   W-

   10. Umwandler nach Anspruch 8 und 9, dadurch gekennzeichnet, daß die rechte Außenstelle (P ) des Eingangsregisters (1) einerseits direkt mit einem ersten Eingang des ersten Serienaddierers (3) verbunden ist und andererseits mit Hilfe einer Verzögerungsstrecke (D) mit einem weiteren Eingang (3?' ) des gleichen Addierers, wobei die erzeugte Verzögerung gleich dem Zeitintervall zwischen zwei Taktimpulsen ist, so daß man/in der ersten Arbeitsphase, nachdem das Singangsregister (1) vollständig umgelaufen ist, den Inhalt S dieses Registers (1) mit drei multi-

   : pliziert hat.

   11. Umwandler nach Anspruch 8 /bis 10, dadurch gekennzeichnet, daß der zweite Serienaddierer als Eingänge einerseits den Ausgang des ersten Addierers und andererseits den der vierten Stelle von links entsprechenden Ausgang ϊ^ des Eingangsregisters (!) benutzt, während der dritte Serienaddierer als ersten Eingang den Hauptausgang des zweiten Addierers benutzt und als zweiten Eingang den Ausgang eines Flip-Flop-Schaltkreises (T), der zwischen

   - Taktimpulsen von gegebenem Abstand die Folge 1111 liefert derart, daß der Ausgang (Pz₁₃) des Eingangsregisters (1) seriell den Wert der in der vorangegangenen Periode berechneten Hexadezimalzahl liefert, und daß man zur Zeit t,_T . im Aussangsregister (2) die Stellen (x_2 x_^ x_.x__f-) des Wortes "(X) erhält, das zur Bestimmung des partiellen Restes (R) und folglich einer Desimalziffer der umzuwandelnden Zahl dient.

   12. Umwandler nach Anspruch 8, dadurch gekennzeichnet, daß man gemäß einer Ab.Tandlungsf orm anstelle des dritten Addierers einen Subtrahierer oder einen Addierer-Subtrahierer benutzt, mit dem die Summe Modulo 16 von (R_k+1 Φ ~"\) ^aus dem Inhalt der mit den beiden ersten Addierern verbundenen Übertrag-Flip-Flops (ä"..und b) und anschließend der Wert der Ziffer (x, -, )

   009830/1405 '

   ': -'BADORkSIfNAL

   1524348

   Dlpl.-ing. G. Schllebs

   das Deutsche Patentamt, München Patentanwalt

   als Summe Modulo 16 aus diesem Ergebnis und dem Inhalt des mit dem benutzten Subtrahierer verbundenen Flip-Flops(c) bestimmt wird«

   13«.Umwandler nach Anspruch 8 bis 12, dadurch gekennzeichnet, daß anstelle der Ausführungsform für Serienverarbeitung ein Aufbau für Parallelverarbeitung erfolgt, indem die in der'Seriengrundform benutzten Addierer in entsprechender Weise angeordnet und in geeigneter Anzahl wiederholt werden.

   009830/1405

   Lee rs ei te