DE1774674A1 - Digitale Rechenanlage fuer Regelsysteme - Google Patents

Description

Dipl.-Phys.£eo Thul 177 467 A

Patentanwalt

7 Stuttgart-Feuerbach

Kurze Straße 8

I3E/Reg.
B.R.Gaines-P.L.Joyce 8-4

INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK

Digitale Rechenanlage für Regelsysteme

Die Priorität der Anmeldung in Großbritannien vom 17. August 1967, Nr. 37851/67, wird in Anspruch genommen.

Die Erfindung betrifft eine digitale Rechenanlage für schritte haltenden Betrieb, insbesondere zur Verwendung in Regelsystemen.

In Regelsystemen wurden früher hauptsächlich Analogrechner eingesetzt. Die bekannten Nachteile dieser Analogrechner und die Weiterentwicklung der Digitalrechner im letzten Jahrzehnt haben gezeigt, daß in vielen Fällen der Einsatz von Digitalrechnern günstiger ist. Man hat dabei hauptsächlich auf vorhandene aufwendige Digitalrechner zurückgegriffen.

Mit der Erfindung wird eine neue, besonders für Regelsysteme geeignete Konzeption eines Digitalrechners angegeben, bei der - verglichen mit den bekannten Rechnern die Rechenwerke sehr einfach aufgebaut sind. Ein einziges Rechenwerk kann dabei für die unterschiedlichen Operationen von verschiedenen Schaltwerken gesteuert werden oder es

8.8.68 ./.

109883/0559

ORIGINAL INSPECTED

kann für jede Operation ein getrenntes Rechenwerk mit dazugehörigem Schaltwerk vorgesehen sein. Die Schaltwerke werden dabei von der Programmsteuerung bzw« dem Leitwerk in der gewünschten Reihenfolge aufgerufen.

Die Erfindung ist dadurch gekennzeichnet, daß digitale Eingabedaten bzw. die Ausgabedaten entsprechend umgekehrt; direkt, gegebenenfalls unter Zwischenschaltung eines Code-Umsetzers bzw. analoge Daten nach Digital/Analog-Wandlung auf die Register mindestens eines Rechenwerks gegeben werden und daß ein Rechenwerk aus mindestens zwei Registern besteht, und daß die Register aus sich selbst einstellenden Binär-

P zählern bestehen, bei denen zum Weiterschalten am Eingang der ersten Stufe die Koinzidenz von logischem Pegel und Takt erforderlich ist, und daß jedem Zähler ein weiterer Flip-Flop nachgeschaltet ist, dessen Ausgänge mit den Ausgängen der letzten Zählstufe logisch so verknüpft sind, daß in bevorzugten Stellungen des Zählers Ausgangssignale auftreten und daß ein Register aus zwei derartigen Zählern besteht, dem Speicherzähler und dem Bezugszähler, die je die gleiche Stellenzahl haben, wobei die Information die Differenz zwischen Speicherzähler und Bezugszähler ist, und daß in einem Rechenwerk für alle Speicherzähler gegebenenfalls ein gemeinsamer Bezugszähler vorgesehen ist, und daß für jede Operation ein getrenntes Schaltwerk vorgesehen ist, dessen Ausgangsleitungen mit den Eingängen der Register entsprechend der jeweiligen Operation verbunden sind und dessen Weiterschalten von den Ausgangssignalen der Zähler gesteuert wird und daß in den Rechenwerken die gespeicherte Information als Anzahl der Taktimpulse, die bis zum Erreichen einer bevorzugten Stellung in einem der Zähler auftreten, verarbeitet wird.

109883/0559

ISE/Reg. 3943 - 3 -

Besonders erwähnenswert ist, daß bei der Erfindung kein besonderer Arbeitsspeicher erforderlich ist, aus dem die Daten in die Rechenwerksregister übernommen werden, sondern daß die Daten direkt in die Register gegeben werden bzw. daß an den Speicherplätzen direkt gerechnet werden kann, d.h. es werden sogenannte "aktive Speicherzellen¹¹ verwendet.

109883/0559

ISE/Reg. 3W - 4 -

Die Erfindung wird nun anhand der Figuren näher erläutert. Es zeigen:

Pig. 1 ein Blockschaltbild,

Fig. 2 einen Zähler,

Fig. 3 das Schaltzeichen für einen Fig. 4 ^einen Syncbron-Zähler,

Fig. 5 eine Art der Zusammenschaltung de?? Zähler Rechenwerk,

Fig. 6 die einzelnen Ausgangssignale und das gemeinsame Ausgangssignal zweier Zähler, die so zusamaengeschaltet sind, daß sich eine Sinusfunktion ergibt,

Fig. 7 ein Schrittschaltwerk,

Fig. 8 das Schaltzeichen eines Schrittschaltwerkes, Fig. 9 eine Anordnung zum Übertragen eines Wertes

von einem Speicher in einen anderen Speicher,

Fig.10 eine Tabelle zur Erläuterung der Wirkungsweise der Anordnung nach Flg. 9,

Fig.11 eine Eingabe/Ausgabe-Einrichtung für analoge Daten.

109883/0559

ISE/Reg. 3943 - 5 -

Der Digitalrechner nach Fig. 1 "besteht aus den Teilen Rechenwerk 1, Leitwerk 2, Hilfsspeicher 3» Eingabeeinrichtung 4- und Ausgabeeinrichtung 5, die Jeder bekannte Digitalrechner ebenfalls aufweist. Der Aufbau des Hilfsspeichers im Zusammenhang mit der Erfindung ist belanglos. Die Eingabe- und Ausgabeeinrichtungen können ebenfalls in bekannter Weise aufgebaut sein. Einige besondere Ausführungsformen dieser Einrichtung werden im Laufe der Beschreibung erwähnt. Bei der Erfindung werden sogenannte aktive Speicher verwendet, in denen direkt gerechnet werden kann. Es ist demnach nicht erforderlich, die Informationen zur Berechnung in besondere Rechenregister zu übertragen. Bei der Erfindung wird außerdem die sogenannte Differenzspeicherung verwendet, die es ermöglicht, daß während einer Rechnung Veränderungen an den Speicherplätzen vorgenommen werden, ohne daß dabei der gespeicherte Wert am Ende der Berechnung verändert ist (ähnlich wie beim zerstörungsfreien Lesen).

Die ^Differenzspeicherung wird im Rechner im großen Umfange verwendet. Hierbei wird der Wert, der in einem Zähler gespeichert ist, durch den Stand dieses Zählers minus dem Stand eines anderen Zählers, seines Bezugszählers, dargestellt. Nimmt man an_t daß beide Zähler im Ruhezustand sind oder mit derselben Zählgeschwindigkeit zählen (d.h. daß ihre Eingänge mit derselben Folge logischer Pegel verbunden sind), dann ist der gespeicherte Wert unabhängig von den Zählerständen. Wenn der Bezugszähler eines Zählers auf Null steht, dann enthält der an erster Stelle genannte Zähler den gespeicherten Wert in Binärdarstellung. Bei manchen Berechnungen wird ein Zähler so verwendet, daß er keinen Bezugszähler benötigt, wobei man gegebenenfalls annehmen kann, daß er einen Bezugszipiler habe, der immer auf Null stehe.

109883/0559

ISE/Reg. 394-3 - 6 -

Das Rechenwerk 1 enthält eine Anzahl aktiver Speicherregister, die aus synchron arbeitenden binären Einrichtungszählern bestehen, die über Modulatoren verbunden sind. Die Zähler schalten bei einem Taktimpuls um Eins weiter, wenn ihre Eingangsleitung EIN ist und werden auf Null gestellt, wenn ihre Rückstelleitung EIN ist. Ein typischer Zähler ist in Fig. 2 dargestellt. Er besteht aus einer Folge Flip-Flops FF1, FF2...FFn. Das Eingangssignal gelangt über eine Eingangssteuerung zum Zähler. Die Eingangssteuerung dient zur Verarbeitung von zwei Sätzen logischer Pegel, nämlich A(1), A(2) usw. und A(V), A(2') usw. Das Ausgangssignal der P Eingangssteuerung bestimmt, ob Taktimpulse am ersten Flip-Flop wirksam werden. Ist ein Signal A und ein Taktimpuls gleichzeitig vorhanden, dann schaltet der erste Flip-Flop FF1 unabhängig von seinem Zustand um. Die Weitergabe des Impulses erfolgt dann selbsttätig, d.h. wenn sich der erste Flip-Flop schon wieder im Ruhezustand befindet, schalten die nachfolgenden Stufen gegebenenfalls nacheinander um. Ein solcher Zähler wird im englischen Sprachbereich als "ripple"-Zähler bezeichnet. Die Zähler im Rechenwerk arbeiten hierbei extern synchron, intern Jedoch asynchron. Der Zähler läßt sich durch Ansteuern der Rückstelleitung A^ zurückstellen.

Jeder Zähler enthält außerdem einen Differentiator, der ein weiterer Flip-Flop FF_D ist. Dieser dient dazu, die Übergänge des FFjj anzuzeigen. Zwei Ausgangssignale sind verfügbar, A wenn FFjt im 1-Zustand war und sich jetzt im 0-Zustand befindet und A^, wenn FF_n sich im 1-Zustand befindet und vorher im O-Zustand war. Aq ist daher EEN, solange bis A in seine Nullstellung gelangt ist und A1 ist EIN, bis A in den Zustand entsprechend der Mitte des Bereiches 2 gelangt ist. Ein drittes Ausgangssignal wird direkt von FF^ abgenommen. Dieses Ausgangssignal ist als Vorzeichenbit bezeichnet und es wird verwendet, wenn Rechnungen mit Vorzeichen durchgeführt werden. Das

109883/0559 ·

Schaltzeichen des vollständigen Zählers ist in Fig. 4-dargestellt. Die Ausgänge A_Q, A,. und Ag sind die Ausgänge des Zählers A.

Wenn an der Eingangsleitung eines digitalen Zählers der Anteil der logischen Pegel, die EIN sind, als Eingangsveränderliche betrachtet wird, dann kann man den Zähler als eine digitale Version -e4aee- eines analogen Integrators ansehen, da der gespeicherte Wert proportional dem Eingangssignal mal der Integrationszeit ist. Der Zähler allein hat jedoch den Nachteil, daß er kein Ausgangssignal in der gleichen Form wie sein Eingangssignal abgibt. Das Integral tritt nämlich als Binärzahl auf und nicht als Folge logischer Pegel. Wenn der Zähler N Flip-Flops enthält, d.h. sein maximaler Stand ist 2^-1,und wenn sein Zählerstand k ist, dann benötigt man zur Erfüllung der obigen Forderung eine Impulsfolge in der der Anteil der logischen EIN-Pegel k/2 ist, d.h. die gespeicherte Zahl wird als Binärbruch betrachtet. Mit einem solchen Ausgangssignal ist die Übereinstimmung mit einem analogen Integrator vollständig. Man kann dann die Zähler überkreuzt so verbinden, daß sie wie analoge Rechenschleifen wirken, wie sie im Zusammenhang mit Prozeßrechnern und digitalen Differenzanalysatoren (DDA) auftreten.

Ansteigende digitale Folgen erzeugt man am besten mit einer "Addier- und Überlauftechnik", wie sie bei bekannten digitalen Differenzanalysatoren verwendet wird. Die Anordnung ist in Fig. 4 dargestellt. A und C sind Zähler und R ist ein Register. Ist bei einem Taktimpuls das Eingangssignal zu C EIN, dann wird die Summe der Werte in A und R, die am Ausgang des Addierwerkes (einer Anordnung von logischen Schaltungen) in R eingeschrieben. Das Addierwerk hat •einen Ausgang für Überlauf, d.h. wenn A plus R größer als

./♦ 109883/0559

der Bereich des Zählers ist und dieses Ausgangssignal C. ist eine ansteigende Folge entsprechend der Rotation von C moduliert mit dem Stand von A. Ist die Eingangsleitung für A AUS und die für C EIN, dann ist der Anteil von logischen EIN-Pegeln auf der Leitung C^ gleich dem Binärbrueh im Register A. ¹St die Eingangsleitung, zu C AUS, dann ist die Ausgangsleitung C^ ebenfalls AUS. Ist die Eingangsleitung zu A gleichzeitig mit der Eingangsleitung ö HN, dann entspricht der Anteil der logischen Elli-Pegel auf der Leitung C^ gewissermaßen der sich verändernden Zahl im Eegister A. Der Modulatorzähler 0, kann eventuell ein virtueller Zähler sein; im allgemeinen ist er jedoch ein normaler Zahler, der gleich wirkt wie die anderen Zähler, z.B. A. Auf diese Weise kann Jeder Zähler/Register das Zählen anderer Zähler/Register modulieren. .

Da die Zähler synchron arbeiten und durch logische Pegel und nicht durch Impulse gesteuert werden, können sie in pseudoanalogen Rechenschleifen selbst dann verwendet werden, wenn nur in einer Richtung gezählt wird. Fig. 5 zeigt die Zusammenschaltung einiger Zähler, bei der zwei Zahler, A und B, den Zähler C modulieren. Die Zähler A und B sind In Kaskade geschaltet und es ist eine negative Rückkopplung um das Paar vorgesehen. Die Ausgangsleitung 0» von A 1st mit dem Eingang von B verbunden und die Ausgangsleitung Cg ist unter Zwischenschaltung eines Inverters mit dem Eingang von A verbunden.(Eine einfache Inversion kann nicht verwendet werden, wenn am Auegang Impulse anstelle von logischen Pegeln auftreten.) Die auf diese Weise rückgekoppelten Zähler sind zwei in Kaskade geschaltetes! analogen Integratoren mit negativer Rückkopplung um das Paar äquivalent. Bei einer solchen Anordnung treten hermoni«ehe Schwingungen auf. Die Zähler Verhaltes sich ähnlich. Ba ihre Topologie jedoch unterschiedlich i*t (eine Weiterschaltung rom Maximalstand führt zum Minimalstand und nicht au eines Grenzwert),

109883/0559 ^e/-·

ist die sich ergebende Kurvenform etwas anders als bei der äquivalenten analogen Schaltung.

Es wird angenommen, daß die beiden Zähler am Anfang auf Null stehen und daß die Eingangsleitung zu C EIN ist. Die beiden Leitungen G. und Og sind beide AUS und daher fängt der Zähler A mit maximaler Geschwindigkeit an zu zählen, da er Cg invertiert erhält, während der Zähler B überhaupt nicht zählt. Sobald sich A zu füllen beginnt, wird Jedoch Leitung 0. EIN und der Zähler B fängt an zu zählen. Wenn sich B zu füllen beginnt, wird C-g EIN und die Zählgeschwindigkeit von A nimmt ab. Es ergibt sich schließlich, daß die Stände von A und B den sich wiederholenden Mustern folgen, die in Fig. 6 gezeigt sind, wobei jeder Zyklus einem Quadrant einer einfachen harmonischen Schwingung entspricht. Nimmt man an, daß der Binärbruch OC in A in einem Quadranten auftritt, dem einer minus dem in B, 1 -A im nächsten Quadranten folgt und dem wiederum m****s yffi und diesem wiederum |3 -1 folgt, dann erhalten wir eine vollständige Sinusschwingung, wie im unteren Teil der Fig. 6 gezeigt ist. Eine Oosinusschwingung kann auf ähnliche Weise zusammengesetzt werden und die Zähler nach Fig. 5 können daher als Vier-Quadranten-Impulsdichte Sinus/Cosinus-Generator eingesetzt werden, wenn geeignete logische Schaltungen vorgesehen werden, um die Ausgänge entsprechend dem Quadrant zuzuordnen.

Im vorhergehenden Absatz wurde die Verwendung mit Zählern mit Modulationsmöglichkeiten in einer einfachen Anordnung gemäß einem Digital-Differenzanalysator beschrieben. Diese Möglichkeit der kreuzweisen Zusammenschaltung der Register zum pseudoanalogen Erzeugen von Funktionen, die bei digitalen Parallelrechnern schwierig zu realisieren sind, ist ein wichtiges Merkmal des erfindungsgemäßen Rechners. Im

109883/0559

ISE/Eeg. 3W - 10 - :

allgemeinen sind jedoch die Schleifen wesentlich einfacher als die der bekannten digitalen Differenzanalysatoren. Die überwiegende Anzahl der Zähler erzeugt Sägezahnspannungen anstelle von komplizierten Funktionen und die Grundrechenoperationen, die auf diese Weise realisiert werden können, nämlich Addition, Subtraktion, Multiplikation und Division werden durch die Programmsteuerung zusammengefaßt, so daß sich auch kompliziertere Rechnungen durchführen lassen.

Die Programmsteuerung bewirkt bei allen Rechnern, daß Verbindungen zwischen den Elementen des Rechenwerkes durch logische Pegel auf Steuerleitungen beeinflußt werden. Zu dieser Beeinflussung benötigt man eine TJITD/ODER-Kombination, die leicht mit NAND-Schaltungen realisiert werden kann. Die Eingangssteuerung der Anordnung nach Pig. 2 zeigt ein Beispiel einer UITD/ODER-Schaltung mit vier Eingängen. Sie dient zur Durchführung der folgenden logischen Punktion:

A - A(1).A(1·) + Α(2)·Α(2·) + A(3) · A(3') +

Diese logische Punktion entspricht einem digitalen Stufenschalter, bei dem die Eingangsleitung ACd) nur dann zum Ausgang durchgeschaltet wird, wenn die Steuerleitung A(j') EIN ist.

Solche Eingangssteuerungen, die an den Eingängen der Zähler vorgesehen sind, ermöglichen es, daß die Zähler untereinander auf vielfältige Weise verbunden werden können. Die durchschaltung erfolgt dabei wie oben erwähnt, durch Erregen der zugehörigen Steuer leitungen. Um zu erreichen, daß der Rechner eine programmierte Folge von Operationen durchläuft, ist es erforderlich, daß die Steuerleit.ungen entsprechend den verschiedenen Verbindungen in der geforderten Reihenfolge in den richtigen Zeitpunkten erregt werden. Hierzu dient in bekannter Weise ein Schaltwerk.

109883/0S59 '^A

ISE/Reg. 394-3 - 11 -

Das Schaltwerk entspricht in seiner Funktion einem Drehschalter, der zu einer bestimmten Zeit nur eine einer Vielzahl von Ausgangsleitungen erregt. Die einzelnen Ausgangsleitungen werden hierbei nacheinander angeschaltet. Ein solches Schaltwerk wird bei der Erfindung, wie in Fig. gezeigt, von einem kleinen Zähler gebildet, dessen Ausgänge nacheinander in den 1-Zustand gelangen. Der Zählerstand kann zum Zeitpunkt seines Taktimpulses geändert werden durch Signale auf einer Hückstell- bzw. Weiterschaltleitung. Bei einem Signal auf der Weiterschaltleitung erhöht sich der Zählerstand um Eins und bei einem Signal auf der Rückstelleitung gelangt der Zähler in den Null-Zustand. Die Ausgänge können auch gesperrt werden, wie weiter unten erläutert wird.

Fig. 8 zeigt das Schaltzeichen eines Schaltwerkes.

Am Eingang des Schaltwerkes sind weitere Eingangssteuermittel vorgesehen,so daß das Weiterschalten und Zurückstellen auch von den Ausgängen der Rechenregister gesteuert werden kann.

Die Ausgänge des Schaltwerkes dienen zum Erregen von Steuerleitungen und verschiedene Zustände des Schaltwerkes entsprechen verschiedenen Verbindungsmustern, die zwischen den Rechenregistern hergestellt werden. Bei jeder Rechenart sind Signale erforderlich, die das Weiterschalten des Schaltwerkes bewirken, wenn die Berechnung beendet ist. Diese Signale erhält man von sogenannten Differenziator·^ die bei bestimmten Zuständen der Zähler Ausgangssignale abgeben. Die bestimmten Zustand· eind #·*·44 hierbei der Nullzustand und die Mitt· dee

109883/0559

ISE/Reg. 3W - 12 -

Die Aufgabe eines digitalen Differentiators besteht bei der vorliegenden Rechenanlage darin, anzuzeigen, daß ein Zähler in den Zustand OOOOO 00000 gelangt ist, indem

der Zählerstand Null ist oder daß er in den Zustand 10000...00000

N-1 gelangt ist, indem der Zählerstand 2 ist, d.h. er befindet sich in der Mitte des Bereiches bei einem Zähler, der N-Flip-Flops hat. Diese Zustände können erkannt werden, indem man prüft, ob ein Wechsel im höchsten Bit des Zählers auftritt und die hierzu erforderliche Logik ist im Zusammenhang mit der letzten Stufe des Zählers nach Fig. 2 dargestellt. Ein Verzögerungs-Flip-Flop speichert den vorhergehenden Zustand der höchsten Stelle und ^orschaltungen dienen dazu, Veränderungen des gegenwärtigen Zustandes anzuzeigen. Der Differentiator ist Bestandteil des Zählers und daher wird auch sein Schaltzeichen mit dem des Zählers vereinigt, wie in der Fig. 5 dargestellt. Die Ausgänge AO des Differentiators (dieser ist EIN, wenn der Zähler A gerade

in den 00000 00000-Zustand gelangt ist) und A1

(dieser ist EIN, wenn A gerade in den 10000..«.00000-Zustand gelangt ist) sind als Ausgänge des Zählers A dargestellt.

Ein Differentiator ist auch besonders geeignet, um S^euersignale von äußeren Quellen in den Rechner einzugeben. Eine Tasteinheit PB ist rechts in Fig. 9 dargestellt, die aus zwei Flip-Flops und einem digitalen Differentiator besteht. Beim Betätigen der Taste tritt ein logischer EIN-Pegel während eines Taktimpulses auf. Auf diese Weise kann ein Schaltwerk von Hand weitergeschaltet und eine Rechnung eingeleitet werden.

Die Verwendung der Differentiatoren und der Schaltwerke wird am besten mit Hilfe eines einfachen Beispiels erläutert.

109883/0559

Im folgenden Absatz wird die Bedeutung der Zählerstände, die von den Differentiatoren erkannt werden, im Zusammenhang mit einer einfachen Rechnung erläutert, aus der gleichzeitig das Prinzip eines Phasenzählers erkennbar ist.

Es wird die einfache Operation des Übertragens einer Binärzahl, die sich in einem Zähler, B, befindet, in einen anderen Zähler, C, erläutert. Es wird dabei angenommen, sofern nicht ausdrücklich erwähnt, daß alle Zähler den gleichen Bereich haben. Diese Operation

wird benötigt zur Datenweitergabe oder der Zähler C (

kann ein binärcodierter Dezimalzähler sein und geeignete Anzeigevorrichtungen zur Datenausgabe steuern.

Die Anordnung nach Fig. 9 besteht aus drei Zählern und einem Schaltwerk mit vier Ausgängen, die mit den entsprechenden Eingangssteuereinheiten der Zähler zur Durchführung dieser Operation zusammenarbeiten. Es wird weiter angenommen, daß ein Signal von einer ,Taste zum Einleiten der Übertragung verwendet wird und daß ein dritter Zähler, A, vorgesehen ist, der zu Beginn der Operation auf Null steht und daß der Zähler vor Beginn der Übertragung auf Null gestellt wird. Die Tabelle nach Fig. 10 zeigt die Signale an den Eingängen der Zähler "

bei jedem Schritt des Schaltwerkes und sie enthält außerdem die Ausgangssignale des Differentiators, die das vVeiterschalten des Schaltwerkes von einem Schritt zum nächsten oder die Rückstellung bewirken.

Die Stellung 1 des Schaltwerkes entspricht dem Ruhezustand und die Eingänge zu allen Zählern sind AUS. Nach einem Signal durch die Taste schaltet das Schaltwerk in den Zustand 2 und der Zähler C beginnt zu zählen.

109883/0559

Sobald er in seinen Null-Zustand gelangt, schaltet das Schaltwerk auf den dritten Schritt und die Zähler A und B beginnen zu zählen und zählen solange weiter, bis B in den Null-Zustand gelangt. Hierauf schaltet das Schaltwerk

in die yierte Stellung. In diesem Zustand sind die Eingänge drei

aller Zähler EIN und die Zähler schalten weiter, solange bis A in den Null-Zustand gelangt. Hierdurch schaltet das Schaltwerk auf den Schritt 1 und verbleibt dort. Ist in B nichts gespeichert, dann gelangen die Zähler A und B gleichzeitig in den Null-Zustand. In diesem Falle schaltet das Schaltwerk vom Zustand 3 direkt in den Zustand 1.

Die Folge der Operation bei der Datenweitergabe ist daher: Ruhe in der Stellung 1 des Schaltwerkes, Weiterschalten von G auf Null in der Stellung 2 (erfolgt diese nicht, dann

wird aus der Datenweitergabe eine Addition, B+0 ^ C

anstelle von B >· C) und die Datenweitergabe in. den

Stellungen 3 und 4. Die beiden letzten Stellungen sind von besonderem Interesse, da sie das Prinzip des Phasenzählers erläutern . Nimmt man an, daß der Wert, der in B gespeichert ist, die Differenz zwischen der Binärzahl in B und der Binärzahl in A ist, dann ist dieser Wert invariant, vorausgesetzt, daß die Eingänge zu A und zu B entweder gleichzeitig EIN oder beide AUS sind. Man sieht, daß diese Voraussetzung in der Tabelle nach Fig. 10 gegeben ist und daß die Zustände 3 und 4 zusammen einem vollständigen Durchlauf des Zählers A vom Null-Zustand zum Null-Zustand entspricht.

Der Zähler A, wenn er auf diese Weise verwendet wird, wirkt als Phasenreferenz für den Zähler B und das Ausgangssignal BO des Differentiators zum Weiterschalten des Schaltwerkes von der Stellung 3 in die Stellung 4 dient zum Auslesen des Binärbruches, der in B gespeichert ist.

109883/0559

177Λ67Λ

ISE/Reg. 39^3 - 15 -

Der Binärbruch wird als Signal/Ruhe-Verhältnis ausgegeben, d.h. die Anzahl der Taktimpulse während der sich das Schaltwerk in der Stellung 4 befindet, geteilt durch die Gesamtanzahl der Taktimpulse, die auftreten, während sich das Schaltwerk in den Stellungen 3 und 4 befindet. Diese Technik des Lesens gespeicherter Werte als Alternative zu der ansteigenden Folge, die man durch Modulation erhält, ist die Begründung für die Bezeichnung, die man dem Rechner nach der vorliegenden Erfindung gegeben hat. Er wird Phasenrechner genannt.

Die Tabelle nach Hg. 10 enthält alle Informationen, \

die erforderlich sind, um die erwünschte Wirkungsweise der Anordnung nach Fig. 9 herbeizuführen. Zur Beschreibung weiterer Rechenarten genügen daher Tabellen. .Vie ein Register in einem bestimmten Schritt einer Rechnung beeinflußt wird, kann leicht aus der Tabelle entnom en werden. Bezeichnet man beispielsweise den Anfangswert, der sich im Zähler G befindet, mit Y (Binärbruch), dann beträgt der addierte Wert: 0 in der Stellung 1 des Schaltwerkes, 1 - Y in der Stellung 2, 0 in der Stellung 3 und fb (Wert in B) in der Stellung 4. Als Summe ergibt sich Y + 1 - Ϋ + ρ ■ 1 + [·' » d.h. die Übertragung des Wertes im Zähler B. Hierbei wird einmal der Null-Wert durchlaufen. 1 + H und A sind im vorliegenden Falle gleichwertig. "

Bei geringfügigen Änderungen der Tabelle nach Fig. 10 ergeben sich andere Rechenarten. Es wurde bereits darquf hingewiesen, daß das Weglassen der Vorgänge in der Spalte entsprechend der Stellung 2 zur Folge hat, daß der .Vert in B zum Wert in C addiert wird und daß das Ergebnis in C verbleibt. Läßt man die Rückstell- und ?ortschaltbedingungen wie oben, dann ergeben die folgenden Tabellen die Übertragung Von 1 - P nach C bzw. die übertragung von /4 nach C, wobei B auf O gestellt wird:

109883/0559 ./.

ISE/Reg.

Γ	- O	I	3	1
Oabelle	- O	2	1	1
Stellung - 1	- O	O	1	O
A	O	1
B	1
σ

	Tabelle	1774674	4
	1	II	1
Stellung	O	2 3	O
A	O	O 1	1
B	O	O 1
σ	1 O

Multiplikation, Division und Quadrieren sind interessante Beispiele für den einfachen Ablauf von Rechenoperationen im Phasenrechner. Die Verwendung eines zusätzlichen Registers für das Ergebnis ist sehr einfach und die dazugehörige Schaltung läßt sich ohne weiteres angeben. Es werden daher nur Berechnungen erörtert, in denen das Ergebnis einen der

Operanden ersetzt, z.B. CxB => C , G/B ⁵^C,

B ^- B. Hierbei muß der Bezugszähler A einen zusätzlichen Modulatorausgang A_ß haben, im übrigen ist die Schaltung der Schaltung nach Fig. 10 sehr ähnlich. Eine Multiplikation,

OxB ^ O kann nach folgender Tabelle vorgenommen

werden:

Tabelle	III	2	3
Stellung -	1	Ao	Ao
Rückstellung	0	°o	O
iterschalten	PB	1	1
A	0	O	O
B	0

Sind die Binärbrüche in B und C /V und y, dann ist der Endwert in C:

j + O + 1 - y

1 +

109883/0559

I3E/Reg. 3943

177A67A

Eine Division C/B

C erfolgt nach einer ähnlichen

Tabelle, bei der die Eingänge von A und C in der Stellung vertauscht sind. Es kann hierbei ein Überlauf auftreten und diesen kann man erkennen durch ein Ausgangssignal C , bevor das Ausgangssignal A auftritt. In der folgenden Tabelle wird dieses Ausgangssignal dazu verwendet, daß die Rechnung in der Stellung 4 abgebrochen wird, wenn ein Überlauf auftritt.

	Tabelle	IV	3	4
Stellung	1	2	A O	O
Rückstellung	0	A O	Co	PB
.Veit erschalt en	PB	°o	AB	O
A	0	1	O	O
B	0	O	1	O
C	0	1

ρ
Das Quadrieren B ^ B ist das erste Beispiel , bei

dem kompliziertere Funktionen als ein einfacher Sägezahn erzeugt werden. Der Eingang zum Zähler B ist mit seinem eigenen Modul at or aus gang A verbunden, so daß der .Vert in diesem Zähler nach einer Parabelfunktion ansteigt. Die folgende Tabelle zeigt das Quadrieren:

	Tabelle	V	3
Stellung	1	2	Ao
Rückstellung	O	Ao	O
iterschalten	O	Bo	1
A	O	1	Ag.
B	O	1

109883/0SS9

I3E/Reg. 39^3 - 18 - 1/74674

Die Ähnlichkeit dieser Tabelle mit der Tabelle für die Multiplikation ist offensichtlich. Wurzelziehen erhält man durch dieselbe Transformation, die zur Division führte, nämlich die Vertauschung der Eingänge von A und B in der Stellung 3·

Viele Variationen dieser Rechnungen sind mit der gleichen einfachen Anordnung möglich. Ist beispielsweise ein Modulatorausgang Aq vom Zähler A ebenfalls verfügbar, dann kann man eine Anordnung ähnlich Fig. 5 vorsehen, um Vektordrehungen und somit Koordinatenumwandlungen von Polar-Koordinaten in kartesische Koordinaten durchführen.

Bei den bisher beschriebenen Ausführungsbeispielen wurden die Berechnungen mit den Binärbrüchen ohne Berücksichtigung des Vorzeichens durchgeführt. Im folgenden Abschnitt werden Berechnungen mit Werten beschrieben, die positiv oder negativ sein können.

Die Zweierkomplementdarstellung wird für vorzeichenbehaftete , Werte in den Zählregistern verwendet, wobei das Vorzeichenbit invertiert wird, so daß der Wert Null der Mitte des Bereiches des Zählers entspricht, d.h. 01111....11111 ist in einem Register mit N-Bit der Binärbruch -1/2 . Die Differentiator-

. ausgänge entsprechen den Stellungen 1Q000 OOOOO, A^. , B. usw,

werden zum Lesen des Vorzeichens und des Wertes verwendet. Es wird beispielsweise angenommen, daß der Zähler B in Fig. 10 einen Wert j ^ in modifizierter Zweierkomplementdarstellung enthält und daß der Zähler A als Bezugszähler arbeitet. In den Stellungen 3 und 4 des Schaltwerkes durchläuft A einen vollständigen Zyklus und die Anzahl der Taktimpulse,zwischena den/^L, und B EIN ist, ist ein Maß für das Vorzeichen von I Wird B zuerst EIN, dann ist β positiv, während ß negativ ist, wenn A^ zuerst EIN wird.

109883/0559

ISE/Reg. 3W - 19 -

Wenn ein Register, in dem ein Wert in der Zweierkomplementdarstellung gespeichert ist, zum Modulieren des Fortschaltens des Zählers verwendet wird, dann wird das höchste Bit bei der kodulation unterdrückt, jedoch zum Invertieren der Digitalfolge am Modulatorausgang verwendet. Das auf diese Veise abgewandelte Ausgangssignal des Modulators ist der Betrag des im Register gespeicherten Wertes (er wird mit A-n bezeichnet, wenn B A moduliert). Das Vorzeichenbit (Bg) ist ebenfalls verfügbar, so daß ebenfalls eine Darstellung von Vorzeichen + Betrag verfügbar ist.

Berechnungen mit vorzeichenbehafteten Werten sind komplizierter als solche mit Werten ohne Vorzeicl en. Es sind im allgemeinen zwei oder mehr Schaltwerke zur Bearbeitung der Vorzeicheninformation erforderlich. Es gibt eine große Anzahl Möglichkeiten, um ähnliche Berechnungen auszuführen, abhängig davon, wie die Anfangs- und Enddaten aufgebaut sind. Die Addition und die Subtraktion sind ebenso einfach wie oben beschrieben und eine Anordnung ähnlich der nach Fig. 10 ist ausreichend. Die Multiplikation eines vorzeichenbehafteten Wertes mit einem Wert ohne Vorzeichen, ist ebenfalls vergleichsweise einfach und sie wird im folgenden Absatz beschrieben.

Es wird die Berechnung CxB -^ C betrachtet, bei

der im Zähler C ein .'/ert in der Zweierkomplementdarstellung und in B eine Konstante ohne Vorzeichen enthalten ist. Es wird angenommen, daß der Zähler A , der sich am Anfang im Nullzustand befindet, als Bezugszähler für B arbeitet und daß der Zähler D durch 3 moduliert wird. Zwei Schaltwerke mit je vier Schritten, nämlich y zur Steuerung des Zühlers A und ζ zur Steuerung des Zählers C sind zur Steuerung der Eingänge von B und D erforderlich.

109883/0559

ISE/Reg. 394-3

Die Tabellen für die beiden Schaltwerke sind:

Stellung -

WeiterschaltsQ. -

	Tabelle	VI	7
	72	C0
PB	A1	D
O	1	VII
	Tabelle

Stellung - z* Weiterschalten - PB A - O

% ο

Multiplikation von zwei mit Vorzeichen behafteten Werten kann auf verschiedene Weise erfolgen. Beispielsweise können in Erweiterung der obigen Tabellen Schaltwerke mit sechs Schritten vorgesehen werden, wobei die zusätzlichen Schritte dazu dienen, das Vorzeichen des Wertes im Zähler G zu invertieren, wenn das Vorzeichenbit des Registers B markiert wird. Es kann auch ein drittes Schaltwerk für ein Unterprogramm zur Umkehrung des Vorzeichens vorgesehen sein, das nur aufgerufen wird, wenn Bg markiert ist. Ist'

C χ B ^- E zu berechnen, wobei E ein weiterer Zähler

ist, dann ergibt sich eine sehr einfache Anordnung, bei der D als Bezugszähler für E dient.

Division, Quadrieren, Vektordrehung usw. lassen sich ohne weiteres mit bipolaren Werten durchführen. Die Schaltungsanordnungen, die hierzu erforderlich sind, hängen jedoch vom Makro-Programm ab, da mehrere Operationen in verschiedenen Registern gleichzeitig ablaufen können.

109883/0559

ISE/Reg. 394-3 - 21 -

Die Tabellen VI und VII zeigen ein Beispiel für eine "bedingte Verzweigung in einem Phasenrechnerprogramm. Die Anordnung gelangt in den Zustand j-, * z~ , wenn A,- vor C auftritt, während sie in den Zustand y~ · z^ gelangt, wenn C_Q vor A. auftritt. Die beiden Tabellen sind im übrigen so miteinander verbunden, daß y-, · z-? nicht auftreten kann. In den Tabellen I bis IV sind ebenfalls Beispiele für bedingte Verzweigungen enthalten. Wenn A und C (B in der letzten Tabelle) gleichzeitig auftreten, dann gelangt das Schaltwerk unmittelbar wieder in die Stellung 1, ohne daß die Stellung 3 durchlaufen wurde. Verzweigungen erfolgen im allgemeinen durch entsprechende Auswahl des Weiterschaltens oder des Rückstellens bei einem einzelnen Schaltwerk oder die Wahl des Zustandswechsels bei einem oder mehreren einer Gruppe von Schaltwerken.

Unterprogramme lassen sich im Phasenrechner sehr leicht realisieren, da das Weiterschalten eines Schaltwerkes ohne weiteres von einem anderen Schaltwerk gesteuert werden kann. Jedes Unterprogramm wird im allgemeinen von einem einzelnen Schaltwerk durchgeführt, aber die ausgeführte Operation kann auch durch Ändern der Parameter des Programms beeinflußt werden. Die folgende Tabelle enthält eine Abänderung der Tabelle nach Fig. 10, aufgrund deren die Datenweitergabe von B nach C oder von C nach B mit oder ohne Vorzeichenumkehr möglich ist.

109883/0559

ISE/Reg. 3943	-	22 -	U2	U3
	Tabelle VIII	Ao	Ao
Stellung -	U1	VCo	O
Rückstellung -	O	1	1
Weiterschalten -	I+J+K+L	I+K+L	J
A	O	J+K+L	I
B	O
C	O

Wenn die Steuerleitungen I, J, K, L EIN sind, dann bewirken sie je die Operation:

I - C+B —^ C, O » B ; J- B+C —*■ B, O —* C ;

K - C-B —» C, O —* B ; L- B-G > B, 0 —> C.

Wenn daher das Schaltwerk V das Schaltwerk U als Mikroprogramm verwendet und wenn I=V. und L = V. >, und wenn A das Weiterschalten von V. und V._+/. bewirkt, dann hat das Durchlaufen dieser beiden Stellungen die Wirkung, daß das Unterprogramm zweimal verwendet wird, so daß das Vorzeichen des Wertes im Register B umgekehrt wird.

Ein Merkmal des Schaltwerkes nach Fig. 8, das bisher nicht erwähnt wurde, ist, daß dieses zwei Sätze von Ausgangsleitungen aufweist. Die Ausgangssignale der Schaltwerke werden sowohl zur Steuerung der Zählereingänge (Rechenelemente) als auch seiner eigenen Eingänge und eventuell zusätzlich derjenigen von anderen Schaltwerken (Prograiunierelemente) verwendet. Das Weiterschalten und Rückstellen des Schaltwerkes muß die gesteuerten Rechenelemente^jedoch nicht die gesteuerten Programmierelemente sperren; dies geht aus der Fig. 10 hervor. Es ist außerdem erforderlich, daß die köglichkeit

109883/0559

vorhanden ist, das Veiterschalten eines Schaltwerkes vollst Mndig zu unterbrechen, z.B. wenn mehrere Elemente mit der gleichen Ausgabeeinrichtung zusammenarbeiten. Hierzu dient die Unterbrechungsleitung w..

Da der Phasenrechner insbesondere für schritthaltende Datenverarbeitung für Steuerungszwecke und für Anzeigesysteme vorgesehen ist, sind auch die Eingabe- und Ausgabeeinrichtungen des Rechners von Interesse. Einrichtungen zur Umsetzung von der binärkodierten Dezimaldarstellung in die reine Binärdarstellung und zur Analog/Digital-Umsetzung fügen sich direkt in den Rechner ein.

Jeder Zähler im Rechner kann selbstverständlich direkt auf die Binärzahl eingestellt werden und ebenso kann die Binarzkhl direkt vom Zustand der Flip-Flops abgelesen werden. Es ist jedoch günstiger, besondere Anpassungszähler für binäre Eingangs- und Ausgangssignale vorzusehen und die Informationen von diesen zu den Registern mittels eines Mikroprogramms zu übertragen. Anpassungszähler mit binärkodierter Dezimaldarstellung können dann zur automatischen Dezimal/Binär- und Binär/Dezimalwandlung am Eingang und am Ausgang des Rechners verwendet werden.

Die -Eingabe und die Ausgabe von Analogdaten auf vielen parallelen Kanälen erfolgt im Phasenrechner mittels eines einzelnen Digital/Analog-Umsetzers und Schalt/opeichereinheiten und Vergleicher für jeden Kanal. Der D/A-Umsetzer erzeugt eine ansteigende Spannung dadurch, daß der viert über einen Zähler in analoger Form ausgegeben wird und dieser Wert wird mit den analogen Eingangssignalen verglichen, um das Zählen anderer Zähler, die als Eingaberegister dienen, zu steuern. Auf der Ausgangsseite wird der Analogwert von Schalt/Speichereinheiten abgetastet und gespeichert.

109883/0559

Diese Schalt/Speichereinheiten werden von den Zählern gesteuert, deren Wert ausgelesen werden soll.

-Ii¹Ig. 11 zeigt eine Anordnung zum Einspeichern von Analogwerten in zwei Eingangsregister B und C und zum gleichzeitigen zerstörungsfreien Lesen von zwei anderen Registern D und E und Ausgeben der in diesen Registern gespeicherten Werte als Analogwerte. Der Zähler A dient als Bezugszähler für die Zähler D und E und er ist außerdem mit dem D/A-tJmsetzer verbunden, um eine ansteigende Spannung zu erzeugen. In der Stellung 1 des Schaltwerkes ist keiner der Zählereingänge k im 1-Zustand und in dieser Stellung können, gesteuert von anderen Schaltwerken, Rechnungen mit den Inhalten von A, B, 0, D und E durchgeführt werden.

Wenn die Taste PB betätigt wird (oder wenn ein Eingangssignal von einer anderen Signalquelle eintrifft) werden die analogen Eingangssignale durch die Schalt/Speichereinheiten TH_-1 und TH₂ abgetastet, die Zähler A, B und C werden auf Null gestellt und das Schaltwerk schaltet in die Stellung 2. In dieser Stellung sind die Eingänge zu den Zählern A, D und E EIN, während die Eingänge von D und C mit den 'Vergleichseinrichtungen verbunden sind, deren Ausgänge EIN sind, wenn das analoge Eingangssignal größer als das Ausgangssignal des D/A-Umsetzers ist.(Am Anfang sind die Ausgangssignale der D/A-Umsetzer EIN,wenn eiefe. die analogen Eingangssignale im zulässigen Bereich liegen. Wenn der Zähler A weiterschaltet, wird das Ausgangssignal des D/A-Umsetzers größer und gegebenenfalls sogar größer als jedes der analogen Eingangssignale. Wenn es größer wird als ein bestimmtes der Eingangssignale, dann wird das Ausgangssignal der entsprechenden Vergleichseinrichtung AUS und der zugeordnete Zähler hört auf zu zählen, d.h. die A/D-Umsetzung ist beendet. '.Venn D und E weiterschalten, werden zu einem

109883/0559

SE/Reg. 394-3 - 25 -

bestimmten Zeitpunkt die Ausgänge D und E EIN und bewirken, daß das Ausgangssignal des D/A-Umsetzers abgetastet und in THc und TH-- gespeichert wird. Wenn schließlich der Zähler A in den Nullzustand zurückkehrt und A EIN wird, dann wird das Schaltwerk in die Stellung 1 zurückgeschaltet und die in TH_n- und TH^- gespeicherten Analogwerte werden in die Ausgangsspeicher TH, und TH^ übertragen und die Digital/Analog-Umsetzung ist beendet.

Die Geschwindigkeit des erfindungsgemäßen Rechners bei einfachen Rechenvorgängen ist wegen der verwendeten Zähltechnik geringer als die ein&s digitalen Parallelrechners. Mit stei- i gender Genauigkeit der Berechnung wird der Unterschied größer. Dieser Faktor wird jedoch dann wesentlich verkleinert, wenn eine Anzahl schwieriger Rechenvorgänge gleichzeitig ausgeführt wird. Bei einem Versuchsrechner wurden für Rechenvorgänge mit einer Genauigkeit von 10 Bit etwa 250 Mikrose-

benotigt künden und bei einer Genauigkeit von 12 Bit etwa 1 Millisekunde^ Diese Geschwindigkeiten und Genauigkeiten sind für eine große Anzahl von Rechenaufgaben bei der Datenverarbeitung und in der Steuertechnik ausreichend und ermöglichen den Einsatz der einfachen Rechenwerke des erfindungsgemäßen Rechners.

Der Rechner enthält nur fünf Grundbauteile, nämlich

Zähler, Modulatoren, Eingangs/Ausgangseinheiten, Schalt- (

werke und Differentiatoren. Diese können aus genormten integrierten Schaltkreisen aufgebaut werden, wobei gleichzeitig die Vorteile der hohen Packungsdichte ausgenützt

werden können. Da die Schaltkreise sehr einfach und gleich aufgebaut sind und da sie wenige Verbindungen aufweisen, eignen sich die Baugruppen besonders für integrierte Schaltkreise, die in großen Stückzahlen hergestellt werden.

10 Patentansprüche 6 Bl. Zeichn., 11 Fig.

109883/0559 ./

Claims (1)

1. I3E/Reg. 394-3 - 26 -

   Patentansprüche

   1. Digitale Rechenanlage für schrittsehaltenden Betrieb, insbesondere zur Verwendung in Regelsystemen, dadurch gekennzeichnet, daß digitale Eingabedaten bzw. die Ausgabedaten entsprechend umgekehrtjdirekt, gegebenenfalls unter Zwischenschaltung eines Codeumsetzers bzw. analoge Daten nach Digital/Analog-Wandlung auf die

   P Register mindestens eines Rechenwerks gegeben werden und daß ein Rechenwerk aus mindestens zwei Registern besteht, und daß die Register aus sich selbst einstellenden Binärzählern bestehen, bei denen zum Weiterschalten am Eingang der ersten Stufe die Koinzidenz von logischem Pegel und Takt erforderlich ist, und daß Jedem Zähler ein weiterer Flip-Flop nachgeschaltet ist, dessen Ausgänge mit den Ausgängen der letzten Zählstufe logisch so verknüpft sind, daß in bevorzugten Stellungen des Zählers Ausgangssignale auftreten und daß ein Register aus zwei derartigen Zählern besteht, dem Speicherzähler und dem Bezugszähler, die je die gleiche Stellenzahl haben, wobei die Information die Differenz zwischen Speicherzähler und Bezugszähler ist, und daß in einem Rechenwerk für alle Speicherzähler gegebenenfalls ein gemeinsamer Bezugszähler vorgesehen ist, und daß für jede Operation ein getrenntes Schaltwerk vorgesehen ist, dessen Ausgangsleitungen mit den Eingängen der Register entsprechend der jeweiligen Operation verbunden sind und dessen 7/eiterschalten von den Ausgangs Signalen

   Ne/3d

   8.8· 68 /

   109883/0559

   177A67A

   ISE/Reg. 3W - 27 -

   der Zähler gesteuert wird und daß in den Rechenwerken die gespeicherte Information als Anzahl der Taktimpulse, die Ms zum Erreichen einer bevorzugten Stellung in einem der Zähler auftreten, verarbeitet wird.

   2. Rechenanlage nach Anspruch 1, dadurch gekennzeichnet, daß/die Operationen: Übertragen, Addieren, Multiplizieren, Dividieren, Quadrieren, 7/urzelziehen usw.

   mit Beträgen ohne Vorzeichen, zwei Speicherzähler (B,C) mit gemeinsamem Bezugszähler (A) vorgesehen sind

   und daß die besonderen Zählerausgänge für Zähler— I

   0. Stellung (Index 0) und zur Modulation (Index B) vorgesehen sind und daß ein Startimpulsgeber (PB) vorgesehen ist.

   3. Rechenanlage nach Anspruch 2, dadurch gekennzeichnet,

   daß für die Operation B +- C die Steuerung nach

   nachstehender Tabelle erfolgt:

   Schalter Stellung
   Rückstellung 1 2 3
   ^A0 4
   ^Ao Weiter
   schalten PB ^C0 ^B0 A 0 0 1 1 Zähler-
   Eingang B 0 0 1 1

   C 0 10 1

   4. Rechenanlage nach Anspruch 3, dadurch gekennzeichnet,

   daß für die Operation B + C ^>- C die zweite

   Stellung des Schaltwerkes übergangen wird.

   109883/0559

   ISE/Reg* 3W - ÖÖ -

   5. Rechenanlage nach Anspruch 2, daatu?Gh daß -füt die Operation Ö * 8.«^ Ö 4ii nach riachsteheMeir iabelii efföigii

   stellung -A
   teilttng - O

   Weiter- - H ö i

   Rückstellung - O A_Q

   schäitöö

   1 0 ΐ ^

   fi Ö O θ

   6* Rechenäüiage näöh Anspruch 2, dadttt-fth gfeMiiätiit;Met«

   daß für die Operation OiS Ö Ü8 nach nächst iheildir iateüe erfolgt j

   Stöiitüig 1 2 I ' #

   fiücksteiiüng 0 A₀ A_& Ö

   We it ei·- tjfe r« i« "fe

   schalten ^PB °o °ö ^P

   1 O 1 A₀ Ö

   6 - O O Ö O

   c - o i 1 o*

   7. Rechenanlage nach Anspruch 2, dadurch. g#fefifefeile.hM.fr« daß für die Operation B² —*—H* B Äifc Ötittetilfig nach nachstehender Tabelle erfolgt * wobei döf MöÄttiäioi·- ausgang des Zählers B mit dem Eingang dieses Zählers verbunden ist:

   Stellung- 1 2 3 Rückstellung 0 AA

   Weiter- ₀ g ₀ schalten ö

   A-O 1 1

   B 0 1

   109883/0559

   ISE/Eeg. 394-3 - 29 -

   8. Rechenanlage nach Anspruch 2, dadurch gekennzeichnet, daß für die Operationen mit Beträgen und Vorzeichen die Zahlen in Zweierkomplement dargestellt werden und der Wert Null in die Mitte des Zählers gelegt wird und daß für besondere Zählerausgänge zusätzlich ein Differentiator vorgesehen ist.

   9. Rechenanlage nach Anspruch 8, dadurch gekennzeichnet,

   daß für die Operation CxB ^ C , wobei C

   eine Zahl mit Vorzeichen und B eine Zahl ohne Vorzeichen ist, zwei Schaltwerke y und ζ vorgesehen

   sind und daß die Steuerung nach nachstehenden Tabellen I erfolgt:

   Stellung - J₁ J₂ J₅

   Weiterschalten - PB A^ ^σ ₀ ^+ζ3 ^Ao A - 0 1 D_B 1

   Stellung ~ z* z~

   Weiterschalten - PB G_Q A^+y, A_Q 0 - 0 1 D_O 1

   10. Rechenanlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Datenein- und ausgabe ein Digital/Analog-Umsetzer vorgesehen ist, der von dem Bezugszähler gesteuert wird und daß bei der Dateneingabe die Analogdaten in an sich bekannter Weise abgetastet und zwischengespeichert werden und daß der die Informationen aufnehmende Zähler solange von den Taktimpulsen weitergeschaltet wird, bis der zwischengespeicherte Analogwert und das Ausgangssignal des Digital/Analog-Umsetzers übereinstimmen und daß bei der Datenausgabe der beim Erreichen

   109883/0559

   ISE/Eeg. 3W - 30 -

   der Nullstellung vorhandene Analogwert abgetastet und bis zum Ende eines vollständigen 2*yklus des Bezugszählers zwischengespeichert wird.

   109883/0559

   »1

   Leerseite