DE2039228B2 - Schaltungsanordnung in einer Datenverarbeitungsanlage zum Verschieben einer binär kodierten Oktalzahl um eine Anzahl von Dezimalstellen nach rechts - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung in einer Datenverarbeitungsanlage zum Verschieben einer in einem Ausgangsregister gespeicherten binär kodierten Oktalzahl um eine Anzahl von Dezimalstellen nach rechts.

Eine Verschiebung einer binär kodierten Oktalzahl um eine Anzahl von Dezimalstellen läuft darauf hinaus, die Oktalzahl mit einer positiven oder negativen Potenz der Basis des dekadischen Zahlensystems zu multiplizieren. Von den dabei nötig werdenden Umwandlungs-Algorithmen einer Zahl aus dem ersten in das zweite Zahlensystem und umgekehrt ist aus der deutschen Auslegeschrift 10 09 765 eine Umwandlung einer zwischen 0 und 1 liegenden Binärzahl in eine Dezimalzahl bekannt, wobei die Ziffern der Dezimalzahl reihenweise durch jeweilige Multiplikation der Binärzahl mit dem Binäräquivalent von Dezimal 10 erhalten werden. Die dort offenbarte Schaltungsanordnung zur Ausführung dieses Algorithmus arbeitet mit so vielen hintereinandergeschalteten Addierwerken, wie die Binärzahl Stellen hat, sowie mit Laufzeitgliedern zur Verschiebung einer Binärzahl um eine oder mehrere Stellen. Diese für Serienbetrieb ausgelegte Schaltung ist für eine Parallel-Verarbeitung nicht verwendbar und besonders für Binärzahlen mit mehr als 10 Stellen sehr aufwendig.

Aus der deutschen Offenlegungsschrift 14 24717 ist eine Schaltungseinrichtung bekannt, die eine De zimal-Binär-Umsetzung durch Addition einer um drei Ditstellen verschobenen Ziffer zu der um zwei Bitstellen verschobenen Ziffer und nachträglicher Hinzufügung der nächstniedrigen Ziffer leistet. Mit dieser Einrichtung läßt sich jedoch die Multiplikation mit negativen Potenzen der Basis 10 nicht erreichen. Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, die eine Verschiebung einer binär kodierten Oktalzahl um eine Anzahl von Dezimalstellen nach rechts ermöglicht.

Zur Lösung dieser Aufgabe ist erfindungsgemäß

vorgesehen, daß unter Steuerung durch einen in einem Befehlsregister enthaltenen Verschiebe-Rechts-Befehl die Zahl aus dem Ausgangsregister durch eine Arithmetikschaltung in eine Bruchzahl umgewandelt wird, daß die Bruchzahl in einem Umsetzer mindestens teilweise in ein Zwischensignal, bestehend aus binär kodierten Ziffern des Dezimalsystems, umgesetzt wird; daß ein die Anzahl an Dezimalstellen bezeichnendes Stellenfaktorsignal in einem Stcllenfaktor-Register gespeichert wird, daß eine an das Stellenfaktor-Register angeschlossene Zäliler-Steucr-Schaltung den Zähler durch eine durch das Stellenfaktorsignal bestimmte Anzahl von Stufen zählen läßt und daß eine an den Zählerausgang angeschlossene Steuerung den Umsetzer derart steuert, daß entsprechend der vom Zähler abgegebenen Zählersignale io viele von in dem Zwischen-

ignal enthaltenen Dezimalziffem zurück in das )ktale Zahlensystem umgesetzt werden, wie der Wähler Stufen durchläuft.

Die Erfindung schafft damit in besonders ein-'acher Weise durch zweimaliges Umsetzen eine Löiung des genannten Problems. Schwierigkeiten, die ;ich beispielsweise aus einer Multiplikation mit einer üegativen Potenz der Basis des dekadischen Zahlensystems bei Stellenwertverscuiebung nach rechts sonst ergäben, können bei der erfindungsgemäßen Einrichtung nicht auftreten.

Zweckmäßige Ausführungsformen der erfindungsgemäßen Schaltungsanordnung sind Gegenstand der Unteransprüche.

Die Erfindung wird nachstehend an einem Ausfuhrungsbeispiel unter Bezugnahme auf die Zeichnungen beschrieben. Im einzelnen zeigt

Fig. 1 eine schematisches Blockdiagramm einer Datenverarbeitungsanlage zur Umwandlung einer binär kodierten Oktalzahl in einem Bruch,

F i g. 1A die Organisation der Flip-Flops in den Registern aus den F i g. 1 und 3,

F i g. 2 die Zeitgeber- und Steuer-Flip-Flops, wie sie in der Datenverarbeitungsanlage nach den F i g. 1 und 3 Verwendung finden,

F i g. 3 ein schematisches Blockdiagramm der mit den Merkmalen der Erfindung ausgestatteten Datenverarbeitungsanlage zur Umwandlung des binär kodierten Bruches in eine binär kodierte Dezimalzahl und anschließend in binär kodierte Oktalziffern; die Schaltungen nach den F i g. 1 und 3 bilden ein einheitliches System, das zum Zwecke der Darstellung auf die beiden Blätter verteilt wurde. So enthält F i g. 3 Schaltungen, die auch in F i g. 1 enthalten und demzufolge mit gleichen Bezugszeichen versehen sind,

F i g. 4 ein Flußdiagramm für die Sequenz der Arbeitsschritte der Datenverarbeitungsanlage gemäß F i g. 1 zur Umwandlung einer kodierten ganzen Zahl in einen binär kodierten Bruch, no

F i g. 5 A bis 5 C ein Flußdiagramm für die Abfolge der Arbeitsschritte der Datenverarbeitungsanlage nach F i g. 3 zur Umwandlung eines Bruches in eine dezimale ganze Zahl und zur Umwandlung einer dezimalen ganzen Zahl in ein kodiertes oktales Signal.

Die F i g. 4 und 5 A bis 5 C erläutern die Ausführung eines Befehls zur Stellenwertverschiebung nach rechts.

Terminologie

In Fi g. 1 und 3 sind die Ausgänge 50 bis 517 der Steuereinheit 10 gezeigt. Davon sind in F i g. 1 nur 50 und 59 und in Fig. 3 510 und 517 gezeigt; der Rest ist durch gestrichelte Linien angedeutet. Die Abfolge, in der die Steuersignale an diesen Ausgängen auftreten, ist in den Flußdiagrammen der Fig. 4 und 5 erläutert. Die Bezugszeichen für die Ausgänge sind neben den einzelnen Flußkästen in den F i g. 4 und 5 zu sehen. Die Sequenz der Arbeitsschritte der Steuereinheit 10 wird aus der folgenden Beschreibung, betreffend die Fig. 4 und 5, deutlich werden.

Die Steuereinheit 10 besitzt zusätzliche Ausgänge, die verschiedene Operationen in dem System nach Fig. 1 steuern. Diese Ausgänge aus der Einheit 10 sind nicht besonders bezeichnet, lediglich allgemein mit »andere Steuerausgänge« angegeben. Diese anderen Steuerausgänge gehören zu konventionellen logischen Torschaltungen in der Steuereinheit 10, die jedoch in den F1 g. 1 and 3 nicht besonders dargestellt sind. Diese Ausgänge sind an den verschiedenen Eingängen in den Fig. 1 und 3 in Klammem () angegeben und in der Booleschen Schreibweise entsprechend der Verknüpfung von logischen Signalen notiert, die zur Einleitung eines Signals an dem entsprechenden Ausgang notwendig sind.

Somit bedeutet (54 ■ CTR φ 0 + 55-21) einen Ausgang aus der Steuereinheit lO und gibt an, daß ein Steuersignal am Ausgang (5 4 · CTRψ0 + 55 · Q~T) auftritt, wenn Steuersignale gleichzeitig auf jeden der Ausgänge 54 und CTR φ 0 oder 55 und Q~\ gegeben werden.

In den Registern der F i g. 1 und 3 finden Flip-Flops Verwendung als Zeitgeber- und Steuerschaltungen gemäß F i g. 2.

Ein Flip-Flop wird durch einen Buchstaben bzw. einen Buchstaben und ein Symbol mit nachfolgendem »F« bezeichnet, d.h. beispielsweise QlF, während die Ausgänge des Flip-Flops in gleicher Weise, jedoch ohne den Buchstaben F benannt werden. Ein mit Querstrich versehenes Symbol, d. h. beispielsweise JJl, bezeichnet einen Ausgang, der ein Steuersignal erhält, wenn das entsprechende Flip-Flop, d. h. QlF, im Zustand 0 steht. Ein ungestrichenes Symbol, d.h. Ql, bezeichnet einen Ausgang, der ein Steuersignal empfängt, wenn das entsprechende Flip-Flop, d. h. QlF, in einem Zustand 1 steht. Die Buchstabenbezeichnung für ein Register mit nachfolgender Nummer einer Zelle dient zur Identifikation jedes Flip-Flops in einem Register. Somit hat also das y-Register die Flip-Flops YOF bis Y41F sowie die entsprechenden Ausgänge Y 0, Yö,..., Y 41, YVL.

In den Flußdiagrammen der F i g. 4 und 5 bedeutet beispielsweise die Notation A -e-0 (Fig. 4), daß das A -Register auf 0 gesetzt werden soll, und die Notation A <- Y (Fig. 4), daß der Inhalt des Y-Registers in das A -Register übertragen wird. CTR-I (F i g. 4) bedeutet, daß der Zähler um einen Zustand herunterzählt. Ferner bedeutet beispielsweise A [38 : 39] ^CC [41 : 39], daß der Inhalt der 29 Flip-Flops in dem CC-Register, beginnend mit dem Flip-Flop 41, in die 39 Flip-Flops im /!-Register, beginnend mit dem Flip-Flop 38, übertragen werden soll (vgl. F i g. 4). In den Flußdiagrammen zeigen Kästen, die auf einer Ecke stehen, an, daß die Bedingung in dem Kasten vor dem Weitergang geprüft wird.

A. Allgemeine Erläuterung

Der Schiebe-Rechts-Befehl gibt an, daß eine binär kodierte, ganze Zahl nach rechts um so viele Dezimalstellen verschoben werden soll, wie der Stellenfaktor angibt. Dabei ergibt sich nach dem Stellenwertverschieben eine binär kodierte, ganze Oktalzahl sowie eine binär kodierte Dezimalzahl am niedrigstelligen Ende, webei die Anzahl von Dezimalstellen von dem Stellenfaktor angegeben wird. Die binär kodierten Oktalzahlen können dabei als Wörter von einfacher oder auch von doppelter Genauigkeit vorliegen.

Der Schiebe-Rechts-Befehl wird in zwei Phasen ausgeführt. Während der Phase I wird eine ganze Oktalzahl in einen Oktalbruch verwandelt, was Vorteile in der apparativen Auslegung der Anlage

bringt. Bei Vorliegen einer ganzen Oktalzahl von doppelter Genauigkeit wird ein Teil in einen Bruch umgewandelt.

Während der Phase II wird der Oktalbruch in eine ganze binär kodierte Dezimalzahl umgesetzt und sodann die höchststelligen Dezimalziffern entsprechend der geforderten Stellenwertverschiebung wieder in das binär kodierte Oktalsystem konvertiert. Ähnlich wird mit der niedrigststelligen Hälfte einer Zahl von doppelter Genauigkeit verfahren.

Zur weiteren Erläuterung werde als einfaches Beispiel die Oktalzahl 123 betrachtet. Während der Phase I wird die Oktalzahl 123 mit einer Konstanten, nämlich dem oktalen Äquivalent von 10~^s multipliziert, so daß sich ein Oktalbruch ergibt, der kleiner als 1 ist. Selbstverständlich sind die erwähnten Zahlen binär kodiert.

Während der Phase II wird der binär kodierte Oktalbruch durch wiederholtes Multiplizieren mit dezimal 10 in eine binär kodierte Dezimalzahl umgewandelt, deren Ziffern nach jeder Multiplikation einzeln als Überflußziffern aufgesammelt werden. Der zugehörige Algorithmus ist an sich bekannt und beispielsweise in der erwähnten Auslegeschrift 10 99 765 beschrieben. Es werden also folgende Stufen durchlaufen:

octal dezimal octal

(U23-10= 1,23

0^3 -10 = 12,3

Ö3 -10= 123

Die Anlage wandelt sodann soviel binär kodierte Dezimalziffern in binär kodierte Oktalziffern um, daß die von dem Stellenfaktor bezeichnete Anzahl von niedrigststelligen Dezimalziffern zurückbleibt. Die Umsetzung in das Oktalsystem beginnt dabei von der höchststelligen Dezimalziffer an.

Bei dieser Umsetzung wird der sich aus der faktorisierten Darstellung einer Zahl in einem Zahlensystem ergebende Algorithmus ausgenutzt. Diese faktorisierte Darstellung einer Zahl mit den Ziffern u_m ..., M₀ in einem Zahlensystem mii der Basis b hat bekanntlich die Form:

((... (ujb + u_m_₁)b + ...)b + u_l)b + u₀.

ίο Die Anlage ist dabei in besonderer Weise so ausgelegt, daß mehrere Teilschritte gleichzeitig ausgeführt werden können. So ist in Tabelle IV erläutert, daß das Multiplizieren einer Dezimalziffer mit der Basis und das Addieren der nächstniedrigen Dezimalziffer gleichzeitig abläuft. Wie weiter unten noch dargestellt wird, gelingt dies unter Verwendung eines Parallel-Addierers mit zwei Eingangsgruppen. Dabei wird mit einem 1-2-4-8-Binärkode gearbeitet. Zur Darstellung einer Dezimalziffer in diesem Kode benötigt man vier Bitstellen, während für eine Darstellung einer Oktalziffer drei Bitstellen ausreichen. Daher werden bei der Umsetzung der binär kodierten Dezimalziffer u_m (sie sei beispielsweise 0001) an der höchststelligen Seite zwei Binärstellen hinzugenommen, so daß sich zwei Oktalziffern zu je drei Bitstellen ergeben (im erwähnten Beispiel also: 000 001). Die höchststellige Oktalziffer wird dann mit dezimal 10, der Basis b also, multipliziert. Das Produkt wird zur nächststelligen Dezimalziffer u_m . j addiert, so daß

das Ergebnis die in binär kodierte Öktalform umgesetzte höchststellige und nächste Dezimalziffer darstellt. Dieser Arbeitsschritt wird so oft wiederholt, bis die gewünschte Anzahl von Dezimalziffern in binär kodierte Oktalform umgewandelt worden ist.

Angenommen, der Stellenfaktor betrage 1, dann werden die dezimal kodierten Ziffern 123 in das oktale System zurückverwandelt, mit Ausnahme der niedrigststelligen Ziffer 3. Nach dem vorstehend ausgeführten Algorithmus ist b die dezimale 10 bzw. die binäre 1010, so daß die Umsetzung nach folgendem Schema stattfindet (vgl. Tabelle IV):

2 3

(000001) 23

(1)

t W

(0 00001-10 dezimal) 2 3 = (00101 0)^,2,3 (2)

(001010

(3)

1 2 dezimal

Man sieht also, daß die Dezimalziffern 12 zurück 65 Das hier beschriebene Ausfühjungsbeispiel der An

binär oktal kodiert sind, wobei nur eine Ziffer, näm- lage arbeitet mit 13 Oktalziffern einfacher Genauig

lieh die Ziffer 3 in binär kodierter Dezimalform zu- keit und 26 Oktalziffern doppelter Genauigkeit. Di<

rückbleibt. größte Anzahl von Dezimalziffern, die in einer nacl

870

^v 7 8

rechts stellenwertverschobenen Zahl benötigt wer- wird die octale ganze Zahl als Ganzes in einen Bruch

den, ist 12. Folglich wird in der Anlage 10-¹² bzw. umgewandelt. Wenn die octale ganze Zahl eine Zahl

dessen oktales Äquivalent mit der ganzen Oktalzahl von doppelter Genauigkeit ist, wird sie teilweise in

multipliziert, um sie in Bruchform umzuwandeln. einen Bruch konvertiert.

10 ist deshalb ausgewählt worden, weil diese Zahl 5 Fig. 1 zeigt in Form eines Blockdiagramms die

die Basis desjenigen Zahlensystems ist, in das die Einrichtung zur Umwandlung der octalen ganzen

genannte Zahl durch wiederholtes Multiplizieren mit Zahlen in einen octalen Bruch. Die Organisation und

dezimal 10 umgewandelt werden soll. 12 ist deshalb der Betrieb dieser Einrichtung nach Fig. 1 sind fol-

als Potenz gewählt worden, weil sie gleich der größten gende:

Anzahl der erforderlichen Dezimalziffern ist. Die io Zunächst speichert eine Quelle 13 einen Schiebe-Tabelle III gibt das oktale Äquivalent von dezimal rechts-Befehl in ein Befehlsregister 11 und ein Stellt)-¹² an. Der Oktalbruch beginnt mit 13 Nullen und lenfaktor-Signal in das Stellenfaktorregister 72. Der ist in Tabelle III dann nur noch in seinen weiteren Stellenfaktor bezeichnet die Zahl an Dezimalziffern, 27 Ziffern angegeben. Damit erhält man die notwen- die in dem Bruchteil der endgültig nach rechts steldige Genauigkeit auch für eine Zahl von doppelter 15 lenwertverschobenen Zahl erforderlich sind.
Genauigkeit. Bei einer Zahl von einfacher Genauig- Man betrachtet zunächst die Umwandlung einer keit werden nur die höherstelligen 14 Ziffern octalen ganzen Zahl von einfacher Genauigkeit in benötigt, während bei einer Zahl von doppelter Ge- einen octalen Bruch. Die Quelle 13 speichert die nauigkeit alle 27 Ziffern verwendet werden. 13 oktale octal ganzzahligen Signale von einfacher Genauig-Stellen entsprechen 12 Dezimalstellen und 26 oktale 20 keit in ein Y-Register 14. Die octale ganze Zahl wird Stellen entsprechen 24 Dezimalstellen. Somit wird dann in das Λ-Register 16 übertragen.
10"¹² mindestens bis zu einer solchen Anzahl von Ein Zähler 22 wird entsprechend den 14 oberen Stellen (nicht gerechnet die ersten Nullen) umge- octalen Ziffern aus Tabelle HI in einem vorwandelt, als es Stellen bei den oktal kodierten Zahlen bestimmten Zustand gesetzt. Der Zähler 22 zählt gibt. »5 dann durch 14 Zustände, ehe er in den Zustand 0

Die Tabellen I und II erläutern die in der folgen- übergeht. Zum Zwecke der Erläuterung seien die

den Beschreibung verwendete Terminologie. Eine Zählzustände mit 14, 13, 12,... ,0 bezeichnet. Na-

Zahl von einfacher Genauigkeit ist danach gemäß türlich können auch andere Sequenzen von Zählzu-

gängigem Sprachgebrauch ein Wort, das aus 39 Bits ständen Verwendung finden.

(13 Oktaden) besteht, während eine Zahl von 30 Ein Dekodierer 24 spricht auf jeden Zustand des

doppelter Genauigkeit zwei Wörter umfaßt, von Zählers an und erzeugt die entsprechende Ziffer aus

denen jedes 39 Bits enthält. den 14 octalen Ziffern gemäß Tabelle III. Es werden

Man entnimmt der Tabelle I, daß die umzuwan- 14 octale Ziffern benutzt, die eine Octade an Genaudelnde anfängliche Zahl einfacher Genauigkeit eine igkeit mehr ergeben als die 13 Octaden in dem ganzoktale ganze Zahl mit 13 Oktaden ist und nach der 35 zahligen Signal, das umgewandelt wird, um sicherzu-Verschiebung eine Zahl mit zwei Teilen ergibt, von stellen, daß das Ergebnis auf 13 Octaden genau ist. denen ein Teil die verschobene oktale ganze Zahl Der erste Zustand des Zählers entspricht der niedmit maximal 13 Oktaden und der andere Teil eine rigstwertigen Ziffer der oberen 14 Ziffern, d.h. der umgewandelte dezimale ganze Zahl mit maximal octalen Ziffer 5, während der Zustand 1 des Zählers 12 Dekaden ist. 40 22 der höchstwertigen octalen Ziffer 4 entspricht.

Der Tabelle II entnimmt man, daß die anfängliche Somit liefert der Ausgang des Entschlüsselet 24

Zahl mit doppelter Genauigkeit zwei Teile umfaßt, eine Reihe von Ausgangssignalen, die der zu benut-

nämlich die obere oktale ganze Zahl mit 13 Oktaden zenden Bruchzahl entsprechen, um die ganzzahligen

und die untere oktale ganze Zahl mit 13 Oktaden, die Signale in dem Λ-Register 16 umzuwandeln. Ein

den höherstelligen und den niederstelligen Teil der 45 Multiplizierer 26 multipliziert die vom Dekodierer

Zahl von doppelter Genauigkeit bilden. Nach der gebildeten Ziffern mit dem ganzzahligen Signal in

Verschiebung ergibt sich eine Zahl von doppelter dem Λ-Register 16, und das Ergebnis (14 Octaden)

Genauigkeit mit drei Teilen, von denen einer die um- erscheint endlich an dem Ausgang 26 a und wird im

gewandelte obere oktale ganze Zahl (13 Oktaden), ein wesentlichen in das Z-Register 18 eingeschrieben.

anderer die umgewandelte untere oktale ganze Zahl 5° Man betrachte nun die Umwandlung einer Zahl

(13 Oktaden maximal) und der dritte schließlich aie --von doppelter Genauigkeit. Die Quelle 13 speichert

umgewandelte untere dezimale ganze Zahl (maximal ein unteres octal ganzzahliges Signal (vgl. Tabelle II)

12 Dekaden) ist. Die genannten dezimal ganz- in das Y-Register 14 und das obere octal ganzzahlige

zahligen Teile sind diejenigen, die sich nach der Stel- Signal (Tabelle II) in das B-Register 12. Das untere

lenwertverschiebung nach rechts ergeben, während 55 octal ganzzahlige Signal wird dann in das A -Register

die übrigen Teile die oktal kodieren ganzzahligen, 16 übertragen, genauso wie für eine Zahl mit ein-

nach rechts Stellenwert verschobenen Zahlen bilden. fächer Genauigkeit umgewandelt, und das Ergebnis

B Phase I wird in das .X-Register 18 eingespeichert. Danach

_TT j. ' ^₁ _. ,, wird das obere octal ganzzahlige Signal aus den

Umwandlung von octaler ganzer Zahl _{6o ß}._{Register 12 in das} ^Register 16 übertragen, um

in oc en nie _der Wähler 22 wird in den Zustand 27 gesetzt, de

1. Kurze Beschreibung der Einrichtung der niedrigstwertigen Ziffer aus den 27 Octalziffen

Der erste Schritt bei der Ausführung eines Schie- aus Tabelle ΠΙ entspricht, die eine Octalziffer 7 ist

berechts-Befehls besteht in der Umwandlung der Der Zähler 22 zählt dann durch 27 Zählzustände ent

octalen ganzen Zahl in einen octalen Bruch, wobei 65 sprechend den 27 Ziffern gemäß Tabelle I von link

die äußerst schnelle Muitiplikationstechnik, wie nach rechts. Der Zähler geht dann in den Zustand O.Di

oben beschrieben, eingesetzt wird. Wenn die octale letzten 14 Zählzustände (vor dem Zustand 0) sind di

ganze Zahl eine Zahl von einfacher Genauigkeit ist, gleichen wie die 14 Zustände für eine Zahl mit ein

87Q

9 10

fächer Genauigkeit; jedoch können sie auch in an- stand 0 zurückkehrt. Der Zähler 22 gibt ein Steuer-

derer Reihenfolge durchlaufen werden, je nach der signal auf den Ausgang CTR φ 0, wenn er nicht im

Zählerart und dem Zählcode. Der Dekodierer 24 Zustand 0 steht. Somit sind jetzt Steuersignale an den

spricht auf jeden unterschiedlichen Zählzustand des Ausgängen 54 und CTR φ 0. Ein Steuersignal wird

Zählers 22 an und erzeugt die entsprechende Ziffer 5 an dem Ausgang S 4 · CTR ψ 0 der Steuereinheit 10

gemäß Tabelle III. Somit werden die in Tabelle III gebildet, wodurch der Dekodierer24 den Zustand des

angegebenen 27 Ziffern von rechts nach links, nach- Zählers 22 entschlüsselt und ein kodiertes Ausgangs-

einander in Sequenz von der höchstwertigen zur nied- signal, das die Octalziffer 5 repräsentiert, auf den

rigstwertigen Ziffer erzeugt und werden auf den MuI- Multiplizierer 26 gibt.

tiplizierer 26 gegeben. Der Multiplizierer 26 multipli- io Der Multiplizierer 26 umfaßt eine Multiplizierziert die von dem Dekodierer 24 gebildeten Ziffern schaltung 28, einen Umsetzer 30 in Form eines bimit dem oberen octal ganzzahligen Signal, das in nären Paralleladdierers sowie das CC-Register 20. dem /!-Register 16 gespeichert ist. Das Ergebnis ist Das CC-Register 20 ist ein üblicher Akkumulator, ein 27octalziffriges Signal. Die höchstwertigen 13Oc- der die Signale aus dem Umsetzer 30 speichert. Die talziffern werden in das ^-Register 16 eingespeichert 15 Multiplizierschaltung 28 liefert ein 42-Bit-Ausgangsals das obere Octalprodukt, und die niedrigstwertigen signal entsprechend dem Produkt der Octalziffer-14 Octalziffern werden in das Y-Register 14 als der signale aus dem Dekodierer 24 mit der octalen ganuntere Octalbruch eingespeichert. Der Addierer 30 zen Zahl in dem /!-Register 16. Das Steuersignal bei addiert dann den Inhalt des Registers 14 zum Inhalt SA·CTRφQ läßt die Mulüpliziei schaltung 28 die des AT-Registers 18, das die 14 Octalziffern aus dem 20 Produktsignale auf den AA-Eingang des Umsetzers vorherigen Produkt enthält, das mit der unteren oc- 30 geben. Der Umsetzer ist ein binärer Volladdierer talen ganzen Zahl gebildet wurde. Die Summe ist der mit zweimal 42 Eingängen (AA; BB) sowie 42 Ausuntere Octalbruch (vgl. Tabelle II). Der Zähler 22 gangen und einem Übertrag-Ausgang. Der Addierer und der Dekodierer 24 erzeugen automatisch eine 30 verknüpft die Signale an seinen beiden Eingängen Reihe von Octalziffersignalen, die die Bruchzahl re- 25 und gibt die Summensignale auf den Eingang des präsentieren, die zur Umwandlung der ganzzahligen CC-Registers 20, wo sie automatisch gespeichert wer-Signale in Bruchsignale dient. den. Das Steuersignal bei 54 · CTR φ 0 läßt weiterhin den Entschlüsseier 24 den neuen Zustand des 2. Detaillierte Beschreibung der Schaltung Zählers 22 entschlüsseln und eine entsprechende Zif-

Man betrachte nun die Einzelheiten der Einrich- 30 fer auf die Multiplizierschaltung 28 geben,
tung aus Fig. 1 zur Umwandlung einer octalen gan- Das neue Steuersignal bei 54 verursacht ein andezen Zahl in einen Octalbruch. Die Register 12, 14, res Steuersignal bei SA CTR φθ, das den Dekodie-16, 18 sowie das CC-Register 20 (das in dem Multi- rer 24 die nächst höherwertige Ziffer 0 (entsprechend plizierer 26 enthalten ist) haben jeweils 42 Speicher- dem Zustand 13 des Zählers 22) auf die Multiplizellen bzw. Flip-Flops. Jede Zelle dient zum Spei- 35 zierschaltung28 geben läßt. Die Multiplizierschaltung ehern eines binären Informationsbits. In F i g. 1 A 28 multipliziert das octal ganzzahlige Signal in dem sind die 42 Speicherzellen in jenem Register darge- A -Register 16 mit dem neuen Octalziffersignal aus stellt. Die Speicherzellen sind zu 14 Octaden grup- dem Dekodierer 24 und liefert wiederum ein dem piert, von denen jede drei Speicherzellen umfaßt. Die Produkt entsprechendes Signal an dem AA -Einerste Octade enthält die Zellen 0, 1 und 2, während 40 gang des Addierers 30. Das neue Steuersignal bei die 14. Octade die Zellen 39, 40 und 4! umfaßt. Die S4 · CTR φ 0 läßt den Inhalt des CC-Registers 20 drei Bits in jeder Octade repräsentieren eine binäre um eine Octalziffer nach rechts oder zum niederwerkodierte Octalzahl. tigen Ende des CC-Registers 20 (durch eine nicht

Man betrachte jetzt die genaue Arbeitsweise der dargestellte Torschaltung) verschieben; es läßt wei-

Schaltung nach Fig. 1 unter Zuhilfenahme des Fluß- 45 terhin ein Tor 36 die niedrigstwertige Octade, die aus

diagramms aus F i g. 4. Zunächst speichert die Quelle dem CC-Register 20 hinausgeschoben wurde, in die

13 entweder eine ganze Zahl von einfacher Genauigkeit 13.Octade (Zellen Y37 bis Y 39) des Y-Registers 14

aus 13 Octaden in das Y-Register 14 oder eine ganze speichern und läßt ein Tor 38 den Inhalt des CC-

Zahl von doppelter Genauigkeit aus 26 Octaden in Registers 20 zurück zum ßß-Eingang des Addierers

das B-Register 12 und das Y-Register 14. Außerdem 50 30 geben. Der Addierer 30 besitzt eine inhärente

speichert die Quelle 13 einen Schieberechts-Befehl Verzögerung, so daß nach der Verschiebung des

in das Befehlsregister 11 und ein Stellenfaktor-Signal CC-Registers 20 der Addierer 30 die Signale an den

in das SF-Register 72. Dadurch geht die Steuerein- Eingängen AA und BB verknüpft und Summensignale

heit 10 aus dem Zustand 0 in den Zustand 1, in dem zurück auf das CC-Register 20 gibt, wo sie automa-

ein Steuersignal am 51-Ausgang gebildet wird. 55 tisch gespeichert werden.

Wenn man zunächst davon ausgeht, daß eine Zahl Dieser Arbeitsablauf setzt sich für jedes unter-

nur in einfacher Genauigkeit von der Quelle 13 ge- schiedliche Steuersignal bei 54 und jeden verschie-

liefert wurde und somit nur eine octale ganze Zahl denen Zustand des Zählers 22 (und damit für jede

(Tabelle I) in dem Y-Register gespeichert ist, dann verschiedene Ziffer aus den 14 Ziffern in Tabelle III]

läßt das Steuersignal an dem 51-Ausgang ein Tor 33 60 fort, bis der Zähler 22 herab in den Zustand 0 ge-

das octal ganzzahlige Signal aus dem Y-Register 14 zählt hat. Dann wird ein Steuersignal bei CTR = C

in das /4-Register 16 speichern. Das Steuersignal bei am Zähler 22 gebildet, was die Multiplizierschaltunj

51 läßt eine Zähler-Steaerschaltung 34 den Zähler 28 daran hindert, ein weiteres Produktsignal zu bil

22 in den Zustand 14 stellen, der der niedrigstwerti- den, weiterhin das CC-Register 20 am Verschiebe!

gen Ziffer aus den 14 Ziffern gemäß Tabelle III ent- 65 hindert und schließlich das Tor 36 daran hindert

spricht. Die Steuereinheit 10 geht aus dem Zustand 1 eine weitere Octade in das Y-Register zu schieben,
in den Zustand 4, wo sie eine Reihe von Signalen am Das CC-Register 20 enthält jetzt 14 Octalzifferr

Ausgang 54 erzeugt, bis der Zähler 22 in den Zu- die das Produkt der vierzehn in Tabelle ΠΙ darge

Ä7Q

11 12

stellten Ziffern mit dem octal ganzzahligen im (CTR ■<- 27) entsprechend der höchstwertigen Ziffer A -Register 16 enthaltenen Signal darstellt. Weiterhin von den 27 in Tabelle III dargestellten Ziffern und sind 14 Octalziffern jetzt in dem Y-Register 14 ent- wodurch schließlich das Q1 F-Flip-Flop (Fig. 2) in halten; jedoch sind diese Octalziffern nicht signifikant den Zustand 1 gesetzt wird (QlF-*- 1).
und bleiben unberücksichtigt. 5 Die Steuereinheit 10 kehrt jetzt zurück zum ZuWenn der Zähler 22 den Zählzustand 0 erreicht stand 4, indem die Steuersignale wiederum sequenhat, wird ein Steuersignal bei CTR — 0 gebildet, und tiell an dem 54-Ausgang gebildet werden. Der Zähdas System schlägt einen von zwei Wegen gemäß der ler 22 ist nicht im Zustand 0, somit wird ein Steuer-Darstellung im Flußdiagramm der F i g. 4 ein. Ein signal an dem CTR φ 0-Ausgang gebildet. Ein Pfad gilt für Q1F = 1 und der andere für Q1F = 0, io Steuersignal wird wiederum an dem S4-CTR^O-die mit »JA« bzw. »NEIN« in Fig. 4 bezeichnet sind. Ausgang gebildet, wodurch die Multiplizierschaltung Anfänglich ist das Q1 F-Flip-Flop im Zustand 0, so 28 ein Eingangssignal auf den /1/4-Eingang des Addaß dementsprechend der mit »NEIN« bezeichnete dierers 30 gibt, das dem Produkt des von dem DePfad eingeschlagen wird. Das Steuersignal bei kodierer 24 gebildeten Signals mit dem Inhalt des CTR = O läßt die Steuereinheit in den Zustand 5 15 λ!-Registers 16 entspricht; weiterhin wird der Inhalt des übergehen und ein Steuersignal bei 55 bilden. Somit CC-Registers 20 um eine octale Ziffer (3 Bits) nach wird ein Steuersignal an dem 55-öT-Ausgang gebil- unten (vgl. Fig. 1) verschoben; weiterhin wird das det, das das Tor 38 den Ausgang aus dein CC-Regi- Tor 38 dazu veranlaßt, den verschobenen Inhalt des ster 20 zurück zu dem BB-Eingang des Addierers 30 CC-Registers 20 zurück auf den Bß-Eingang des geben läßt und das ein Tor 40 ein Signal auf den 20 Addierers 30 zu geben; schließlich wird das Tor 36 A A -Eingang des Addierers 30 geben läßt, das die veranlaßt, die aus dem CC-Register 20 hinausgescho-Octalziffer 2 repräsentiert. Demzufolge addiert der bene Octalziffer in die 13. Octade des Y-Registers 14 Addierer 30 den Inhalt des CC-Registers 20 zur Oc- zu geben; schließlich wird das Y-Register 14 um eine lalen 2, und das Ergebnis wird zurück in das CC-Re- Octade (3 Bits) nach links verschoben, und es wird gister 20 gespeichert. 25 der Zähler dazu veranlaßt, um eine Zählstufe herab-Der Sinn der Addition der Octalen 2 zu dem in zuzählen. Diese Operation wiederholt sich für jede dem CC-Register 20 enthaltenen Ergebnis liegt dar- der restlichen 26 Stufen des Zählers 22, bis der Zähin, eine Korrektur an der Zahl vorzusehen, wodurch ler den Zustand 0 erreicht hat, zu welchem Zeitpunkt die Zahl größer wird, so daß für den Fall, daß Zif- das Steuersignal vom CTR φ 0-Ausgang verschwinfern in nachfolgenden Operationen weggeworfen 30 det und ein Steuersignal wiederum an dem CTR φ 0-werden, die sich ergebende Zahl immer noch in der Ausgang auftritt.

erforderlichen Anzahl von Digits, d.h. 13 Octal- Das CC-Register 20 und das Y-Register 14 enthal-

digits, korrekt, in der niedrigstwertigen Ziffer jedoch ten jetzt die 27 Ziffern, die das Produkt der 27 Zif-

geringfügig größer als notwendig ist. Die Steuerein- fern (Tabelle III) mit der oberen octalen ganzen Zahl

heit 10 geht dann in den Zustand 6, wodurch ein 35 bilden. Das CC-Register 20 weist 14 Octaden auf,

Steuersignal am 56-Ausgang gebildet wird. und das Y-Register 14 hat 13 Octaden.

Ein Steuersignal wird jetzt an dem 56· Q"I-Aus- Die Steuereinheit 10 geht wiederum vom Zustand 4

gang gebildet, wodurch ein Tor 42 den Inhalt des in den Zustand 5 und läßt ein Steuersignal an dem

CC-Registers 20 in das ^-Register 18 einspeichert Ausgang 55 entstehen. Jetzt ist jedoch das QlF-

und wodurch der Inhalt aus dem A -Register 16 ge- 40 Flip-Flop in dem Zustand 1, so daß der linke Pfad

löscht wird. in Fig. 4 eingeschlagen wird. Ein Steuersignal wird

Wie in Fig. 4 angedeutet, werden jetzt zwei ver- auf die AusgängeQl sowie 55 gegeben, somit wird

schiedene Pfade eingeschlagen, je nach dem Inhalt ein Steuersignal an dem 55-Ql-Ausgang gebildet,

des B-Registers 12. Wenn das B-Register 12 leer ist wodurch ein Tor 44 die oberen 39 Speicherzellen, be-

(was für eine Zahl von einfacher Genauigkeit der 45 ginnend mit Zelle 41, in dem CC-Register 20 in die

Fall ist), wird ein Steuersignal an dem B = 0-Aus- 39 Zellen, beginnend mit Zelle 38 des /!-Registers

gang des B-Registers 12 gebildet. Unter diesen Um- 16, überleitet

ständen ist die Phase I jetzt abgeschlossen, und die ^ r_3g . ₃m ^_ _cc M₁. ₃₉i\

Steuereinheit 10 geht in den Zustand 10, bei dem ein Vl-J ι ■ if ·

Steuersignal an dem 510-Ausgang gebildet wird. 50 Das in dem CC-Register 20 enthaltene Ergebnis

Es wird jetzt der weitere Arbeitsablauf für eine wird also in das /4-Register 16 eingespeichert und

Zahl von doppelter Genauigkeit im Anschluß an den drei Speicherzellen oder eine Octade nach rechts ver-

Zustand 6 betrachtet. Die Verarbeitung der unteren schoben. Somit haben wir jetzt 13 obere Informa-

octalen ganzen Zahl findet in der eben beschriebenen tionsoctaden in dem /4-Register 16 gespeichert, und

Weise statt. Jetzt ist eine Nicht-Null-Information in 55 diese 13 Octaden bilden das obere Octalprodukt (vgl.

dem B-Register 12 enthalten, wodurch ein Steuer- TabelleΙΠ). Das Steuersignal bei SS-Ql läßt wei-

signal an dem B Φ 0-Ausgang auftritt Dadurch terhin ein Tor 46 die niedrigstwertige Octade (näm-

schlägt die Steuereinheit 10 den mit »NEIN« bezeich- Hch die Speicherzellen CCOF, CClF sowie CC2F)

neten Pfad in Fig. 4 ein und geht in den Zustand 7, des CC-Registers 20 in die 14. Octade des Y-Regi-

bei dem ein Steuersignal an dem 57-Ausgang gebil- 60 sters einspeichern

det wird . (γ [41: 3] *- CC [02:3]).

Jetzt ist das Flip-Flop Ql F immer noch in einem

Zustand 0, wodurch ein Steuersignal am (Jl-Ausgang Das Y-Register 14 enthält jetzt 14 Octaden, die der

steht. Somit wird also ein Steuersignal an dem unteren octalen Teilbruch bilden (Tabelle U). Es is

57· QT · B φ O-Ausgang gebildet, wodurch das Tor 65 lediglich teilweise der untere Octalbruch, da er nocl

44 den Inhalt des B-Registers 12 in das A -Register zu dem oberen octalen Teflbruch in dem Z-Registei

16 speichert (A -*-B), wodurch weiterhin die Steue- 18 addiert werden muß. Die Steuereinheit geht dam

rung 34 den Zähler 22 in den Zustand 27 setzt in den Zustand 6.

R7Q

Ein Steuersignal wird jetzt bei 56 sowie bei Ql ziffern in der ursprünglichen octalen ganzen Zahl gebildet. Somit steht also ein Steuersignal an dem Für den Fall, daß die obere octale ganze Zahl eine Ausgang56 Ql. Das Steuersignal56 Ql läßt ein Zahl von doppelter Genauigkeit ist, beträgt die An-Tor48 den Inhalt des A'-Registers 18 auf den AA- zahl der Zustände 27, einen mehr als 26 Octalzifferr Eingang des Addierers 30 geben und läßt ein Tor 50 5 in der ursprünglichen oberen octalen ganzen Zah den Inhalt des Y-Registers 14 auf den Bß-Eingang und unteren octalen ganzen Zahl. Somit ist die Angeben. Außerdem wird eine 1 zu dem Ergebnis ad- zahl der Ziffernsignale, die von dem Zähler und dem diert, um eine Korrektur für diejenigen Bits zu lie- Dekodierer erzeugt werden, um 1 größer als die Anfern, die später unberücksichtigt bleiben, und um zahl der oberen Ziffern, die in der endgültigen Octalsicherzustellen, daß nach dem Unberücksichtigtlas- io zahl erhalten werden, gleichgültig, ob einfache odei sen von Bits die niedrigstwertige Ziffer geringfügig doppelte Genauigkeit vorliegt,
größer ist. Dazu läßt das Steuersignal bei 56 Ql ein Zusammengefaßt empfangen die Register A (16), ODER-Tor 51 ein Signal auf einen Übertrag-Ein- 3(12) und 7(14) die ganze Zahl, die umgewandelt gang des Addierers 30 geben. Der Addierer 30 ad- werden soll, und der Zähler 22 zählt durch eine Sediert automatisch die Eingänge zueinander, und das 15 quenz von Stufen, die mindestens gleich der klein-Ergebnis wird in das CC-Register 20 eingespeichert. sten Anzahl von Ziffern ist, die in dem Bruch ge-Das CC-Regisier 20 enthält jetzt die 14 Octaden, die wünscht werden. Der Dekodierer 24 spricht auf jeden tatsächlichen unteren Octalbruch bilden (vgl. den Zustand des Zählers 22 an und liefert kodierte Tabelle II). Die Steuereinheit geht dann in den Zu- Ausgangssignale. Die auf diese Weise erzeugten kostand 7. 30 dierten Ausgangssignale repräsentieren eine Bruch-Steuersignale werden jetzt bei 57 und Ql gebildet; zahl zur Umwandlung der ganzen Zahl in einen somit entsteht also ein Steuersignal an dem 57 Ql- Bruch. Die Ziffern sind in dem Zahlensystem dei Ausgang, wodurch das Tor 42 den Inhalt des CC- umzuwandelnden Zahl. Allgemein gesprochen, kön-Registers 20 in das Z-Register 18 speichert. nen die Ziffern durch B~ⁿ repräsentiert werden. B isi Das Bit 42 des CC-Registers 20 ist eine 1 nach der 25 die Grundzahl des Zahlensystems, in das das erhal-Addition durch den Addierer 30, wenn es einen tene ganzzahlige Signal umgewandelt werden soll. Übertrag von den niederstelligen 14 Octaden wäh- η ist mindestens so groß wie die größte Zahl der errend der Addition durch den Addierer 30 gibt. Wenn forderlichen Ziffern in der endgültigen dezimalen es einen Übertrag gab, dann muß der Übertrag in den ganzen Zahl, die nach Phase II erhalten wird. In dei höchstwertigen Teil des Ergebnisses überführt wer- 30 hier beschriebenen Ausführungsform für die Umden, das jetzt in dem Λ-Register 16 gespeichert ist. Wandlung von octal zu dezimal ist B dezimal 10 Dazu wird jetzt geprüft, ob das Bit 42 in dem CC- (bzw. octal 12), während η dezimal 12 (bzw. octal Register 20 eine 1 ist. Wenn es eine 1 ist, wird ein 14) ist. Der Multiplizierer 26 multipliziert die kodier-Steuersignal an dem CC [42:])= 1-Ausgang gebil- ten Ausgangssignale mit den ganzzahligen Signalen det. Man nehme an, daß kein Übertrag und kein 35 und erzeugt Bruchsignale, die dem Produkt entSteuersignal an dem Ausgang CC [42:1] = 1-Aus- sprechen.

gang gebildet werden. Dann wird die Steuereinheit 10 Die von dem Dekodierer gebildeten Ziffern kön-

vom Zustand 7 in den Zustand 10 übergehen und die nen auf verschiedene Werte modifiziert werden, je

Phase I beenden sowie die Phase II der Stellenwert- nach der besonderen Konstruktion des Multiplizie-

verschiebung nach rechts beginnen. 40 rers. Weiterhin kann das CC-Register 20 als Teil des

Man nehme nun an, daß ein Steuersignal an dem Addierers 30 betrachtet werden. Der Addierer 3fl

CC [42:1] = 1-Ausgang gebildet wird und anzeigt, kann eine Torschaltung sein oder auch eine Kombi-

daß ein Übertrag auftrat. Unter diesen Umständen nation von Registern mit Torschaltungen,
geht die Steuereinheit 10 von dem Zustand 7 in den

Zustand 8, bei dem ein Steuersignal an dem 58-Aus- 45 C. Phase II — Umwandlung des Octalbruches

gang gebildet wird. Ein Steuersignal an dem 58-Äus- in das Dezimalsystem sowie Korrekturzyklus

gang läßt ein Tor 52 den Inhalt des /!-Registers 16 , _{Kurze Beschreibung}
auf den AA -Eingang des Addierers 30 geben und

läßt das Tor 51 ein Signal auf den Übertrags-Eingang Nach der Phase I wird in die Phase II eingetreten, des Addierers 30 geben. Im Ergebnis addiert der Ad- 50 Wie vorstehend unter den theoretischen Erwägungen dierer 30 eine 1 zur Zahl in dem Register 16, und ausgeführt, wird der während der Phase I erhaltene das Ergebnis wird in dem CC-Register 20 gespei- Octalbruch in eine dezimale ganze Zahl umgewandelt chert. Die Steuereinheit 10 geht dann in den Zu- und ein Teil der Ziffern in der dezimalen ganzen stand 9 über. Ein Steuersignal wird dann am 59- Zahl wieder in das octale Zahlensystem zurückver-Ausgang gebildet und läßt das Tor 44 das korrigierte 55 wandelt. Die Anzahl an Dezimalziffern, die verbleiobere Octalprodukt in dem CC-Register 20 zurück ben, wird durch den Stellenfaktor, der in dem Stellenin das /!-Register 16 speichern. Auf den Zustand 9 faktorregister 72 enthalten ist, bezeichnet. Es gibt folgt der Zustand 10 der Steuereinheit 10, der die insgesamt 12 Dezimalziffern in der dezimalen ganzer Phase I beendet und die Phase II einleitet. . Zahl, so daß die Anzahl der in das Octale zurückzu-Man bedenke, daß die Schaltung bzw. Einrichtung 60 verwandelnden Dezimalziffern gleich ist 12 (dezimal; nach Fig. 1 eine Datenverarbeitungsvorrichtung dar- minus dem Stellenfaktor.

stellt, die ein ganzzahliges Signal in ein Bruchsignal Während der Phase II werden bei Vorliegen dopumwandelt. Obwohl das gegebene Beispiel Zahlen pelter Genauigkeit das obere Octalprodukt und dei aus dem Octalzahlensystem betrifft, kann das gleiche untere Octalbruch (wie er aus der Phase I erhalter Verfahren auf die Umwandlung von Zahlen in ande- 65 wurde) durch die verschiedenen Stufen, wie sie ir ren Zahlensystemen Anwendung finden. Im Fall einer Tabelle II angezeigt sind, umgewandelt. Die endgül ganzen Zahl von einfacher Genauigkeit ist die An- tigen Zahlen sind eine umgewandelte obere octah zahl der Zustände 14, einer mehr als die 13 Octal- ganze Zahl plus einer umgewandelten unteren dezi

15 16

malen ganzen Zahl. Wie im Falle einfacher Genauig- Der Schieberechts-Befehl war vorher in dem Bekeit wird der untere Octalbruch in eine untere dezi- fehls-Register 11 gespeichert, und die Stellenfaktormale ganze Zahl und dann ein Teil der Ziffern in der signale waren in dem Register 72 gespeichert. Im unteren dezimalen ganzen Zahl zurück ins Octale Fall einer Zahl mit einfacher Genauigkeit ist der verwandelt, um die umgewandelte untere octale 5 Octalbruch (Tabelle I) jetzt in dem AT-Register 18 ganze Zahl und die umgewandelte untere dezimale enthalten. Im Fall einer Zahl mit doppelter Genauigganze Zahl zu bilden. Die Anzahl der dezimalen Zif- keit sind das obere Octalprodukt und der untere fern, die ins Octale zurückverwandelt werden sollen, Octalbruch (vgl. Tabelle H) jetzt in dem A -Register ist wiederum 12 (dezimal) minus dem Stellenfaktor. 16 bzw. in dem A'-Register 18 gespeichert.

Man betrachte wieder den Arbeitsablauf der io Man betrachtet zunächst die Einzelne; . zur UmPhase II zur Umwandlung eines Octalbruches ein- Wandlung eines Octalbruches von einfach Genauigfacher Präzision ins Dezimale. Der Octalbruch wird keit (in dem A'-Register 18) in eine dezimale ganze in eine Dezimalzahl dadurch umgewandelt, daß das Zahl. Die erste Multiplikation mit 10 ist ein beson-Octalbruchsignal wiederholt mit der Dezimalzahl 10 derer Fall, weil der untere Octalbruch, der jetzt in (Octalen 12) unter Verwendung der Einrichtung aus 15 dem A'-Register 18 gespeichert ist, 14 Octaden statt Fig. 1 multipliziert wird. Die oberen vier Bits des der erforderlichen 13 Octaden aufweist. Somit sind Signals, das sich aus jeder Multiplikation ergibt, re- im Effekt die Zahlensignale in dem A'-Register 18 um präsentieren eine der dezimalen Ziffern der Dezimal- drei Binärbits nach links verschoben. Das bedeutet, zahl. Der Addierer 30 ist ein binärer Volladdierer daß der in dem A'-Register 18 enthaltene untere und arbeitet in dem 1-2-4-8-Zahlencode. Grundsatz- 30 Octalbruch tatsächlich schon mit der Dezimalen 8 Hch wird die Multiplikation dadurch ausgeführt, daß (Octalen 10) multipliziert worden ist.
eine Zahl, um drei binäre Bits verschoben, auf einen Dieser Speziafall wird durch die Torschaltungen Eingang des Addierers und die gleiche Zahl, um zwei 60 und 62 verarbeitet. Die Torschaltung 60 gibt die binäre Bits verschoben, auf den anderen Eingang des Ausgänge A" 0^-A" 41 aus dem A'-Register 18 auf die Addierers gegeben wird, so daß die Summe gleich der 25 Eingänge 0 bis 41 des AA-Einganges des Addierers Dezimalen 10 (Octalen 12) mal der Zahl ist. Dies ist, 30. Damit wird die Dezimale 10 (Octale 8) mal der kurz dargestellt, die dem Arbeitsablauf zugrunde lie- Zahl in dem A'-Register 18 auf den Addierer 30 gegegende Theorie, wobei die Dezimale 10 (Octale 12) ben. Die Torschaltung 62 gibt die Ausgänge X 2 bis wiederholt mit den unteren Octalbruchsignalen multi- X41 aus dem A'-Register 18 auf die Eingänge 0 bis pliziert wird. Ein ähnlicher Arbeitsablauf wird bei 30 39 des BB-Addierereinganges. Man bemerke, daß das einer Zahl mit doppelter Genauigkeit eingenommen. im Effekt eine Verschiebung der Zahl in dem A"-Re-

Nach der Umwandlung eines Octalbruches von gister 18 um zwei Bit-Positionen nach rechts bedeutet, einfacher Genauigkeit in eine dezimale ganze Zahl Da der Inhalt des AVRegisters 18 im Effekt dezimal 8 wird die erste dezimale Ziffer in eine octale nach mal dem Octalbruch ist, wird eine Dezimale 2 mal einem neuartigen Verfahren und einer dazu geeig- 35 dem octalen Bruch auf den Bß-Eingang des Addierers neten Einrichtung umgewandelt. Die Umwandlung gegeben. Die Summe von 8 mal dem octalen Bruch wird, kurz gesagt, dadurch ausgeführt, daß die Aus- (am Λ/1-Eingang) plus 2 mal dem Octalbruch (am gangssignale aus dem Addierer 30 zurück auf seine Bß-Eingang) läßt zehnmal (octal 12) den Octalbruch beiden Eingänge gegeben werden, und zwar binär durch den Addierer entstehen,
verschoben bezüglich der Addierer-Eingänge, so daß 40 Im Betrieb bildet die Steuereinheit 10 ein Steuerim Effekt vom Addierer das Zehnfache der Addierer- signal an dem 510-Ausgang. Dadurch schalten die Eingangssignale gebildet wird. Gleichzeitig wird die Tore 60-0 bis 60-41 der Torschaltung 60 die Ausnächste der umzuwandelnden Dezimalziffern auf die gängeAO bis X 41 aus dem AT-Register 18 auf die nicht benutzten Eingänge des Addierers 30 gegeben, Eingänge 0 bis 41 des AA-Addierereinganges
wodurch die Ziffern zur gebildeten Summe addiert 45

werden. Die Ziffern werden jeweils einzeln von der (AA [41:42] ^-A" [41: 42])
höchstwertigen zur niedrigstwertigen auf den Addierer gegeben. Wenn alle nötigen (12-Stellenfaktor) (vgl. Fig. 5A, SlO); dadurch schalten die Tore 62-0 dezimalen Ziffern umgewandelt sind, ist die Summe bis 62-39 der Torschaltung 62 die Ausgänge X 2 bis am Ausgang des Addierers das octale Äquivalent 50 X 41 aus dem A'-Register 18 auf die Eingänge 0 bis dieser Dezimalziffern und bildet die »umgewandelte 39 des BB-Addierereinganges
octale ganze Zahl« (vgl. Tabelle I).

Die Dezimalziffern werden auf die nicht benutzten (BB [39 : 40] ^- AT [41: 40]).
Eingänge des Addierers 30 durch eine spezielle Torschaltung 80 gegeben, die im einzelnen weiter unten 55 Der Addierer 30 addiert automatisch die beiden Einerläutert wird. gänge zueinander, und das Ergebnis wird automatisch

Ähnliche Arbeitsschritte sind für die Behandlung in das CC-Register 20 gespeichert. In diesem CC-Re-

einer Zahl von doppelter Genauigkeit nötig. gister 20 sind jetzt 43 Bits (0 bis 42) gespeichert. Die

oberen vier Bits (Bits 39 bis 42) sind die vier Über-

2. Genaue Beschreibung ^6o fußbits, die die höchstwertige Dezimalziffer der dezimalen ganzen Zahl bilden. Die restlichen 39 Bits in

Man betrachte jetzt die Einzelheiten der Einrich- den Zellen COF bis C38F des CC-Registers20 bil-

tung nach Fig. 3 zur Umwandlung der octalen den die 13 Octaden des Produktes aus der erster

Bruchsignale in dezimale ganzzahlige Signale. Die (speziellen) Multiplikation. Das Steuersignal bei 510

Fig. 5 enthält das Flußdiagramm, das die Sequenz 65 sorgt weiterhin dafür, daß das Y-Register 14 auf C

der hier stattfindenden Arbeitsschritte erläutert. Die gelöscht wird (Y ·*- 0) und weiterhin dafür, daß die

Eingänge des Addierers 30 sind in F i g. 3 wieder- Zählersteuerung 68 den Zähler 22 auf den Zustand

gegeben. 11 setzt (CTR +- 11). Es wird aus der folgenden Be-

Schreibung noch hervorgehen, daß 10 mit dem im CC-Register 20 enthaltenen Produkt einmal für jeden Zustand das Zählers 22 multipliziert wird, bis einschließlich Zustand 0 des Zählers 22. Somit findet die Multiplikation 11 zusätzliche Male statt und liefert eine Gesamtsumme von zwölf 4-Bit-Dezimalziffern.

Die Ausgänge aus den Zellen CCOF bis CC 38 F in dem CC-Register 20 werden durch die Torschaltungen 64 und 66 zurück auf die AA- und Bß-Eingänge des Addierers 30 gegeben. Die Torschaltung 64 gibt die Bits aus dem CC-Register 20, um eine Bit-Position verschoben, auf den AA-Emgang des Addierers 30. Die Torschaltung 66 gibt die gleichen Bits, verschoben um drei Bit^Stellen, auf den BB-Eingang des Addierers 30. Es ist jetzt wohl deutlich geworden, daß dadurch der Addierer 30 ein Ausgangssignal bildet, das das dezimal Zehn-(octal Zwölf-)fache des in den 39 Bits des CC-Registers ZO enthaltenen Produktes ist.

Im weiteren Betrieb geht die Steuereinheit 10 automatisch vom Zustand 10 in den Zustand 11. Im Zustand 11 werden wiederholt Steuersignale am SIl-Ausgang gebildet, bis die Steuereinheit aus dem Zustand 11 herausgeht. Das erste Steuersignal bei SIl laßt ein Tor 70 die vier binären Bits der Dezimalziffer in den Zellen CC 39 F bis CC 42 F des CC-Registers 20 in die unteren vier Zellen des Y-Registers 14 speichern

(Y [3: 4] *- CC [42: 4]).

Somit enthält das Y-Register 14 jetzt die höchstwertige Ziffer der dezimalen ganzen Zahl. Das erste Steuersignal am Sll-Ausgang iäßt weiterhin die Tore 64-0 bis 64-38 der Torschaltung 64 die Ausgänge CCO bis CC 38 aus dem CC-Register 20 auf die Eingänge 1 bis 39 des AA -Addierereinganges geben

(AA [39 : 39] <- CC 138 : 39J)

und läßt die Tore 66-0 bis 66-38 die Signale aus den Ausgängen CCO bis CC 38 des CC-Registers 20 auf die Eingänge 3 bis 41 des BB-Addierereingangs geben

(BB [41: 39] «- CC [38: 39]).

45

Der Addierer 30 addiert automatisch die Eingänge zueinander und liefert einen Ausgang, der dem Produkt aus zehn und den 39 in dem CC-Register 20 enthaltenen Bits entspricht. Das CC-Register 20 speichert automatisch den Ausgang aus dem Addierer 30. Das CC-Register 20 enthält jetzt die zweite Dezimalziffer in den Zellen 42 bis 39 und das zweite 39-Bit-Produkt in den Zellen 0 bis 38. Das Steuersignal bei SIl läßt weiterhin die Zählersteuerung 68 den Zähler 22 um eine Stufe herunterzählen (CTR -1), und zwar in den Zustand 10. Während des ersten Sll-Steuersignals finden noch weitere Aktionen statt, wie sie in Fig. 5A angezeigt sind, jedoch sind sie jetzt hier an dieser Stelle nicht weiter wichtig.

Die Steuereinheit 10 bildet dann ein weiteres Steuersignal an dem Ausgang SIl, wodurch die zweithöchstwertige Dezimalziffer aus den Zellen CC39F bis CC42F des CC-Registers 20 in die niedrigstwertigen vier Zellen des Y-Registers 14 durch das Tor 700 weitergegeben wird. Das Steuersignal bei SIl läßt weiterhin eine Verschiebematrix 70 den Inhalt des Y-Registers 14 vier binäre Bits oder eine Dezimalziffer nach links verschieben

(Y [47 :44] *- Y [43 :44]),

so daß das Y-Register 14 jetzt die ersten zwei Dezimalziffern nebeneinander enthält. Das zweite; Steuersignal bei SIl läßt weiterhin die Torschaltungen 64 und 66 wiederum das 39 Bit umfassende Produkt in dem CC-Register 20 zurück auf die entsprechenden Eingänge des Addierers 30 gelangen, wodurch ein Produkt aus 10 mal diesem Produkt zurück in das CC-Register 20 gespeichert wird.

Die vorerwähnte Operation wird bei jedem Auftreten von SIl wiederholt, bis der Zähler 22 den Zustand 0 erreich* Wenn der Zähler 22 den Zustand 0 erreicht hat, sind 12 Dezimalziffern (oder 48 Bits) in das Y-Register 14 eingespeichert worden und bilden die dezimale ganze Zahl. Wenn der Zähler 22 in den Zustand 0 übergeht, wird ein Steuersignal an dem CTR = 0-Ausgang des Zählers 22 gebildet. Dieses veranlaßt die Steuereinheit 10, in den Zustand 13 überzugehen (F i g. 5 B). Das letzte vom Addierer 30 gebildete Produkt, das in dem CC-Register 20 gespeichert ist, ist redundant und wird während der nachfolgenden Operation nicht weiter beachtet.

Man sollte noch bemerken, daß zwar die Dezimalziffern aus dem CC-Register 20 als direkt: in das Y-Register 14 weiterbefördert dargestellt worden sind, daß jedoch auch eine Pufferstufe zwischen den zwei Registern vorgesehen sein kann, um zwei oder mehrere Ziffern vor der Übertragung in das Y-Register 14 zu sammeln.

Das Ö2F-Flip-Flop ist anfänglich im Zustand 0, und die Steuereinheit 10 befindet sich im Zustand 13, so daß der mit »NEIN« bezeichnete Pfad von dem QlF = 1-Kasten in Fig. 5B aus eingeschlagen wird. Der Stellenfaktor, der in dem Stellenfaktorregister 72 gespeichert ist, bezeichnet zusammen mit dem Befehl in dem Register 11 die Anzahl von dezimalen Ziffern, die in der endgültig umgewandelten dezimalen ganzen Zahl erforderlich sind, und diese Ziffern werden in dem B-Register 12 gespeichert. Eine Übertragungsmatrix 74 steuert die Übertragung aus dem Y-Register 14 in das B-Register 12 und läßt die Dezimalziffern in das B-Register 12 am linken Ende des Registers einsetzen

(B [47 : 4] (Stellenfaktor) «_ Y [4 (Stellenfaktor) - 1 ]: 4 (Stellenfaktor)).

Die Übertragungsmatrix 74 nimmt einen Eingang aus dem Dekodierer 76 auf, der den Stellenfaktor in dem Stellenfaktorregister 72 entschlüsselt und ein Steuersignal auf die Übertragungsmatrix 74 gibt, das dem Betrag entspricht, um den die zwölf Dezimalziffern in dem Y-Register 14 zu verschieben sind, wenn sie in das B-Register 12 gespeichert werden.

Man nehme an, daß der Stellenfaktor 5 beträgt, d. h., nur die niedrigstwertigen fünf dezimalen Ziffern sollen in dom unteren Dezimalbruch sein, und der Rest von sieben Ziffern soll in octale Form umgewandelt werden. Der Dekodierer 76 spricht auf das Stellenfaktorsignal 5 in dem Register 72 an und gibt ein Signal entsprechend 28 (7 Ziffern · 4 Bits = 28 Bits) auf die Übertragungsmatrix 74 und zeigt an, daß eine Verschiebung um 28 Bits erforderlich ist. Es werden Steuersignale an dem S13 · £72-Aus-

gang gebildet, die die Übertragungsmatrix 74 veranlassen, die fünf in dem Y-Registerl4 enthaltenen Ziffern in das B-Register 12 zu übertragen und sie 28 Binär-Steilen zu verschieben, so daß die fünf Ziffern jetzt am linksseitigen Endt des B-Registers 12 erscheinen.

Man sollte bemerken, daß d^;e Übertragung der gewünschten Dezimalziffem aus dem Y-Register 14 in das B -Register 12 dadurch vollzogen werden kann, daß die Ziffern in dem Y-Register 14 verschoben und dann direkt in das B-Register 12 übertragen werden. Es sind natürlich auch andere Verfahren zur Verschiebung und Übertragung dem Fachmann der Rechnertechnik ohne weiteres geläufig. Weiterhin ist es klar, daß die Übertragung aus dem Y-Register 14 in das B-Register 12 auch an späteren Stellen im Arbeitsablauf stattfinden kann, je nach der Gesamtauslegung des Systems.

Bei einem Stellenfaktor verschieden von 12 (wie angenommen) geht die Steuereinheit 10 aus dem Zustand 13 in den Zustand 14. Wenn der Stellenfaktor 12 wäre, würde er die Steuereinheit 10 dazu veranlassen, aus dem Zustand 13 in den Zustand 0 überzugehen, wo der Betrieb beendet wäre.

Obgleich die bisherige Beschreibung für eine Zahl von einfacher Genauigkeit galt, würde eine entsprechende Beschreibung für eine Zahl von doppelter Genauigkeit genauso aussehen — mit der Ausnahme —, daß der untere Octalbruch verwendet würde statt des Octalbruches, und das Ergebnis in dem B-Register 12 wäre an dieser Stelle die partielle untere ganze Dezirnalzahl.

Mit dem Betrieb für die einfache Genauigkeit während des Zustandes 14 fortfahrend, ist zu bemerken, daß das Q^F-Flip-Flop noch immer im Zustand 0 steht; dementsprechend werden Steuersignale an den Ausgängen 514 und (72 gebildet. Ein Steuersignal wird dann an dem Ausgang 514 · Q^l gebildet. Ein Entschlüsseier 78 dekodiert die Stellenfaktorsignale in dem Register 72 und gibt ein Steuersignal auf die Zählersteuerung 68, entsprechend der Differenz zwischen 11 und dem Stellenfaktor (11 — Stellenfaktor). Bei dem angenommenen Stellenfaktor 5 gibt demzufolge der Dekodierer 78 Signale entsprechend dem Wert 6 auf die Zählersteuerung 68. Das Steuersignal beim 514 · φΖ-Ausgang läßt die Zählersteuerung 68 den Zähler 22 in den Zustand setzen, der dem Ausgangssignal des Dekodierers 78, d. h. 6, entspricht. Außerdem läßt das Steuersignal bei 514 · Ol alle Flip-Flops in dem CC-Register 20 auf 0 löschen und setzt das 02F-FHp-FlOp (Fig. 2) auf den Zustand 1. Zur Erklärung sei gesagt, daß das (?2F-Flip-Flop ein Zeitgeber-Flip-Flop ist, das den Umstand berücksichtigt, daß der Zustand 11 ein zweites Mal eingenommen worden ist. Nach dem Zustand 14 geht die Steuereinheit 10 automatisch in den Zustand 11, indem Steuersignale wiederum am 511-Ausgang gebildet werden.

Man bemerke, daß der Zustand des Zählers 22 an diesem Zeitpunkt die Anzahl der ersten Dezimalziffern bestimmt, die zurück in den Octalcode umgewandelt werden sollen. Für jeden Zustand des Zählers einschließlich des Zustandes 0 wird eineDeziinalziffer umgewandelt, wenn der Zähler auf den Zustand 0 hin während des Zustandes 11 zählt.

Es ist eine besondere Vorrichtung zusammen mit dem Addierer 30 vorgesehen, um gleichzeitig die Grundzahl ft (dezimal 10) mit einer Zahl zu multiplizieren und gleichzeitig in einer umzuwandelnden dezimalen Ziffer zu addieren. Dieses Verfahren dient zur Umwandlung von dezimal in octal, wie das oben im Zusammenhang mit dem Buch von K η u t h beschrieben wurde.

Der Inhalt des CC-Registers 2(f wird auf beide Eingänge des Addierers 30 durch die Torschaltungen 64 und 66 zurückgekoppelt, und zwar verschoben im binären Stellenwert bezüglich der Addierereingänge,

ίο um zu erreichen, daß die Dezimale 10 mit dem Inhalt des CC-Registers 20 multipliziert wird. Man wird bemerkt haben, daß mehrere Eingänge des Addierers 30 unbenutzt bzw. wegen der Art der Verschiebung nicht angeschlossen blieben. Beispielsweise arbeitet am A/!-Eingang die Torschaltung 64 lediglich mit den Eingängen 1 bis 39 des AA -Einganges, und die Torschaltung 66 arbeitet lediglich mit den Eingängen 3 bis 41 des BB-Einganges. Außerdem ist der Übertrag-Eingang unbenutzt. Erfindungsgemäß dienen diese unbenutzten Eingänge dazu, die DezimalzahJ aus den Zellen Y44F bis Y 47 F des Y-Registers 14 einzuaddieren. Die Binär-Bits der Dezimalzahl in den Zellen Y 44 F bis Y 47 F sind mit 1, 2, 4, 8 bewichtet, so daß sorgfältig darauf geachtet werden muß, den gleichen Stellenwert einzuhalten, wenn diese Zellen hinsichtlich ihres Inhalts auf den Addierer gegeben werden, so daß die Ziffer in den Zellen Y44 F bis

Y 47 F zu dem von dem Addierer 30 gebildeten Ergebnis addiert wird. Dazu weist die Torschaltung 80 UND-Tore 1, 2, 4 und 8 auf, die den Bewichtungen der Zellen Y44F bis Y47F entsprechen. Das UND-Tor 1 aus der Torschaltung 80 gibt den Inhalt der Zelle Y44 auf den 0-Eingang des Eingangs BB. In ähnlicher Weise wird der Inhalt der Zelle Y45 durch das Tor 2 der Torschaltung 80 in den 1-Eingang des ßB-Eingangs gegeben, und schließlich überführt das Tor 4 aus der Torschaltung 80 den Inhalt der Zelle

Y 46 in den 2-Eingang des Eingangs BB des Addierers 30.

Dem Fachmann ist ohne weiteres klar, daß in dem binär kodierten dezimalen 8-4-2-1-Code für den Fall, daß das 8-Bit eine 1 ist, dann die 2- und 4-Bits immer Nullen sind. Dieser Umstand wird vorteilhaft ausgenutzt, so daß demzufolge die Torschaltung 80 zwei 8-Tore hat, die die Zelle Y47F mit dem 1-Eingang und dem 2-Eingang des Einganges BB verbinden. Ein drittes 8-Tor aus der Torschaltung 80 koppeil die Zelle Y47F an den unbenutzten 0-Eingang des AA -Einganges, und ein viertes 8-Tor aus der Torso schaltung 80 koppelt die Zelle Y47 F an den Übertrageingang des Addierers 30.

Somit sind die 1-, 2- und 4-Tore der Torschaltung 80 mit den 0-, 1- und 2-Eingängen des Eingangs BE verbunden und liefern bewichtete Eingänge 1,2 und 4 an den Addierer. Die vier 8-Tore, die an den Übertrageingang, den 0-Eingang des Eingangs AA unc den 1- und 2-Eingang von BB angeschlossen sind haben die Bewichtungen 1,1,2 und 4. Wenn demzufolge die 8-Tore aktiviert werden, wird eine Dezimale 8 zu dem von dem Addierer 30 gebildeten Ergebnis addiert. Die Tabelle V zeigt die Zustände dei Flip-Flops Y47 bis Y 44, die entsprechenden Tore 80 die aktiviert sind, und die entsprechenden Werte, du zu dem von dem Addierer 30 gebildeten Resulta' addiert werden.

Es wird somit deutlich, daß die Torschaltung 8( eine spezielle Torschaltung ist, die imstande ist, ein« Ziffer aus Signalen aus dem Y-Register 14 auf der

Addierer 30 gleichzeitig mit den Eingängen aus der Torschaltung 64 und 66 zu geben, so daß eine Multiplikation durch Verschiebung unter Verwendung der Tore 64 und 66 stattfindet, während eine Ziffer aus dem Y-Register 14 gleichzeitig zu dem Produkt addiert wird.

Nach Kenntnis dieses Hintergrundes wird der Rest des tatsächlichen Arbeitsablaufs erläutert. Das Y-Register 14 enthält die Ziffern der dezimalen ganzen Zahl. Der Zähler 22 wurde in einen Zustand gesetzt, der 11 minus dem Stellenfaktor entspricht. Weiterhin ht das Q2F-FIip-Flop in einem Zustand 1. Die Steuereinheit 10 ist jetzt im Zustand 11 und beginnt mit der Ausbildung einer Reihe von Steuersignalen am AusgangSll.

Das erste Steuersignal aei 511 läßt iiie Torschaltungen 64 und 66 den Inhalt des CC-Registers 20 zurück auf die angezeigten Eingänge des Addierers 30 koppeln. Jedoch enthält das CC-Register 20 jetzt alle Nullen, so daß demzufolge Nullen auf den Addierer 30 gegeben werden. Das Steuersignal bei 511 läßt weiterhin die Torschaltung 80 die höchstwertige Ziffer, die in den Flip-Flops Y 47 F bis y 44F des Y-Registers 14 enthalten ist, wie beschrieben, auf den Addierer 30 geben (vgl. Fig. 5 A; BBIt-, wenn Y 47 F oder Y 45 F, BBl^-, wenn Y 47 F oder Y 45 F, BBO, wenn Y44F, AAO, wenn Y47F, Übertrag -«-, wenn Y 47 F). Da es keine anderen Nicht-Null-Eingänge gibt, wird die höchstwertige Dezimalziffer in dem Y-Register 14 ungeändert in das CC-Register 20 eingespeichert.

Das Steuersignal bei 511 läßt weiterhin die Verschiebematrix 70 den Inhalt des Y-Registers 14 um eine Dezimalziffer oder vier Binär-Bits nach links verschieben

(Y [47: 44] +- Y [43: 44]),

so daß die nächste Ziffer jetzt in den Zellen Y 44 F bis Y 47 F enthalten ist. Das Steuersignal bei 511 läßt weiterhin die Zählersteuerung 68 den Zähler 22 um eine Einheit weiter herunterzählen.

Somit enthält am Ende des ersten Steuersignals bei 511 das CC-Register 20 das octale Äquivalent der höchstwertigen Dezimalziffer, der Inhalt des Y-Registers 14 ist verschoben, so daß die nächste Ziffer in den Zellen Y44F bis Y47F enthalten ist, und der Zähler 22 hat um einen Zustand heruntergezählt.

Das zweite Steuersignal bei 511 läßt den Inhalt des CC-Registers 20 wieder durch die Torschaltungen 64 und 66 auf die Eingänge des Addierers 30 geben, und zwar verschoben in binärem Stellenwert bezüglich den Eingängen, so daß vom Addierer 30 das Produkt aus der Dezimalen 10 mit dem Inhalt des CC-Registers 20 gebildet wird. Gleichzeitig gibt die Torschaltung 80 die nächste Ziffer aus den Zellen Y 47 F bis Y 44 F auf die unbenutzten Eingänge des Addierers 30, wodurch die nächste dezimale Ziffer zu dem von dem Addierer gebildeten Produkt addiert wird. Das CC-Register 20 speichert automatisch die Summe. Das zweite Steuersignal bei 511 läßt weiterhin das Y-Register 14 um eine weitere Dezimalziffer bzw. vier Binär-Bits nach links verschieben und läßt die Zählersteuerung 68 den Zähler 22 um eine weitere Stufe herabzählen.

Dieses Verfahren wiederholt sich für jedes Steuersignal bei 511 für jede Ziffer in dem Y-Register 14, die umgewandelt werden soll, bis der Zähler 22 den Zustand 0 erreicht. Das in dem CC-Register 20 enthaltene Ergebnis, nachdem der Zähler 22 den Zustand 0 erreicht hat, ist das octale Äquivalent der binär kodierten Dezimalziffern, die umgewandelt worden sind.

Der O-Zustand des Zählers 22 läßt die Steuereinheit 10 aus dem Zustand 11 in den Zustand 13 übergehen. Jedoch ist jetzt das Q 2 F-Flip-Flop in einem

ίο 1-Zustand, so daß jetzt dementsprechend der mit »JA« bezeichnete Pfad in Fig. 4B nach dem Kasten QlF — 1 eingeschlagen wird. Es war angenommen worden, daß die umzuwandelnde Zahl eine Zahl von einfacher Genauigkeit ist; demzufolge ist das QlF-Flip-Flop in einem Zustand 0, so daß der mit »NEIN« bezeichnete Pfad nach dem Kasten QlF=I in Fi g. 4 B eingeschlagen wird. Weiterhin ist das Q 3 F-Flip-Flop in dem Zustand 0. Ein Steuersignal wird also jetzt an dem Ausgang 513 · Q 2 · S3 gebildet, woraufhin ein Tor 81 die niederstellenwertigere Octalzahl aus dem CC-Register 20 in das A -Register 16 speichert

(A [38: 39] +- CC [38: 39]).

Somit enthält jetzt das ß-Register 12 die umgewandelte ganze Zahl, und das A -Register 16 enthält die umgewandelte octale ganze Zahl. Die Steuereinheit 10 geht zurück zum Zustand 0, in dem ein neuer Operator erwartet wird.

Man nehme nun an, daß statt einer Zahl von einfacher Genauigkeit eine Zahl von doppelter Genauigkeit umgewandelt werden soll. Die Beschreibung zur Umwandlung des unteren Octalbruches würde im wesentlichen identisch zu der vorstehenden Beschreibung für den Octalbruch (einfache Genauigkeit) sein bis zu dem vorstehenden Eintritt in den Zustand 13. Somit würde der untere Octalbruch in eine untere dezimale ganze Zahl umgewandelt und in das Y-Register 14 eingespeichert werden. Dann würde die untere dezimale ganze Zahl auf den Addierer über die Tore 80, 64 und 66 gegeben werden, das gleiche wie für eine dezimale ganze Zahl, und würde in der gleichen Weise in eine untere partielle octale ganze Zahl und eine untere dezimale ganze Zahl umgewandelt werden. Die partielle untere octale ganze Zahl würde in dem CC-Register 20 gespeichert werden, und die umgewandelte untere dezimale ganze Zahl würde in dem ß-Register 12 gespeichert werden. Bei einer Zahl mit doppelter Genauigkeit jedoch würde das Q1 F-Flip-Flop '.n einem Zustand 1 sein, so daß der mit »JA« bezeichnete Pfad nach dem Zustand 1-3 von dem Kasten QlF=I in Fig. 4B eingeschlagen werden würde. Das obere Octalprodukt (Tabellen) würde jetzt in dem Λ-Register 16 gespeichert sein.

Man nehme an, daß die Steuereinheit jetzt in dem Zustand 13 steht. Das Q 2 F-Flip-Flop ist in einem 1-Zustand, und das Q 3 F-Flip-Flop ist in einem Zustand 0. Somit werden Steuersignale an den Ausgän-

gen 513, Ql, Q 2 und S? gebildet Dementsprechend werden Steuersignale an den 513-Q1-Q2-53-, 513Q2Q3- sowie 513-Ql-Q2-Ausgängen gebildet. Dadurch wird eine Torschaltung 82 das obere Octalprodukt in dem Λ-Register 16 hinüber auf den AA -Eingang des Addierers 30 unverschoben übertragen

(ΛΛ-Addierer *- A [38 :39]),

879

und dann würde das obere Octalprodukt ungeändert ten Pfad gefolgt (Übergang von Fig. 5B zur

in dem CC-Register 20 gespeichert werden. Diese Fig. 5C), und der von QlF=I ausgehende, mit

Steuersignale lassen weiterhin die in dem CC-Register »JA« bezeichnete Pfad in F i g. 5 C wird einge-

20 enthaltene untere partielle octale ganze Zahl in schlagen.

das /4-Register 16 speichern, und zwar über dasTor 80 5 Es werden die Steuersignale an dem Ausgang

S13Q1Q2 und an dem Ausgang S13Q2Q3

(A [38 : 39] ^- CC [38 : 39]); gebildet. Diese Steuersignale lassen die Torschaltung

82 den Inhalt des A -Registers 16 zurück auf den

lassen weiterhin das Y-Register auf 0 setzen (Y^-O); /M-Eingang des Addierers 30 koppeln (A A*-A

lassen schließlich das A"-Register 18 auf 0 setzen io [38 :39]), und zwar unverschoben, und lassen die

(X+-0) und lassen das Q3F-Flip-Flop in den Zu- Torschaltung 84 den Ausgang des CC-Registers 20

stand 1 setzen (Q 3 F *- 1). zurück auf den Äß-Eingang des Addierers 30 unge-

Das obere Octalprodukt wird jetzt multipliziert mit schoben koppeln (BB +- CC [38 : 39]). Der Addierer 10, insgesamt 12-Stellenfaktor mal, um es unter dem 30 zählt die Werte zusammen, und die Summe, näm-Gesichtspunkt zu korrigieren, daß nur ein Teil def 15 Hch die umgewandelte untere octale ganze Zahl, wird unteren Hälfte der Zahl in dezimale Zahl umgewan- in das CC-Register 20 gespeichert. Nach dem Zudelt worden war. Die Anzahl von Malen, in der die stand 13 geht die Steuereinheit 10 in den Zustand 14. umgewandelte obere octale ganze Zahl mit der Dezi- Es wird ein Steuersignal an dem 514-Ausgang gemalen 10 multipliziert wird, wird durch den Zähler bildet. Die Flip-Flops QlF, Q2F und Q3F sind 22 gezählt. Dazu gibt der Dekodierer 78 ein Signal ao sämtlich in dem Zustand 1, und die Steuersignale auf die Zählersteuerung 68, das der Differenz zwi- werden an den Ausgängen Ql, Q2 und Q 3 gesehen 11 und dem Stellenfaktor entspricht; das bildet. Dementsprechend werden Steuersignale an Steuersignal bei 513Q1-Q2S3 läßt die Zähler- S14Q1Q2 Q3, an S14-Q1-Q2 und an 514-Q1 steuerung 68 den Zähler 22 in einen Zustand setzen, gebildet. Diese Steuersignale lassen das Tor 86 die der dem Ausgang des Dekodierers 78 entspricht. Für 25 stellenwertverschobene untere octale ganze Zahl aus den angenommenen Stellenfaktor von 5 wird der dem CC-Register 20 in das AT-Register 18 speichern Zähler 62 erneut in den Zustand 6 gesetzt.

Nach dem Zustand 13 geht die Steuereinheit 10 (X [39 :40] ^- CC [39 : 40]);
dann automatisch zurück in den Zustand 11, in dem

Steuersignale wiederholt — wie vorbeschrieben — 30 lassen ferner das CC-Register 20 auf 0 löschen

bei SIl gebildet werden. Jetzt enthält das Y-Register (CC ^-0); lassen ferner die Zählersteuerung 68 den

alle Nullen, und das obere Octalprodukt ist im CC- Zähler 22 in einen Zustand setzen, der 11 minus dem

Register 20 enthalten. Somit wird die Torschaltung Stellenfaktor entspricht
80 keinen Einfluß auf die Operation des Addierers

30 haben, da alle Nullen durch die Torschaltung 80 35 [CTR -<— 11 — (Stellenfaktor)] ;
auf ihn gegeben werden. Im Ergebnis werden die

Torschaltungen 64 und 66 den Addierer lediglich da- und lassen das Q1 F-Flip-Flop in den Zustand 0 setzu veranlassen, den Inhalt des CC-Registers mit 10 zen (QlF-^-O). Somit enthält das Ä'-Register 18 zu multiplizieren und in das CC-Register 20 wieder- jetzt die umgewandelte untere octale ganze Zahl. Der holt zurückzuspeichern, bis der Zähler 22 auf 0 her- 40 Zähler 22 wird auf den angezeigten Zustand gesetzt, abgezählt hat, wie es bereits oben beschrieben wor- um die 11-minus-Stelleiifaktor-Überflußziffern in dem den ist. Wenn der Zähler 22 endlich den Zustand 0 Y-Register 14 zurück in octal zu verwandeln. Nach erreicht, wird der Zustand 11 der Steuerung 10 be- dem Zustand 14 geht die Steuereinheit 10 in den Zuendet, und das obere Octalprodukt ist insgesamt mit stand 15 über.

10¹² SF (SF bedeutet Stellenfaktor) multipliziert 45 Ein Steuersignal wird an dem 515-Ausgang gebil-

worden. dft. Ein Entschlüsseier 88 entschlüsselt den Stellen-

Jedoch werden die Überflußziffern in den Zellen faktor, der im Register 72 enthalten ist, und bildet

CC 39 bis CC 42 des CC-Registers 20 gespeichert sein einen Ausgang, der der Zahl von denjenigen Bit-

und werden in dem Y-Register 14 durch das Tor 70 Positionen in dem Y-Register 14 entspricht, die keine

akkumuliert sein, ähnlich, wie es vorstehend beschrie- 50 Überflußziffern speichern. Das Steuersignal bei SlS

ben worden ist, als der untere Octalbruch in Dezi- läßt die Verschiebematrix 70 die Überflußziffern über

malziffern umgewandelt wurde. die Anzahl von Bit-Plätzen in dem Y-Register 14

Nachdem der Zähler 22 den Zustand 0 erreicht verschieben, die von dem Dekodierer 88 angezeigt

hat, kehrt die Steuereinheit 10 in den Zustand 13 zu- werden

rück. Das Y-Register 14 enthält die obere dezimale 55

ganze Zahl, das CC-Register 20 enthält dann die un- (Y [47 :4 (11 - Stellenfaktor)] -s- Y [4 (11 — Stellentere partielle octale ganze Zahl, und das B-Register faktor—1:4(11—Stellenfaktor)]).
12 enthält die umgewandelte untere dezimale ganze

Zahl. Die in dem CC-Register 20 enthaltene untere Im Ergebnis werden die Überflußziffern zum linken

partielle octale ganze Zahl wird jetzt zu der unteren 60 Ende des Y-Registers 14 verschoben,

partiellen octalen ganzen Zahl in dem Λ-Register 16 Nach dem Zustand 15 geht die Steuereinheit 10

addiert, um die umgewandelte untere octale ganze zurück zum Zustand 11, in dem erneut Steuersignale

Zahl; wie sie in Zeile 5 in der Tabelle Π zu sehen ist, wiederholt an dem 511-Ausgang gebildet werden und

zu erbalten. Dazu ist das Q1 F-Flip-Flop jetzt in dafür sorgen, daß der Zähler herab auf den Zustand 0

einem Zustand 1 (da die Zahl von doppelter Genauig- 65 zählt; für jedes Steuersignal bei 511 wird_der Inhalt

keit ist), und das Q 2 F- und das Q 3 F-Flip-Flop sind des CC-Registers 20 mit 10 multipliziert und eine

jeweils in den Zuständen 1. Dementsprechend wird Ziffer aus dem Y-Register 14 dazu durch den Addie-

dem mit »JA« von dem Kasten Q3F = 1 bezeichne- rer 30 addiert. Dies geschieht alles unter Verwendung

879

25 26

ler Torschaltungen 64, 66, die den Inhalt des CC- Torschaltung 80 gibt gleichzeitig binär kodierte Deziilegisters 2Ci bei seinem Aufgeben auf die Eingänge malziffernsignale (die nicht umgewandelt werden solies Addierers 30 verschieben, und unter Verwendung len) jeweils nacheinander aus dem Y-Register 14 auf ier Torschaltung 80, die die Ziffer aus den Zellen diejenigen Eingänge des Addierers, die nicht mit sei-Y 44 F bis Y 47 F auf die unbenutzten Eingänge des 5 nen Ausgängen verbunden sind, wodurch der Addie-Addierers 30 gibt. Somit ist — wie bereits oben be- rer Ausgangssignale bildet, die dem Produkt der schrieben — wiederum eine Multiplikation mit gleich- ersten Zahlbasis (Dezimale 10) mit den Ausgangszeitiger Addition durchgeführt worden. Nachdem der Signalen des Addierers plus dem binär kodierten DeZähler 22 den Zustand 0 erreicht hat, wird ein Steuer- zimalziffernsignal aus dem Y-Register entsprechen,
signal an dem CTR = 0-Ausgang gebildet, worauf- io

hin die Steuereinheit 10 zurück in den Zustand 13 Zusammenfassung
geht. Am Ende von Zustand 13 enthält das CC-Register 20 die umgewandelte obere octale ganze Zahl Es wird also eine Datenverarbeitungsanlage zur (vgl. Zeile 6 von Tabelle II). Verschiebung eines in einem ersten Zahlensystem ko-

Jetzt ist das Ql-FHp-Flop im Zustand 0; dement- 15 dierten Binärsignals um Ziffern beschrieben, die in sprechend wird dem mit »NEIN« bezeichneten Weg einem zweiten Zahlensystem kodiert sind. Ein Bein Fig. 5C gefolgt. Die Q2F- und Q3F-Flip-Flops fehls-Register speichert einen die Verschiebung besind in einem Zustand 1. Dementsprechend werden zeichnenden Befehl. Ein Stellenfaktor-Register spei-Steuersignale an den Ausgängen QlF, Q2F und chert ein Stellenfaktorsignal, das die Anzahl der er- Q 3 F gebildet. Ein Überfluß von nur einem Bit kann 20 forderlichen Ziffernverschiebungen bezeichnet. Die erhalten worden sein von der stellenwertverschobe- Datenverarbeitungsanlage spricht auf den gespeichernen unteren octalen ganzen Zahl. Wenn solch ein ten Verschiebebefehl und den gespeicherten Svellen-Überfluß stattfindet, würde die Zelle 39 in dem faktor an und verschiebt die Binärsignale, die in dem A'-Register18 ein 1-Bit enthalten. Folglich muß der ersten Zahlensystem kodiert sind, um eine solche AnÜberfluß in die obere octale ganze Zahl in dem CC- 25 zahl von in dem zweiten Zahlensystem kodierten Zif-Register 20 addiert werJen. Dazu wird ein Steuer- fern, die von dem gespeicherten Stellenfaktor angesignal an den Ausgängen S13 (JI-Q2·Q3 und geben wird.

513-Q2-Q3 gebildet, wodurch ein Tor90 den In- Bei einer Verschiebung nach rechts wandelt die

halt der Zelle X 39 auf den Übertrag-Eingang des Datenverarbeitungsanlage zunächst eine ganze Zahl

Addierers 30 gibt (Übertrag -«- X 39) und wodurch 30 in einen Bruch in dem ersten Zahlensystem um. Ein

die Torschaltung 84 den Inhalt des CC-Registers 20 Zähler zählt durch eine Sequenz von Zuständen,

unverschoben auf den ßß-Eingang gibt deren Anzahl mindestens gleich der minimalen Anzahl signifikanter Ziffern in dem Zahlensystem des

(Bß-Addierer +- CC [38:39]). Bruches ist. Ein Dekodierer spricht auf jeden Zu-

35 stand des Zählers an und liefert eine Reihe von ko-

Im Ergebnis addiert der Addierer 30 einen eventuell dierten Ziffernsignalen. Die so erzeugte Reihe von

vorhandenen Überfluß, der in der Zelle X 39 gespei- kodierten Ziffernsignalen repräsentiert eine Bruch-

chert ist, zur umgewandelten oberen octalen ganzen zahl, die zur Umwandlung des ganzzahligen Signals

Zahl in dem CC-Register 20, und das Ergebnis wird in ein Bruchsignal dient. Ein elektronischer Multipli-

jetzt wieder zurück in das CC-Register 20 gespei- 40 zierer verknüpft die Reihe kodierter Zahlensignale mit

chert. Nach dem Zustand 13 geht die Steuereinheit dem ganzzahligen Signal und erzeugt Bruchsignale,

10 automatisch in den Zustand 14 über. die deren Produkt entspricht.

Im Zustand 14 wird ein Steuersignal an dem Aus- Weiterhin leistet die Datenverarbeitungsanlage die

gang S14-51-Q2-Q3 gebildet, wodurch das Tor 81 Umwandlung einer Reihe von binären Ziffern-

die umgewandelte obere octale ganze Zahl aus dem 45 Signalen, die in einem ersten Zahlensystem kodiert

CC-Register 20 in das ^4-Register 16 speichert. sind, in binäre Signale, die in einem zweiten Zahlen-

Der umgewandelte untere Dezimalbruch ist jetzt in system kodiert sind. Mindestens ein Zweieingangs-

dem B-Register 12 enthalten, die umgewandelte un- Paralleladdierer führt die binäre Addition in dem

tere octale ganze Zahl ist jetzt in dem AT-Register 18 zweiten Zahlensystem aus. Eine Torschaltung gibt die

enthalten, und die stellenwertverschobene obere 50 Addierer-Ausgangssignale zurück auf die Eingänge

octale ganze Zrhl ist jetzt in dem A-Register 16 ent- des Addierers, und zwar verschoben in binärer

halten. Nach dem Zustand 14 geht die Steuereinheit Signifikanz bezüglich mindestens eines dieser Ein-

10 in den Zustand 0 zurück, in dem der Arbeitsab- gange des Addierers so, daß die effektive, von dem

lauf beendet wird. Addierer gebildete Summe das Produkt aus der

Es ist somit eine Einrichtung getroffen worden zur 55 Basiszahl des ersten Zahlensystems mit den Addierer-Umwandlung der in einem ersten Zahlensystem ko- Ausgangssignalen ist Eine Übertragungsschaltung dierten Signale in Signale, die in einem zweiten Zah- gibt derartige Zahlensignale seriell, von der signifikanlensystem kodiert sind. Der Addierer 30 ist ein Par- testen Ziffer zur am wenigstens signifikanten Ziffer alleladdierer mit zwei Eingängen, von denen jeder 0 auf einen Eingang des Addierers und veranlaßt derer bis m binär bewichtete Eingänge aufweist. Der Aus- 60 Addition zu einer effektiven gebildeten Summe um gang des Addierers 30 hat 0 bis η binär bewichtete veranlaßt die Erzeugung entsprechender Addierer Ausgänge. Die Torschaltungen 64 und 66 bilden eine Ausgangssignale. Die Übertragungsschaltung gibt eil Einrichtung, die die 0 bis η Ausgänge über das CC- Ziffernsignal im wesentlichen gleichzeitig mit jeder Register 20 auf die Eingänge χ—χ+η eines der Ad- unterschiedlichen Addierer-Ausgangssignal auf die dierereinginge sowie die Eingänge y—y+m des zwei- 65 sen. Die Addierer-Ausgangssignale nach allen Zahler ten Addierereingangs koppelt, wodurch das Produkt Signalen werden addiert und entsprechen den g< der ersten bzw. Dezimalzahlbasis (Dezimale 10) mit wünschten Binärsignalen, die in dem zweiten Zahlei dem Ausgang des Addierers 30 gebildet wird. Eine system kodiert sind.

R7Q

Claims (8)

1. _ j Patentansprüche:

   '-1. Schaltungsanordnung in einer Datenverarbeitungsanlage zum Verschieben einer in einem Ausgangsregister gespeicherten binär kodierten Oktalzahl um eine Anzahl von Dezimalstellen nach rechts, dadurch gekennzeichnet, daß unter Steuerung durch einen in einem Befehlsregister (11) enthaltenen Verschiebe-Rechts-Befehl die Zahl aus dem Ausgangsregister (18) durch eine Arithmetikschaltung (26) in eine Bruchzahl umgewandelt wird; daß die Bruchzahl in einem Umsetzer (30) mindestens teilweise in ein Zwischensignal, bestehend aus binär kodierten Ziffern des Dezimalsystems, umgesetzt wird; daß ein die Anzahl an Dezimalstellen bezeichnendes Stellenfaktorsignai in einem Stellenfaktorregister (72) gespeichert wird; daß eine an das Stellenfaktorregister angeschlossene Zähler-Steuer-Schaltung (68, 78) den Zähler (22) durch eine durch das Stellenfaktorsignal bestimmte Anzahl von Stufen zählen läßt und daß eine an den Zählerausgang angeschlossene Steuerung (10) den Umsetzer derart steuert, daß entsprechend der vom Zähler abgegebenen Zählsignale so viele von in dem Zwischensignal enthaltenen Dezimaiziffern zurück in das oktale Zahlensystem umgesetzt werden, wie der Zähler Stufen durchläuft.
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Umsetzung der Ziffern aus dem Zwischensignal in das oktale Zahlensystem mit den höchststelligen Ziffern beginnt.
3. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Anzahl der vom Zähler durchlaufenen Zählerstufen gleich ist der Anzahl der Ziffern im Zwischensignal, vermindert um den Stellenfaktor.
4. 4. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß in einem Register (CC-Regisfer 20) die in das oktale Zahlensystem zurück umgesetzten Ziffern und mindestens ein Teil des Zwischensignals enthalten sind, der nicht in das oktale Zahlensystem zurückverwandelt wurde.
5. 5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Umsetzer einen Parallel-Addierer (30) mit zwei Gruppen von Eingängen (AA, BB) sowie einem Übertrag-Eingang aufweist.
6. 6. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Umsetzer eine Multiplizierschaltung (26) aufweist, in der die Zahl durch Multiplikation mit einer negativen Potenz der Grundzahl des dekadischen Zahlensystems in den Bruch verwandelt wird.
7. 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Potenz unabhängig vom Stellcnfaktor der höchsten Stellcr.zahl der im dekadischen Zahlensystem ausgedrückten Zahl gleich ist.
8. 8. Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Umsetzer einen Zähler (22) aufweist, dessen Anzahl von Stufen mindestens gleich der kleinsten Anzahl von in dem Bruch gewünschten Ziffern ist; daß ein Dekodierer (24) an den Zähler angeschlossen ist und auf die Zählei-zustände anspricht und eine Reihe von kodierten Ziffern erzeugt, die einer Bruchzahl für die Umwandlung der binär kodierten ZahJ in den Bruch entspricht, und daß in der an den Dekodierer angeschlossenen Multiplizierschaltung (26) aus der Ziffernreihe und der Zahl der Bruch erzeugt wird.