Gebiet der Erfindung
-
Die vorliegende Erfindung bezieht sich auf einen
Analog-Digitalwandler, der für ein digitales Voltmeter und ein
digitales Ohmmeter etc. verwendet wird, und insbesondere
auf Verbesserungen der Umwandlungsgenauigkeit und
-auflösung eines doppelt integrierenden Analog-Digitalwandlers.
Beschreibung der verwandten Technik
-
Unter herkömmlichen Analog-Digitalwandlern (auf die im
folgenden als ein AD-Wandler verwiesen wird), welche
verbessert werden, um eine hohe Genauigkeit und hohe Auflösung
erhalten zu können, gibt es einen dreifach integrierenden
AD-Wandler. Fig. 5 zeigt ein Beispiel des dreifach
integrierenden AD-Wandlers, und Fig. 6 ist ein Zeitdiagramm, um
dessen Betrieb zu erklären. Im Anfangszustand (ein Zustand
bis zur Zeit t1) in Fig. 6 sind Schalter S1, S2 und S3
ausgeschaltet, ist ein Rückstellschalter SR eingeschaltet und
wird ein Integrator 14 zurückgestellt. Der Schalter S1 wird
dann für eine vorbestimmte Zeitspanne (Ti) vom Zeitpunkt t1
bis zum Zeitpunkt t2 eingeschaltet, um eine zu messende
Spannung -Vi zu integrieren. Eine Ausgabe bzw. ein Ausgang
des Integrators 14 nimmt in positiver Richtung zu, wie in
Fig. 6 durch A dargestellt ist. Diese Zeitspanne Ti wird
durch eine Zähl- und Schaltsteuerschaltung 22 durch Zählen
von Taktpulsen gezählt. Bei Erreichen des Zeitpunkts t2
wird der Schalter S1 ausgeschaltet, und der Schalter S2
wird eingeschaltet, um eine erste Referenzspannung +Vr1 mit
einer zur zu messenden Spannung -Vi umgekehrten Polarität
zu integrieren. Während dieser Periode wird die Zeit unter
Ausnutzung von Taktpulsen mit hoher Geschwindigkeit
gemessen. Wenn der Ausgang des Integrators 14 einen ersten
Nachweispegel +VC erreicht, wird er durch einen ersten
Pegeldetektor
19 festgestellt, wie durch H in Fig. 6 gezeigt ist,
und der Schalter S2 wird ausgeschaltet, und der Schalter S3
wird synchronisierend mit den Taktpulsen eingeschaltet.
Dadurch wird eine zweite Referenzspannung +Vr2, die niedriger
als die erste Referenzspannung +Vr1 ist, in den Integrator
14 zur Integration eingespeist. Der Ausgang des Integrators
14 nimmt mit einer flachen Steigung zum Anfangswert 0V hin
ab. Während dieser Tr2-Periode (t3 bis t4) wird die Zeit
durch Taktpulse mit niedriger Geschwindigkeit gemessen.
Wenn der Ausgang des Integrators 14 0V erreicht, wird dies
durch einen zweiten Pegeldetektor 20 festgestellt, wird der
Schalter S3 ausgeschaltet, und wird der Rückstellschalter
SR eingeschaltet, um die AD-Umwandlung zu beenden.
-
Weil in diesem Fall eine während der Periode t1 bis t2
akkumulierte Ladungsmenge und eine während der Periode t2
bis t4 (Tr1 + Tr2) abgegebene Ladungsmenge gleich sind,
kann man einen digitalen Wert der zu messenden Spannung
durch eine gewichtete Summe der Zahl Pulse in der Periode
Tr1 und der in der Periode Tr2 feststellen.
-
Kurz gesagt, ist dieser dreifach integrierende AD-
Wandler ein System, das Integrierperioden über die
Referenzspannungen in eine Integration der ersten
Referenzspannung und die der zweiten Referenzspannung einteilt, und um
in der ersten Hälfte ungefähr und in der zweiten Hälfte
genau zu integrieren, indem die Steigung flach eingestellt
wird.
-
Dieses System weist jedoch insofern Nachteile auf, als
es zwei Arten von Taktpulsen, zwei verschiedene Arten von
Referenzspannungen mit verschiedenen Spannungen und einen
weiteren Komparator und Vergleichspegel zum Ändern einer
Steigung der Integration neben einem Komparator zum
Feststellen eines Kreuzens mit einem Referenzpegel erfordert.
-
Folglich ist es ein Ziel der vorliegenden Erfindung,
die oben erwähnten Nachteile zu beseitigen, indem ein
integrierender AD-Wandler geschaffen wird, der erlaubt, eine
Anzahl Ziffern bzw. Bits einer AD-Umwandlung zu erhöhen und
eine hohe Umwandlungsgenauigkeit und hohe Auflösung durch
Verlängern der Zeit von einem Kreuzungspunkt mit dem
Referenzpegel zu einem Taktpuls unmittelbar nach dem Kreuzen in
der Referenzspannung-Integrierperiode ohne Ändern einer
Frequenz der Taktpulse und durch Zählen dieses Intervalls
durch Taktpulse mit der gleichen Frequenz zu realisieren.
ZUSAMMENFASSUNG DER ERFINDUNG
-
Um das oben erwähnte Ziel zu erreichen, weist die
vorliegende Erfindung auf:
-
einen Integrator zum Integrieren über eine zu messende
Spannung, der mit einem Eingangsanschluß verbunden ist, und
über eine Reterenzspannung mit einer zur zu messenden
Spannung umgekehrten Polarität;
-
einen Speicherkondensator, der mit einem Ausgang des
Integrators verbunden ist und der getrennt wird, wenn der
integrierte Ausgang mit einem Taktpuls nach Durchgang durch
einen Referenzpegel synchronisiert wird, um ein Potential
des integrierten Ausgangs zu dem Zeitpunkt zu speichern, an
dem er mit dem Taktpuls synchronisiert ist;
-
Potentialteilungswiderstände, die mit dem Ausgang des
Integrators verbunden sind und den integrierten Ausgang in
einem vorbestimmten Verhältnis teilen;
-
einen Komparator zum Feststellen, ob der integrierte
Ausgang den Referenzpegel durchlaufen hat, um das in dem
Speicherkondensator gespeicherte Potential und ein durch
den Potentialteilungswiderstand geteiltes Potential des
integrierten Ausgangs sukzessiv zu vergleichen und um ein
Signal zum Beenden der Integration auszugeben, wenn diese
Potentiale übereinstimmen;
-
eine Taktpulsgeneratorschaltung zum Erzeugen von
Taktpulsen;
-
einen Zähler zum Zählen einer Periode, bis der
integrierte Ausgang, wenn die Referenzspannung angeschlossen
ist, den Referenzpegel durchläuft, durch Verwenden der
Taktpulse;
-
einen Zweirichtungszähler zum Zählen einer Periode, ab
der der integrierte Ausgang den Referenzpegel durchläuft,
bis zum Abschluß der Integration durch die Taktpulse und
zum Addieren dieses Wertes zu einem Zählwert des Zählers
als Ziffern mit niedrigem Stellenwert bzw. niederwertige
Bits; und
-
eine Steuerschaltung zum Steuern einer Einspeisung der
zu messenden Spannung oder der Referenzspannung in den
Integrator, einer Übergabe des Ausgangs des Integrators an
den Speicherkondensator, einer Einspeisung einer
vorbestimmten Eingangsspannung in den Komparator und einer
Übergabe der Taktpulse an den Zähler und den
Zweirichtungszähler.
-
In einem System wie oben beschrieben wird eine
Integration über die zu messende Spannung in der ersten
Integrierperiode ausgeführt, und danach wird eine Integration über
die Referenzspannung ausgeführt, bis die integrierte
Spannung den Referenzpegel erreicht. Die Integrierperiode über
die Referenzspannung wird durch die Referenztaktpulse
gezählt, und in dem gezählten Wert liegt zu dieser Zeit ein
Fehler vor. Das heißt, eine Zeit von dem Zeitpunkt ab, an
dem die integrierte Spannung den Referenzpegel tatsächlich
kreuzt, bis zum Zeitpunkt des gezählten letzten Taktpulses
wird der Fehler. In der vorliegenden Erfindung wird die
Zeit, die dem Fehler entspricht, verlängert und wird unter
Verwendung der Taktpulse gezählt, um die
Umwandlungsgenauigkeit und -auflösung zu verbessern.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Fig. 1 ist ein Diagramm, das einen Aufbau eines
Hauptteils einer Ausführungsform eines AD-Wandlers gemäß der
vorliegenden Erfindung veranschaulicht;
-
Fig. 2 ist ein Zeitdiagramm zum Erläutern einer
Funktion des Systems in Fig. 1;
-
Fig. 3 ist ein teilweise vergrößertes Diagramm des
Zeitdiagramms in Fig. 2;
-
Fig. 4 ist ein teilweise vergrößertes Diagramm des
Zeitdiagramms in Fig. 2;
-
Fig. 5 ist ein Diagramm, das einen Aufbau eines
Beispiels eines dreifach integrierenden AD-Wandlers nach dem
Stand der Technik veranschaulicht; und
-
Fig. 6 ist ein Zeitdiagramm zum Erläutern einer
Funktion des Systems in Fig. 5.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN
AUSFÜHRUNGSFORM
-
Die vorliegende Erfindung wird nun unter Bezugnahme auf
die Zeichnungen ausführlich erläutert. Fig. 1 ist ein
Diagramm, das einen Aufbau eines Hauptteils einer
Ausführungsform eines AD-Wandlers gemäß der vorliegenden Erfindung
veranschaulicht, und Fig. 2 ist ein Zeitdiagramm, um dessen
Funktion zu erläutern. In Fig. 1 bezeichnet die
Bezugsziffer oder das Zeichen (1) einen Eingangsanschluß, durch den
eine zu messenden Spannung Vx angelegt wird, (2) und (3)
Referenzspannungen, deren Spannungen gleich, deren
Polantäten allein aber voneinander verschieden sind, (4) einen
Integrator, (5) einen Komparator, (6) eine
Taktpulserzeugungsschaltung, (7) eine Steuerschaltung, (8) einen Zähler,
(9) einen Zweirichtungszähler, (R1) und (R2)
Potentialteilungswiderstände und (Cm) einen Speicherkondensator.
-
Der Integrator 4 ist an dem Eingangsende mit einem
integrierenden Widerstand R versehen und umfaßt einen
Verstärker A, der mit einer Parallelverbindungschaltung eines
integrierenden Kondensators und eines Rückstellschalters S8
an dessen Rückkopplungsweg versehen ist. An der
Eingangsseite des integrierenden Widerstands R sind eine gemeinsame
Leitung, die zu messende Spannung, die Referenzspannungen 2
und 3 durch Schalter S1, S2, S3 bzw. S4 angeschlossen.
Einund Aus-Zustände jedes Schalters S1, S2, S3 und S4 werden
durch das Steuergerät 7 gesteuert.
-
Die Potentialteilungswiderstände R1 und R2 sind in
Reihe geschaltet, und das andere Ende von R2 ist mit einem
Ausgangsende des Integrators 4 verbunden, und das andere
Ende von R1 ist mit der gemeinsamen Leitung verbunden. Der
Speicherkondensator Cm ist durch ein Zwischenstück eines
Schalters S5 mit dem Ausgangsende des Integrators 4
verbunden.
-
Ein Eingangsende des Komparators 5 ist mit dem
Speicherkondensator Cm verbunden, und das andere Ende ist durch
ein Zwischenstück eines Schalters S7 mit einem gemeinsamen
Verbindungspunkt K der Potentialteilungswiderstände R1 und
R2 und durch ein Zwischenstück eines Schalters S6 mit der
gemeinsamen Leitung verbunden. Der Komparator 5 gibt ein
Binärsignal aus, das einer Größenbeziehung zwischen den
beiden Eingaben entspricht.
-
Die Steuerschaltung 7 empfängt Taktpulse b (siehe Fig.
2B), die von der Taktpulserzeugungsschaltung 6 geliefert
werden, und steuert jeden Schalter und gibt Taktpulse aus,
die in dem Zähler 8 und dem Zweirichtungszähler 9 gezählt
werden sollen.
-
Unter Bezugnahme auf das Zeitdiagramm in Fig. 2 wird
als nächstes die Funktion des Systems erläutert, das wie
oben beschrieben aufgebaut ist. Im Anfangszustand vor
Beginn einer Umwandlung wird die zu messende Spannung Vx an
den Eingangsanschluß 1 angelegt, sind die Schalter S1 S8,
S5 und 56 eingeschaltet, und sind alle anderen Schalter
ausgeschaltet. Diese Schalter werden durch die
Steuerschaltung 7 gesteuert.
-
Die Schalter S1 und S8 werden ausgeschaltet, und der
Schalter S2 wird zum Startzeitpunkt der Umwandlung tO
eingeschaltet. Die zu messende Schaltung Vx wird dann durch
das Zwischenstück des integrierenden Widerstands R zu dem
Integrator 4 addiert, und eine Integration wird während
einer vorbestimmten Zeitperiode (während T1) ausgeführt.
Diese Periode soll eine erste Integrierperiode genannt werden.
-
Am Ende der Integrierperiode wird ein integrierter
Ausgang V0 gemäß dem folgenden Ausdruck (1) berechnet:
-
V0 = -Vx * T1 /(R*C) ... (1)
-
Die vorbestimmte Zeit T1 wird durch Zählen der
Taktpulse b bestimmt, die von der Taktpulserzeugungsschaltung 6
durch das Steuergerät 7 geliefert werden. Wenn die Zahl der
Taktpulse Nl ist und die Periode der Taktpulse b T0 ist,
wird T1 folgendermaßen berechnet:
-
T1 = N1 x T0 ... (2)
-
Falls der Ausdruck (2) für den Ausdruck (1) substituiert
wird, lautet er wie folgt:
-
V0 = -Vx (N1 *T0)/ (R* C) ... (3)
-
Bei Beendigung der Integration der vorbestimmten
Zeitspanne T1 wird der Schalter S2 ausgeschaltet, und der
Schalter S3 (oder der Schalter S4) wird eingeschaltet, und
entweder eine Referenzspannung 2 oder 3 mit einer
umgekehrten Polarität zur zu messenden Spannung Vx, die an den
Eingangsanschluß 1 angeschlossen ist, wird ausgewählt. Die
Steuerschaltung 7 beurteilt gemäß einer Ausgabe von dem
Komparator 5, welcher unter den Schaltern S3 und S4
eingeschaltet werden sollte.
-
Die Referenzspannung ist durch den integrierenden
Widerstand R an den Integrator 4 angeschlossen und wird
integriert. Zu dieser Zeit wird eine Steigung der Integration
gegenüber der in der ersten Integrierperiode umgekehrt. Der
Komparator 5 stellt fest, wann der integrierte Ausgang den
Referenzpegel durchläuft. Diese Zeitperiode vom Beginn der
Integration der Referenzspannung 2 oder 3 an bis zu deren
Durchlaufen des Referenzpegels soll eine zweite
Integrierperiode genannt werden.
-
Wenn die Referenzspannung Vr ist, der Referenzpegel
ist und eine Zeitspanne der zweiten Integrierperiode T2
ist, wird der Referenzpegel 0 folgendermaßen berechnet:
-
0 = V0 - (-Vr) * T2/(R*C) ... (4)
-
Daher ist T2:
-
T2 = -(R*C) * V0/Vr ... (5)
-
Wenn der Ausdruck (3) für den obigen Ausdruck substituiert
wird, ergibt es sich:
-
T2 = -Vx (N1 * T0)/Vr ... (6)
-
Diese zweite Integrierperiode wird durch den Zähler 8 unter
Verwendung der von der Taktpulserzeugungsschaltung 6
ausgesandten Taktpulse b gezählt. Wenn die Zahl an den Zähler 8
ausgesandter Taktpulse Nx ist, ergibt sie sich wie folgt:
-
Nx = T2/T0 ... (7)
-
Wenn die Ausdrücke (6) und (7) eingestellt werden, ergibt
sich folgendes:
-
Nx = Vx * N1/Vr ... (8)
-
Bis jetzt sind die Operationen die gleichen wie diejenigen
des doppelt integrierenden AD-Wandlers nach dem Stand der
Technik, und der Ausdruck (8) ist dessen typische
Umwandlungsformel.
-
Hier ist T2:
-
T2 = T3 + T4 ... (9)
-
und, falls er für den Ausdruck (7) substituiert wird,
ergibt sich folgendes:
-
Nx = T3/T0+ T4/T0 ... (10)
-
T3/T0ist eine Summe der an den Zähler 8 ausgesandten
Taktpulse b mit einer Periode T0. Falls dies N2 ist (siehe Fig.
2G), beträgt die Zahl an den Zähler 8 ausgesandter
Taktpulse Nx:
-
Nx = N2 + T4/T0 ... (11)
-
In dem doppelt integrierenden AD-Wandler nach dem Stand
der Technik wird die Gesamtzahl der Taktpulse N2 während
dieser zweiten Integrierperiode als AD-Umwandlungsbetrag
behandelt, und T4/T0wird als Fehler abgeschnitten, weil
T4< T0 gilt. Falls jedoch diese Zeitspanne T4 unter
Verwendung der Taktpulse b gezählt werden kann, folgt, daß ohne
Erhöhen der Geschwindigkeit der Taktpulse die Genauigkeit
erhöht und die Auflösung verbessert ist.
-
In der vorliegenden Erfindung findet man eine
Zeitspanne T5 von dem Referenzpegel-Durchgangspunkt bis zum näch
sten Taktpuls t4, wie in Fig. 3 gezeigt ist. Zu diesem
Zweck wird die Zeitspanne T5 verlängert, um unter
Verwendung der Taktpulse b zu zählen und T4 zu finden,
entsprechend einer Operation, um die Genauigkeit zu erhöhen und
die Auflösung zu verbessern.
-
Eine Beziehung von T4 und T5 lautet:
-
T4 = T0 - T5 ... (12)
-
Daher ergibt sich:
-
T5 = T0 - T4 ... (13)
-
Nun werden Operationen erläutert, wie man zählt, wobei
T5 verlängert wird und die Taktpulse b verwendet werden.
Nach der zweiten Integrierperiode wird die Integration über
die Referenzspannung 2 (oder 3) fortgesetzt (diese Periode
soll eine dritte Integrierperiode genannt werden). Wenn sie
mit dem Taktpuls b nach Durchlaufen des Referenzpegels
synchronisiert wird, wird an diesem Punkt der Schalter S5
ausgeschaltet, und dessen Potential wird in dem
Speicherkondensator Cm gespeichert.
-
Falls der Ausgang des Integrators 4 zu dieser Zeit V3
ist und das in dem Speicherkondensator Cm gespeicherte
Potential Vm ist, ergibt sich folgendes:
-
Vm = V3 ... (14)
-
Weil V3 der integrierte Ausgang über die
Referenzspannung 2 (oder 3) von dem Referenzpegel-Durchgangspunkt ist,
wird sie durch den folgenden Ausdruck ausgedrückt:
-
V3 = -Vr * T5/(R*C) ... (15)
-
Zu dieser Zeit wird dann der Schalter S6 ausgeschaltet,
und der Schalter S7 wird eingeschaltet, und der
Potentialteilungspunkt k der Potentialteilungswiderstände R1 und R2
mit einem Potentialteilungsverhältnis n wird mit dem
Eingang p des Komparators 5 verbunden. Das
Potentialteilungsverhältnis n und ein Verhältnis von Potentialteilungswider
ständen R1 und R2 sind folgendermaßen vorbestimmt:
-
n:1 = R2:R1 ... (16)
-
Daher gilt:
-
n = R2/R1 ... (17)
-
Der Ausgang des Integrators 4 wird zur Zeit t4 in dem
obigen potentialteilungsverhältnis geteilt und ist mit dem
Eingang p des Komparators 5 verbunden. Selbst nach der
dritten Integrierperiode integriert der Integrator 4
fortlaufend über die Referenzspannung 2 (oder 3). Der
Komparator 5 vergleicht das Potential am Potentialteilungspunkt k
und das im Speicherkondensator Cm gespeicherte Potential
Vm, und, falls das Potential Vk am Teilungspunkt k das von
Vm übersteigt, wie in Fig. 4 dargestellt ist, wird die
Ausgabe q des Komparators 5 umgekehrt. Die Periode bis hierher
soll eine vierte Integrierperiode genannt werden.
-
Der Ausgang V4 des Komparators 5 wird folgendermaßen
ausgedrückt, wenn Vk = Vm gilt:
-
V4 * R1 /(R1+R2) = Vm ... (18)
-
Wenn die Ausdrücke (14), (17) und (18) über V4 eingestellt
werden, ergibt sich folgendes:
-
V4 = V3 + n V3 ... (19)
-
Eine Amplitude des Integrators 4 zur Zeit t5 am Ende der
vierten Integrierperiode ist
-
V5 = V4 - V3 ... (20)
-
Wenn der Ausdruck (19) für den Ausdruck (20) substituiert
wird, ergibt sich folgendes:
-
V5 = n V3 ... (21)
-
Das heißt, der Ausgang V3 des Integrators 4 ist, wenn er
mit dem Taktpuls b nach Durchlaufen des Referenzpegels
synchronisiert wurde, am Ende der vierten Integrierperiode um
das n-fache vergrößert.
-
Weil die Ausgänge des Integrators 4 während dieser
Periode und in der dritten Integrierperiode diejenigen sind,
die über die Referenzspannung 2 (oder 3) integriert wurden,
ergibt sich andererseits:
-
V4 = -Vr (T5 + T6)/(R*C) ... (22)
-
Die Amplitude V5 des Integrators 4 in einer T6-Periode wird
aus den Ausdrücken (15), (20) und (22) folgendermaßen
berechnet:
-
V5 = -Vr * T6/(R*C) ... (23)
-
Wenn die Ausdrücke (21) und (23) eingestellt werden, ergibt
sich daher:
-
Wenn der Ausdruck (24) für den Ausdruck (15) substituiert
wird, kann der folgende Ausdruck erhalten werden:
-
n * T5 = T6 ... (25)
-
Dies bedeutet, daß T5 gemäß dem
Potentialteilungsverhältnis n der Potentialteilungswiderstände verlängert
werden könnte. Eine Genauigkeit, wenn T5 verlängert ist, hängt
von dem Teilungsverhältnis n der
Potentialteilungswiderstände ab. Die Gesamtzahl N3 der Taktpulse mit T0 einer
Periode und der ein Gate passierenden Taktpulse i (siehe Fig.
2J) infolge dieses verlängerten T6 beträgt:
-
N3 = T6/T0.... (26)
-
Aus den Ausdrücken (12), (25) und (26) ergibt sich dann
folgendes:
-
T4 = T0 (n-N3)/n ... (27)
-
Dies bedeutet, daß T4 durch die Taktpulse b mit einer
Periode T0 gezählt werden könnte und Toln dem Sachverhalt
entspricht, daß die Geschwindigkeit der Taktpulse b um das n-
fache erhöht ist. Die Gesamtzahl von Taktpulsen N3 wird
auch an den Zweirichtungszähler 9 ausgesandt, um zu zählen
und hier = (n-N3) auszuführen und durch Gewichten N2
aufzuaddieren, das in der vorherigen zweiten Integrierperiode
berechnet wurde. Die Gesamtsumme Nx des digitalen
Umwandlungsbetrags zu diesem Zeitpunkt wird folgendermaßen
berechnet. Wenn der Ausdruck (27) für den Ausdruck (11)
substituiert wird, folgt:
-
Nx = N2 + (n-N3)/n ... (28)
-
Wenn die beiden Seiten mit n multipliziert werden, ergibt
sich:
-
n * Nx n * N2 + (n-N3) ... (29)
-
Wenn der obige Ausdruck eingestellt wird, folgt:
-
n * Nx = n (N2 + 1) - N3 ... (30)
-
Somit ist Nx n-fach gewichtet, was gestattet, eine
Auflösung zu erhalten, in der das niederwertigere Bit um das
n-fache erhöht ist. Das heißt, falls n 10 oder 100 ist,
folgt, daß die Genauigkeit und Auflösung der AD-Umwandlung
um das 10-fache oder 100-fache erhöht sind.
-
Am Ende der vierten Integrierperiode wird der Schalter
S3 oder S4 ausgeschaltet, der durch das Umkehrsignal des
Komparators 5 eingeschaltet wird, und die Schalter S1, S8,
S5 und S6 werden eingeschaltet, um zum Anfangszustand
zurückzukehren und die Umwandlung zu beenden.
-
Wie oben ausführlich beschrieben wurde, erlaubt die
vorliegende Erfindung, die Umwandlungsgenauigkeit und
Auflösung ohne weiteres zu verbessern, und liefert die
folgenden Effekte:
-
1) Die Periode der Taktpulse muß nicht geändert werden.
Daher kann der Schaltungsaufbau im Vergleich zu dem
Beispiel nach dem Stand der Technik vereinfacht werden.
-
2) Nur ein Komparator wird genügen. Weil die
vorliegende Erfindung keine zwei Komparatoren erfordert, wie in dem
Beispiel nach dem Stand der Technik, erlaubt sie auch, daß
der Schaltungsaufbau vereinfacht wird.
-
3) Die Auflösung kann ohne Verlängern der
Umwandlungszeit verbessert werden. Das heißt, die Auflösung kann um
das n-fache gemäß dem Verhältnis n der
Potentialteilungswiderstände ohne Rücksicht auf die Größe einer Zahl von
Umwandlungsziffern bzw. -bits verbessert werden. Die Zeit,
die zum Verbessern der Auflösung um das n-fache notwendig
ist, ist die Zeit von gerade n Taktpulsen, was relativ kurz
ist.
-
4) Mehrere Referenzspannungen mit verschiedenen
Spannungen sind nicht wie in dem Beispiel nach dem Stand der
Technik notwendig. Sie erlaubt daher auch, daß der
Schaltungsaufbau vereinfacht wird.