DE2547725C3

DE2547725C3 - Verfahren zur Analog-Digital-Umwandlung einer Gleichspannung und Schaltungsanordnung zur Durchführung des Verfahrens

Info

Publication number: DE2547725C3
Application number: DE2547725A
Authority: DE
Inventors: Tadaaki Kawasaki Kanagawa Tarui
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1974-10-24
Filing date: 1975-10-24
Publication date: 1981-03-19
Also published as: DE2547725B2; US4081800A; DE2547725A1

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Analog-Digital-Umwandlung einer Gleichspannung, unter Verwendung eines als Integrator geschalteten Gleichstromverstärkers, dem abwechselnd tile umzuwanucinuc Glcivnspaiitiuiig unu wenigstens eine Bezugsspannung zugeführt werden, und einer Vergleichsstufe, welche die Ausgangsgröße des Gleichstromverstärkers mit einem Bezugsspannungswert vergleicht und zur Ermittlung der digitalen Ausgangsgröße ein Zeitintervall ermittelt, und unter Verwendung von Mitteln zur Ausschaltung des Einflusses der Offset-Spannung des Gleichstromverstärkers.

Es ist bereits ein Analog-Digital-Wandler vom Doppelsteilheittyp bekannt (vgl. z. B. US-PS 33 16 547). Dieser bekannte Analog-Digital-Wandler weist gemäß Fig. 1 im wesentlichen einen Gleichstromverstärker 1, einen aus einem Eingangswiderstand R und einem Integrationskondensator C bestehenden Integrator, einen Komparator 2 und einen Umschalter 3 auf, und dieser bekannte Analog-Digital-Wandler ist so ausgelegt, daß eine Eingangsspannung Vs und eine Bezugsspannung - Vr, die an eine Eingangsklemme 4 angelegt werden, durch den Umschalter 3 entsprechend umschaltbar sind, um eine Digitalgröße der Eingangsspannung Vs zu Bestimmen. Gemäß F i g. 2 wird die positive Eingangsspannung Vs zunächst während einer vorbestimmten bzw. vorgeschriebenen Zeitspanne bzw. Zeitdauer Tj an die Klemme 4 angelegt, um die an die positive Eingangsklemme des Komparators 2 angelegte Ausgangsspannung Vq des Gleichstromverstärkers zu vermindern. Sodann wird die an die Eingangsklemme 4 angelegte Spannung auf die negative Bezugsspannung - Vr umgeschaltet, um die genannte Ausgangsspannung Vo zu erhöhen, und es wird eine Zeitspanne T₂

u:- J V.

gtllH.331.ll. Uli. HUlI₆

Ausgangssignal erzeugt, nachdem die Ausgangsspan-

■*"· nung Vo den an die negative Eingangsklemme des Komparators 2 angelegten Bezugsspannungspegel Vr erreicht. Wenn zu diesem Zeitpunkt das Potential an der invertierenden bzw. Inversionseingangsklemme des Gleichstromverstärkers 1 gleich Null ist, d. h. wenn

">" keine Verlagerung bzw. Abweichung vorhanden ist, ergibt sich folgende Beziehung:

Die Zeitspannen Γι und Ti werden durch Zählen der Taktimpulszahl z. B. mittels Zählern bestimmt Infolgedessen wird das Verhältnis der Eingangsspannung Vs zur Bezugsspannung Vr₁ d. h.

b0 als das Verhältnis der Zählung während der Zeitspanne Ti zur Zählung während der Zeitspanne bzw. Zeitdauer T₁, d.h.

T,

bestimmt.

( = Digitalgröße)

Falls keine Verlagerung bzw. Abweichung am Gleichstromverstärker i vorhanden ist, kann eine genaue Messung der Eingangsspannung Vs vorgenommen werden. Im al'gemeinen ist jedoch obige Gleichung (1) aufgrund der Verlagerung bzw. Abweichung des Gleichstromverstärkers 1 nicht gültig. Wenn nämlich die Verlagerungs- bzw. Abweichungsspannung (Offset-Spanni'ⁿg) mit V bezeichnet wird, ergibt sich die Beziehung:

»« V Vj 7,

I Γ

(2)

Hierdurch wird ein der Verlagerungs- bzw. Abweichspannung Δ V zuzuschreibender Fehler eingeführt. Aus , ·, diesem Grund wurde die genannte Eingangsspannung Vi üblicherweise gemessen, nachdem die Arbeits- oder Betriebsspannung des Gleichstromverstärkers von Hand eingestellt worden war, um die Abweichspannung Δ V zu kompensieren. Da jedoch der Wert Δ V _>n zeitabhängigen oder temperaturabhängigen Änderungen unterworfen ist, würde eine genaue Messung einen Nullabgleich oder einen Vollbereich- bzw. Endwertabgleich bei jedesmaliger Vornahme der Messung erfordern. _>>

Zum Korrigieren der von der Abweichspannung Δ V herrührenden Fehler wurde bereits eine Schaltung der Art gemäß Fig.3 vorgeschlagen. Dabei sind die den Teilen von F i g. I entsprechenden Teile gemäß F i g. 3 mit den gleichen Bezugsziffern bezeichnet. Bei der jn Schaltung gemäß Fig. 3 ist das Ausgangsende des Gleiciistromverstärkers 1 über einen Schalter 5 und einen Kondensator 6 an Masse gelegt, und ein Anschlußpunkt bzw. eine Verzweigung zwischen dem Schalter 5 und dem Kondensator 6 ist an die r> Gate-Elektrode eines Feldeffekttransistors 7 angeschlossen, dessen Source-Elektrode mit einer Klemme 8 des Umschalters 3 verbunden ist, so daß ein Analog-Digital-Wandler gebildet wird. Die Source-Elektrode des Feldeffekttransistors 7 ist (auch) über einen Widerstand mit einer Stromversorgung - B verbunden, während seine Drain-Elektrode an eine ^trnmvprcnrCTiiniT -l- /?anopcs*hlrtccpn ict

Bei dieser Schaltkreisanordnung ist die Sammelklemme 4 des Umschalters 3 zunächst mit der Klemme 8 i> verbunden, wobei der Schalter 5 gleichzeitig geschlossen ist. Infolgedessen fließt im Widerstand R ein durch Δ VIR bestimmter Strom zum Aufladen des Kondensators C des Integrators. Wenn die Schaltung in einen stationären Zustand gebracht worden ist, sind die ~> <> Spannung an der Inversionseingangsklemme des Gleichstromverstärkers 1 und die Source-Spannung des Feldeffekttransistors 7 ausgeglichen, so daß der Stromfluß im Widerstand R aufhört An diesem Punkt entspricht die Source-Spannung des Feldeffekttransi- » stors 7 relativ zum Massepotential gleich — Δ V während die Spannung an den Klemmen des Kondensators einen solchen Wert besitzt, daß die Source-Spannung des Feldeffekttransistors 7 relativ zum Massepotential den -AV besitzen kann. t>o

Wenn zu diesem Zeitpunkt der Schalter 5 geöffnet und der Umschalter 3 umgeschaltet wird, so daß die Sammelklemme 4 mit einer mit der Eingangsklemme V₅ gespeisten Klemme verbunden wird, wird eine Spannung Vs- Δ V integriert Wenn der Umschalter 3 nach der während einer Zeitspanne 7ΐ andauernden Integration so umgeschaltet wird, daß die Klemme 10 mit der Klemme 4 verbunden wird, während der Schalter 5 offen bleibt, wird eine Spannung - Vr-Δ V integriert. Unter der Voraussetzung, daß die Zeitspanne, welche für das Umschalten des Schalters erforderlich ist, bis das Integrationsausgangssignal den Bezugswert (Nullwert) durchläuft, mit 7} angegeben wird, erhält man die folgende Gleichung:

( Vs - 11 · + I V) T₁ +{-V_R- II'+ I V) T₂ = 0

Infolgedessen gilt VsT\ = VrTi. Dies bedeutet, daß folgende Beziehung besteht:

Is _ 7,
Ik" 7,

Das in F i g. i veranschaulichte Verfahren besteht somit darin, die Klemme 4 mit der Klemme 8 zu verbinden und dadurch an der Inversionseingangsklemme des Gleichstromverstärkers 1 im voraus eine Spannung -Δν (als Analogwert ausgedrückt) zu erzeugen, deren Polarität derjenigen der Abweichspannung Δ Vdes Gleichstromverstärkers 1 entgegengesetzt ist, und nach der tatsächlichen Messung dieser Spannung —Δ V den Spannungen Vs und - Vr hinzuzuaddieren, um auf diese Weise die von der Abweichspannung Δ Vherrührenden Fehler zu korrigieren.

Beim vorstehend beschriebenen Verfahren können daher der Nullabgleich und der Vollbereich- bzw. Endwertabgleich durch Schließen des Schalters 5 bei jeder Messung vorgenommen werden, um im voraus eine entsprechende Spannung zu erzielen, welche der Verlagerungs- bzw. Abweichspannung hinzuaddiert wird.

Der vorstehend beschriebene, bisher verwendete Analog-Digital-Wandler ist jedoch mit den im folgenden beschriebenen Nachteilen behaftet.

Wenn nämlich versucht wird, den Wandler zu miniaturisieren, indem die Schaltung zur Durchführung der Fehlerberichtigung als integrierter Schaltkreis ausgeführt wird, verhindert das Vorhandensein des Kondensators 6 die vollständige Auslegung der Schaltung als integrierter Schaltkreis. Zur Erzeugung pinpr ^nanmino — Λ t/rlarühpr hinauQ Apr ^rhaltpp S iinH

der Kondensator erforderlich, die jedoch einen äußerst kleinen Streustrom besitzen sollten. Wenn nämlich ein Streustrom auftritt, treten Änderungen des Analogwerts —Δ V während der Zeitspanne der tatsächlichen Messung auf, welche die Durchführung einer genauen Analog-Digital-Umwandlung unmöglich machen können. Wenn es weiterhin erwünscht ist, im voraus eine Spannung mit einem vorbestimmten Wert oder Pegel von —zlVzu erzeugen, muß eine Stabilisierung der Schaltung nach dem Einschalten der Stromversorgung abgewertet werden, so daß eine lange Zeitspanne erforderlich ist bis nach dem Einschalten der Stromversorgung tatsächlich eine Messung vorgenommen werden kann. Wenn weiterhin die Eingangsspannung Vs gleich Null ist wird zudem keine Doppelsteilheit gewährleistet Im Fall einer Eingangsspannung V₅ = 0 eine Analog-Digital-Umwandlung unmöglich.

Aufgabe der Erfindung ist damit die Schaffung eines Verfahrens der eingangs definierten Art, durch welches automatisch und mit ausreichend hoher Präzision die von der Verlagerungs- bzw. Abweichspannung des Gleichstromverstärkers herrührenden Fehler korrigiert werden können und mit einer entsprechend hohen Präzision automatisch ein Nullabgleich und ein Vollbereich- bzw. Endwertabgleich durchgeführt werden kann.

Diese Aufgabe wird ausgehend von dem Verfahren der eingangs definierten Art erfindungsgemäß dadurch gelöst, daß entsprechend einem Korrekturzyklus die wenigstens eine Bezugsspannung während einer vorbestimmten Zeitspanne integriert wird, dann eine zweite Bezugsspannung integriert wird und eine Zeitspanne von Beginn dieser Integration bis zu dem Zeitpunkt gemessen wrd, bei welchen die Ausgangsgröße des Gleichstromverstärkers den Bezugsspannungswert der Vergleichsstufe erreicht, daß dann entsprechend einem Meßzyklus unter Berücksichtigung der vorbestimmten Zeitspanne und unter Heranziehung der gemessenen Zeitspanne eine dritte Zeitspanne bestimmt und die umzuwandelnde Spannung während der dritten Zeitspanne integriert wird, und daß dann die zweite Bezugsspannung oder eine weitere Bezugsspannung integriert und eine vierte Zeitspanne vom Beginn dieser Integration bis zu dem Zeitpunkt gemessen wird, bei welchen die Ausgangsgröße des Gleichstromverstärkers den Bezugsspannungswert der Vergleichsstufe erreicht, so daß die Digitalgröße der umzuwandelnden Spannung durch Addition der dritten Zeitspanne mit der vierten Zeitspanne, vermindert um die Integrationszeit der wenigstens einen Bezugsspannung erhalten werden kann.

Das kennzeichnende Merkmal der Erfindung besteht also darin, daß die von der Verlagerungs- bzw. Offset-Spannung AV herrührenden Fehler, die als Zeitdauer bzw. Zeitspanne gemessen werden, bestimmt werden, wobei diese Zeitspannfehler als digitalgrößen gehandhabt werden. Da die Schaltungsanordnung zur Bestimmung der zu korrigierenden Fehlergrößen sämtlich durch Digitalgrößen gebildet sind, ist der erfindungsgemäße Analog-Digital-Wandler kaum durch zeitabhängige oder temperaturabhängige Änderungen beeinflußbar, wobei er auch in integrierter Schaltungstechnik ausgelegt werden kann und die Durchführung schneller Messungen ermöglicht.

Besonders vorteilhafte Ausgestaltungen und Weiterbildungen des erfindungsgemäßen Verfahrens ergeben sich aus den Ansprüchen 2 bis 5.

Aufgabe der Erfindung ist es ferner, einen Analog-Di-

-;ts! \Va~^JI~" —· u-ri„ j

führt.

Die Lösung hierfür ergibt sich aus dem Anspruch 6, Weiterbildungen ergeben sich aus den Ansprüchen 7 bis 12.

Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnungen näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild zur Veranschaulichung des Grundprinzips eines bisher verwendeten Analog-Digital-Wandlers vom Doppelsteilheitstyp,

F i g. 2 eine graphische Darstellung zur Erläuterung der Arbeitsweise des Analog-Digital-Wandlers gemäß Fig. I,

Fig.3 ein Blockschaltbild eines Beispiels für einen bisher verwendeten Doppelsteilheit-Analog-Digital-Wandler mit der Fähigkeit, Fehler aufgrund der Offsetspannung Δ V zu korrigieren,

Fig.4 ein Blockschaltbild eines Analog-Digital-Wandlers mit Merkmalen nach der Erfindung,

F i g. 5 eine graphische Darstellung zur Erläuterung der Arbeitsweise des Analog-Digital-Wandlers gemäß Fig. 4,

Fig.6 ein Schaltbild eines Beispiels für eine Steuerschaltung gemäß F i g. 4,

Fig. 7 ein Blockschaltbild eines Analog-Digital-Wandlers gemj3 einer abgewandelten Ausführungsform,

F i g. 8 ein Blockschaltbild einer noch weiter abge-■ > wandelten Ausführungsform des Analog-Digital-Wandlers,

Fig. 9 eine graphische Darstellung zur Erläuterung der Arbeitsweise des Analog-Digital-Wandlers gemäß F i g. 8,

ίο Fig. 10 eine graphische Darstellung zur Erläuterung der Arbeitsweise des Anaiog-Digital-Wandlers gemäß Fig. 8.

Fig. 11 ein Blockschallbild eines Beispiels für eine Steuerschaltung beim Analog-Digital-Wandler gemäß υ F i g. 8 und

Fig. 12 eine graphische Darstellung zur Erläuterung der Arbeitsweise eines beim Analog-Digital-Wandler gemäß F i g. 11 vorgesehenen reversiblen bzw. Au.^rwärts/Abwärts-Zählers.

2(i In F i g. 4 ist ein Analog-Digital-Wandler gemäß einer Ausführungsform dargestellt, der einen Gleichstromverstärker 11, eine Vergleichsstufe 12, einen Umschalter 13, eine Steuerschaltung 14 und eine Operations-Steuerschaltung 15 aufweist. Ein Eingangswiderstand R ist an 2ί eine Inversionseingangsklemme des Gleichstromverstärkers 11 angeschlossen, während ein Integrationskondensator Czwischen die Inversionseingangsklemme und eine Ausgangsklemme des Gleichstromverstärkers 11 eingeschaltet ist, so daß eine Integrationsschaltung / in gebildet wird. Eine nicht-invertierende Eingangsklemme des Gleichstromverstärkers U ist an Masse gelegt. Die im gestrichelten Block enthaltene Operations-Steuerschaltung 15 weist einen reversiblen bzw. Aufwärts/Abwärts-Zähler 16, einen Zähler 17 zum si Zählen der Integrationszeit, einen Multiplexer 18, einen Digitalkomparator 19 sowie zwei Speicherstufen 20 und 21 auf, wobei diese Bauteile durch die Steuerschaltung 14 angesteuert werden.

Wenn ein Stromquellenschalter geschlossen wird. κι werden die genannten Zähler und Register durch die von der Steuerschaltung 14 erzeugten Freiimpulse in einen Anfangs- bzw. Ausgangszustand ^isetzt. Die

f *+ — Cnl~ — m~* -J,.__rtL. Clnnnpfnlinlt.inn iA noUnitn» s4nK«-ii «»-ir» fnif+*· Wenn Ata ο π

eine positive Eingangsklemme der Vergleichsstufe 12

•ti angelegte Eingangsspannung, d.h. die Ausgangsspannung Vodes Gleichstromverstärkers 11 höher ist als ein Bezugswert Vc. der zum Vergleich an die negative Eingangsklemme der Vergleichsstufe 12 angelegt wird, wird ein im Umschalter 13 enthaltener Analogschalter

id S\ eingeschaltet, so daß eine Bezugsspannung Vr an die Integrationsschaltung / angelegt wird, während der Schalter Si geöffnet wird, wenn das Integrationsausgangssignal Vo gleich dem Bezugswert Vc wird. Ist dagegen der Wert Vo niedriger als der Wert Vc, wird ein

weiterer Analogschalter Si im Umschalter 13 geschlossen, so daß eine Bezugsspannung — Vr an die Integrationsschaltung / angelegt wird; wenn Vo dann gleich Vc wird, wird der Schalter Sj geöffnet Gleichzeitig mit dem Schließen des Stromquellenschalters wird

bo außerdem ein Ausgangswert Tr im Zähler 17 zum Zählen der Integrationszeit(spanne) voreingestellt Der Wert Tr ist dabei die Zeit weiche die Größe der einer Analog-Digital-Umwandlung zu unterwerfenden Bezugsspannung Vr darstellt Wenn beispielsweise die

Bezugsspannung Vr gleich 10 Volt beträgt und ihre Größe nach der Analog-Digital-Umwandlung 512 betragen soll, wird der Wert Tr auf 512 festgelegt Nach Abschluß der auf diese Weise erfolgenden Festlegung

des Ausgangszustands beginnt die Durchführung der tatsächlichen Meßoperation. Zur Vereinfachung der Erläuterung ist jedoch im folgenden das Arbeitsprinzip anhand von F i g. 5 näher beschrieben.

Fig. 5 veranschaulicht die Ausgangswellenfirm der Integrationsschaltung / des in Fig.4 dargestellten Analog-Digital-Wandlers, d. h. die Ausgangsspannungswellenform des Gleichstromverstärkers 11. Zunächst wird die Bezugsspannung V_R während einer vorbestimmten Zeitspanne bzw. Zeitdauer 71 integriert. Als nächstes wird die Bezugsspannung - V« integriert, und eine Zeitspanne 7} vom Beginn dieser Integration bis zum Kreuzungspunkt mit dem Bezugsspannungspegel Vc wird gemessen. Hierauf wird durch Berücksichtigung von Ti unter Heranziehung der gemessenen Länge der Zeitspanne T₂ eine Zeitspanne T₃ bestimmt, und die Eingangsspannung Vs wird während der Länge der Zeitspanne T} integriert, worauf die Bezugsspannung — Vr integriert und die Länge einer Zeitspanne Ti vom Beginn dieser Integration bis zum Punkt der Überschneidung "lit dem Bezugsspannungspege¹ Vr gemessen wird. Dies bedeutet, daß T\ und Ti die Perioden darstellen, während denen Daten für die Korrektur unter Heranziehung der Bezugsspannung Vr und - Vr erhalten werden, während T₃ und Tt die Perioden bedeuten, während denen die tatsächliche Messung bzw. Analog-Digital-Umwandlung für die Länge der entsprechend den erhaltenen Korrektur- bzw. Berichtungsdaten korrigierten Integrationszeit durchgeführt wird.

Das wesentliche Merkmal Jer Arbeitsweise des nnalog-Digital-Wandlers besteht darin, daß bei der tatsächlichen Messung eine vorbestimmte Zeitspanne, während welcher die Eingangsspannung V₅ integriert wird, mit hoher Präzision bestimmt wird, indem die korrigierte Länge der Integrationszeitspanne 7"3 auf beschriebene Weise als nächster Meßzyklus von Ti benutzt wird. Bei jedesmaliger Erhöhung der Frequenz, bei welcher diese Bestimmung erfolgt, wird ein Fehler bezüglich der vorgeschriebenen Zeitspannenlänge fortschreitend kleiner, so daß selbst im Fall einer Offset-Spannung beträchtlicher Größe eine genaue Messung der Eingangsspannung Ksmöglich ist.

Ma^lldlbllVllU Ut \ΛΛΛ UL/Cll UtIII IA3LIIC ΓΛ! LfCI 131JI 111^. I L*

des Analog-Digital-Wandlers im einzelnen erläutert.

Wenn beispielsweise angenommen wird, daß T₁ und 7} zum Zeitpunkt der n-ten Berichtigung durch T/^bzw. TJ") und 7ä und ü zum Zeitpunkt der tatsächlichen Messung durch T₃^bZw. T*'"' dargestellt werden, erhält man die folgende Gleichung:

7· in) -τ- in * 1 )

Λ = Ί

Unter Berücksichtigung der vorher angegebenen Gleichung (2) erhält man:

Ks

T₄"

IK
Vr

Wenn

Kr

dann gilt

1/ 'r(»i

Ks '4

T_R

IK
"Vr

Da sich aus obiger Gleichung (4) ergibt

IK _ T,""

resultiert die folgende Gleichung:

Vs 7₄"" -I- 7,"" - 7„

Ir Tr

Wenn daher Tr eine Zeitspanne bzw. eine Zeitdauer entsprechend der Bezugsspannung Vr, d. h. eine Zeitspanne bildet, welche die Größe der einer Analog-Digital-Umwandlung unterworfenen Bezugsspannung Kftdarstcllt.stcllt

U t- /j — Ir

eine Zeitspanne entsprechend der Eingangsspannung Vs dar. Infolgedessen wird die Digitalgröße der einer Analog-Digital-Umwandlung unterzogenen Eingangsspannung Vs durch Zählen der Zeitspanne bzw. Zeitdauer

7.¹"' + V" - T_K

erhalten. Infolgedessen braucht die Steuerung lediglich so durchgeführt zu werden, daß T\<"> zu T₃W korrigiert wird, so daß Gleichung (4) zutrifft.

Die obige Gleichung (3) ist in der für die tatsächliche Messung verwendeten Form angegeben, und bei Betrachtung dieses Falls im Hinblick auf die Korrekturbzw. Berichtigungszeit, d. h. im Fall von Vs = Vr, gilt

" ■ - ο -; V > H	T₂' V	"' I V '" V_R
Demzufolge gilt
it ₌ TT Γ,",.- A.η Λ ..C-..-,II...
;)	folgender Gleichung genügt " *~ ■(-::)	zu werden: 7_K
	2 7,'" T"" f
	"7„ 7;¹

T-i/il

= 7, + ₇.,„_{l + 7}-_1M1 1-7,, 7, -7, I

^Vl Da in Gleichung (10) allgemein gilt ' ^V < 1, wird als primäre Näherung folgende Gleichung erhalten:

Τι- ₌ I w) T,^M + T,"" 2

Infolgedessen gilt:

T,"" = V¹ + -, I-⁷«- T₁""-T₂"") (II!

Diese Gleichung ist eine Näherungsgleichung der Berichtigung bzw. Korrektur zur Aufstellung von

_v Infolgedessen erhält man

V_n

v_K- iv

Gleichung (4). Wie aus den Gleichungen (10) und (U) hervorgeht, werden die von der Abweichung AV herrührenden Fehler im Fall von

2 7« = V' + T₂"" zu Null, und infolgedessen erhält man

Im folgenden wird belegt, daß bei sich vergrößerndem Wert von π die Fehler abnehmen.

Durch die tatsächliche Messung wird der rechte Teil von Gleichung (7) bestimmt, und der Fehler zwischen dem dabei erhaltenen Wert und dem echten Wert von J^ist wie folgt·

χ In» ι Tr (n( 7- I/

Durch ersatzweise Einfügung der Gleichungen

Vs + W Vr-W

T₁' 7J'

V_R + IV V_R - IK

und obiger Gleichung (11) in Gleichung (12) kann letztere wie folgt umgeschrieben werden:

T₁

f_R)

H' V ^R - it t_r j

(14)

(2 r„ - 7i^(nl - 7,"") (15)

V_R Vr -

v_K-\v

in

"· Λ V \

^f ^ ( ¹^ \ (|7) I« \V_R Il J

Infolgedessen gill:

<m

^v'« ^f ·■">

( ^ll Υ' V Ir I*')

Da im allgemeinen

W V_K IV

zutrifft, gilt

Wie aus dieser Gleichung ersichtlich ist, verkleinert sich der Fehler einseitig (monoton). Infolgedessen verkleinert sich der Fehler bei einer Vergrößerung des Werts von π fortlaufend zu Null. Unter Zugrundelegung von 7¹AaIs 7V in einem ersten Korrekturzyklus wird aus Gleichung (13) folgende Bedingung erhalten:

V_R 7i'"'\

v„ w ' τ,, J

Voraussetzung von

( 16)

ist in der folgenden Tabelle 1 veranschaulicht. Tabelle I

mi

Dies bedeutet, daß Vf_fW,,/^ am größten ist, wenn Vi= Vr, während er im Fall von V_s = 0 am kleinsten ist. Die Art der Änderung des Fehlers bei Änderung des Werts von η unter der Bedingung von Vs = Vr. unter

' 0,02

^ 0,002

0,0002

Wie aus der vorstehenden Tabelle 1 ersichtlich ist. wird der Fehler nach der ersten Korrektur zu 0,02 bzw. 1/50. Da dieser Wert zwischen I/32 und I/64 liegt, ergibt sich im Falle einer tatsächlichen Messung, daß eine Präzision der Analog-Digital-Umwandlung von 5 Bits gewährleistet wird. Bei Durchführung der zweiten Korrektur wird die gewährleistete Präzision der Analog-Digital-Umwandlung gleich 8 Bits, während bei der dritten Korrektur eine Analog-Digital-Umwandlungsprizision von 11 Bits gewährleistet wird.

Mittels der Durchführung mindestens einer Korrektür der vorstehend beschriebenen Art kann die Genauigkeit bei der Analog-Digital-Umwandlung vergrößert werden. Im folgenden ist nunmehr anhand von Fig.4 der Analog-Digital-Wandler näher erläutert, welcher nach dem vorstehend umrissenen Grundprinzip zu arbeiten vermag.

Nach Abschluß der vorher beschriebenen Ausgangszustandseinsteüung wird die Steuerschaltung 14 so betätigt, daß sie den Analogschalter Sj im Umschalter 13 schließt und einen Aufwärts- bzw. Hochzählstand des reversiblen Zählers 16 in der Operations-Steuerschaltung 15 setzt und dabei einen Wählkode zum Multiplexer 18 liefert, um den Inhalt des Zählers 17 in den Multiplexer 18 zu überführen. Infolgedessen integriert die Integrationsschaltung / die Bezugsspannung Vr, wobei ihr Ausgangssignal Vo gemäß F i g. 5 abzufallen beginnt Gleichzeitig zählt der reversible Zähler 16 die Zahl der Taktimpulse hoch. Das Ausgangssignal dieses Zählers wird an den Digitalkomparator 19 angelegt, welcher einen vom Zähler 16 zugeführten Zählungswert mit einem vom Zähler 17 gelieferten Wert Tr vergleicht Wenn der Hochzählvorgang des reversiblen Zählers 16 während der Zeitspanne T\ andauert und seine Zählung zu Tr geworden ist erzeugt der Digitalkomparator 19 ein Signal »1«. Dieses Signal wird an die Steuerschaltung 14 angelegt, die bei Eingang dieses Signals des Analogschalter St öffnet und außerdem den Schalter 53 schließt, während sie gleichzeitig den reversiblen Zähler 16 in einen Abwärtszählzustand setzt. Infolgedessen integriert die Integrationsschaltung / die Bezugsspannung — Vr, und ihr Ausgangssignal Vq beginnt in der Periode Tj gemäß F i g. 5 anzusteigen, während der Inhalt des reversiblen Zählers 16 beim jedesmaligen Eingang eines taktimpulses um einen Schritt verringert wird.

Wenn das Ausgangssignal V₀ der Integrationsschaltung / weiter ansteigt und nach Ablauf der Zeitspanne T₂ den an die Vergleichsstufe 12 angelegten Bezugsspannungspegel Vr übersteigt, wird der Ausgangspegel der ^I:ergleichsstufe 12 von »0« auf »I« umgekehrt. Dieses inversierte Ausgangssignal wird an die Steuerschaltung 14 geliefert die bei Eingang dieses Ausgangssignals ein Setzsignal zur ersten Speicherstufe 20 liefert. Infolgedessen speichert die erste Speicherstufe 20 den Inhalt des reversiblen Zählers 16 zu diesem Zeitpunkt -(Γι - T₁). Außerdem überträgt die Steuerschaltung 14 bei Eingang des invertierten Ausgangssignals der Vergleichsstufe 12 einen Freiimpuls zum Zähler 17, wobei sie gleichzeitig den reversiblen Zähler 16 wiederum in einen Aufwärtszählzustand versetzt. Darüber hinaus macht die Steuerschaltung 14 den reversiblen Zähler 16 mit einer geringen Verzögerung gegenüber dem Zeitpunkt frei, zu welchem das Setzsignal zur ersten Speicherstufe 20 geliefert worden ist. und sie überträgt sodann einen Stellimpuls zum reversiblen Zähler 16 und gleichzeitig einen Wählkode zum Multiplexer 18. Ein Signal - Tr wird an den Setzeingang des reversiblen Zählers 16 angekoppelt, der bei Eingang des Setzimpulse« das Signal - Tr voranstellt. Weiterhin läßt der Multiplexer 18 bei eingang des Wählkode* den Inhalt der ersten Speicherstufe 20 zum Digitalkomparator 19 durch. Da zu diesem Zeitpunkt das Ausgangssignal der ersten Speicherstufe 20 in einem um eine Stelle bzw Ziffer auf eine niedrigere Größe verschobenen Zustand an den Eingang des Multiplexers 18 angekoppelt ist. entspricht ein dem Digitalkomparator 19 /uge'uhftes Vergleichseingangs

signal 2 (T,-T₁).

Die Steuerschaltung 14 erzeugt außerdem ein Steuersignal zum öffnen des Analogschalters Si im Umschalter 13 und zum gleichzeitigen Schließen des Schalters S₁ bei gleichzeitigem öffnen bzw. Durchschalten eines UND-Glieds 22. Infolgedessen wird die Eingangsspannung Vs integriert, und die Ausgangsspannung Voder Integrationsschaltung /fällt gemäß Fig.5 wiederum von einem Zeitpunkt f2 ab, während der reversible Zähler 16 das Hochzählen vom Wert - Tr aus wetter fortsetzt Wenn im weiteren Verlauf dieses

Zählvorgangs die Zählung, wie erwähnt, zu \(Γι-Tt)

wird, erzeugt der Digitalkomparator 19 erneut das Signal »1«. Wenn eine Zeitspanne, die von dem ίο Zeitpunkt, an welchem der reversible Zähler 16 seinen Hochzählvorgang von - Tr aus beginnt bis zu dem Zeitpunkt verstreicht an welchem der Digitalkomparator 19 das Signal »1« erzeugt mit Ti bezeichnet wird, ergibt sich

+ Γ, = -J (7; - T₂)

Dies bedeutet, daß gilt T, - T„ + [ 17, - 7],)

Im Zähler 17 zum Zählen der Integrationszeitspanne wird die Zählung während der Zeitspanne bzw. Zeitdauer T₃ hochgezählt Infolgedessen entspricht der Inhalt T₃ des Zählers 17 gleich

Tr + 1 (Ti T₂).

in Dies bedeutet daß sich der Wert Tj, auf den der Zähler 17 anfänglich gesetzt wurde, nunmehr auf den obigen Wert von

Ir + 1 (7, 7.)

geändert hat.

Bei Eingang des Ausgangssignals vom Digitalkomparator 19 erzeugt die Steuerschaltung 14 weiterhin ein Signal zum öffnen des Analogschalters St und zum gleichzeitigen Schließen des Schalters S* Dabei wird der reversible Zähler 16 fortlaufend in einem Hochzählstand gehalten. Infolgedessen integriert die Integrationsschaltung / die Bezugsspannung - Vr, wobei ihre Ausgangsspannung Vo wiederum von einem Zeitpunkt > tj gemäß F i g. 5 ansteigt während der reversible Zähler 16 seinen Hochzählvorgang fortsetzt Wenn die Ausgangsspannung Vo der Integrationsschaltung / wiederum den Bezugswert Vc erreicht, wird das Ausgangssignal der Vergleichsstufe 12 von »0« auf »1«

in umgekehrt Die Steuerschaltung 14 etrpfängt dieses Signal »!«und übermittelt einen Stellimpuls zur zweiten SpeirHerstufe 21, um dabei den Inhalt des reversiblen Zählers 16 zur zweiten Speicherstufe 21 zu übertragen. Wenn die Zeitspanne, während welcher die Bezugs-

r. spannung - Vr integriert wird, beispielsweise mit T₄ bezeichnet wird, entspricht der Inhalt des reversiblen Zählers 16, d. h. der in der zweiten Speicherstufe 21 zu speichernde Inhalt, gleich - Tr + T_} + 7i. Da, wie vorher erwähnt.

7,

(7, / ι.

kann der in der zweiten Speicherstufe 21 gespeicherte Inhalt auch als

T₄ + J (7, -T₂) bezeichnet werden.

Dieser zuletzt genannte Wert entspricht dem Nenner an der rechten Seite obiger Gleichung (7). Wie aus den vorstehenden Ausführungen ersichtlich ist, ist die während der Zeitspanne Tr angelegte Spannung die Bezugsspannung Vr, und da T₁ + T₄- Tr zum Abschluß der tatsachlichen Messung in der Zweiten Speicherstufe 21 gespeichert ist, ist der Wert T₃ + T₄- Tr, der in der zweiten Speicherstufe 21 gespeichert ist, eine Digitalgröße der Eingangsspannung Vs. Wenn demzufolge der Inhalt der zweiten Speicherstufe 21 unter den obengenannten Speicherbedingungen ausgelesen wird, kann die Größe der der Analog-Digital-Umwandlung unterworfenen Eingangsspannung Vs. welche der ersten Korrektur unterzogen wurde, erhalten werden.

Der durch Korrektur des anfänglich voreingestellten Werts T_K erhaltene Wert von T₃, d. h. der Wert von

7"«+ ~ [T₁ -T₂),

wird jedoch al Integrationszeitzähler 17 zurückgehalten. Wenn daher der gleiche Vorgang wie vorher unter Zugrundelegung von T₃ als 7Ί beim nächsten Meßzyklus durchgeführt wird, kann die Fehlerkorrektur mit noch höherer Genauigkeit erfolgen. Da bei dieser Ausführungsform auf beschriebene Weise die Fehlerkorrektur bei jeder Messung erfolgt, kann die Korrekturgenauigkeit mit jeder Erhöhung der Meßfrequenz verbessert werden, wie dies auch aufgrund des vorher beschriebenen Arbeitsprinzips ersichtlich ist.

Die vorstehende Beschreibung bezieht sich auf den Fall, in weiche» T\ und T2 die Perioden zur Gewinnung »on Daten für die Fehlerberichtigung und T₃ sowie 7"₄ die Perioden darstellen, währenc. denen die tatsächliche Messung unter Zugrundelegung der auf der Grundlage der Korrekturdaten berichtigten \\. .egrationszeit durchgeführt wird. Die Anordnung kann jedoch so getroffen lein, daß die Bezugsspannung V_R während der Periode Tj noch einmal angelegt und sodann die Bezugsspannung - Vr während der Periode T₄ angelegt wird, worauf der gleiche Vorgang mehrfach wiederholt wird, •m die tatsächliche Messung durchzuführen. Die Wiederholte Durchführung des Korrekturzyklus zu diesem Zeitpunkt wird unter einer Reservezeit zwischen den eigentlichen Meßvorgängen durchgeführt. Auf diese Weise kann vor der eigentlichen bzw. tatsächlichen Messung stets eine genaue, zu korrigierende Größe bestimmt werden.

Fig.6 veranschaulicht ein Beispiel für eine Steuer Khaltung 14 gemäß Fig.4. Dabei wird zunächst zur Erst- bzw. Anfangseinstellung das Signal »1« an eine Klemme 31 angelegt Infolgedessen wird ein Flip-Flop 32 gesetzt, und da die Vergleichsstufe 12 das Signal »1« trzeugt, wenn die Ausgangsspannung V₀ der Integralionsschaltung / höher ist als der Bezugspegel Vr, wird Cin UND-Glied 33 geöffnet, so daß das Signal »I« über tin ODER-Glied OR, zum Analogschalter 5, übermittelt werden kann. Ist dagegen V₀ kleiner als Vo wird durch •inen Umsetzer /-1 ein UND-Glied 34 geöffnet, so daß das Signal »1» dem Analogschalter 5) über ein ODER-Glied OR₂ zugeführt werden kann. Die Analogschalter Si und Sj werden bei Eingang des Signals »1« geschlossen. Das Ausgangssignal des UND-Glieds 33 wird zu einem Freisignal für den reversiblen Zähler J6 über ein ODER-Glied OR₃. Wenn ein Flankendetektor 35 festgestellt hat, daß das Ausgangssignal der Vergleichsstufe 12 eine») «ist, d.h., daß V₀ den Wert V₁-gekreuzt hat, wird ein UND-Glied 36 geöffnet, so daß ein Flip-Flop 37 gesetzt werden kann. Die Periode T\ beginnt zu diesem Zeitpunkt to. Beim Setzen des Flip-Flops 37 wird nämlich das Flip-Flop 32 rückgestellt, so daß der Analogschalter Si geschlossen wird, während gleichzeitig das Signal »1« vom Flip-Flop 31 zum

s Multiplexer 18 über ein ODER-Glied OR₄ und außerdem über ein ODER-Glied ORs zum reversiblen Zähler 16 geführt wird. Bei Eingang dieses Signals »1« überträgt der Multiplexer 18 den Inhalt des Zählers 17 zum Digitalkomparatoi 19, und der reversible Zähler 16 wird so gesetzt, daß er seinen Hochzählvorgang beginnt

Wenn nach Ablauf der Zeitspanne 71 der Digitalkomparator 19 das Signal »1« erzeugt, wird — weil das Flip-Flop 37 gesetzt ist — ein UND-Glied 38 geöffnet, so daß ein Flip-Flop 39 gesetzt und gleichzeitig das Flip-Flop 37 rückgestellt werden kann. Beim Setzen des Flip-Flops 39 wird dessen Ausgangssignal über das ODER-Glied OA₂ zum Analogschalter S₃ übermittelt, um letzteren zu schließen. Gleichzeitig wird das Ausgangssignal des Flip-Flops 39 durch einen Umsetzer 40 zu einem Signal »0« umgekehrt Infolgedessen wird der reversible Zähler 16 so eingestellt daß er seinen Abwärtszählvorgang nach Eingang des Ausgangssignals »0« vom ODER-Glied ORs beginnt Dieser

Zeitpunkt t₂ ist der Anfangspunkt der Periode T₂.

Wenn nach Ablauf der Periode T₂ das Ausgangssignal der Vergleichsstufe 12 zu einer »1« wird, wird — da sich das Flip-Flop 39 im gesetzten bzw. gestellten Zustand befindet — ein UND-Glied 41 geöffnet so daß ein

jo Flip-Flop 42 gesetzt und gleichzeitig das Flip-Flop 39 rückgestellt werden kann. Gleichzeitig wird das Ausgangssignal »1« des UND-Glieds 41 zu einem Stellsignal für die erste Speicherstufe 20 und außerdem zu einem Freisignal für den Zähler 17. Das Ausgangs-

Jj signal des UND-Glieds 41 wird durch eine Verzögerungsschaltung 43 um einen Taktimpuls verzögert, so daß es über das ODER-Glied OR₃ zu einem Freisignal für den reversiblen Zähler 16 wird, und gleichzeitig wird es durch eine VerzögeruDgsschf'iung 44 um einen Taktimpuls weiterverzögert, um ein Stellsignal oder Setzsignal für den Zähler 16 zu bilden. Außerdem wird das Stellausgangssignal des Flip-Flops 42 durch einen Umsetzer 45 invertiert und über das ODER-Glied OR₄ zum Multiplexer 18 übermittelt. Infolgedessen wird

4> nach dem Übertragen eines Signals (Γι - T₂) zur ersten Speicherstufe 20 der reversible Zähler 16 freigemacht und danach durch ein Signal - Tr gesetzt. An diesem Punkt wird das UND-Glied 46 geöffnet, so daß ein Flip-Flop 47 geseizt werden kann. Dadurch wird der

κ) Analogschalter S-? geschlossen, und die Periode Ti kann somit am Zeitpunkt r₂ beginnen.

Wenn der Digitalkomparator 19 nach Ablauf der Zeitspanne 7Ί das Signal »1« erzeugt wird ein UND-Glied 48 zum Setzen eines Flip-Flops 49 und zum

-)-, gleichzeitigen Rückstellen der Flip-Flops 42 und 47 geöffnet. Demzufolge wird das Stellausgangssignal des

Flip-Flops 49 über das ODER-Glied OA₂ zum Analog

schalter 5i übertragen, um diesen zu schließen.

Wenn der Schalter 5i geschlossen ist und die

bo Eingangsspannung Vs integriert wird, so daß die Vergleichsstufe 12 das Signal »1« erzeugen kann, wird ein UND-Glied 50 geöffnet, so daß ein Ausgangssignal zu einem Setzsignal für die zweite Speicherstufe 21 und außerdem zu einem Rückstellsignal für das Flip-Flop 41

h^r, wird.

Durch die vorstehend beschriebene Arbeitsweise der Steuerschaltung 14 wird die Operations-Steuerschaltung 15 so angesteuert daß die verschiedenen

20

25

30

Operationen innerhalb der Zeitspannen 7Ί, Γ:, Tj und 7} durchgeführt werden können. Wenn hierbei das Ausgangssignal »1« des UND-Glieds SO rückgekoppelt und über ein ODER-Glied OR₆ als Ausgangsstellsignal benutzt wird, wird die vorher beschriebene Operation ständig wiederholt, wobei bei jeder Wiederholung der Inhalt des Zählers 17 fortlaufend zu einem Wert geändert wird, welcher den Unterschied zwischen (2 Tr) und (Ti + T₂) sirl, Null annähern läßt

Wie vorstehend im einzelnen erläutert, vermag der Analog-Digital-Wandler automatisch die Fehler aufgrund der Offset-Spaiuiung der Integrationsschaltung zu korrigieren, die bisher ein für Analog-Digital-Wandler vom Doppelsteilheitstyp typisches, ernstes Problem darstellten. Da hierbei diese Fehler nicht als Analoggrö-Ben, sondern als Digitalgrößen behandelt werden, können die für die Fehlerkorrektur nötigen Schaltkreise sämtlich durch Digitalschaltkreise gebildet werden, so daß der Analog-Digital-Wandler kaum irgendwelchen zeitabhängigen oder temperaturabhängigen Änderungen unterworfen ist und gleichzeitig ohne weiteres in Form eines integrierten Schaltkreises ausgeführt werden kann, so daß er die Fehlerkorrektur mit hoher Präzision und Stabilität zu gewährleisten vermag und außerdem kompakt ausgebildet werden kann.

Es wird weiterhin die Fehlerkorrektur bei jeder Messung durchgeführt, wobei sich die Korrekturgenauigkeit mit jeder Erhöhung der Meßfrequenz fortschreitend erhöht Infolgedessen können die Meßfehler grundsätzlich als gleich Null betragend angesehen werden, und selbst unter Verwendung eines Gleichstromverstärkers, dessen Offset-Spannung Δ V hoch ist, kann ein Analog-Digital-Wandler geschaffen werden, der eine äußerst hohe Korrektur- bzw. Fehlerberichtigungspräzision gewährleistet. Selbst wenn hierbei die Offset-Spannung Δ V 10% der Bezugsspannung ausmacht kann ab der dritten und der unmittelbar darauffolgenden Messung eine Genauigkeit von 11 Bits erzielt werden.

F i g. 7 veranschaulicht einen Analog-Digital-Wandler gemäß einer anderen Ausführungsform. Bei dieser Ausführungsform wird eine Vorspannung - E mit einem geringfügig unter der Massespannung liegenden Wert an die nichtinvertierende Eingangsklemme des Gleichstromverstärkers 11 angelegt. Dies bedeutet, daß ·τ> an den Gleichstromverstärker ITi absichtlich eine Offset-Spannung angelegt wird. Hierdurch wird die Gefahr dafür beseitigt daß die Wellenform dei Integrationsausgangsspannung in die entgegengesetzte Richtung fortschreitet, selbst wenn die Eingangsspan- ~>o nung Vs zum Zeitpunkt der eigentlichen Messung gleich Null beträgt so daß eine stabilere Messung gewährleistet wird. Da die Meßfehler mit jeder Erhöhung der Meßfrequenz fortlaufend auf Null geführt werden können, kann der Einfluß der Erhöhung der Offset- >^r> Spannung auf die Meßergebnisse vernachlässigt werden. Die Arbeitsweise der restlichen Teile und Abschnitte ist die gleiche wie bei der. Schaltungen gemäß F i g. 4 und 6.

Fig.8 zeigt einen Analog-Digital-Wandler gemäß mi einer noch weiter abgewandelten Ausführungsform, bei welcher die Spannung Vr und die Massespannung 0 als Bezugsspannungen verwendet werden. Hierbei sind im Umschalter 13 fünf Analogschalter Si bis Ss vorgesehen. Die Bezugsspannung Vr wird den Analogschaltern Si b^r> und S₄ aufgeprägt, die Massespannung 0 wird an die Analogschalter Ss und ϊ, angelegt, und die Eingangsspannung Vs wird dem Analogschalter S₂ aufgeprägt.

Jeweils eine Gruppe von Schaltern S\, Sj und S3 bzw. S* und Ss sind an je einen Widerstand Ri und R\ angeschlossen. Bei dieser Ausführungsform wird eine Spannung, die durch Dividieren der Bezugsspannung Vr durch die beiden Widerstände R₂, Ri erhalten wird, an die nichtinvertierende Eingangsklemme des Gleichstromverstärkers 11 angelegt Wenn bei der vorstehend beschriebenen Konstruktion die Steuerung so erfolgt, daß gemäß F i g. 9 die Anal jgschalter S\ und S* in der Periode T₁, die Analogschalter 53 und Ss in den Perioden T₂, 7*₄ und die Analogschalter S₂ und S* in der Periode T₃ geschlossen werden, ergibt sich genau dieselbe Arbeitsweise, wie sie in Verbindung mit F i g. 4 beschrieben ist

Genauer gesagt: Während der Periode 7! läßt sich der Integrationsstrom /wie folgt ausdrucken:

Vr -

Infolgedessen gilt

Während der Perioden T₂, 7} ist der Integrationsstrom /durch folgende Gleichung bestimmt:

0 - j V_R

0 -

J5 Daher gilt
/ = - ^V«

Während der Periode T) bestimmt sich der Integrationsstrom /nach folgender Gleichung:

40 Ks -

i =

R,

Vs

R,

Infolgedessen unterscheidet sich diese Ausführungsform nur geringfügig von dem Fall, bei welchem ein Eingangssignal gemäß Fi g. 5 bei der Ausführungsform gemäß Fig. 4 an den Gleichstromverstärker U angelegt wird. Bei Verwendung der beiden Widerstände Ri, R\ lassen sich die Kombinationen der an diese Widerstände anzulegenden Bezugsspannungen bzw. Eingangsspannungen gemäß der folgenden Tabelle 2 zu vier Gruppen zusammenfassen.

Tabelle 2	A₁	T,	7,	r,
Kombination	V* Vr	0 0	Vs Vr	0 0
1 Eingang I Eingang 2	Vr *v_K*	0 0	Vs 0	*V_H* Vh
Il Eingang I Eingang 2	0 0	Vn Vr	Vs 0	Vh Vh
IH Eingyng I Eingang 2	0 0	Vh *V₁₁*	Ks- Vh	0 0
IV Eingang I Eingang 2

F i g. 9 zeigt die Kombination I. Bei der Kombination Il stellt die Ausgangsspannung Vo des Gleichstromverstärkers 11 das in Fig. 10 veranschaulichte Pegelschema dar. Bei der Ausführungsform gemäß Fig.8 kann ein Unterschied zwischen den Widerstandswerten der beiden Widerstände Ri, Ri als Änderung der Abweichspannung des Gleichstromverstärkers 11 betrachtet werden, auch wenn diese Widerstandswerte nicht genau gleich sind.

F i g. 11 veranschaulicht eine weitere Abwandlung der Operations-Steuerschaltung 15, welche auf jede der Ausführungsformen gemäß F i g. 4, 7 und 8 anwendbar ist, dabei aber einen einfacheren Aufbau besitzt. Nachstehend ist nunmehr anhand von Fig. 12 die Arbeitsweise der Ausführungsform gemäß F i g. 8 unter Anwendung der abgewandelten Operations-Steuerschaltung beschrieben. In Fig. 11 ist bei 60 ein Schalter-Steuerkreis angedeutet, der bei Eingang eines Ausgangssignals von der Vergleiehsstufe 12 die Arbeitsweise des Umschalters 13, die Voreinstellung eines Aufwärts/Abwärts-Zählers 61 sowie die Aufwärts/ Abwärts-Zählvorgänge steuert. In einem Schieberegister 62 wird eine vom Zähler 61 erzielte Zählung gespeichert, worauf dieses Schieberegister 62 die gespeicherte Zählung nach einer vorbestimmten Operation zum Zähler 61 zurückliefert und ein Ausgangssignal erzeugt, welches einen Wert der Analog-Digital-Umwandlung darstellt.

An die beiden Eingangsklemmen 13a, 136 gemäß F i g. 8 wird die Bezugsspannung Vr angelegt, und der Aufwärts/Abwärts-Zähler 61 wird auf Null voreingestellt. Dieser Zähler 61 zählt die über ein UND-Glied 63 empfangenen Taktimpulse bis zu einer vorbestimmten Zahl Μ. Dieses Zählintervall stellt die Periode 7", dar. Beim Zählen der Taktimpulse bis zur vorbestimmten Zahl N_x liefert der Zähler 61 ein die Zahl N, darstellendes Ausgangssignal zum Schalter-Steuerkreis

60 zwecks Steuerung von dessen Arbeitsweise, wodurch an die beiden Eingangsklemmen 13a, 136 eine Massespannung 0 angelegt wird. Zu diesem Zeitpunkt wird der Zähler 61 vom Aufwärtszählen auf das Abwärtszählen umgeschaltet. Infolgedessen zählt der

-7sM α t .. u, :«__j . — λ . Ut.-·;»*«*«,*.* -7«ui

N\ abwärts, bis er ein Ausgangssignal von der Vergleiehsstufe 12 empfängt. Dieses Intervall entspricht der Periode Ti. Wenn die herabgezählte Taktimpulszahl mit N₂ bezeichnet wird, kann die im Zähler 61 gespeicherte Information als Ni-N₂ = —ΔΝ ausgedrückt werden. Eine auf diese Weise erzielte Zahl ΔΝ stellt den Zeitunterschied Δ 7"dar. Danach wird ein -ΔΝ angebendes Signal zu einem Schieberegister 62 überführt, wobei es um ein Bit nach unten verschoben wird, um das Vorzeichen von — ΔΝ zu ändern, worauf das resultierende Signal zum Aufwärts/Abwärts-Zähler

61 zurückgeschickt wird, um diesen auf ^₁AN voreinzustellen. Wenn sich die Eingangsspannung Vs mit der Bezugsspannung Vr abwechselt, setzt der Zähler das Hochzählen der Taktimpulse fort, bis eine vorbestimmte Zahl M erreicht ist nämlich bis zu einem Ausmaß von Λ/, - '₇ ^N = N₃. Diese Zahl N₃ gibt die Periode T₃ an.

Wenn der Zähler 61 die Taktimpulse bis zur vorbestimmten Zahl N] hochzählt, wird die Eingangsspannung Vs wiederum durch die Bezugsspannung Vr

abgewechselt. Der auf - _Ί voreingestellte Zähler 61 fort, bis er ein Ausgangssignal in der Vergleiehsstufe 12 empfängt. Die für das Hochzählen der Zahl /V, erforderliche Zeitspanne stellt die Periode 7i dar. Die im Zähler 61 enthaltene Information (Na- 4 ) wird zum

Schieberegister 62 übertragen, das seinerseits diese Information als Wert der Analog-Digital-Umwandlung liefert.

Bei den vorstehend beschriebenen Vorgängen werden die Perioden 71 und T₂ bestimmt, und bei der nächsten Messung wird die Periode Ti so eingestellt, daß

7,

(2 7;,-Ti - T₁)

--■ r„ f , ι/, -T₂).

damit sich (T_x + T₂) schnell 2 Tr annähert: dies bedeutet. _>c> dab die Anordnung so getroffen ist, daß ein durch das Hinzuaddieren von I₁ (T_x -T₂) zu Tr erhaltener Wert

gleich Ti wird. Falls jedoch die Schnelligkeit der Konvergenz nicht nötig ist, braucht die Anordnung

-' nicht so getroffen zu sein, daß der Wert I₁ (Γι- Γ;) selbst

zu Tr hinzuaddiert wird, sondern vielmehr ein kleinerer Wert zu Tr hinzuaddiert wird. Schließlich können 2 Tr-?\-T₂ fortschreitend einem genauen Wert

κι angenähert werden, indem diese Werte einfach so gesteuert werden, daß 2 Tr— T_x — T₂ durch Addieren oder Subtrahieren einer Zählung, abhängig vom Plusoder Minusvorzeichen dieses Werts, zu T₃ wird (bzw. T_x nach Korrektur). Obgleich hierbei die für das Erreichen

)-, der Konvergenz erforderliche Zeitspanne länger ist, ist der Steuervorgang einfach, und die Steuerschaltung kann eine einfache Konstruktion besitzen.

Außerdem kann der reversible Zähler gemäß den F i g. 4 und 11 durch zwei übliche Zähler ersetzt werden,

w welche die Zählungen jeweils in einer Richtung vornehmen.

Normalerweise ist ein Ausgangssignal vom Analog-Dipital-WanHlpr <:n aiKipplpfxt HaH rfpr «irh vnn pinpm Höchst- bis zu einem Mindestwert erstreckende,

4-, vorbestimmte Pegelbereich eines Eingangssignals einer zweckmäßig gewählten Zahl S von Digitalschritten entspricht. Beispielsweise ist ein binärer Analog-Digital-Wandler so ausgebildet, daß ein einen Mindestwert einer Eingangsspannung Vs darstellendes Ausgangs-

Vi signal als 0000 ... 000 und ein einen Höchstwert der Eingangsspannung Vs angebendes Ausgangssignal als 1111 ... 111 dargestellt wird. Eine Anzahl von zwischen den Höchst- und Mindestwerten liegenden Pegeln wird durch eine Digitalschrittzahl von S= (2^m— 1) ausge-

5ΐ drückt wobei m die Zahl der ein Ausgangssignal vom Analog-Digital-Wandler darstellenden Bits angibt

Wenn bei dem Analog-Digital-Wandler ein Maximalwert der Eingangsspannung Vs mit Vr und ein Mindestwert mit 0 bezeichnet wird, d.h. wenn z.B.

M) OS Vs< Vr angenommen wird, wird ein gewünschter Wert der Analog-Digital-Umwandlung mit der durch eine Zahl S von gezählten Taktimpulsen festgelegten Periode Ti erzielt Wenn außerdem ein maximaler Pegel der Eingangsspannung Vs als JaaxVr und ein Mindestpe-

b5 gel davon als

J_mi, V_R (mit I > J„„, > J_mi„ > 0)

setzt das Aufwärts- bzw. Hochzählen der Taktimpulse ausgedrückt wird, wird ein erforderlicher Wert der

Analog-Digital-Umwandlung durch Subtrahieren einer gezählten Zahl von Taktitnpulsen, ausgedrückt als

■/„,·„ S

von einem innerhalb der Periode 7"j erzielten Wert der Anf,*>g-Digital-Umwandlung erhalten, wobei die Periode 7"i durch eine als

T₁ -

.S^-

■).r

ausgedrückte Zählung der Taktimpulse dargestellt wird. Wesentlich ist dabei, daß ein korrekter Analog-Digital-Umwandlungswert durch Zuordnung einer zweckmäßig gewählten Zahl gezählter Taktimpulse zur Periode Γι über den vorgeschriebenen Pegelbereich der Eingangs-

chenfalls eine entsprechende Zahl der gezählten Taktimpuf.se von einem Ausgangssignal des Analog-Digital-Wandlers subtrahiert wird.

Zur Verbesserung der Arbeitspräzision des Analog-Digital-Wandlers sollten die Perioden T₁, T₂, T₃, Ta mit höherer Genauigkeit gemessen werden. Da jedoch eine Zeitspanne durch Zählen von Taktimpulsen gemessen bzw. bestimmt wird, ist ein Fehler von mindestens einem Zählschritt unvermeidbar. Diese Schwierigkeit kann dadurch gelöst werden, daß eine Zählung der Taktimpulse bei der Messung einer Zeitspanne bzw. Zeitlänge mit einem ganzzahligen Multiplikator (vorzugsweise einem Vielfachen von 2, wie 2,4,8 usw.) multipliziert und die ein Ausgangssignal des Analog-Digital-Wandlers darstellende multiplizierte Zählung der Taktimpulse durch die gleiche ganze Zahl, wie sie als Multiplikator benutzt wurde, dividiert und der resultierende Quotient als angestrebter bzw. erforderlicher Wert der Analog-

crn»r»nnriiT V'" ^tTA*v**hr!s!Et£t wsrcisn ksnri up.ö srfordsrü- Oi^itMl'LJmvvsricüünaL benutzt ^vi

Hierzu 7 Blatt Zeichnungen

Claims

Patentansprüche:

t. Verfahren zur Analog-Digital-Umwandlung einer Gleichspannung, unter Verwendung eines als Integrator geschalteten Gleichstromverstärkers, dem abwechselnd die umzuwandelnde Gleichspannung und wenigstens eine Bezugsspannung zugeführt werden, und einer Vergleichsstufe, welche die Ausgangsgröße des Gleichstromverstärkers mit einem Bezugsspannungswert vergleicht und zur Ermittlung der digitalen Ausgangsgröße ein Zeitintervall ermittelt, und unter Verwendung von Mitteln zur Ausschaltung des Einflusses der Offset-Spannung des Gleichstromverstärkers, dadurch ge- r kennzeichnet, daß entsprechend einem Korrekuirzyklus die wenigstens eine Bezugsspannung (Vr) während einer vorbestimmten Zeitspanne (T₁) integriert wird, dann eine zweite Bezugsspannung (- Vr, 0} ntegriert wird und eine Zeitspanne (T₂) vom Beginn dieser Integration bis zu dem Zeitpunkt gemessen, bei welchem die Ausgangsgröße des Gleichstromverstärkers den Bezugsspannungswert (VJ der Vergleichsstufe (12) erreicht, daß dann entsprechend einem Meßzyklus unter Berücksichtigung der vorbestimmten Zeitspanne (Tt) und unter Heranziehung der gemessenen Zeitspanne (T₂) eine dritte Zeitspanne (T₃) bestimmt und die umzuwandelnde Spannung (Vs) während der dritten Zeitspanne (Ti) integriert wird, und daß dann die zweite Bezugsspanrving (- Vr) oder eine weitere Bezugsspannung integriert und eine vierte Zeitspanne (T*) vom Beginn dieser lr>tegratk>n bis zu dem Zeitpunkt gemessen wird, bei weichem die Ausgangsgröße des Gleichstromverstärkers den ezugsspannungswert « (Vc) der Vergleichsstufe (12) erreicht, so daß die Digitalgröße der umzuwandelnden Spannung (V_s) durch Addition der dritten Zeitspanne (Ti) mit der vierten Zeitspanne (Tt), vermindert um die Integrationszeit (T\ bzw. Tr) der wenigstens einen Bezugsspannung fV/^erhalten werden kann.
2. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß der Korrekturzyklus fortwährend wiederholt wird, bis die Beziehung Tj + T₂\ = 2TR im wesentlichen nach Beendigung des Meßzyklus 4ί erreicht ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Korrekturzyklus, ausgenommen während der Periode des Meßzyklus, fortwährend wiederholt wird, bis die Beziehung 7Ί + Tl = 2TR v> im wesentlichen erreicht ist.
4. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß der Meßzyklus das Anlegen der umzuwandelnden Spannung (Vs) an den Integrator während des dritten Zeitintervalls (T^umfaßt v,
5. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß der Meßzyklus das Anlegen des Zeltintervalls (TR) als vierten Zeitintervall (T,) umfaßt
6 Analog-Digital-Wandler, bestehend aus einer «> Analog-Sehaltereinrichtung 211m Wählen einer Analog-Eingangsspannung, eines ersten Bezugspotentials bzw. eines zweiten Bezugspotentials mit einem vom ersten Bezugspotential verschiedenen Wert, aus einem Gleichstromverstärker mit einer invertie- si renden bzw. tnversions-Eingangsklemme, an welche über mindestens einen Integrationswiderstand ein Ausgangssignal der Analog-Sehaltereinrichtung anlegbar ist, und einer nicht invertierenden Eingangsklemme, an welche ein Potential mit einem Wert in der Mitte zwischen dem ersten und dem zweiten Bezugspotential anlegbar ist, aus einem zwischen die Ausgangsklemme des Gleichstromverstärkers und die Inversions-Eingangsklemmu eingeschalteten Integrationskondensator, aus einem Analogkomparator, dessen eine Eingangsklemme an die Ausgangsklemme des Gleichstromverstärkers angt schlössen und an dessen andere Eingangsklemme ein drittes Bezugspotential anlegbar ist, und einer Steuerschaltung zur Steuerung des Umschaltens der Analog-Sehaltereinrichtung in Abhängigkeit vom Ausgangssignal des Analog/comparators, zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 5, gekennzeichnet durch einen ersten Zähler (16) zum Zählen von Taktimpulsen während einer vorbestimmten Zeitspanne (T\) nach dem Zeitpunkt, an welchem der Analogkomparator (12) Koinzidenz zwischen der Ausgangsspannung des Gleichstromverstärkers (11) und der dritten Bezugsspannung (Vc) festgestellt hat, um während der Anlegung der ersten Bezugsspannung (Vr) an den Integrationswiderstand (R, Ri) ein Ausgangssignal zu erzeugen, eine erste Steuerschaltung (14) zum Umschalten einer an den Integrationswiderstand (R, Ri) angelegten Sp-Jinung auf die zweite Bezugsspannung (- VR) zu dem Zeitpunkt, an welchem der erste Zähler die Taktimpulse während der vorgeschriebenen bzw. vorbestimmten Zeitspanne (T) gezählt hat, und um durch den ersten Zähler (16) eine Zeitspanne (T₂) von dem Zeitpunkt, an welchem die zweite Bezugsspannung (-Vr) durch die Steuer schaltung (14) an den Gleichstromverstärker (11) angelegt wird, bis zu dem Zeitpunkt zu messen, an welchem der Analogkomparator (12) erneut ein Ausgangssignal liefert, eine Detektoreinrichtung (19) zur Feststellung eines Unterschieds zwischen einer Summe der Länge der durch den ersten Zähler (16) gemessenen Zeitspanne (I₂) und der vorbestimmten Zeitspanne (T), sowie einer vorbestimmten Länge der Zeitspanne (2 Tr), und zur Korrektur bzw. Berichtigung der Lange der Zeitspanne (TiJt so daß sich der durch die Detektoreinrichtung (19) festgestellte I Interschied Null annähern kann, und zur Bestimmung der Zeitspanne T₁ als 7Ί. eine Speiseeinrichtung (13) zur Anlegung der Analogein gangsspannung (Vs) an den Integrationswiderstand (R. R\) während der durch die Detektoreinrichtung (19) bestimmten Zeitspanne Tt, wobei die Steuer schaltung eine an den Integrationswiderstand (R. R-) angelegte Spannung auf die zweite Bezugsspannung (- Vn)zu dem Zeitpunkt umschaltet, an welchem die Analog-Eingangsspannung (V_s)durch die Speiseein richtung während der Zeitspanne T, an der Integrationswiderstand (R. R\) angelegt worden ist. und eine zweite Meßeinrichtung zur Messung der Länge der Zeitspanne T, von dem Zeitpunkt, an welchem die zweite Be/ugsspannung ( - Vr) durch die Speiseeinrichtung (13) an den Cileichstromver stärker angelegt wird, bis m dem Zeitpunkt, an welchem der Analogkomparator (12) erneut ein Ausgangssignal liefert, wobei die Analog-Digital-Umwandlungsgröße der Analog-Eingangsspannung (Vs) anhand der vorbestimmten Zeilspanne T₃ und der gemessenen Zeitspanne Tt erhalten wird.
7. Analog-Digital-Wandler nach Anspruch 6, gekennzeichnet durch einen Multiplexer (18) zum

Multiplizieren eines Unterschieds zwischen der gemessenen Zeitspanne T% und der vorherbestimmten Zeitspanne 71 mit einer Konstanten von 1/2 und dem Hinzuaddieren eines durch den Multiplexer (18) gelieferten Wertes zu einer vorbestimmten Zeitspanne Tr zwecks Bestimmung der resultierenden Zeitspanne als T* wobei die Steuerschaltung (14) eine an den Integrationswiderstand (R, Ry) angelegte Spannung auf die zweite Bezugsspannung (-- Vr) zu einem Zeitpunkt umschaltet, bei welchem die Analog-Eingangsspannung (Vs) für die Zeitspanne Tj an den Integrationswiderstand (R, R\) angelegt wird, so daß eine Analog-Digital-Umwandlungsgrö-Be anhand der Zeitspanne 71 von dem Zeitpunkt, an welchem die zweite Bezugsspannung (— Vr) an den Gleichstromverstärker (11) angelegt wird, bis zu dem Zeitpunkt, an welchem der Analog-Komparator (32) wieder ein Ausgangssignal erzeugt, und der gemessenen bzw. Meßzeitspanne Ta erhalten wird.
8. Analog-Digital-Wandler nach Anspruch 6 oder 7. dadurch gekennzeichnet, daß er weiterhin eine Speichereinrichtung (20) zur Speichering einer Zählung aufweist, welche die durch Korrektur der Zeitspanne Ti bestimmte Zeitspanne Tj darstellt, und daß eine Stell- bzw. Setzeinrichtung (14) zum Setzen bzw. Festlegen der in der Speichereinrichtung (20) gespeicherten Zählung als Zeitspanne Ti vorgesehen ist, wobei die Korrektur der Zeitspanne Ti bei jeder Erhöhung der Meßfrequenz in fortschreitendem Maß durchführbar ist. jo
9. Analog-Digital-Wandler nach einem der Ansprüche 6 bis 8, gekennzeichnet durch zwei Signaleingangsklemmen. an welche selektiv eine zu messende Analog-Eingangsspannung eine erste Bezugsspannung (Vr) mit der gleichen Polarität wie a diejenige der zu messenden Analog-Eingangsspannung (Vs) und eine zweite Bezugsspannung (0) anlegbar sind, welche die gleiche Polarität wie die analog-Eingangsspannung, jedoch einen gegenüber der ers'^n Bezugsspannung unterschiedlichen Wert besitzt, durch zwei jeweils an die Signaleingangsklemmen angeschlossene Integrp.tionswiderstände (Rt) durch eine Steuerschaltung (i6), um mittels des ersten Zählers (61) eine Zeitspanne T₂ von dem Zeitpunkt, an welchem die zweite Bezugsspannung 4; durch die Steuerschaltung (14) angelegt wird, bis zu dem Zeitpunkt zu messen, an welchem der Analogkomparator (12) erneut ein Ausgangssignal Jiefert und zur Bestimmung eines Fehlers bezüglich einer Zeitspanne aufgrund der Offset-Spannung w einer den Gleichstromverstärker (11) einschließenden Integrationsschaltung von der gemessenen Zeitspanne Tj und der vorbestimmten Zeitspanne (Τ), wobei die weitere Steuerschaltung (60) eine vorbestimmte Zeitspanne T₁ bestimmt, die für die v> Messung der Analog-Eingangsspannung (Vs) un'.er Heranziehung des ermittelten Fehlers erforderlich fet, durch eine Speiseeinrichtung (13) zur Anlegung der Analog-Eingangsspannung (Vs) an die erste Signaleingangsklemme und der ersten oder der «1 zweiten Bezugsspannung an die zweite Signaleingangsklemme während der vorbestimmten ermittelten Zeitspanne T3, wobei weiter die Steuerschaltung (14) eine an die erste und die zweite Signaleingangsklemme angelegte Spannung auf die erste oder h> zweite Bezugsspannung dann umschaltet, nachdem die vorbestimmten Spannungen durch die Speiseeinrichtung (13) während der vorbestimmten Zeitspanne T₃ an die beiden Signaleingangsklemmen angelegt worden sind, und wobei die weitere Steuerschaltung (50) mittels des Zählers (61) eine Zeitspanne T₄ von dem Zeitpunkt, an welchem die an die Signaleingangsklemmen angelegte Spannung durch die Steuerschaltung (14) geändert worden ist, bis zu dem Zeitpunkt mißt, an welchem der Analogkomparator (12) erneut ein Ausgangssignal liefert, und durch eine Bestimmungseinrichtung (62) zur Bestimmung bzw. Ermittlung einer Digitalgröße der Eingangsspannung (Vs) anhand der gemessenen Zeitspanne und der vorbestimmten Zeitspanne (Tj).
10. Analog-Digital-Wandler nach Anspruch 9, gekennzeichnet durch einen reversiblen Zähler (61) zur Durchführung eines Aufwärts- bzw. Hochzählvorgangs bei Eingang von Taktimpulsen während einer vorbestimmten Zeitspanne Ti von dem Zeitpunkt, an welchem der Analog-Komparator (12) Koinzidenz zwischen der Ausgangsspannung des Gleidrstromverstärkers (11) und der dritten Bezugsspannung (Vc) festgestellt ha^, um während der Anlegung der ersten Bezugsspannung an die beiden Signaleingangsklemmen ein Ausgangssignal zu liefern, durch eine Steuerschaltung (14) zum Umschalten einer an die beiden Signaleingangsklemmen an_bdegten Spannung (Vr) auf die zweite Bezugsspannung (0) zu dem Zeitpunkt, an welchem der reversible Zähler (61) während der vorbestimmten Zeitspanne Ti einen Aufwärtszählvorgang durchgeführt hat, durch eine weitere Steuerschaltung (60). um mittels des Abwärtszählvorgangs des reversiblen Zählers eine Messung durchzuführen, durch ein Schieberegister (62) zur Speicherung des nach dem Abwärtszählvorgang verbleibenden Inhalts des reversiblen Zählers (61), wobei an das Schieberegister (62) ein Abwärtsschiebesignal anlegbar ist, um den Inhalt des Schieberegisters um den Betrag eines Bits abwärts zu verschieben, durch eine Einrichtung (62) zum Anbringen eines vorbestimmten, er.tweder positiven oder negativen Vorzeichens an den Inhalt des Schieberegisters (62). welcher nach dem Abwärtsverschiebevorgang der Abwärtsschiebeeinrichtung verbleibt, und um den mit diesem Vorzeichen versehenen Inhalt wieder im reversiblen Zähler (61) voreinzustellen, durch eine Speiseeinrichtung (13) zur Anlegung der Eingangsspannung an die erste Signaleingangsklemme während einer vorbestimmten Zeitspanne T₁, die von dem durch die Voreinstelleinrichtung voreingestellten Wert bis /u einer nach Ablauf der vorbestimmten Zeitspanne 71 erreichten Zäh'ung reicht, und zur Anlegung der ersten oder der zweiten Bezugsspannung (V_R. 0) an die zweite Signalein^angsklemme. wobei die Steuer- :.h iltung (14) nach dem Anlegen der vorbestimmten Spannungen durch die Speiseeinrichtung (13) während der vorbestimmten Zeitspanne Λ. den Inhalt des nach dem I-Bit-Abwärtsschiebevorgang resultierenden Inhalts des Schieberegisters (62) mit einem vorbestimmien positiven oder negativen Vor/cicheri bezeichnet und den so gekennzeichneten Inhalt im reversiolen Zähler (61) voreinstellt und eine an die beiden Signaleingangsklemmen angelegte Spannung auf die erste oder zweite Bezugsspannung umschaltet, durch eine Aufwärtszähleinrichtung (60), um ein Aufwärtszählen des reversiblen Zählers (61) während einer Zeitspanne T< von dem Zeitpunkt, an welchem die angelegte Spannung durch die Steuerschaltung (14) geändert worden ist, bis zu dem

Zeitpunkt durchzuführen, an dem der Afialogkomparator (12) erneut ein Ausgangssignal liefert, und durch ein UND-Glied (50) zum Auslesen des durch die Aufwärtszähleinrichtung erhaltenen Inhalts des reversiblen Zählers (61) als Digitalgröße der -, Eingangsspannung.
11. Analog-Digital-Wandler nach Anspruch 9, dadurch gekennzeichnet, daß eine Operations-Steuerschaltung (15) vorgesehen ist, die einen Aufwärts/Abwärtszähler (16) enthält, der die in ι ο vorbestimmten Intervallen zugelieferten Taktimpulse zählt, daß die Steuerschaltung (14) über die Analogschaltereinrichtung (13) das erste Bezugspotential f V/^auswählt und den Aufwärts/Abwärtszähler (16) in einen Aufwärtszählzustand einstellt und ι. um dann, wenn eine durch den Aufwärts/Abwärtszähler (16), der durch die Steuerschaltung (14) gesetzt ist, durchgeführte Zählung eine von dem Aijfwäm/Ahwärtszahler (16) durchgeführte Zählung erreicht hat, das /weite Bezugspotential (0) _>n durch die Analog-Schaltereinrichtung (13) zu wählen, dieses Bezugspotential an den Gleichstromverstärker (11) anzulegen und den Aufwärts/Abwärtszähler (16) auf einen Abwärtszählzustand zu stellen. daß eine erste Speicherschaltung (20) vorgesehen ist, :, um die Zählung des Aufwärts/Abwärtszählers (16) bei Eingang eines Ausgangssignals des Analogkomparators (12) zu zählen, wobei das Ausgangssignal des Analogkomparators dann erzeugt wird, wenn eine Ausgangsspannung des Gleichstromverstärkers in (11), an den das zweite Bezugspotential (0) durch die Steuerschaltung (14) angelegt wird, das dritte Bezugspotential (Vc) erreicht hat, daß die Steuerschaltung (14) einen vorgeschriebenen Wert in dem Aufwärts/Abwärtszähler (16) nach Erzeugung des Ausgangssignals des Analogkomparators (12) voreinstellt und die Analog-Eingangsspannung (V_s) durch die Analogschaltereinrichtung (13) auswählt und den Aufwärts/Abwärtszähler (16) dann in einen Aufwärtszählzustand schaltet, daß ein Digitalkomparator (19) vorgesehen ist, der die Zählung des Aufwärts/Abwärtszählers (16) unter dem Einfluß der Steuerschaltung (14) mit einem Wert vergleicht, der durch Multiplizieren der in der ersten Speicherschaltung (20) gespeicherten Zählung mit 1/2 erzielt wird, daß die Steuerschaltung (14) dann, wenn der Digitalkomparator (19) Koinzidenz festgestellt hat. das zweite Bezugspotential (0) durch die Analog-Schaltereinrichtung (13) wählt und den Aufwärtszählvorgang des Aufwärts/Abwärtszählers (16) unterbricht, und daß eine zweite Speicherschaltung (21) vorgesehen ist, um die Zählung des Aufwärts/ Abwärtszählers (16) bei Eingang eines Ausgangssignals des Analogkomparators (12) zu speichern, das dann erzeugt wird, wenn eine Ausgangsspannung des Gleichstromverstärkers (11), an den durch die genannte Einrichtung das zweite Bezugspotential ( — Vg) angelegt wird, das dritte Rc/ugspotential erreicht hat.
12. Analog-Digital-Wandler nach Anspruch II. dadurch gekennzeichnet, daß dem Analogkomparator /12) ein Ausgangssignal zuführbar ist, das dann erzeugt wird, wenn die in der zweiten Speicherschaltung (21) gespeicherte Zählung als anfängliches bzw. Ausgangsstellsignal für den Analog-Digital-Wandler wieder zur Eingangsseite der Steuerschaltung zurückgeführt worden ist.