JP2512349B2 - 積分型アナログ・デジタル変換器 - Google Patents
積分型アナログ・デジタル変換器Info
- Publication number
- JP2512349B2 JP2512349B2 JP3063954A JP6395491A JP2512349B2 JP 2512349 B2 JP2512349 B2 JP 2512349B2 JP 3063954 A JP3063954 A JP 3063954A JP 6395491 A JP6395491 A JP 6395491A JP 2512349 B2 JP2512349 B2 JP 2512349B2
- Authority
- JP
- Japan
- Prior art keywords
- integrator
- clock pulse
- integration
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/162—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in a single stage, i.e. recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル電圧計やデジ
タル抵抗計等に使用するアナログ・デジタル変換器に関
し、詳しくは二重積分型アナログ・デジタル変換器にお
ける変換の精度および分解能の改善に関するものであ
る。
タル抵抗計等に使用するアナログ・デジタル変換器に関
し、詳しくは二重積分型アナログ・デジタル変換器にお
ける変換の精度および分解能の改善に関するものであ
る。
【０００２】
【従来の技術】従来より高精度および高分解能を得るよ
うにしたアナログ・デジタル変換器（以下ＡＤ変換器と
いう）として、三重積分型のＡＤ変換器がある。図５に
特公昭63-49409に記載の三重積分型ＡＤ変換器の一例を
示す。なお、図６はその動作を説明するためのタイムチ
ャートである。初期状態（時点ｔ1 までの状態）ではス
イッチＳ1 ，Ｓ2 ，Ｓ3 がオフ、リセットスイッチＳR
がオンで、積分器４はリセットされている。時点ｔ1 か
ら時点ｔ2 までの所定期間（Ｔi ）の間スイッチＳ1 を
オンにして被測定電圧−Ｖi を積分する。積分器１４の
出力は図６のＡに示すように正方向に増大する。この期
間Ｔi は計数およびスイッチ制御回路２２でクロックパ
ルスを計数することにより管理される。時点ｔ2 に達す
るとスイッチＳ1 をオフにし、代わってスイッチＳ2 を
オンにし、被測定電圧−Ｖi と逆極性の第１の基準電圧
＋Ｖr1を積分する。この期間では高速のクロックパルス
を利用して時間計測するが、積分器１４の出力が第１の
検出レベル＋ＶC になると、図６のＨに示すように第１
のレベル検出器１９によってそれが検出され、クロック
パルスに同期してスイッチＳ2 がオフになり、スイッチ
Ｓ3 がオンになる。これにより＋Ｖr1よりも低い第２の
基準電圧＋Ｖr2が積分器１４に供給され、積分される。
積分器１４の出力はゆるい傾斜で初期値０Ｖに向かって
減少する。なお、このＴr2の期間（ｔ3 〜ｔ4 ）では低
速のクロックパルスで時間計測する。積分器４の出力が
０Ｖに達すると、それは第２のレベル検出器２０によっ
て検出され、スイッチＳ3 がオフ、リセットスイッチＳ
R がオンになり、ＡＤ変換が終了する。
うにしたアナログ・デジタル変換器（以下ＡＤ変換器と
いう）として、三重積分型のＡＤ変換器がある。図５に
特公昭63-49409に記載の三重積分型ＡＤ変換器の一例を
示す。なお、図６はその動作を説明するためのタイムチ
ャートである。初期状態（時点ｔ1 までの状態）ではス
イッチＳ1 ，Ｓ2 ，Ｓ3 がオフ、リセットスイッチＳR
がオンで、積分器４はリセットされている。時点ｔ1 か
ら時点ｔ2 までの所定期間（Ｔi ）の間スイッチＳ1 を
オンにして被測定電圧−Ｖi を積分する。積分器１４の
出力は図６のＡに示すように正方向に増大する。この期
間Ｔi は計数およびスイッチ制御回路２２でクロックパ
ルスを計数することにより管理される。時点ｔ2 に達す
るとスイッチＳ1 をオフにし、代わってスイッチＳ2 を
オンにし、被測定電圧−Ｖi と逆極性の第１の基準電圧
＋Ｖr1を積分する。この期間では高速のクロックパルス
を利用して時間計測するが、積分器１４の出力が第１の
検出レベル＋ＶC になると、図６のＨに示すように第１
のレベル検出器１９によってそれが検出され、クロック
パルスに同期してスイッチＳ2 がオフになり、スイッチ
Ｓ3 がオンになる。これにより＋Ｖr1よりも低い第２の
基準電圧＋Ｖr2が積分器１４に供給され、積分される。
積分器１４の出力はゆるい傾斜で初期値０Ｖに向かって
減少する。なお、このＴr2の期間（ｔ3 〜ｔ4 ）では低
速のクロックパルスで時間計測する。積分器４の出力が
０Ｖに達すると、それは第２のレベル検出器２０によっ
て検出され、スイッチＳ3 がオフ、リセットスイッチＳ
R がオンになり、ＡＤ変換が終了する。
【０００３】この場合、ｔ1 〜ｔ2 期間の電荷蓄積量と
ｔ2 〜ｔ4 期間（Ｔr1＋Ｔr2）の電荷放出量とが等しい
ことから、期間Ｔr1のパルス数と期間Ｔr2のパルス数と
に重みづけをした和によって被測定電圧のデジタル値を
求めることができる。要するにこの三重積分型のＡＤ変
換器は、基準電圧による積分期間を第１の基準電圧積分
と第２の基準電圧積分の２つに分け、前半で粗く後半で
傾斜をゆるやかにして細かく積分する方式である。
ｔ2 〜ｔ4 期間（Ｔr1＋Ｔr2）の電荷放出量とが等しい
ことから、期間Ｔr1のパルス数と期間Ｔr2のパルス数と
に重みづけをした和によって被測定電圧のデジタル値を
求めることができる。要するにこの三重積分型のＡＤ変
換器は、基準電圧による積分期間を第１の基準電圧積分
と第２の基準電圧積分の２つに分け、前半で粗く後半で
傾斜をゆるやかにして細かく積分する方式である。
【０００４】
【発明が解決しようとする課題】しかしながら、この方
式では、クロックパルスを２種類必要とし、また電圧の
異なる２種類の基準電圧も必要とし、更には基準レベル
の交差を検知する比較器の他に積分の傾斜を変えるため
のもう一つの比較器と比較レベルを必要とするという欠
点がある。
式では、クロックパルスを２種類必要とし、また電圧の
異なる２種類の基準電圧も必要とし、更には基準レベル
の交差を検知する比較器の他に積分の傾斜を変えるため
のもう一つの比較器と比較レベルを必要とするという欠
点がある。
【０００５】本発明の目的は、このような点に鑑みてな
されたもので、クロックパルスの周波数を途中で変える
こともなく、基準電圧積分期間において基準レベル交差
点から交差直後のクロックパルスまでの時間を拡大し、
この区間を同じ周波数のクロックパルスで計数すること
によって、ＡＤ変換桁数を増加し高い変換精度と分解能
を実現することのできる積分型ＡＤ変換器を提供するこ
とにある。
されたもので、クロックパルスの周波数を途中で変える
こともなく、基準電圧積分期間において基準レベル交差
点から交差直後のクロックパルスまでの時間を拡大し、
この区間を同じ周波数のクロックパルスで計数すること
によって、ＡＤ変換桁数を増加し高い変換精度と分解能
を実現することのできる積分型ＡＤ変換器を提供するこ
とにある。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、入力端子に接続された被測定電圧
による積分と、前記被測定電圧とは逆極性の基準電圧に
よる積分を行なう積分器と、この積分器の出力に接続さ
れ、積分出力が基準レベルを通過した後のクロックパル
スに同期した点で切りはなし、前記クロックパルスに同
期した点での積分出力の電位を記憶する記憶コンデンサ
と、前記積分器の出力に接続し積分出力を一定比に分圧
する分圧抵抗器と、前記積分器の積分出力が前記基準レ
ベルを通過したことを検知し、続いて前記記憶コンデン
サに記憶された電位と前記分圧抵抗器により分圧された
積分出力の電位を比較し、一致した点で前記積分を終了
させるための信号を出力する比較器と、クロックパルス
を発生するクロックパルス発生回路と、前記基準電圧を
接続したときの積分出力が基準レベルを通過するまでの
期間をクロックパルスを用いて計数する計数回路と、前
記積分出力が基準レベルを通過したときから積分終了ま
での期間をクロックパルスにより計数し、その値を前記
計数回路の計数値に下位桁として付加する可逆計数回路
と、前記積分器に被測定電圧あるいは基準電圧を供給す
るための制御、前記記憶コンデンサに積分器の出力を供
給するための制御、前記比較器に所定の入力電圧を供給
するための制御、前記計数回路および可逆計数回路にク
ロックパルスを供給するための制御を行なう制御回路を
具備したことを特徴とする。
るために、本発明は、入力端子に接続された被測定電圧
による積分と、前記被測定電圧とは逆極性の基準電圧に
よる積分を行なう積分器と、この積分器の出力に接続さ
れ、積分出力が基準レベルを通過した後のクロックパル
スに同期した点で切りはなし、前記クロックパルスに同
期した点での積分出力の電位を記憶する記憶コンデンサ
と、前記積分器の出力に接続し積分出力を一定比に分圧
する分圧抵抗器と、前記積分器の積分出力が前記基準レ
ベルを通過したことを検知し、続いて前記記憶コンデン
サに記憶された電位と前記分圧抵抗器により分圧された
積分出力の電位を比較し、一致した点で前記積分を終了
させるための信号を出力する比較器と、クロックパルス
を発生するクロックパルス発生回路と、前記基準電圧を
接続したときの積分出力が基準レベルを通過するまでの
期間をクロックパルスを用いて計数する計数回路と、前
記積分出力が基準レベルを通過したときから積分終了ま
での期間をクロックパルスにより計数し、その値を前記
計数回路の計数値に下位桁として付加する可逆計数回路
と、前記積分器に被測定電圧あるいは基準電圧を供給す
るための制御、前記記憶コンデンサに積分器の出力を供
給するための制御、前記比較器に所定の入力電圧を供給
するための制御、前記計数回路および可逆計数回路にク
ロックパルスを供給するための制御を行なう制御回路を
具備したことを特徴とする。
【０００７】
【作用】第１の積分期間で被測定電圧による積分を行な
った後、積分電圧が基準レベルに達するまで基準電圧に
よる積分を行なう。この基準電圧による積分期間は基準
のクロックパルスで計数するが、この時の計数値には誤
差分がある。すなわち、実際に積分電圧が基準レベルを
横切った時点から、計数した最後のクロックパルスの時
点までの間の時間が誤差となる。本発明では、この誤差
分に相当する時間を拡大し、クロックパルスを用いてそ
の時間を計数することによって変換精度と分解能を高め
ている。
った後、積分電圧が基準レベルに達するまで基準電圧に
よる積分を行なう。この基準電圧による積分期間は基準
のクロックパルスで計数するが、この時の計数値には誤
差分がある。すなわち、実際に積分電圧が基準レベルを
横切った時点から、計数した最後のクロックパルスの時
点までの間の時間が誤差となる。本発明では、この誤差
分に相当する時間を拡大し、クロックパルスを用いてそ
の時間を計数することによって変換精度と分解能を高め
ている。
【０００８】
【実施例】以下図面を参照して本発明を詳細に説明す
る。図１は本発明に係る積分型ＡＤ変換器の一実施例を
示す構成図、図２は動作を説明するためのタイムチャー
トである。図１において、１は被測定電圧Ｖx が印加さ
れる入力端子、２および３は大きさが同じで極性のみ互
いに異なる基準電圧、４は積分器、５は比較器、６はク
ロックパルス発生回路、７は制御回路、８は計数回路、
９は可逆計数回路、Ｒ１およびＲ２は分圧抵抗器、Ｃｍ
は記憶コンデンサである。
る。図１は本発明に係る積分型ＡＤ変換器の一実施例を
示す構成図、図２は動作を説明するためのタイムチャー
トである。図１において、１は被測定電圧Ｖx が印加さ
れる入力端子、２および３は大きさが同じで極性のみ互
いに異なる基準電圧、４は積分器、５は比較器、６はク
ロックパルス発生回路、７は制御回路、８は計数回路、
９は可逆計数回路、Ｒ１およびＲ２は分圧抵抗器、Ｃｍ
は記憶コンデンサである。
【０００９】積分器４は、入力端に積分抵抗器Ｒを備
え、帰還路に積分コンデンサＣとリセットスイッチＳ８
の並列接続回路を備えた増幅器Ａで構成されている。こ
の積分抵抗器Ｒの入力側には、スイッチＳ１，Ｓ２，Ｓ
３，Ｓ４を介してコモンライン、被測定電圧、基準電圧
２および３がそれぞれ接続される。各スイッチＳ１，Ｓ
２，Ｓ３，Ｓ４は制御回路７によりオン、オフ制御され
る。分圧抵抗器Ｒ１，Ｒ２は直列接続され、Ｒ２の他端
は積分器４の出力端に、Ｒ１の他端はコモンラインに接
続される。記憶コンデンサＣｍはスイッチＳ５を介して
積分器４の出力端に接続される。
え、帰還路に積分コンデンサＣとリセットスイッチＳ８
の並列接続回路を備えた増幅器Ａで構成されている。こ
の積分抵抗器Ｒの入力側には、スイッチＳ１，Ｓ２，Ｓ
３，Ｓ４を介してコモンライン、被測定電圧、基準電圧
２および３がそれぞれ接続される。各スイッチＳ１，Ｓ
２，Ｓ３，Ｓ４は制御回路７によりオン、オフ制御され
る。分圧抵抗器Ｒ１，Ｒ２は直列接続され、Ｒ２の他端
は積分器４の出力端に、Ｒ１の他端はコモンラインに接
続される。記憶コンデンサＣｍはスイッチＳ５を介して
積分器４の出力端に接続される。
【００１０】比較器５の一方の入力端は前記記憶コンデ
ンサＣｍに接続され、他方の入力端はスイッチＳ７を介
して分圧抵抗器Ｒ１，Ｒ２の共通接続点ｋに接続される
と共にスイッチＳ６を介してコモンラインに接続されて
いて、２つの入力の大小関係に対応した２値信号を出力
する。制御回路７は、クロックパルス発生回路６より与
えられるクロックｂを受け、各スイッチを制御すると共
に、計数回路８および可逆計数回路９でカウントするク
ロックを出力する。
ンサＣｍに接続され、他方の入力端はスイッチＳ７を介
して分圧抵抗器Ｒ１，Ｒ２の共通接続点ｋに接続される
と共にスイッチＳ６を介してコモンラインに接続されて
いて、２つの入力の大小関係に対応した２値信号を出力
する。制御回路７は、クロックパルス発生回路６より与
えられるクロックｂを受け、各スイッチを制御すると共
に、計数回路８および可逆計数回路９でカウントするク
ロックを出力する。
【００１１】このような構成における動作を図２のタイ
ムチャートを参照して次に説明する。変換開始前の初期
状態においては、入力端子１に被測定電圧Ｖxを印加
し、スイッチＳ１、リセットスイッチＳ８、スイッチＳ
５およびスイッチＳ６をオンにし、その他のすべてのス
イッチはオフに保持されている。これらスイッチは制御
回路７により制御される。
ムチャートを参照して次に説明する。変換開始前の初期
状態においては、入力端子１に被測定電圧Ｖxを印加
し、スイッチＳ１、リセットスイッチＳ８、スイッチＳ
５およびスイッチＳ６をオンにし、その他のすべてのス
イッチはオフに保持されている。これらスイッチは制御
回路７により制御される。
【００１２】変換の開始時点t0でスイッチＳ１，Ｓ８を
オフにし、スイッチＳ２をオンにする。これにより被測
定電圧Ｖx が積分抵抗器Ｒを通して積分器４に加えら
れ、そして一定の期間（Ｔ1 の間）積分を行なう。この
期間を第１の積分期間とする。第１の積分期間の終わり
で積分出力Ｖ0 は(1) 式となる。 Ｖ0 ＝−Ｖx ・Ｔ1 ／（Ｒ・Ｃ） ……(1) 一定の時間Ｔ1 は、クロックパルス発生回路６にから与
えられるクロックパルスｂを制御回路７で計数して決定
するが、そのクロックパルス数をＮ1 とすると、クロッ
クパルスｂの周期をＴ0 として、 Ｔ1 ＝Ｎ1 ×Ｔ0 ……(2) が成り立つ。式(2) を式(1) に代入すると、 Ｖ0 ＝−Ｖx （Ｎ1 ・Ｔ0 ）／（Ｒ・Ｃ） ……(3) となる。
オフにし、スイッチＳ２をオンにする。これにより被測
定電圧Ｖx が積分抵抗器Ｒを通して積分器４に加えら
れ、そして一定の期間（Ｔ1 の間）積分を行なう。この
期間を第１の積分期間とする。第１の積分期間の終わり
で積分出力Ｖ0 は(1) 式となる。 Ｖ0 ＝−Ｖx ・Ｔ1 ／（Ｒ・Ｃ） ……(1) 一定の時間Ｔ1 は、クロックパルス発生回路６にから与
えられるクロックパルスｂを制御回路７で計数して決定
するが、そのクロックパルス数をＮ1 とすると、クロッ
クパルスｂの周期をＴ0 として、 Ｔ1 ＝Ｎ1 ×Ｔ0 ……(2) が成り立つ。式(2) を式(1) に代入すると、 Ｖ0 ＝−Ｖx （Ｎ1 ・Ｔ0 ）／（Ｒ・Ｃ） ……(3) となる。
【００１３】一定の時間Ｔ1 の積分が終了した時点で、
スイッチＳ２をオフにすると共にスイッチＳ３（または
Ｓ４）をオンとし、入力端子１に接続されていた被測定
電圧Ｖx とは逆の極性を持つ基準電圧２または３のいず
れか一方を選択する。スイッチＳ３とＳ４のいずれをオ
ンとするかは、比較器５の出力から制御回路７が判断す
る。基準電圧は積分抵抗器Ｒを通して積分器４に接続さ
れ積分される。この時、積分の傾斜は前記第１の積分期
間とは逆向きになる。積分出力の基準レベル通過は比較
器５により検知される。この基準電圧２又は３の積分開
始から基準レベル通過までの期間を第２の積分期間とす
る。
スイッチＳ２をオフにすると共にスイッチＳ３（または
Ｓ４）をオンとし、入力端子１に接続されていた被測定
電圧Ｖx とは逆の極性を持つ基準電圧２または３のいず
れか一方を選択する。スイッチＳ３とＳ４のいずれをオ
ンとするかは、比較器５の出力から制御回路７が判断す
る。基準電圧は積分抵抗器Ｒを通して積分器４に接続さ
れ積分される。この時、積分の傾斜は前記第１の積分期
間とは逆向きになる。積分出力の基準レベル通過は比較
器５により検知される。この基準電圧２又は３の積分開
始から基準レベル通過までの期間を第２の積分期間とす
る。
【００１４】ここで、基準電圧をＶr 、基準レベルを
０、第２の積分期間の時間幅をＴ2 とすると、 ０＝Ｖ0 −（−Ｖr ）・Ｔ2 ／（Ｒ・Ｃ） ……(4) したがって、 Ｔ2 ＝−（Ｒ・Ｃ）・Ｖ0 ／Ｖr ……(5) 式(3) を代入すると、上式は、 Ｔ2 ＝−Ｖx （Ｎ1 ・Ｔ0 ）／Ｖr ……(6) となる。この第２の積分期間は、クロックパルス発生回
路６から送出されるクロックパルスｂを用いて計数回路
８で計数する。このとき計数回路に送出されるクロック
パルスの数をＮx とすると、 Ｎx ＝Ｔ2 ／Ｔ0 ……(7) であり、式(6),(7) を整理すると、 Ｎx ＝Ｖx ・Ｎ1 ／Ｖr ……(8) となる。
０、第２の積分期間の時間幅をＴ2 とすると、 ０＝Ｖ0 −（−Ｖr ）・Ｔ2 ／（Ｒ・Ｃ） ……(4) したがって、 Ｔ2 ＝−（Ｒ・Ｃ）・Ｖ0 ／Ｖr ……(5) 式(3) を代入すると、上式は、 Ｔ2 ＝−Ｖx （Ｎ1 ・Ｔ0 ）／Ｖr ……(6) となる。この第２の積分期間は、クロックパルス発生回
路６から送出されるクロックパルスｂを用いて計数回路
８で計数する。このとき計数回路に送出されるクロック
パルスの数をＮx とすると、 Ｎx ＝Ｔ2 ／Ｔ0 ……(7) であり、式(6),(7) を整理すると、 Ｎx ＝Ｖx ・Ｎ1 ／Ｖr ……(8) となる。
【００１５】ここでＴ2 は、 Ｔ2 ＝Ｔ3 ＋Ｔ4 ……(9) であり、これを式(8) に代入すると、Ｎx ＝Ｔ3 ／Ｔ0
＋Ｔ4 ／Ｔ0 ……(10)となる。Ｔ
3 ／Ｔ0 は周期Ｔ0 を持つクロックパルスｂが計数回路
８へ送出される分である。これをＮ2 とすると、 Ｎx ＝Ｎ2 ＋Ｔ4 ／Ｔ0 ……(11) となる。
＋Ｔ4 ／Ｔ0 ……(10)となる。Ｔ
3 ／Ｔ0 は周期Ｔ0 を持つクロックパルスｂが計数回路
８へ送出される分である。これをＮ2 とすると、 Ｎx ＝Ｎ2 ＋Ｔ4 ／Ｔ0 ……(11) となる。
【００１６】従来の二重積分型ＡＤ変換器ではこの第２
の積分期間におけるクロックパルスの総数Ｎ2 をＡＤ変
換量として取扱い、Ｔ4 ／Ｔ0 はＴ4 ＜Ｔ0 であるから
誤差分として切り捨てられている。しかしながら、この
Ｔ4 の時間幅をクロックパルスｂを用いて計数すること
ができれば、クロックパルスの速度を速めることもなく
精度を高め分解能を上げることができる。本発明におい
ては、図３に示すように基準レベル通過点から次のクロ
ックパルスｔ4 までの時間幅Ｔ5 を拡大し、クロックパ
ルスｂを用いて計数しＴ4 相当を演算して求め、精度を
高めかつ分解能を上げるようにしている。Ｔ4 とＴ5 の
関係は、 Ｔ4 ＝Ｔ0 −Ｔ5 ……(12) したがって、 Ｔ5 ＝Ｔ0 −Ｔ4 ……(13) である。
の積分期間におけるクロックパルスの総数Ｎ2 をＡＤ変
換量として取扱い、Ｔ4 ／Ｔ0 はＴ4 ＜Ｔ0 であるから
誤差分として切り捨てられている。しかしながら、この
Ｔ4 の時間幅をクロックパルスｂを用いて計数すること
ができれば、クロックパルスの速度を速めることもなく
精度を高め分解能を上げることができる。本発明におい
ては、図３に示すように基準レベル通過点から次のクロ
ックパルスｔ4 までの時間幅Ｔ5 を拡大し、クロックパ
ルスｂを用いて計数しＴ4 相当を演算して求め、精度を
高めかつ分解能を上げるようにしている。Ｔ4 とＴ5 の
関係は、 Ｔ4 ＝Ｔ0 −Ｔ5 ……(12) したがって、 Ｔ5 ＝Ｔ0 −Ｔ4 ……(13) である。
【００１７】以下、Ｔ5 を拡大しクロックパルスｂを用
いて計数を行う動作について説明する。第２の積分期間
に続いて、基準電圧２（または３）による積分を続行し
（この期間を第３の積分期間とする）、基準レベル通過
後のクロックパルスｂに同期した点でスイッチＳ５をオ
フにし、記憶コンデンサＣm に電位を記憶する。この時
の積分器４の出力をＶ3 とし、記憶コンデンサＣm に記
憶された電位をＶm とすると、 Ｖm ＝Ｖ3 ……(14) である。また、Ｖ3 は基準電圧２（または３）による積
分出力であるから次式で表される。 Ｖ3 ＝−Ｖr ・Ｔ5 ／（Ｒ・Ｃ） ……(15)
いて計数を行う動作について説明する。第２の積分期間
に続いて、基準電圧２（または３）による積分を続行し
（この期間を第３の積分期間とする）、基準レベル通過
後のクロックパルスｂに同期した点でスイッチＳ５をオ
フにし、記憶コンデンサＣm に電位を記憶する。この時
の積分器４の出力をＶ3 とし、記憶コンデンサＣm に記
憶された電位をＶm とすると、 Ｖm ＝Ｖ3 ……(14) である。また、Ｖ3 は基準電圧２（または３）による積
分出力であるから次式で表される。 Ｖ3 ＝−Ｖr ・Ｔ5 ／（Ｒ・Ｃ） ……(15)
【００１８】そしてこの時、スイッチＳ６をオフ、スイ
ッチＳ７をオンにし、分圧比ｎの分圧抵抗器Ｒ1 とＲ2
の分圧点ｋを比較器５の入力ｐに接続する。この分圧比
ｎと分圧抵抗Ｒ１とＲ２の比は次のように設定してお
く。 ｎ：１＝Ｒ２：Ｒ１ ……(16) したがって、 ｎ＝Ｒ2 ／Ｒ1 ……(17) である。
ッチＳ７をオンにし、分圧比ｎの分圧抵抗器Ｒ1 とＲ2
の分圧点ｋを比較器５の入力ｐに接続する。この分圧比
ｎと分圧抵抗Ｒ１とＲ２の比は次のように設定してお
く。 ｎ：１＝Ｒ２：Ｒ１ ……(16) したがって、 ｎ＝Ｒ2 ／Ｒ1 ……(17) である。
【００１９】積分器４の出力はこの時点t4で１／ｎに分
圧されて比較器５の入力ｐに接続される。上記第３の積
分期間以降においても積分器４は基準電圧２（または
３）によって積分を引続き行う。比較器５は分圧点ｋの
電位と記憶コンデンサＣm の記憶電位Ｖm との比較を行
っていて、図４に示すように分圧点ｋの電位Ｖk がＶm
を越えると、比較器５の出力ｑは反転する。ここまでを
第４の積分期間とする。Ｖk ＝Ｖm の点での積分器５の
出力Ｖ4 は、 Ｖ4 ・Ｒ1 ／（Ｒ1 ＋Ｒ2 ）＝Ｖm ……(18) となり、式(14),(17),(18)をＶ4 について整理すると、 Ｖ4 ＝Ｖ3 ＋ｎＶ3 ……(19) となる。また第４の積分期間の終わりの時点ｔ5 におけ
る積分器４の振幅Ｖ5 は、 Ｖ5 ＝Ｖ4 −Ｖ3 ……(20) となり、式(19)を式(20)に代入すると、 Ｖ5 ＝ｎＶ3 ……(21) となる。すなわち、先の基準レベル通過後クロックパル
スｂに同期した時の積分器４の出力Ｖ3 は第４の積分期
間の終わりでｎ倍に拡大されたことになる。
圧されて比較器５の入力ｐに接続される。上記第３の積
分期間以降においても積分器４は基準電圧２（または
３）によって積分を引続き行う。比較器５は分圧点ｋの
電位と記憶コンデンサＣm の記憶電位Ｖm との比較を行
っていて、図４に示すように分圧点ｋの電位Ｖk がＶm
を越えると、比較器５の出力ｑは反転する。ここまでを
第４の積分期間とする。Ｖk ＝Ｖm の点での積分器５の
出力Ｖ4 は、 Ｖ4 ・Ｒ1 ／（Ｒ1 ＋Ｒ2 ）＝Ｖm ……(18) となり、式(14),(17),(18)をＶ4 について整理すると、 Ｖ4 ＝Ｖ3 ＋ｎＶ3 ……(19) となる。また第４の積分期間の終わりの時点ｔ5 におけ
る積分器４の振幅Ｖ5 は、 Ｖ5 ＝Ｖ4 −Ｖ3 ……(20) となり、式(19)を式(20)に代入すると、 Ｖ5 ＝ｎＶ3 ……(21) となる。すなわち、先の基準レベル通過後クロックパル
スｂに同期した時の積分器４の出力Ｖ3 は第４の積分期
間の終わりでｎ倍に拡大されたことになる。
【００２０】一方、この期間および第３の積分期間にお
ける積分器４の出力は、基準電圧２（または３）による
積分であるから、 Ｖ4 ＝−Ｖr （Ｔ5 ＋Ｔ6 ）／（Ｒ・Ｃ） ……(22) となる。Ｔ6 期間における積分器４の振幅Ｖ5 は式(2
0),(22) より、 Ｖ5 ＝−Ｖr ・Ｔ6 ／（Ｒ・Ｃ） ……(23) となり、したがって式(21),(23) を整理すると、 ｎ・Ｖ3 ＝−Ｖr ・Ｔ6 ／（Ｒ・Ｃ） ……(24) となる。式(24)を式(15)に代入して、 ｎ・Ｔ5 ＝Ｔ6 ……(25) を得る。
ける積分器４の出力は、基準電圧２（または３）による
積分であるから、 Ｖ4 ＝−Ｖr （Ｔ5 ＋Ｔ6 ）／（Ｒ・Ｃ） ……(22) となる。Ｔ6 期間における積分器４の振幅Ｖ5 は式(2
0),(22) より、 Ｖ5 ＝−Ｖr ・Ｔ6 ／（Ｒ・Ｃ） ……(23) となり、したがって式(21),(23) を整理すると、 ｎ・Ｖ3 ＝−Ｖr ・Ｔ6 ／（Ｒ・Ｃ） ……(24) となる。式(24)を式(15)に代入して、 ｎ・Ｔ5 ＝Ｔ6 ……(25) を得る。
【００２１】これは分圧抵抗の分圧比ｎによってＴ5 を
拡大することができたことを意味する。Ｔ5 が拡大され
たときの確度は分圧抵抗の分圧比ｎに依存する。周期Ｔ
0 のクロックパルスｂとこの拡大されたＴ6 によるゲー
ト通過クロックパルスｉの総数Ｎ3 は、 Ｎ3 ＝Ｔ6 ／Ｔ0 ……(26) であり、式(12),(26) により、 Ｔ4 ＝Ｔ0 （ｎ−Ｎ3 ）／ｎ ……(27) が成立する。これはＴ4 を拡大し周期Ｔ0 のクロックパ
ルスｂにより計数できたことを意味し、Ｔ0 ／ｎはクロ
ックパルスｂの速度をｎ倍に速めたことに相当する。ま
たこのクロックパルスの総数Ｎ3 は可逆計数回路９に送
出され、ここで（ｎ−Ｎ3 ）の計数および演算を行い、
先の第２の積分期間で計算されたＮ2 に重み付けされ合
算される。この時のデジタル変換量の総和Ｎx は、次の
ようになる。式(11)に式(27)を代入すると、 Ｎx ＝Ｎ2 ＋（ｎ−Ｎ3 ）／ｎ ……(28) となる。両辺にｎを掛けると、 ｎ・Ｎx ＝ｎ・Ｎ2 ＋（ｎ−Ｎ3 ） ……(29) 更に、整理すると、 ｎ・Ｎx ＝ｎ（Ｎ2 ＋１）−Ｎ3 ……(30) となる。
拡大することができたことを意味する。Ｔ5 が拡大され
たときの確度は分圧抵抗の分圧比ｎに依存する。周期Ｔ
0 のクロックパルスｂとこの拡大されたＴ6 によるゲー
ト通過クロックパルスｉの総数Ｎ3 は、 Ｎ3 ＝Ｔ6 ／Ｔ0 ……(26) であり、式(12),(26) により、 Ｔ4 ＝Ｔ0 （ｎ−Ｎ3 ）／ｎ ……(27) が成立する。これはＴ4 を拡大し周期Ｔ0 のクロックパ
ルスｂにより計数できたことを意味し、Ｔ0 ／ｎはクロ
ックパルスｂの速度をｎ倍に速めたことに相当する。ま
たこのクロックパルスの総数Ｎ3 は可逆計数回路９に送
出され、ここで（ｎ−Ｎ3 ）の計数および演算を行い、
先の第２の積分期間で計算されたＮ2 に重み付けされ合
算される。この時のデジタル変換量の総和Ｎx は、次の
ようになる。式(11)に式(27)を代入すると、 Ｎx ＝Ｎ2 ＋（ｎ−Ｎ3 ）／ｎ ……(28) となる。両辺にｎを掛けると、 ｎ・Ｎx ＝ｎ・Ｎ2 ＋（ｎ−Ｎ3 ） ……(29) 更に、整理すると、 ｎ・Ｎx ＝ｎ（Ｎ2 ＋１）−Ｎ3 ……(30) となる。
【００２２】このようにして、Ｎ2 はｎ倍に重み付けさ
れ下位桁がｎ倍になった分解能を得ることになる。すな
わち、ｎを１０あるいは１００とすると、ＡＤ変換の精
度および分解能が１０倍あるいは１００倍高まることに
なる。第４の積分期間の終わりで比較器５の反転信号に
よりオンしている側のスイッチＳ３またはＳ４をオフに
し、またスイッチＳ１，Ｓ８，Ｓ５，Ｓ６をオンにして
初期状態へ戻し、変換を終了させる。
れ下位桁がｎ倍になった分解能を得ることになる。すな
わち、ｎを１０あるいは１００とすると、ＡＤ変換の精
度および分解能が１０倍あるいは１００倍高まることに
なる。第４の積分期間の終わりで比較器５の反転信号に
よりオンしている側のスイッチＳ３またはＳ４をオフに
し、またスイッチＳ１，Ｓ８，Ｓ５，Ｓ６をオンにして
初期状態へ戻し、変換を終了させる。
【００２３】
【発明の効果】以上詳細に説明したように、本発明によ
れば容易に変換精度と分解能を上げることができ、次の
ような効果がある。クロックパルスの周期を変える必
要がない。したがって、従来例に比べて回路構成が簡単
になる。比較器は１個でよい。従来例のように２個必
要としないため、回路構成が簡単になる。変換時間を
長くすることなく、分解能を上げることができる。すな
わち、ＡＤ変換桁数の大小に関係なく、分圧抵抗比ｎに
より分解能をｎ倍に上げることができる。分解能をｎ倍
に上げるために必要な時間は、ｎ個のクロックパルスの
時間で済み、それほどの時間を必要としない。従来例
のように電圧の異なる複数の基準電圧を必要としない。
そのため回路構成が簡単になる。
れば容易に変換精度と分解能を上げることができ、次の
ような効果がある。クロックパルスの周期を変える必
要がない。したがって、従来例に比べて回路構成が簡単
になる。比較器は１個でよい。従来例のように２個必
要としないため、回路構成が簡単になる。変換時間を
長くすることなく、分解能を上げることができる。すな
わち、ＡＤ変換桁数の大小に関係なく、分圧抵抗比ｎに
より分解能をｎ倍に上げることができる。分解能をｎ倍
に上げるために必要な時間は、ｎ個のクロックパルスの
時間で済み、それほどの時間を必要としない。従来例
のように電圧の異なる複数の基準電圧を必要としない。
そのため回路構成が簡単になる。
【図１】本発明に係るＡＤ変換器の一実施例を示す要部
構成図である。
構成図である。
【図２】図１の動作を説明するためのタイムチャートで
ある。
ある。
【図３】図２のタイムチャートの部分拡大図である。
【図４】図２のタイムチャートの部分拡大図である。
【図５】従来の三重積分型ＡＤ変換器の一例を示す構成
図である。
図である。
【図６】図５の動作を説明するためのタイムチャートで
ある。
ある。
１ 入力端子 ２，３ 基準電圧 ４ 積分器 ５ 比較器 ６ クロックパルス発生器 ７ 制御回路 ８ 計数回路 ９ 可逆計数回路 Ｒ１，Ｒ２ 分圧抵抗器 Ｃｍ 記憶コンデンサ Ｒ 積分抵抗器 Ｃ 積分コンデンサ Ｓ８ リセットスイッチ Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７ スイッ
チ
チ
Claims (1)
- 【請求項１】入力端子に接続された被測定電圧による積
分と、前記被測定電圧とは逆極性の基準電圧による積分
を行なう積分器（４）と、この積分器（４）の出力に接
続され、積分出力が基準レベルを通過した後のクロック
パルスに同期した点で切りはなし、前記クロックパルス
に同期した点での積分出力の電位を記憶する記憶コンデ
ンサ（Ｃm ）と、前記積分器（４）の出力に接続し積分
出力を一定比に分圧する分圧抵抗器（Ｒ1 ，Ｒ2 ）と、
前記積分器（４）の積分出力が前記基準レベルを通過し
たことを検知し、続いて前記記憶コンデンサ（Ｃm ）に
記憶された電位と前記分圧抵抗器により分圧された積分
出力の電位を比較し、一致した点で前記積分を終了させ
るための信号を出力する比較器（５）と、クロックパル
スを発生するクロックパルス発生回路（６）と、前記基
準電圧を接続したときの積分出力が基準レベルを通過す
るまでの期間をクロックパルスを用いて計数する計数回
路（８）と、前記積分出力が基準レベルを通過したとき
から積分終了までの期間をクロックパルスにより計数
し、その値を前記計数回路（８）の計数値に下位桁とし
て付加する可逆計数回路（９）と、前記積分器（４）に
被測定電圧あるいは基準電圧を供給するための制御、前
記記憶コンデンサ（Ｃm ）に積分器（４）の出力を供給
するための制御、前記比較器（５）に所定の入力電圧を
供給するための制御、前記計数回路（８）および可逆計
数回路（９）にクロックパルスを供給するための制御を
行なう制御回路（７）を具備し、基準レベル通過までの
期間における計数値にその後から積分終了までの期間に
おける計数値を下位桁として追加し、分解能を高めるよ
うにしたことを特徴とする積分型アナログ・デジタル変
換器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063954A JP2512349B2 (ja) | 1991-03-05 | 1991-03-05 | 積分型アナログ・デジタル変換器 |
| DE69219506T DE69219506T2 (de) | 1991-03-05 | 1992-02-20 | Integrierender Analog-Digitalwandler |
| DE199292102857T DE502368T1 (de) | 1991-03-05 | 1992-02-20 | Integrierender analog-digitalwandler. |
| EP92102857A EP0502368B1 (en) | 1991-03-05 | 1992-02-20 | Integrating analog-to-digital converter |
| US07/841,134 US5216426A (en) | 1991-03-05 | 1992-02-25 | Integrating adc having memory capacitor connected to integrator output and one comparator input and voltage divider connected to integrator output and the other comparator input |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063954A JP2512349B2 (ja) | 1991-03-05 | 1991-03-05 | 積分型アナログ・デジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04277929A JPH04277929A (ja) | 1992-10-02 |
| JP2512349B2 true JP2512349B2 (ja) | 1996-07-03 |
Family
ID=13244229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3063954A Expired - Lifetime JP2512349B2 (ja) | 1991-03-05 | 1991-03-05 | 積分型アナログ・デジタル変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5216426A (ja) |
| EP (1) | EP0502368B1 (ja) |
| JP (1) | JP2512349B2 (ja) |
| DE (2) | DE502368T1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5565869A (en) * | 1994-08-09 | 1996-10-15 | Fluke Corporation | Multiple slope analog-to-digital converter having increased linearity |
| DE4441043C1 (de) * | 1994-11-18 | 1995-12-07 | Krohne Messtechnik Kg | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal |
| ATE267410T1 (de) * | 1998-10-26 | 2004-06-15 | Janez Pirs | Ansteuerungsschema und elektronischer schaltkreis für ein elektooptisches lcd-schaltelement |
| DE19936677A1 (de) | 1999-08-04 | 2001-03-15 | Infineon Technologies Ag | Sigma-Delta-A/D-Wandler |
| EP1324496B1 (de) * | 2001-12-22 | 2005-06-01 | ebm-papst St. Georgen GmbH & Co. KG | Verfahren und Anordnung zur Digitalisierung einer Spannung |
| EP1643656A1 (en) * | 2004-09-30 | 2006-04-05 | Mitsubishi Electric Information Technology Centre Europe B.V. | Interleaved analog-to-digital converting and integrating circuit and telecommunication device comprising such a circuit |
| US7414553B1 (en) * | 2006-11-17 | 2008-08-19 | Zilog, Inc. | Microcontroller having in-situ autocalibrated integrating analog-to-digital converter (IADC) |
| TWI426712B (zh) * | 2010-05-25 | 2014-02-11 | Sitronix Technology Corp | Analog - to - digital conversion circuit |
| US9316695B2 (en) * | 2012-12-28 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101919635B1 (ko) * | 2014-02-24 | 2018-11-19 | 매그나칩 반도체 유한회사 | 적분형 아날로그-디지털 변환기 |
| WO2020142149A1 (en) * | 2018-12-31 | 2020-07-09 | Flir Commercial Systems, Inc. | Analog-to-digital conversion systems and methods with pulse generators |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3674937A (en) * | 1970-02-02 | 1972-07-04 | Trt Telecom Radio Electr | Transmission device for the transmission of analog signals by means of pulse code modulation |
| US3818246A (en) * | 1971-04-06 | 1974-06-18 | Ibm | Switching circuits particularly useful for analog-to-digital converters |
| JPS5168164A (en) * | 1974-12-10 | 1976-06-12 | Tokyo Shibaura Electric Co | Aad henkanki |
| US4117477A (en) * | 1976-05-24 | 1978-09-26 | Westinghouse Electric Corp. | Single-point analog subsystem interfaced with a computer |
| JPS5451454A (en) * | 1977-09-30 | 1979-04-23 | Toshiba Corp | Analog digital conversion unit |
| US4395701A (en) * | 1980-03-25 | 1983-07-26 | Intersil, Inc. | High speed integrating analog-to-digital converter |
| US4567465A (en) * | 1982-05-25 | 1986-01-28 | Iwatsu Electric Co., Ltd. | Method and apparatus for converting analog signal into digital signal |
-
1991
- 1991-03-05 JP JP3063954A patent/JP2512349B2/ja not_active Expired - Lifetime
-
1992
- 1992-02-20 DE DE199292102857T patent/DE502368T1/de active Pending
- 1992-02-20 EP EP92102857A patent/EP0502368B1/en not_active Expired - Lifetime
- 1992-02-20 DE DE69219506T patent/DE69219506T2/de not_active Expired - Fee Related
- 1992-02-25 US US07/841,134 patent/US5216426A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0502368A2 (en) | 1992-09-09 |
| EP0502368B1 (en) | 1997-05-07 |
| US5216426A (en) | 1993-06-01 |
| EP0502368A3 (ja) | 1995-01-18 |
| DE69219506D1 (de) | 1997-06-12 |
| DE69219506T2 (de) | 1997-11-06 |
| JPH04277929A (ja) | 1992-10-02 |
| DE502368T1 (de) | 1993-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2512349B2 (ja) | 積分型アナログ・デジタル変換器 | |
| US5764045A (en) | Frequency measuring apparatus | |
| JP2768715B2 (ja) | 積分直線性エラーを補償したアナログ・ディジタル変換器およびその動作方法 | |
| JPH04152715A (ja) | ディジタル・アナログ変換器 | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| US5493212A (en) | Electricity meter with variable gain sigma-delta converter | |
| US4389637A (en) | Digital to analog converter | |
| US5148171A (en) | Multislope continuously integrating analog to digital converter | |
| US4023159A (en) | Non-linear analogue-digital converter | |
| US4661803A (en) | Analog/digital converter | |
| JP2956910B2 (ja) | 校正機能付タイミング測定装置 | |
| US3965467A (en) | Analog-to-digital converters | |
| SU839049A1 (ru) | Устройство преобразовани сигналаМОСТОВОгО дАТчиКА B чАСТОТу | |
| JPH0787361B2 (ja) | 位相同期発振回路 | |
| JP3098531B2 (ja) | パルス幅変換回路 | |
| JPH0522413B2 (ja) | ||
| SU1070575A1 (ru) | Устройство дл коррекции нелинейности | |
| JPH057781Y2 (ja) | ||
| SU771729A1 (ru) | Аналоговое запоминающее устройство | |
| SU1275437A1 (ru) | Генератор одномерных дискретных случайных блужданий | |
| JPH07202702A (ja) | ディジタル−アナログ変換回路 | |
| RU2019867C1 (ru) | Преобразователь напряжения в интервал времени | |
| RU2210783C2 (ru) | Преобразователь масштаба времени | |
| SU1073773A1 (ru) | Генератор случайного импульсного процесса | |
| JPH0722950A (ja) | Ａｄ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960206 |