DE2511360B2

DE2511360B2 - Seriell-paralleler Analog-Digital-Umsetzer

Info

Publication number: DE2511360B2
Application number: DE2511360A
Authority: DE
Inventors: Jean Marie Plaisirs Aure; Claude St. Germain En Laye Imhoff
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1974-03-15
Filing date: 1975-03-14
Publication date: 1980-10-23
Also published as: US4008468A; IL46794A; FR2264432B1; DE2511360C3; DE2511360A1; JPS50128449A; GB1501694A; IL46794A0; NL7503066A; IT1032077B; FR2264432A1

Description

Abtastfrequenz in der Größenordnung von 15—25 MHz/s entsprechen muß.

Die vorliegende Erfindung hat sich zur Aufgabe gestellt diese Nachteile grundsätzlich dadurch zu vermeiden, daß "ie eine Verbindung zwischen den beiden Teilen des Codierers angibt, die die erforderliche Funktionsgeschwindigkeit gewährleistet. Diese Aufgabe ist erfindungsgemäß üurch die im Kennzeichen des

Patentanspruches 1 angegebenen Merkmale gelost

Die IJnteransprüche beziehen sich auf vorteilhafte Weiterbildungen der Erfindung.

Weitere Vorteile und Einzelheiten der Erfindung bzw. ihrer Weiterbildungen gehen aus der Zeichnung hervor, in der ein Ausführungsbeispiel eines Analog-Digital-Umsetzers dargestellt ist; im einzelnen zeigt

F i g. 1 ein schematisches Diagramm des erfindungsgemäßen Analog-Digital-Umsetzers,

Fig.2 ein schematisenes Diagramm einer Verbindungsvorrichtung zwischen den beiden Gruppen von Vergleichern gemäß Fi g. 1,

Fig.3 eine Kurve, in der die Schwankungen der Verschiebungsströme an den Eingängen der Vergleicher vor und nach der Fehlerkompensation dargestellt ist

F i g. 4 eine Einzelheit eines Vergleiche-ε der zweiten Gruppe,

F "i g 5 e»i schematisches Diagramm zur Kompensation der tpmperaturabhängigen Verschiebungsströrre der Vergleicher und

F i g. 6 ein schematisches Diagramm "ines in F i g. 2 vorwendeten Strorngeneratc/s.

Wie bereits oben dargestellt betrifft die Erfindung einen Analog-Digital-Umsetzer, der ein analoges Signa! mit einer bestimmten Genauigkeit in der Größenordnung von 8 bits codiert, die für einen Umsetzungszyklus in zwei Perioden erhalten werden unter Berücksichtigung einer großen Verarbeitungsgeschwindigkeit
M Diese Bedingungen erfordern, daß der betrachtete Analog-Digital-Umsetzer oder Codierer in zwei Teile unterteilt ist wobei jedes von einer Gruppe von schnellen Vergleichern gebildet wird, zwischen denen eine Verbindung herzustellen ist die sich nicht nachteilig auf die Abtastgeschwindigkeit und die Genauigkeit auswirkt und wobei die Übertragung des Eingangssignals der zweiten Gruppe mit der erforderlichen Verzögerung gewährleistet ist

Es sei festgestellt daß die Verteilung der VergViicher auf zwei Gruppen keineswegs eine Beschränkung aufstellt. Entsprechend der ge./ünschten Genauigkeit kann der Umsetzer in eine größere Anzahl von Teilen, beispielsweise drei, unterteilt sein. Dadurch nimmt zwar die Genauigkeit zu, während jedoch die Abtastgeschwindigkeit die Neigung hat abzunehmen.

Die Verbindung zwischen den beiden genannten Teilen des Umsetzers beschränkt sich im übrigen nicht ausschließlich auf die oben dargestellten Bedingungen, nämlich die Steuerung der zweiten Gruppe von Vergleichern als Funktion der von der ersten Gruppe bewirkten Codierung. Sie ist auch in der Lage, die Fehler zu kompensieren, die die Codierung aufgrund der Schwankungen beim Einstellen der Schwell-verte beeinflussen, sowie diejenigen zu kompensieren, die von den temperatur abhängigen Schwankungen der Polarisationsströme, d. h. der durch die Vorspannung sich einstellenden Ströme in den Vergleicher·! herrühren.

F i g. 1 zeigt schematisch ein Diagramm eines Analog-Digital-Umsetzers mit einer verschiebungsge-

r»iT t\

tionsschaltung, die auf der Grundlage einer analogen Spannungsverschiebung arbeitet

Der Umsetzer weist drei Hauptteile auf, wobei der erste Teil I eine erste Gruppe von Vergleichern 2 umfaßt mit den zugehörigen Schaltungen, die die Codierung der ana'ogen Eingangsspannung vornehmen, die bei E erscheint und einem Operationsverstärker f zugeführt wird; ein zweiter Teil II besteht aus einer

Kompensation:, schaltung, die mit einer Verzögerungsleitung verbunden ist, die das analoge Eingangssignal einer zweiten Gruppe von Vergleichern zuführt und die die Verbindung zwischen dem Teil III herstellt, der eine zweite Gruppe von Vergleichern umfaßt mit den dazugehörigen Schaltungen, die die Codierung der analogen Eingangsspannung für die niederwertigen Bits vornehmen, wobei die Kompensationsschaltung des Teiles II eine Steuerfunktion ausübt

Diesem schematischen Diagramm des Umsetzers sind poch die Ausgangsschaitungen und die /ktiswahlsteue* rung hinzuzufügen.

Um die Forderungen nach Genauigkeit und nach Abtastgeschwindigkeit zu erfüllen, weist der erfindungsgemäße Analog-Digital-Umsetzer, der eine Codierung von vier Bits pro Periode durchführt, im einzelnen in seinem ersten Teil I eine erste Gruppe 2 von Vergleichen! auf. deren Anzahl in der Größenordnung von 15 liegt und denen das analoge Eingangssignal Ober einen Operationsverstärker 1 mit großem Durchlaßbereich und großem Ausgangsstrom zugeführt wird Das erhaltene Signal wird im Verhältnis 1/2 abgeschwächt und den Eingängen der 15 Vergleicher zugeführt. Diese weisen einen zweiten sogenannten Schwellwerteingang auf. Das diesen Schwellwerteingängen der Vergleicher zf geführte Bezugssignal ist in regelmäßige Spannungsstufen unterteilt mittels eines Widerstandsnetzes T_u dem eine Bezugsspannung Vref über einen rückgekoppelten Operationsverstärker 3 zugeführt wird.

Um Irrtümer in der Codierung zu vermeiden, wird ein einschrittiger oder Gray-Code verwendet, der es ermöglicht, die Ausgangsinformationeri der 15 Vergleicher in vier höherwertigen Bits darzustellen. Dazu ist hinter den Vergleichern eine Stufe 4 erforderlich, die die logische Auswahl durchführt und eine Umcodierungsstufe 5 zu» Binärdarstellung der Resultate im Graycode, deren vier Ausgänge, und zwar einer pro Bit im Teil II nut der Kompensationsschaltung verbunden ist und insbesondere in diesem Teil mit einem Digital-Analog-Umsetzer 6. In diesem Teil II, dessen Besenreibung und Funktionsweise weiter unten genauer dargestellt ist, werden die Spannungsschwellwerte erzeugt, die der zweiten Gruppe 8 der im Teil 3 enthaltenen Vergleicher zugeführt werden, wobei die Spannungsschwellen als Funktion der Resultate der ersten Codierung korrigiert sind.

Der dritte Teil HI enthält eine bestimmte Anzahl von Vergleichern 8, Theoretisch wäre diese Anzahl gleich derjenigen der ersten Gruppe 2, d h. gleich 15. In der Tat enthält er jedocf. 19, um einen Vergleich zwischen den beiden Codierern zu ermöglichen und um mittels der zweiten Gnij^je 8 die von der ersten Gruppe stammenden Fehler zu korrigieren. Wie bei der ersten Gruppe sind die Eingangsschwellen der Vergleiche? der zweiten Gruppe in gleichmäßige Stufen unterteilt mitte's eines Widerstandsnetzes Ti.

Die Spanmingsstufen, die zwischen Schwellwerteingängen zweier aufeinanderfolgender Vergleicher existieren, fassen sich wie folgt bestimmen:

Für die erste Gruppe ist der Abstand

1 Vmaximalsignai
^1Vl~2 Ϊ6

und für die zweite Gruppe ist
V maximalsignal

IV,=-

256

V₁
16'

Den anderen Eingängen der 19 Vergleichern der zweiten Gruppe wird das im Verhältnis 1/2 abgeschwächte analoge Eingangssignal zugeführt, das während der gesamten Verarbeitungsdauer im ersten ä Teil des Umsetzers durch eine Verzögerungsleitung 11 verzögert wird.

Wie im ersten Teil sind die Ausgangsinformationen der 19 Vergleicher 8 in der Form eines 5-Bit-Gray-Codes codiert in der Abtastschaltung 9 durch den Einfluß

ίο eines Abtastimpulses, der von der!-Quelle S durch einen schnellen Vergleicher 12 nach Verzögerung in einer Verzögerungsleitung 110 erscheint, wobei deren Verzögerung gleich derjenigen der Verzögerungsleitung 11 ist die das zu codierende analoge Signal durchläuft Von

υ den von der Auswahlschaltung 9 gelieferten 5-Gray-Bits stellen vier die niederwertigen Bits des analogen Eingangssignals dar, während das fünfte den von der ersten Gruppe von Vergleichern stammenden Fehler repräsentiert Das fünfte Bit wird gleichzeitig wie die vier höherwertigen Bits einem Addierer 14 zugeführt der mit der Ausgangsschaltung 15, die die korrigierten höherwertigen Bits liefert, verbunden ist Die vier von der Auswahlschaltung 9 stammenden Bits werden einem Umcodierer 10 zugeführt der der Ausgangsschaltung 16 die vier niederwertigen Bits des analogen Eingangssignals zuführt

Es ist festzustellen, daß für eine Korrektur der in der ersten Gruppe eventuell auftretenden Fehler im Schwell' arteingang des ersten Vergleichers der ersten Gruppe keineswegs eine Spannung zugeführt wird, die gleich dem Abstand AVt ist und deren Wert oben angegeben ist Ihm wird dagegen eine Spannung Δ Vi + 2Δ V₂ zugeführt, wodurch die Korrektur eines doppelten elementargewichtigen Fehlers (2Δ Vl), der durch einen Mangel oder einen Überschuß während der ersten Codierung entsteht durch die zweite Gruppe ermöglicht wird

Wie oben dargelegt spielt die Vorrichtung zur gesteuerten Analogverschiebung, die den Teil II des Umsetzers bildet eine wichtige Rolle, da sie eine schnelle und genaue Funktionsweise des Umsetzers ermöglicht wie es nur schwierig oder gar nicht mit den bekannten Umsetzern erreicht wird die für die Verbindung zwischen den Teilen I und HI einen subtrahierenden Operationsverstärker und Abtasttorschaltungen aufweisen.

F i g. 2 zeigt die Votrichtung zur gesteuerten Analogverschiebung. Sie besteht im wesentlichen aus einem Digital-Analog-Umsetzer 6, dessen Ausgang mit dem

so Ausgang eines rückgekoppelten Operationsverstärkers 7 verbunden ist und dessen negativer Eingang ve-, einer Referenzspannung Vref gespeist wird während der positive Ausgang über einen Widerstand Rica geerdet ist Der gemeinsame Ausgang des Operationsverstärkers 7 und des Digital-Analog-Umsetzers 6 ist mit der Teüerkette T₂ verbunden, die die 19 Widerstände R\ bis Rig enthält deren Abgriffe die Schwellwerteingänge der 19 Vergleicher G bis Ga, die in der Gruppe 8 zusammengefaßt sind darstellen. Die Werte dieser Widerstände sind im allgemeinen gleich r gewählt Die Teilerkette wird von einem einen konstanten Strom / abgegebenen Stromgenerator 17 versorgt; dieser Strom erzeugt in jedem Widerstand der Brücke eine Potentialdifferjnz ri, die gleich dem Wert des elementaren Stellengewichts Δ Vz ist Dadurch sind die Schwellwerteingänge eines jeden der 19 Vergleicher G bis C\g entsprechend dieses Wertes in regelmäßige Spannungsstufen unterteilt Die Spannung an der Spitze

B der Widerstandsbrücke, d. h. am Eingangspunkt des Widerstandes Rn Hegt am Operationsverstärker 7 an, der durch die Referenzquelle Vref versorgt wird und dessen Ausgang mit dem Widerstand Averbunden ist.

Der Digital-Analog-Umsetzer 6 ist im wesentlichen durch vier Stromgeneratoren 18,19,20 und 21 gebildet, deren Ausgangsströme /|, I₂, h und U einer binären ProgreHon folgen, d. h.

I₁ = 2 · /,

Die vier Stromgeneratoren werJen vom Zustand der vier höherv/ertigen Bits gesteuert, die vom Schaltkreis 5 (F i g. 1) geliefert werden, der wiederum zum ersten Teil des Codierers gehört Aus praktischen Gründen sind diese Werte zu den betrachteten Bits komplementär; im beschriebenen Beispiel steuern sie die analogen Unterbrecher 220,230,240,250.

Wenn die Stromgeneratoren IS bis 2i Strom abgeben, durchfließen diese den mit dem Ausgang des Verstärkers 7 verbundenen Widerstand R, wo sie eine Potentialdifferenz erzeugen, die eine direkte Funktion der vier höherwertigen Bits der zu codierenden analogen Eingangsspannung E ist Diese liegt an den anderen Eingängen der Vergleicher Ober die Verzögerungsleitung 11 an.

Bezüglich der Funktionsweise dieses Digital-Analog-Umsetzers ist festzustellen, daß die Spannung am Punkt A du'ch den Operationsverstärker 7 konstant gehalten wird, so daB man schreiben kann:

VA = Kref ^-.

Die Spannung am Punkt B hängt dagegen von den Stromwerten der Generatoren 18 bis 21 ab, so daß man schreiben kann:

VB = VA-RI-R[I₁+I₂+ I₃+ I₄).

Da R und /konstant sind, ebenso wie VA, hängt der Wert der Spannung am Punkt B nur von den von den höherwertigen Bits gesteuerten Strömen ab.

Die Werte der Spannungen am Punkt B lassen sich also bestimmen, wenn einer der Stromgeneratoren 18 bis 21 eingeschaltet ist, & h, wenn das ihn kontrollierende Bit eine logische 1 anzeigt, d. h. in der Tat eine 0, da hier die Komplementärwerte betrachtet werden.

Wird keiner der Stromgeneratoren angesteuert, so nimmt die Spannung VB ihren Maximalwert an, der gleich demjenigen des analogen Eingangssignals ist, d. h. gleich dem vom Abstandswert Δ V₂ abgeleiteten Wert 256 AV₂ISt, der um das Steüengewicht 3 erhöht wird, um den eventuell von der ersten Gruppe von Vergleichern hervorgerufenen Fehler zu kompensieren.

VBmax ^VA-RI = (256 + 3)4V₂ = 259 1V₂ .

Wenn nur der dem höherwertigen Bit 2⁷ entsprechende Strom /1 angesteuert ist, cLh, wenn das dem Bh: 2⁷ entsprechende logische Signal gleich 0 ist, gilt für den Wert von VB

VB₁ = V₁-RI -KJ₁ =(128 + 3) 1^ = 131 W₂;
des gleichen und aufeinanderfolgend gilt für die allein angesteuerten Ströme I₂ (2⁶^=O), I₃ (2⁵=Ö) und für Λ

VB₁ = 195/1V₁ VB₃ = 227OV₁ VB₄. = 243A V₁.

Man sieht also, daß die an der Spitze der Teilerkette als Funktion der vier ersten Bits des zu codierenden Eingangsignals veränderliche Spannung eine Verschiebung des Absolutwertes 'der am Referenzeingähg eines jeden Vergleichers der zweiten Gruppe 8 anliegenden Spannung erzeugt. Die Bestimmung der niederwertigen Bits des zu codierenden Signals mittels der zweiten Gruppe von Vergleichern 8 erfolgt also unter Berücksichtigung der höherwertigen Bits.

Die Verschiebungsströme der Eingänge der Vergleicher der zweiten Gruppe 8, die den Unterschied zwischen den Polarisationsströmen der zwei Halbleiterelemente der oifferentiellen Eingangsstufe im gekippten Zustand des Vergleichers darstellen, fließen in der Teilerkette T₁ (Ri bis Ai₉) und erzeugen dort Potentialdifferenzen, die als Fehler in die Schwellenwerte der Vergleicher eingehen. In F i g. 4 ist ein Vergleicher der zweiten Gruppe dargestellt, mit einer differentiellsn Eingangsstufe, die aus zwei Halbleiterelementen gebildet wird, die mit SQ und SC₂ bezeichnet sind. Die Basis des ersten Elementes SCi ist mit der Spitze der Teilerkette T₁ (F i g. 2) verbunden, und zwar über die Widerstände R₁ bis R]₉ entsprechend der Stellung des betrachteten Vergleichers. Die Basis des zweiten halbleitenden Elementes SC₂ ist mit dem Ausgang der Verzögerungsleitung 11 verbunden. Die Kollektoren der beiden Elemente sind mit einer Bezugsspannungsquelle + ^verbunden. Die Emitter der beiden Elemente sind aile beide mit einem Stromgenerator G verbunden. Betrachtet man nun die Teilerkette T₂ unter der Annahme, daß /der Verschfebungsstrom am Eingang ist und daB er für alle Vergleicher konstant ist und unter Annahme, daß τ der gemeinsame Wert der Widerstände Rx bis R\9 ist, so läßt sich für jeden Vergleicher, wenn er im nicht gekippten Zustand ist, der Spannungsabfall an jedem Widerstand R\ bis R\₉ folgendermaßen definieren:

V₁ min - VO min = rl
an den Anschlüssen von R₁

V₁ min - V₁ min = r(/ + i)
an den Anschlüssen von R₂

V₁₉ min— K₁₈ min = r(I + 18i)
an den Anschlüssen von R₁₉ mit V₁₉ min = VB min. Addiert man diese Beziehungen Glied für Glied so erhält man:

K₁₉min - VOmia = 19r/ + ri(l + 2 + 3... +18) = 19r/+17iri. _m

^V

Gleichzeitig erhält man:

V₁₉mm = VBm\n = VA-RI- 19Ri. (4)

Man ersieht daraus, daB das Vorhandensein der Verschiebungsströme am Eingang der Vergleicher einen sich auf die Schwellwerte erheblich auswirkenden Fehler hervorruft

030 143/159

Dieser Fehler wird zum größten Teil dadurch daraus ergibt sich der Wert der Spannung VA, die

kompensiert, daß die Spannung VA, die als am Eingang durch deich. (6) definiert ist:
des Operationsverstärkers 7 konstant angenommen

wird, durch die Kompensationsschaltung künstlich VA = KB max + r[i —1(9 + —-Y]. (9)

verschoben wird und indem man den Wert des Stromes 5 " L⁰V ^r /J
/ auf einen vcm theoretischen Wert /0, der durch die
Beziehung

Ausgehend von diesen Gleichungen ist es möglich

, _ Λ V₇, den Wert der Spannung Vn an einem beliebigen Punkt

⁰ ~ r 10 der Teilerkette in dem Augenblick zu bestimmen, in dem

der dazugehörige Vergleicher gekippt ist, wobei π die

gegeben ist, verschiedenen Wert einstellt Entsprechend Stellung des Vergleichers bedeutet. Dieser Wert

dem Kippen der Vergleicher bei anwachsender beträgt: Signalamplitude ändert sich die Spannung am Punkt B₁

bis sie den erwünschten Wert 259 Δ Vi annimmt, wenn 15 Vn= VA — I[R 4- (19 — n)r]

alle Vergleicher gekippt sind. P /18 — n\ Ί

Ausgehend von den Gleichungen (3) und (4) läßt sich - (19-n)i\ R + [ —s—Jr . (10)

nun schreiben: L \ ² / J

VBmin = VOmin + 19r/ + 171W 20

= VA -RI -19Ri Nach verschiedenen einfachen Umformungen und

unter Einbeziehung des theoretischen Wertes von Vn, j j, d. h. Vno erhält man:

VA-RI -19Ri= V0min + l9rI + ni ri „

_und ²⁵ Vno- Vn= -^- (19-n)ri.

VA = KOmin + i(19r + R) + i(171 r + 19 J?)

Das Maximum erhält man für
(5)

Betrachtet man nun den Fall, in dem alle Vergleicher 2 2 ~

im gekippten Zustand sind und die Verschiebungsströme auf der Signalseite fließen, so erhält man folgende oder Beziehungen:

VBmIiX=VA-RI "~T'

yji _ [/ßmax + RI (6) ^^{an ers}'^e'^Jt daraus, daß der Maximaifehler der

Verschiebung für die Schwellen der Vergleicher mit der 40 Stellung9und 10erhaltenwirdjerbeträgt
Mittels der Beziehungen (5) und (6) erhält man:

KSmax - KOmin -. / χ 19r + (171 r + 19Ä)i. Vno-Vn=- 45 ri.

(7)

45 Eine ähnliche Rechnung gestattet den Fehler zu

Da nun VB max— VO min gleich dem theoretischen bestimmen, der an den Schwellen ohne Kompensation Wert der Potentialdifferenz an den Anschlüssen der der Verschiebungsströme an den Eingängen der Teilerkette, Vergleicher auftritt. Fm Augenblick des Umkippens

eines Vergleichers ist die Spannung am entsprechenden d. h. gleich 19AV₁ sein muß, läßt sich nun schreiben 50 Punkt π der Teilerkette Tz durch die Beziehung (10)

gegeben.

19/1K₂ = 19r/ + i(171r+ 19J?) Führt man nun außerdem den theoretischen Wert

Vno\ der Spannung am betrachteten Punkt ohne und damit Kompensation der Verschiebungsströme ein, d. h.

r V r)' ' Kno, = VA-I [R + (19- n)f]

wobei der Wert so wird aus der Gleichung (10):

Vn=

den theoretischen Wert I₀ des Stromes / darstellt. oder Die Kompensation des Fehlers der Schwellwerte erfordert also einen Strom gemäß: ,5

lio — η) ι -₍ ,.

~ ° \ r / woraus man die Schwankungen als Funktion von π

ableiten kann. Das Minimum dieser Beziehung erhält man für

R , 37

für den sich als Fehler errechnet:

wobei diese Beziehung 0 ist für

n = 19 und η =—+ 18.
r

Fig.3 zeigt die Schwankungen der von den Verschiebungsströmen an den Eingängen der Vergleicher als Funktion ihrer Stellung erzeugten Fehler, und zwar vor {Kurve a) und nach (Kurve b) der Kompensation.

Weiterhin lassen sich auch die temperaturbedingten Schwankungen der Pclarisationsströme der Vergleicher kompensieren. Im Vorstehenden wurde angenommen, daß die Polarisationsströme konstant waren und nur die Unterschiede zwischen den den verschiedenen Eingängen entsprechenden Strömen eine Rolle spielten.

Da die Quellenimpedanzen auf der Bezugsseite und der Signalseite verschieden sind, erzeugt eine jede Schwankung der Polarisatknsströme, insbesondere aufgrund von Temperaturschwankungen, einen Fehler an den Schwellen der zweite! Gruppe 8 der Vergleichen Dieser Fehler muß ebenfalls kompensiert werden, um eine Temperaturstabilisierung des Umsetzers zu erzielen.

Um eine konstante Spannung VB zu erhalten, variiert man die Spannung VA nach demselben Gesetz ./ie VB, aber in entgegengesetzter Richtung.

Fig.5 zeigt den verwendeten Aufbau, wobei mittels des Polarisationsstromes h eines Vergleichers 26 die Spannung VA am Punkt A bestimmt wird, der den Ausgang des Operationsverstärkers 7 bildet

Unter der Annahme, daß der Verstärker 7 fehlerfrei ist, läßt sich schreiben:

Fref

^und h = h-

woraus man

= ^VrCf-R₂₁-.
erhält und

VA = ^Vief-R₂₁l

"20

Die Spannung VA hängt vom Polarisationsstrom h des Vergleichers 26 und der Temperatur ab. Eine Schwankung dieses Stromes tritt als entsprechende Schwankung von VA auf. Diese Schwankung wird durch Einstellen des Wertes des Widerstandes Ä21 ausgeglichen.

F i g. 6 zeigt eine Darstellung eines im Digital-Analog-Umsetzer 6 der Verbindungsvorrichtung II verwendeten Stromgenerators, der mit einer erhöhten Abtasifrequenz in der Größenordnung von 15 MHz oder mehr arbeiten muß.

Ein derartiger Generator besteht aus einer logischen Torschaltung 27, die ein halbleitendes Element Qi am Ausgang aufweist, deren Leitungszustand von einem

!5 logischen Ausgang des ersten Teiles I des Codierers durch eine Zenerdiode CRi hindurch gesteuert vird. Der Emitter von Qi ist mit dem Emitter eines hiilbleitenden Elementes Q\ über eine Diode CR2 verbunden. Die Basis des Elementes Qt ist mit dem Emitier eines Elementes Qt verbunden, an dessen Basis eine von einer Widerstandsbrücke, d.h. einem Spannungsteiler stammende Spannung angelegt ist Einzelheiten der Funktionsweise dieses Generators sind hier nicht dargelegt Es sei noch bemerkt daß das Einschalten einer schnellen Diode CR₂ zwischen die halbierenden Elemente Q\ und Q₂ ein normales Funktionieren der logischen Torschaltung 27 ermöglicht die mit einem großen Strom arbeiten muß, der höher als der in Qi vom Stromgenerator erzeugte Strom ist Unter diesen Bedingungen wäre der Strom Ic zu groß und unter Berücksichtigung der Tatsachs des kle>nen Wertes von Vi (5 mV) wäre der Wert der Widerstände r in der Tat zu klein. Die Diode CR₂ bewirkt eine Trennung der Ströme der Transistoren Q\ und Qj.

Es sei weiter darauf hingewiesen, daß die halbleitenden Elemente Qi und Qi komplementär zueinander sind und gegeneinander geschaltet sind, wobei sie mit dem gleichen Strom arbeiten. Dies ermöglicht sine Kompensation der Basis-Emitter-Spannung als Funktion der Temperatur. Gleichzeitig kompensiert man auch die Schwankungen der Stromverstärkungen der Transistoren, durch die Schwankungen der Kollektorströme hervorgerufen werden. Dies erhält man durch Gleichsetzung der Werte des Widerstandes R22, der im Emitterkreis das Elementes Qi angeordnet ist, mit dem Ausdruck:

R₂₃+R

■24-

Im Vorstehenden ist also ein schneller und genauer

Analog-Digital-Umsetzer beschrieben mit einer Verbindungsvorrichtung zwischen einer ersten und einer zweiten Gruppe von Vergleichern, die den Umsetzer bilden.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche: 25 11 3£ί

1. Seriell-paralleler Analog-Digital-Umsetzer, der entsprechend der erwünschten Genauigkeit eine bestimmte Anzahl von Vergleichem enthält, die in mindestens zwei Gruppen unterteilt sind, wobei die erste Gruppe aus dem zu codierenden analogen Ausdruck die höherwertigen Bits bildet und die zweite Gruppe die niederwertigen Bits ergibt und der eine Verbindungsvorrichtung zwischen den beiden Gruppen von Vergleichern enthält, dadurch gekennzeichnet, daß die Verbindungsvorrichtung einen Digital-Analog-Umsetzer (6) mit einer Anzahl Konstantstromgeneratoren (18 bis 21) umfaßt, die gleich der Anzahl der logischen ι-, Ausgänge der ersten Gruppe von Vergleichern (2) ist, deren Logikpegel die Generatoren (18 bis 21) steuern, während der Ausgang des D/A-Umsetzers (6) mit einem Anschluß (B) einer Spannungsteuerkette (T₂) verbunden ist, der über einen Widerstand (R) an einer Konstantspannungsquelle (— VK

R20, R21) liegt und daß die Spannungsteiierkeue (T₂) den ersten Eingängen der Vergleicher (Ci bis C19) der zweiten Gruppe die an diesem Anschluß (B) liegende Spannung als veränderlichen Schwellwert liefert, während die zweiten Eingänge dieser Vergleicher das analoge Signaä über eine Verzögerungsleitung (11) erhalten.

2. Analog-Digital-Umsetzer nach Anspruch 1. dadurch gekennzeichnet, daß die Stromgeneratoren (18—21) St 5me (U bis U) erzeugen, deren Werte der binären Progression folgen.

3. Anaiog-Digital-U*nsetze~ nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die KonstantspannungsqueKe ein- η gegengekoppelten Operationsverstärker [T) umfaßt, und daß dessen Ausgang (A) mit demjenigen des Digital-Analog-Umsetzers (6) über einen Widerstand (⁷RJ verbunden ist der vom Ausgangsstrom dieses Digital-Analog-Umsetzers durchflossen wird, der darin eine Potentialdifferenz als Funktion der höherwertigen Bits erzeugt

4. Analog-Digital-Umsetzer nach Anspruch 3, dadurch gekennzeichnet, daß der Wert des Widerstandes (R) sehr viel größer als der Wert der Widerstände (r)der Spannungsteilerkette (T₂) ist

5. Analog-Digital-Umsetzer nach einem der Ansprüche I bis 3, wobei die Vergleicher eine Differenz-Eingangsstufe aufweisen, die aus zwei Halbleiterelementen besteht deren Polarisationsströme in der Spannungsteiierkette (T2), die von einem Stromgenerator (17) gespeist wird, der die Spannungsstufen zwischen zwei aufeinanderfolgenden Abgriffen der Teilerkette festlegt, Potentialdifferenzen erzeugen, die als Fehler in die Schwellwerte der Vergleicher eingehen, wobei der gröUtmögliche Fehler an dem Anschluß (B) der Teilerkette (T₁) auftritt, der mit dem Ausgang des D/A-Umsetzers (6) verbunden ist, dadurch gekennzeichnet daß zur Kondensation

Ηργ

von dem Stromgenerator (17) abgegebene Strom / folgender Gleichung folgt:

worin h der von dem Stromgenerator (17) abgegebene Maximalstrom in Abhängigkeit der Spannungsstufe zwischen den Schwellwerten zweier aufeinanderfolgender Vergleicher, / der in der Spannungsteilerkette (T₂) fließende Verschiebungsstrom, R der den Ausgang des Operationsverstärkers (7) mit dem D/A-Umseizer (6) verbindenden Widerstand, rder Wert der die Teilerkette bildenden Widerstände und k ein von der Anzahl der Vergleicher (Ci bis ClS) der zweiten Gruppe abhängiger numerischer Faktor sind.

6. Analog-Digital-Umsetzer nach Anspruch 5, dadurch gekennzeichnet, daß für eine Anzahl von Vergleichern (Ci bis CiS) gleich 19 der Faktor k gleich 9 ist

7. Analog-Digital-Umsetzer nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zur Kompensation der temperaturabhängigen Schwankung der Poiarisationsströme der Eingangsstufen der Verglsicher (Ci bis C19) der zweiten Gruppe der nicht invertierende Eingang eines Vergleichers (26) mit dem Ausgang (A) des Operationsverstärkers (7) verbunden ist, während der invertierende Eingang mit einem Spannungsteiler (7J) verbunden ist, und daß der Wert des Gegenkopplungswiderstandes des Operationsverstärkers (7) derart gewählt ist, daß der ihn durchfließende Polarisationsstrom (k) des Vergleichers (26) eine Änderung der Ausgangsspannung (VA)des Operationsverstärkeis erzeugt, die entgegengesetzt zur temperaturabhängigen Änderung der Spannung (VB) an dem zugehörigen Anschluß (B)der Teilerkette (T₂) ist

8. Analog-Digital-Umsetzer nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß jeder Stromgenerator des D/A-Umsetzers (6) wenigstens eine logische Torschaltung (27) mit einem Ausgangstransistor (Q3) umfaßt, dessen leitender Zustand vom logischen Wert abhängt, der über eine Zehnerdiode (CR^) am Eingang der Torschaltung (27) anliegt, und daß ein zweiter Transistor (Qi) mit dem Ausganjstransistor (Qj) der Torschaltung (27) verbuisden i&i und ein dritter Transistor (Q₂) mit dem zureiten Transistor (Qi) verbunden ist, der seine Basisspannung von einem Spannungsteiler (Ru R₂, Fi) erhält, derart, daß die Basisspannung des zweiten Transistors (Q₁) einen Wert hat der zwischen zwei von dem Ausgangstransistor (Q3) der Torschaltung (27) bestimmten Grenzwerten liegt, und daß eine Diode (CR₂) zwischen die Transistoren (Qi und Q\) geschaltet ist, die diese beiden Transistoren strommäßig voneinander trennt

9. Analog-Digital-Umsetzer nach Anspruch 8, dadurch gekennzeichnet, daß zur Temperaturkompensation des Stromgenerators (R₂₂) dessen zweiter Transistor (Q\) einen Emitterwiderstand hat, dessen We · R₂₂ wie folgt bestimmt ist:

^K24 + ^K23

worin R73 und R₂* die Werte der Widerstände des im Basiskreis des dritten Transistors (Q₂) liegenden Spannungsteilers sind.

10. Analog-Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der Vergleicher der beiden Gruppen (2,8) unterschiedlich ist, wobei die Anzahl der Vergleicher der zweiten Gruppe (8) größer als diejenige der ersten Gruppe ist und daß die Schwellwertspannung, die

am ersten Vergleicher der ersten Gruppe anliegt, um einen Betrag größer ist, der proportional zum mindestens zweifachen Wert der Referenzschwelle der Vergleicher der zweiten Gruppe ist

Die vorliegende Erfindung betrifft einen seriell-parallelen Analog-Digital-Umsetzer gemäß dem Oberbegriff des Patentanspruchs 1.

Die betreffende Analog-Digital-Umsetzung erfolgt unter Verwendung von Schwellwert-Vergleichern, denen das Eingangssignal in Form einer Spannung zugeführt wird. Die Schwellwerte der vt .-.hiedenen Vergleicher sind im allgemeinen gicii-imäßig in Spannungsstufen unterteilt, und zwar auigrund eines Widerstandsnetzwerkes, dem «A^s Bezugsspannung zugeführt wird. Je nach ö*--a ob die analoge Eingangsspannung kleine- .. der größer als die Schwellwertspannung ist, mit der si^ verglichen wird, ist das erhaltene Ausgangsbit eine logische 1 oder 0.

Verwendet man nun das reine parallele Umsetzungsverfahren, so ist klar, daß zur Codierung eines Signals mit einer gewissen Genauigkeit beispielsweise mittels acht Bits, eine erhebliche Anzahl (255) von Vergleichern erforderlich ist Zur Verminderung dieser Anzahl besteht der Codierer üblicherweise aus zwei Teilen, die nach demselben Prinzip arbeiten, wobei der erste Teil die höherwertigen Bits und der zweite Teil die niederwertigen Bits liefert In diesem Fall muß nun eine Verbindung zwischen den beiden Teilen des Codierers bestehen, da das analoge Eingangssignal von beiden Teilen des Codierers verarbeitet werden muß, wobei jedoch das Ergebnis des zweiten Teils vom Codierungsresultat des ersten Teils abhängt

Bei bekannten Anordnungen besteht die Ver^ ndung zwischen den beiden Teilen des Codierers aus einem Operationsverstärker, der eine Subtraktion des bereits codierten Signals, d. h. der bereits erzeugten höherwertigen Bits vom Eingangssignal vornimmt um die Kette der Vergleicher des zweiten Teils anzusteuern.

Des weiteren wird das dem zweiten Teil des Codierers zuzuführende analoge Signal verzögert indem es sogenannte Abtasttorschaltungen durchläuft An diese Abtasttorschaltungen werden jedoch zwei gegensätzliche Forderungen gestellt Einmal muß die Codierung schnell und genau erfolgen, zum anderen verlangsamt die erwünschte Genauigkeit die Wirkung der Torschaltungen, wobei ihr Preis noch nicht berücksichtigt ist

Auf dem bevorzugten Anwendungsgebiet der Erfindung, nämlich der Codierung eines Fernsehsignals dahingehend, daß es verändert wird, indem ihm Teile zugefügt oder entfernt werden, um ganz allgemein seine Qualität zu verbessern, ist es schwierig, mit diesen Abtasttorschaltungen die erforderliche Codierungsgeschwindigkeit zu realisieren, um ein Signa! mit einem Durchlaßbereich in der Größenordnung von 6 MHz/s bei einer Genauigkeit von ungefähr 8 bits zu