DE1211687B - System zur linearen systematischen Kodierung - Google Patents

System zur linearen systematischen Kodierung

Info

Publication number
DE1211687B
DE1211687B DET27400A DET0027400A DE1211687B DE 1211687 B DE1211687 B DE 1211687B DE T27400 A DET27400 A DE T27400A DE T0027400 A DET0027400 A DE T0027400A DE 1211687 B DE1211687 B DE 1211687B
Authority
DE
Germany
Prior art keywords
coding unit
coding
binary
elements
code word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DET27400A
Other languages
English (en)
Inventor
Dipl-Ing Horst Ohnsorge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DET27400A priority Critical patent/DE1211687B/de
Priority to GB46529/65A priority patent/GB1121192A/en
Priority to US507195A priority patent/US3512150A/en
Priority to FR38037A priority patent/FR1472082A/fr
Publication of DE1211687B publication Critical patent/DE1211687B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
H03k
Deutsche Kl.: 21 al - 36/12
Nummer: 1211687
Aktenzeichen: T 27400 VIII a/21 al
Anmeldetag: 10. November 1964
Auslegetag: 3. März 1966
Die Erfindung betrifft ein System zur linearen systematischen Kodierung, durch welches aus i nichtredundanten Binärelementen X eines Kodewortes K binäre Prüfelemente Y durch eine lineare Operation abgeleitet werden.
Zur Fehlererkennung werden in letzter Zeit vorzugsweise die sogenannten linearen systematischen Kodes verwendet. Diese Kodes lassen sich durch ein lineares Gleichungssystem beschreiben,
[A] ■ [X] = [Y].
[4] ist eine Kodematrix oder Generatormatrix, [X] eine einspaltige Matrix, deren Elemente die nichtredundanten Zeichen eines Kodewortes sind. [Y] ist ebenfalls eine einspaltige Matrix, deren Elemente gleich den Prüf elementen eines Kodewortes sind. Es sind Schaltungen bekannt, mit denen beliebige binäre lineare systematische Kodes verwirklicht werden können, für die [.4] vorgegeben ist. Diese Schaltungen sind jedoch wesentlich aufwendiger als die Kodierschaltungen für die sogenannten zyklischen Kodes, die eine Untergruppe der systematischen Kodes bilden.
Die Erfindung schlägt eine Anordnung vor, die es gestattet, die für zyklische Kodes als vorteilhaft erkannten Kodierschaltungen auch für andere lineare systematische Kodes zu verwenden.
Gemäß der Erfindung ist ein System der eingangs erwähnten Art derart vorgesehen, daß die Kodierwerke über Schalter kettenartig verbunden und Mittel zum Steuern dieser Schalter vorgesehen sind, derart, daß jeweils nach Ableitung von ν binären Prüfelementen aus // binären Eingangselementen durch ein Kodierwerk der den Ausgsng dieses Kodierwerkes mit dem Eingang des nachfolgenden Kodierwerkes verbindende Schalter geschlossen wird und die Übergabe der in dem einen Kodierwerk stehenden binären Prüfelemente an das nachfolgende Kodierwerk sowie die Nullstellung des einen Kodierwerkes erfolgt.
Weiter ist vorgesehen, daß die Übernahme der binären Prüfelemente aus einem Kodierwerk an das diesem folgende und die Nullstellung des einen Kodierwerkes zwischen zwei Einspeichertakten desselben erfolgt. Mit diesem System wird nun eine abgestufte Kodierung vorgenommen, d. h., die Ableitung der Prüfelemente aus einem Kodewort geschieht nicht mehr in nur einem Kodierwerk, sondern es sind eine Reihe von Kodierwerken hintereinandergeschaltet. Dabei wird die Ausgangsgröße jedes Kodierwerkes zur Eingangsgröße oder zum Teil der Eingangsgröße des jeweils nachfolgenden Kodierwerkes.
System zur linearen systematischen Kodierung
Anmelder:
Telefunken
Patentverwertungsgesellschaft m. b. H.,
Ulm Donau, Elisabethenstr. 3
Als Erfinder benannt:
Dipl.-Ing. Horst Ohnsorge, Ulm/Donau
Im folgenden wird zunächst eine analytische Darstellung des Erfindungsgedankens gegeben, aus der der grundsätzliche Erfindungsgedanke mit seinen Weiterbildungen hervorgeht. Die eingangs angegebene Kodiervorschrift für lineare systematische Kodes
[A] ■ [X] = [Y]
sagt aus, daß eine Folge von nichtredundanten Zeichen X als eine Spaltenmaterix aufzufassen sei, welche mit den Elementen einer gegebenen Kodematrix [A] nach den Regeln der Matrizenrechnung zu verknüpfen ist. Über die Reihenfolge der notwendigen Verknüpfungen wird keine Aussage getroffen. Die Verknüpfungsgleichung zur Gewinnung der Prüfelemente Y, also der einem Kodewort zugehörigen Redundanz, läßt sich aber so darstellen, daß sie eine Angabe macht über die zeitliche Reihenfolge der Verknüpfung. In dieser bisher nicht bekannten Form der oben angegebenen Kodierungsvorschrift erscheint nicht mehr die Matrix [A], sondern eine Reihe von Matrizen [At], deren Produkt gleich der Ausgangsmatrix [A] ist. Die Aufteilung der Kodematrix in einzelne Matrizen ist der Ausgangspunkt zum erfindungsgemäßen System zur linearen systematischen Kodierung.
Die neue Kodierungsvorschrift lautet in ihrer allge-
meinen Form: as
[[A1] [i Ίι-ί-α} = UnJi-
W ;-ili -· ic} = UDIi-
Un]
Zi
Uz} = {n»} Gleichung 1
Hierzu gehören folgende Bezeichnungen:
[Aj] ist eine Kodematrix in der ./-ten Stufe;
[X] ist die Folge der nichtredundanten Zeichen
eines Kodewortes. Diese Folge ist unterteilt in α Gruppen [X].
609 510/362
3 4
Daher gilt: Fig. 2 das System der Fig. 1 zur Dekodierung
[X]1 · a = [X) ■ von unearer" systematischen Kodes,
F i g. 3 ein Ausführungsbeispiel mit zwei Kodier-
Nach dem /-ten Kodierungsprozeß erhält man eine stufen,
Folge {Yj) von Prüf elementen, die in K Gruppen 5 F i g. 4 das Ausführungsbeispiel der F i g. 3 zur
[Yj] unterteilt wird. Dekodierung von linearen systematischen Kodes.
Es gilt daher: Soweit in verschiedenen Figuren gleiche Teile vor-
[[Yj]1-Ic) = (Yj]. kommen, tragen sie dieselben Bezeichnungen. Alle
informationsübertragenden Leitungen sind stark aus-
Die Gruppen der nichtredundanten Zeichen Z des io gezogen, während alle Takt- und Steuerleitungen Kodewortes und der Prüfelemente Y werden dabei gestrichelt dargestellt sind. Eine gestrichelte Leitung als einspaltige Matrizen angeschrieben. Es sei hier kann dabei stellvertretend für mehrere Steuerleitungen betont, daß die Matrizen nicht in der herkömmlichen und eine Taktleitung gewertet werden, falls die Funk-Weise, z. B. A , dargestellt sind, sondern durch tion der betreffenden Schaltung dies erfordert. Es eckige Klammern, z. B. [A]. 15 werden folgende Symbole verwendet:
Die Gleichung dery-ten Stufe f Anzahl der nichtredundanten Binärelemente eines
{[Aj] [F3-J1,,) = [Yj) Kodewortes;
,, iiJDJ , τ, , .. , , ,, . . r ,, . K Anzahl der aus den nichtredundanten Binarbedeutet daß durch Verknüpfung der Matrix [A,] mit elementen eines Kodewortes abgeleiteten binären allen K Gruppen der Folge [Yj-J die Prufelemente Yj 20 Prüfelementes·
aufeinanderfolgend als die Folge [Y1) erscheinen. H Anzahl der zu einer Teilmenge zusammengefaßten
Die nichtredundanten Zeichen X eines Kodewortes Eingangsbits einer Kodierstufe;
sind also m α Gruppen [Z] aufzuteilen. Jede Gruppe v Anzahl der aus einer Teilmenge abgeleiteten
[X] wird mit der Kodematnx [A1] verknüpft, wodurch Prüf bits·
sich eine Folge von Prüfelementen Y ergibt Sind alle 25 n Anzahl der Kodierstufen;
α Gruppen [X] verarbeitet, so existiert die Folge / Allgemeine Kodierstufe;
FJ1^a) = [Yi) Die beiden letzten Symbole treten auch als Zähl
index auf.
von Prüfelementen. Aus dieser Folge [Y1) werden 30 In der Fig. 1 sind A1 bis An Kodierwerke, die
gleich große Teilmengen [FJi-; b, und zwar in der durch Schalter S1 bis Sn-], zu einer Kette zusammen-
Reihenfolge ihrer Entstehung, abgespalten. In der geschaltet sind. Gesteuert werden die Schalter von zweiten Kodierungsstufe mit der Kodematrix [A2] einer Takt- und Steuereinheit B, welche auch den wird nacheinander jede Teilmenge getrennt verarbeitet. Ausspeicherschalter S71 steuert. Die jeweils einem
Die Summe der Prüf elemente aus diesen Teilmengen 35 Kodewort zugehörigen Informationsbits gelangen
ist {F2). Der gleiche Kodierungsprozeß setzt sich über über eine Informationsleitung L1 an das Kodier-
n Stufen fort und ergibt in dieser die dem Kodewort system und verlassen dieses ebenso wie die Redundanz-
zu Ubertragungssicherung zuzusetzende Folge [Yn) bits über die Leitung L2. Das Kodierwerk A1 bildet
der Redundanzzeichen. nach einer vorgegebenen Rechenvorschrift entspre-
Ein Sonderfall der mehrstufigen Kodierung liegt vor, 40 chend der Kodematrix [A J aus den ihm durch die
wenn die nichtredundanten binären Elemente X eines LeitungLj zugegangenen Informationsbits X Prüf bits F.
Kodewortes nicht in Gruppen unterteilt werden. Alle von ihm aufgenommenen Bits werden in der Das Kodewort ist also identisch mit nur einer Gruppe Steuereinheit B gezählt, und nach Aufnahme von
[Z]1. Die Gleichung 1 geht dann über in: u Informationsbits, die einer Gruppe [X] entsprechen,
r 1 m _ 45 veranlaßt die Steuereinheit B das Schließen des
L^iJ IZJ — J, Schalters S1 für eine Taktpause. In dieser Zeit müssen
[A2] [Y1] = [F2], alle ν durch das Kodierwerk A1 aus den u Informations-
[Aj] [F3-J = [Yj], bits abgeleiteten Prüf bits, die eine Folge [Yj) von
[An] [Yn-]] = [Yn]. Prüfelementen bilden, in das Kodierwerk A2 über-
50 nommen werden. Der Ausspeichertakt muß daher für
Daraus ergibt sich: das Kodierwerk A1 ebenso wie für alle anderen
Kodierwerke Aj höher sein als der Einspeichertakt des
TTr λ γ^ — νΛ ersten Kodierwerkes A1. Das Ausspeichern mit einem
JLJLwJ LZJ - [FJ. erhöhten Takt läßt sich jedoch durch eine Parallel-
55 übergabe der abgeleiteten Prüf bits aus dem jeweiligen
JJ ist ein Produktzeichen. Kodierwerk in ein ihm zugeordnetes Hilfsregister
Aus dem Vergleich zu der eingangs angegebenen und durch anschließende Serienausspeicherung der
Kodierungsgleichung geht somit hervor: Prüf bits aus dem Hilfsregister in das nachfolgende
Kodierwerk umgehen. Diese Möglichkeit ist jedoch in
TTrλ — \δλ 6o ^er Fig· I nicht dargestellt. Nacheinander werden
_LÜ-<4j"J — [A]. dann b Gruppen [F1] in das Kodierwerk A2 einge
speichert, und nach der Aufnahme des letzten Bits der
Weitere Merkmale und Einzelheiten der Erfindung ό-ten Gruppen in dieses veranlaßt die Steuereinheit B
werden in Ausführungsbeispielen an Hand der das Schließen des Schalters S2 für eine Taktimpuls-
Fig. 1 bis 4 ausführlich erläutert. 65 pause zur Abgabe der aus der Folge ([FJ1^i,) abge-
In den Zeichnungen stellt dar leiteten Prüf bits ([F2J1-I- &}. Das Kodierwerk A2 und
F i g. 1 ein grundsätzliches Kodierungssystem nach der Schalter S2 sind in der F i g. 1 nicht eingezeichnet,
der Erfindung, vielmehr können das allgemeine Kodierwerk Aj und der
Schalter Sj für diesen Fall als solche gewertet werden. Durch jede Stufe Aj wird also der gleiche Vorgang vollzogen: Aufspaltung aller Eingangsgrößen in Teilmengen, getrennte Kodierung jeder Teilmenge und Abgabe der aus jeder Teilmenge abgeleiteten Prüfbits an das nachfolgende Kodierwerk. Die durch jedes Kodierwerk gebildeten Teilmengen mit Uj Eingangsbits und v; abgeleiteten Prüfbits sind im allgemeinen verschieden groß, was durch den Index j bei Uj und r; angedeutet wird. Während des Einlaufes eines Kodewortes in das Kodiersystem setzt sich der Kodiervorgang von dem Kodierwerk A1 über das Kodier werk Aj zum Kodierwerk An fort. Die Zählung der Bits zur Steuerung aller Kodierschalter S1 bis S1B-I kann dabei auf verschiedene Weise erfolgen. Einerseits ist es möglich, nur alle in das Kodierwerk A1 eingelaufenen Informationsbits zu zählen und daraus alle Steuerbefehle abzuleiten. Andererseits kann aber auch jedem Kodierwerk ein eigener Zähler zugeordnet werden. Über die Stellung 1 des Ausspeicherschalters Su gelangen die Informationsbits des Kodewortes auf die Leitung L2. Nach dem Ende des Kodierungsprozesses eines Kodewortes stehen in dem Kodierwerk An v„ Prüfbits, die die Redundanzbits des betreffenden Kodewortes darstellen. Daher gilt: vn = K. Der Ausspeicherschalter Sw wird nun von der Stellung 1 in die Stellung 2 umgelegt, und mit K Ausspeichertakten durch die Steuereinheit B werden die Prüfbits auf die Leitung L2 ausgespeichert.
F i g. 2 zeigt nochmals das Kodiersystem der F i g. 1. Jedoch ist dieses so abgeändert, daß mit ihm lineare Kodes dekodiert werden können. Es ist allgemein bekannt, bei diesen Kodes eine Prüfung eines übertragenen Kodewortes mit Prüfinformation auf Fehlerfreiheit derart durchzuführen, daß in dem Kodierer aus den / nichtredundanten Binärelementen X des Kodewortes nochmals die k Prüfelemente abgeleitet und danach die übertragenen k Prüfelemente Y des Kodewortes in den Kodierer eingespeichert werden. Es ist eine Eigenschaft aller linearen Kodes, daß die dann im Kodierer abgeleitete Folge von Prüfelementen Null ist. Ein anschließender Nulltest gibt Auskunft über die einwandfreie Übertragung des Kodewortes. Von diesem Prinzip wird in dem Kodiersystem Gebrauch gemacht. Dieses ist über alle Kodierwerke A1 bis An hinweg völlig gleich wie das Kodiersystem aufgebaut. Über eine Leitung L3 erreichen die übertragenen Kodewörter das Dekodiersystem. Die / Informationsbits jedes Kodewortes gelangen über die Stellung 1 eines Einspeicherschalters St. an das erste Kodierwerk A1 und in einen Empfangsspeicher C. Nach Einlauf aller Informationsbits in dieses stehen in dem letzten Kodierwerk An die dem betreffenden Kodewort zugehörigen K Prüfbits. Zur Durchführung des Nulltests ist es notwendig, alle dem Kodewort zugehörigen übertragenen Prüfbits in das Kodierwerk An zu leiten, welches die /c aus dem empfangenen Wort abgeleiteten Prüfbits Y enthält. Dies geschieht über die Stellung 2 des Schalters St, der in diese umgelegt wird, sobald alle Informationsbits X eines Kodewortes eingelaufen sind. Stimmen die aus dem empfangenen Kodewort abgeleiteten Prüfbits mit den übertragenen Prüfbits überein, so weist nach dem Ende des Kodierprozesses das Kodierwerk An nur Nullen auf. Das empfangene Kodewort ist fehlerfrei übertragen worden. Ist der Inhalt des Kodierwerks An hingegen ungleich Null, so ist die Information auf der Ubertragungsstrecke verändert worden. Im festgestellten Fehlerfall gibt eine Nulltestschaltung D eineMeldung an die Steuereinheit^ ab, welche wiederum die Löschung des zuletzt in den Speicher C eingespeicherten Kodewortes veranlaßt.
Durch den fast völlig gleichen Aufbau des Kodier- und Dekodiersystems ist es nun in einfacher Weise möglich, eine Anordnung des Systems sowohl als Kodierer als auch als Dekodierer zu verwenden. Dazu muß das Dekodiersystem der F i g. 2 so erweitert
ίο werden, daß an dieses ebenfalls die Leitungen L1 und I2 über Schalter, die auch die Funktion des Ausspeicherschalters Su übernehmen, geführt werden und ein weiterer Schalter in die Steuerleitung von der Nulltestschaltung D zur Steuereinheit B eingefügt wird. Dann ist es möglich, mit der Umschaltung weniger Schalter das System vom Kodierer zum Dekodierer und umgekehrt umzuschalten.
Die F i g. 3 zeigt ein der F i g. 1 entsprechendes Kodiersystem mit zwei Kodierwerken A1 und A2. Das Kodierwerk A1 wird gebildet von einer bistabilen Kippstufe F1, während das Kodierwerk A2 aus drei bistabilen Kippstufen F2, F3, F4 und zwei Modulo-2-Addierstufen F1 und F2 aufgebaut ist. Die Elemente des Kodierwerkes A2 bilden ein für Kodierungszwecke
as an sich bekanntes rückgekoppeltes Schieberegister. Die schwarz markierten Felder der bistabilen Kippstufen weisen vor Beginn eines Kodierungsvorganges jeweils den Zustand O auf. Übertragungsrichtungen innerhalb des Kodierungssystems sind durch Pfeile angezeigt.
Es wird im folgenden die Kodierung eines Wortes von fünfzehn Bits betrachtet. Aus der Folge [X) von fünfzehn Bits werden durch die bistabile Kippstufe F1 in Verbindung mit der Steuereinheit B nacheinander fünf Gruppen zu je drei Bits gebildet, d. h., je drei Bits werden zusammengefaßt und ergeben ein Prüfbit Y. Da die bistabile Kippstufe F1 eine Modulo-2-Addition seiner Eingangsgröße bildet, hat sie als Kodierwerk A1 die Kodematrix [^1] = [11 I]. Nachdem jeweils drei Bits in die bistabile Kippstufe F1 eingelaufen sind, wird in der Taktpause bis zum nächsten Einspeichertakt der Schalter S1 geschlossen und der Inhalt dieser Stufe an das rückgekoppelte Schiebregister weitergegeben. Insgesamt gelangen also fünf Bits eines Wortes an den Eingang des rückgekoppelten Schieberegisters, in welchem sie mit deren Kodematrix verknüpft werden. Die Kodematrix A2 des Schieberegisters lautet:
O 10 0 1
110 10
10 10 0
Ein Kodewort habe z. B. folgende fünfzehn Informationsbits X:
101 100 010 110 001 [X)
0 1 1 0 1[Y1)
Jeweils drei aufeinanderfolgende Bits werden durch die bistabile Kippstufe F1 kodiert. Das aus jeder Gruppe [X] hervorgegangene Y1 ist unter dieser angeschrieben. Alle fünf Bits Y1 bilden die Folge [Y1), welche durch das rückgekoppelte Schieberegister mit der Matrix [A2] verknüpft wird. Nach dem Eingang aller fünf Bits Y1 in das Schieberegister enthält jede der bistabilen Kippstufen F2, F3, F4 eine 1, und die Folge {Y2) der k = 3 dem Kodewort zugehörigen Prüf bits lautet: 111.
000 111 000 000 111
111 111 000 111 000
111 000 111 000 000
Das gleiche Ergebnis F2 kann man rein rechnerisch erlangen, indem man das Produkt bildet:
IA1][A2][X] -[F2].
Das Kodiersystem der F i g. 3 hat also die Kodematrix:
[A1] [A2] =
Die F i g. 4 zeigt nochmals das Kodiersystem der F i g. 3, jedoch ist dieses in Übereinstimmung zum System der F i g. 2 so abgeändert, daß es sich zur Dekodierung von linearen systematischen Kodes eignet.
Die Art der Unterteilung einer Folge von Eingangselementen in Teilmengen wird nur von der Steuereinheit B bestimmt. Daher eignen sich die in den F i g. 1 bis 4 angegebenen Kodiersysteme auch für den angegebenen Sonderfall der mehrstufigen Kodierung, wenn die Folge {X} der nichtredundanten Elemente eines Kodewortes nicht in Gruppen unterteilt wird.
Bei bekannten Anordnungen zur linearen systematischen Kodierung ist es möglich, Fehlerkorrekturen derart durchzuführen, daß aus der jeweiligen 0,1-Konfiguration in den Registerstufen nach Empfang eines vollständigen Kodewortes das Fehlermuster dieses Kodewortes bestimmt wird. Die fehlerhaften Bits dieses Musters werden korrigiert. Dieses Fehlerkorrekturverfahren ist auch durchführbar bei dem vorliegenden erfindungsgemäßen System zur linearen systematischen Kodierung.

Claims (11)

Patentansprüche:
1. System mit zwei oder mehr Kodierwerken zur linearen systematischen Kodierung, durch welches aus / nichtredundanteh Binärelementen X eines Kodewortes K binäre Prüfelemente durch eine lineare Operation abgeleitet werden, dadurch gekennzeichnet, daß die Kodierwerke über Schalter kettenartig verbunden und Mittel zum Steuern dieser Schalter vorgesehen sind, derart, daß jeweils nach Ableitung von ν binären Prüfelementen aus u binären Eingangselementen durch ein Kodierwerk (Aj) der den Ausgang dieses Kodierwerkes (Aj) mit dem Eingang des nachfolgenden Kodierwerkes (Aj+1) verbindende Schalter (Sj) geschlossen wird und die Übergabe der in dem einen Kodierwerk (Aj) stehenden binären Prüfelemente an das nachfolgende Kodierwerk (Aj+1) sowie die Nullstellung des einen Kodierwerkes (Aj) erfolgt.
2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Übernahme der binären Prüfelemente aus einem Kodierwerk (Aj) an das diesem folgende (Aj+1) und die Nullstellung des einen Kodierwerkes (Aj) zwischen zwei Einspeichertakten desselben erfolgt.
3. System nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Größe ν bei jedem Kodierwerk (Aj) der Kette gleiche oder verschiedene Werte aufweist.
4. System nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß jeweils u binäre Eingangselemente des ersten Kodierwerkes (A1) eine Teilmenge aller Binärelemente eines Kodewortes sind.
5. System nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß jeweils u binäre Eingangselemente des ersten Kodierwerkes (A1) alle i Binärelemente eines Kodewortes sind.
6. System nach Anspruch 4, dadurch gekennzeichnet, daß jeweils ti binäre Eingangselemente aller Kodierwerke (A2 bis An) mit Ausnahme des ersten (A1) die Prüfelemente mehrerer Eingangsteilmengen des jeweils vorhergehenden Kodierwerkes (A1 bis Aa-i) sind.
7. System nach Anspruch 5, dadurch gekennzeichnet, daß jeweils u binäre Eingangselemente aller Kodierwerke (A2 bis An), mit Ausnahme des ersten, alle einem Kodewort zugehörigen binären Prüfelemente des jeweils vorhergehenden Kodierwerkes (Αχ bis An-i) sind.
8. System nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Ausspeicherung der abgeleiteten binären Prüfelemente aus den Kodierwerken (A1 bis An) parallel in den Kodierwerken zugeordnete Pufferregister erfolgt und daß die binären Prüfelemente aus diesen mit dem Takt des jeweils vorhergehenden Kodierwerkes an das nachfolgende Kodierwerk abgegeben werden.
9. System nach Anspruch 1 bis 8 zum Dekodieren von Kodewörtern mit k binären Prüfelementen, dadurch gekennzeichnet, daß alle einem Kodewort zugehörigen Ic binären Prüfelemente auf den Eingang des in der Kette letzten Kodierers (An) gegeben werden.
10. System nach Anspruch 1 bis 9, dadurch gekennzeichnet, daß die Anordnung eines Systems wechselweise zum Kodieren und Dekodieren verwendet wird.
11. System nach einem oder mehreren der Ansprüche 1 bis 8 mit zwei Kodierwerken, dadurch gekennzeichnet, daß das erste Kodierwerk Oi1) aus einer bistabilen Kippstufe (F1) besteht.
Hierzu 1 Blatt Zeichnungen
609 510/362 2.66 © Bundesdruckerei Berlin
DET27400A 1964-11-10 1964-11-10 System zur linearen systematischen Kodierung Pending DE1211687B (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DET27400A DE1211687B (de) 1964-11-10 1964-11-10 System zur linearen systematischen Kodierung
GB46529/65A GB1121192A (en) 1964-11-10 1965-11-03 System of linear systematic coding
US507195A US3512150A (en) 1964-11-10 1965-11-10 Linear systematic code encoding and detecting devices
FR38037A FR1472082A (fr) 1964-11-10 1965-11-10 Système de codage systématique linéaire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET27400A DE1211687B (de) 1964-11-10 1964-11-10 System zur linearen systematischen Kodierung

Publications (1)

Publication Number Publication Date
DE1211687B true DE1211687B (de) 1966-03-03

Family

ID=7553463

Family Applications (1)

Application Number Title Priority Date Filing Date
DET27400A Pending DE1211687B (de) 1964-11-10 1964-11-10 System zur linearen systematischen Kodierung

Country Status (3)

Country Link
US (1) US3512150A (de)
DE (1) DE1211687B (de)
GB (1) GB1121192A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3656150A (en) * 1969-02-26 1972-04-11 Nippon Electric Co Code conversion system
US3775746A (en) * 1972-05-19 1973-11-27 Ibm Method and apparatus for detecting odd numbers of errors and burst errors of less than a predetermined length in scrambled digital sequences
US3852687A (en) * 1973-07-02 1974-12-03 Ibm High rate digital modulation/demodulation method
US4771429A (en) * 1986-09-18 1988-09-13 Abbott Laboratories Circuit combining functions of cyclic redundancy check code and pseudo-random number generators
US5077741A (en) * 1989-12-05 1991-12-31 Motorola, Inc. Data throughput enhancement
TWI669604B (zh) * 2018-10-23 2019-08-21 宏碁股份有限公司 具備供電來源切換機制的電子系統

Also Published As

Publication number Publication date
US3512150A (en) 1970-05-12
GB1121192A (en) 1968-07-24

Similar Documents

Publication Publication Date Title
DE2260850C2 (de) Schaltungsanordnung zur Erkennung von Einzel- und Mehrfachfehlern und zur korrektur von Einzel- und bestimmten Mehrfachfehlern
DE2060643C3 (de) Schaltungsanordnung zur Korrektur von Einzelfehlern
DE2132565B2 (de)
DE2357233A1 (de) Adressenumwandlungseinrichtung
DE2736967A1 (de) Asynchrone telemetrieschaltung
DE2047868A1 (de) Schaltung zur Korrektur von Einzel fehlern in den Wortern eines zyklischen (n, k) Codes
EP0003480A2 (de) Schaltungsanordnung zum Umwandeln von Binärinformationen mittels Kontrollbits
DE1211687B (de) System zur linearen systematischen Kodierung
DE1424752B2 (de) Schaltungsanordnung zur Paritätsprüfung alphanumerischer Information
DE2104132B2 (de) Anordnung zur Mehrfachfehlererkennung und Einzelfehlerkorrektur
DE1774225A1 (de) Fehlerkorrekturschaltung
EP0003232A1 (de) Schaltungsanordung zum Umwandeln von Binärinformationen mittels Kontrollbits
DE69008896T2 (de) Fehlerkorrekturkodierer/-dekodierer für numerische Übertragungsanlage.
DE2142773A1 (de) Fehlerkorrekturschaltung
DE1449557C3 (de) Schaltungsanordnung zum Erkennen von Impulskodezeichen
DE1449906C (de) Dekodierer zum Verarbeiten redundan ter Digitalfolgen eines systematischen Ko
DE1148593B (de) Verfahren und Einrichtung zur Wiedergewinnung der Information aus einem mit Pruefzeichen versehenen Codezeichen
DE1449906B2 (de)
DE2041320C3 (de) Verfahren zur Korrektur von Übertragungsfehlern bei Nachrichten
DE1210454B (de) Selbstkorrigierende Schaltungsanordnung zum Codieren und selbstkorrigierende Schaltungs-anordnung zum beliebigen Umcodieren von binaeren Informationen
DE2113018C (de) Schaltungsanordnung zur Herstellung des Gleichlaufes von Sende- und Empfangseinrichtungen bei der Übertragung von binären Datenblöcken
DE1524263C (de) Schaltung zum Prüfen eines Binarzah lers
DE2262125A1 (de) Verfahren und vorrichtung zur steuerung der bewegung eines maschinenelementes
DE1080328B (de) Pruefeinrichtung fuer Binaerspeicher
DE2100887B2 (de) Verfahren zur Überwachung des Infor mationsinhalts eines Umlaufspeichers