DE1080328B - Pruefeinrichtung fuer Binaerspeicher - Google Patents
Pruefeinrichtung fuer BinaerspeicherInfo
- Publication number
- DE1080328B DE1080328B DEI11480A DEI0011480A DE1080328B DE 1080328 B DE1080328 B DE 1080328B DE I11480 A DEI11480 A DE I11480A DE I0011480 A DEI0011480 A DE I0011480A DE 1080328 B DE1080328 B DE 1080328B
- Authority
- DE
- Germany
- Prior art keywords
- gates
- gate
- storage elements
- coincidence
- open
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Emergency Alarm Devices (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
Die Erfindung bezieht sich auf Binärspeicher, insbesondere auf solche, in denen codierte Informationen
gespeichert werden können. Die codierten Informationen werden durch den Zustand der einzelnen Speicherelemente
dargestellt, wobei jedes Element zwei 5 definierte Zustände einnehmen kann. Bei manchen
Codearten müssen für jedes codierte Zeichen (Ziffer) jeweils die gleiche Anzahl von Codeelementen vorhanden
sein. Da die Zeichen meist binär dargestellt sind, heißt das, daß für jedes Zeichen die gleiche
Anzahl des einen Zustandes vorhanden sein muß, z.B. zwei beim 2-aus-5-Code. Es ist nun wichtig, zu wissen,
ob bei der Verarbeitung (Speicherung, Übertragung) der Informationen jeweils diese bestimmte
Anzahl vorhanden ist, so daß Prüfeinrichtungen nötig werden.
Die bisher bekanntgewordenen Prüfeinrichtungen gründen meist auf dem Prinzip der Wheatstone-Brücke,
indem sie in dem Prüfungszweig mittels Schalterkontakte durch das Einschalten oder Überbrücken
zusätzlicher Widerstände das Auftreten einer Diagonalspannung verhindern, die sonst eine Alarmanlage
auslösen würde. Derartige Prüfeinrichtungen können zwangläufig mangels Schaltkontakte nicht in
rein elektronische Anlagen eingesetzt werden. Brükkenschaltungen haben weiterhin den Nachteil, sehr
empfindlich gegenüber Schwankungen der Versorgungsspannung zu sein. Diesen Mangel versucht man
durch Kunstschaltungen zu beheben, ohne jedoch vollen Erfolg zu erreichen. Es wurden auch Brückenschaltungen
vorgeschlagen, die an Stelle der Kontakte gesteuerte Spannungsquellen in den einzelnen Brükkenzweigen
enthalten. Dabei werden die in jeweils gegenüberliegenden Zweigen der Brücke liegenden
Spannungsquellen durch ein Speicherelement gebildet, d. h., der Speicher ist zum Bestandteil der Prüfein-
richtung geworden, und sein Informationsinhalt kann nicht parallel zur Prüfung weiterverarbeitet werden.
Es gibt auch verschiedene Prüfverfahren, bei denen nicht das Brückenprinzip zugrunde liegt.
So- sind beispielsweise Code-Prüfanordnungen bekanntgeworden,
besonders im Zusammenhang mit Fernschreibeinrichtungen, bei denen jede Schrittkombination
eines Zeichens zweimal gesendet wird, einmal in der Normallage, das zweite Mal in der inversen
Lage. Da es unwahrscheinlich ist, daß durch Znierferenzerscheinungen, die sich durch Verstärkung
oder Abschwächüng der Signalimpulse zeigen, die gesendete Information verfälscht wird, kann dieses Verfahren
auch zur Fehlererkennung verwendet werden.
Hierbei werden die Signale, die übertragen werden sollen, einem Streifensender entnommen und in einer
Anordnung von Speicherrelais zunächst gespeichert, bis ein Verteiler diese Bits abgreift. Verteiler und
Prüfeinrichtung für Binärspeicher
Anmelder:
International Standard Electric Corporation, New York, N. Y. (V. St. A.)
Vertreter: Dipl.-Ing. H. Ciaessen, Patentanwalt,
Stuttgart-Zuffenhausen, Hellmuth-Hirth-Str. 42
Stuttgart-Zuffenhausen, Hellmuth-Hirth-Str. 42
Beanspruchte Priorität:
Großbritannien vom 1. April 1955
Großbritannien vom 1. April 1955
Ronald G. Mills, London,
ist als Erfinder genannt worden
ist als Erfinder genannt worden
Speicherrelais arbeiten dabei derart zusammen, daß nach jedem Normalbit ein inverses Bit übertragen
wird.
Auf der Empfangsseite wird dann in ähnlicher Form mittels Speicherrelais und Verteiler festgestellt,
ob ein Zeichen korrekt übertragen wurde.
Ein anderes bekanntes Prüfverfahren sieht die Verwendung von zwei summenbildenden Netzwerken vor,
die aus gleichen Widerständen und gleichen Varistoren bestehen. Die Elemente eines jeden Netzwerkes werden
an einem gemeinsamen Punkt zusammengefaßt und die Spannung der beiden gemeinsamen Punkte
verglichen. Sind sie gleich, so ist das Zeichen einwandfrei. Die Nachteile beider Verfahren liegen einerseits
in der durch Verwendung von Relais und Verteiler bedingten geringen Schnelligkeit und dem hohen
Stromverbrauch. Andererseits ist bei der zuletzt erwähnten Anordnung die Empfindlichkeit gegen Spannungsschwankungen
nachteilig.
Der Erfindung liegt die Aufgabe zugrunde, einen Lösungsweg anzugeben, der von den bisherigen. Vorschlägen
abweicht und deren Nachteile vermeidet. Dieser Lösungsweg benutzt Koinzidenzschaltungen.
Gegenstand der Erfindung ist eine einfache und übersichtliche Einrichtung zum Prüfen, ob in einem
aus η Elementen bestehenden Binärspeicher, dessen Elemente zwei definierte Zustände (O1 bzw. 1) einnehmen
können, die sich in dem einen definierten Zustand befindenden Speicherelemente von der Zahl m
abweichen.
Erfindungsgemäß werden die »1 «-Ausgänge bzw. »O«-Ausgänge der η Speicherelemente des Speichers
909 787/196
mit so viel in r Gruppen-aufgeteilten »Und«-Toren
bzw. »Oder«-Toren GA, wie der m-aus-w-Code
Kombinationsmöglichkeiten enthält, und jeweils eine Gruppe der Tore GA mit- einem ?>Oder«-Tor bzw.
»Und«-Tor GB derart verbunden, daß ein und nur ein Tor GB öffnet, wenn m Speicherelemente in dem einen
bestimmten Zustand sind, während kein Tor GB öffnet, wenn sich weniger als m und mindestens zwei
Tore GB öffnen, wenn sich mehr als M Speicherelemente in dem einen bestimmten Zustand befinden,
und daß schließlich eine weitere Koinzidenzschaltung vorgesehen ist, die derart auf den Zustand der Tore
Gi? anspricht, daß ein Ausgangssignal für eine Alarmanlage ausgelöst wird, wenn kein oder mehr als ein
Tor GB geöffnet ist.
Ein Vorteil der Erfindung gegenüber den bisher bekannten Prüfeinrichtungen besteht in der Verwendung
von Koinzidenzschaltungen. Es sind zwar schon Koinzidenzschaltungen im Zusammenhang mit Prüfweise
Zusammenfassung derartiger Koinzidenz-Prüfanordnungen bringt keine Vorteile, da der Aufwand
für ein derartiges Prüfgrät unwirtschaftlich hoch würde.
Ein weiterer Fortschritt der Erfindung besteht darin, daß der zu prüfende Speicher nicht Teil einer
Prüfeinrichtung ist, sondern ein Teil des zu überwachenden Gerätes sein kann. Die Information des
Außerdem zeichnet sich die vorgeschlagene Prüfeinrichtung dadurch aus, daß bei ihr die Schwierigkeiten
infolge Spannungsschwankungen, die bei einer
inzidenztoren GA, die ihrerseits in r Gruppen angeordnet
sind, verbunden. Die Tore jeder Gruppe, numeriert von 1 bis s, sind mit einem weiteren Koinzidenztor
GB verbunden. Die Speicherelemente des Speichers PR sind mit den Toren GA verbunden, und
die Tore GA sind derart in Gruppen angeordnet, daß, wenn m Röhren des Speichers PR gezündet sind, ein
und nur ein Koinzidenztor GB öffnet. Die Art der Verbindungen sowie die Gruppierungen der Tore GA
ίο werden weiter unten näher erläutert.
Mit jedem Koinzidenztor GB ist eine bistabile Trigger-Anordnung BS, die sich normalerweise in
dem Zustand 0 befindet, verbunden, so daß, wenn das Tor GB öffnet, die Trigger-Anordnung BS in den Zustand
1 übergeht. Es sind ferner zwei Tore GC und GD vorgesehen, die mit jeder Trigger-Anordnung BS
der r Gruppen verbunden sind. Das Koinzidenztor GC öffnet, wenn sich alle Trigger-Anordnungen BS in der
Stellung O1 befinden; d. h. wenn weniger als m Röhren
einrichtungen bekannt; sie'vermögen allerdings nur 20 in dem Speicher PR gezündet sind und aus diesem
beschränkte Aufgaben zu erfüllen. Auch eine gruppen- Grunde keines der Tore GB geöffnet ist. Das Koinzidenztor
GD öffnet, wenn sich zwei Trigger-Anordnungen BS in der Stellung 1 befinden; d. h. wenn mehr
als m Röhren in dem Speicher PR gezündet sind und 25 infolgedessen zwei der Tore GD geöffnet sind. Ein
Steuertor GE ist mit den Toren GC und GD ververbunden. Das Steuertor GE öffnet unter dem Einfluß
eines Prüfimpulses, wenn entweder das Tor GC oder das Tor GD geöffnet ist. Das Tor GE ist mit der
Speichers kann also parallel zur Prüfung weiterver- 30 bistabilen Trigger-Anordnung AL verbunden, die in
arbeitet werden. den Zustand 1 übergeht und hierdurch einen Alarm
kreis in Tätigkeit setzt, wenn das Tor GE öffnet.
Die Schaltanordnung ist so gewählt, daß ein Rückstellimpuls zu den Trigger-Anordnungen BS und der
Brückenschaltung mit "Kunstschaltungen umgangen 35 Trigger-Anordnung AL gegeben werden kann. Falls
werden müssen, gar nicht erst auftreten. es notwendig ist, können auch zwei voneinander un-
Die Erfindung sowie deren Vorteile werden an Hand abhängige Rückstellimpulse zu den Anordnungen BS
der Fig. 1 bis 8, in denen Ausführungsbeispiele der bzw. AL gegeben werden. Das Steuertor GE kann nur
Erfindung dargestellt sind, näher erläutert. Es zeigt öffnen, wenn ein Steuerimpuls vorhanden ist. Hier-Fig.
1 eine prinzipielle Darstellung der Einrichtung 40 durch wird vermieden, daß bei der Rückstellung der
gemäß der Erfindung, Anordnungen BS ein Alarm ausgelöst wird. Wenn
Fig. 2 ein Beispiel für die Prüfung des 2-aus-5-Code die Prüfeinrichtung bei mehreren Binärspeichern angemäß
der Erfindung, gewendet werden soll, werden die beschriebenen An-Fig. 3 eine Tabelle mit den Verbindungen der Ko- Ordnungen mit jedem der Speicher verbunden. Die
inzidenztore GA mit den Speicherelementen gemäß 45 Ausgänge der Tore GC bzw. GD können dann jedoch
Fig. 2,
Fig. 4 eine Tabelle mit den Verbindungen der Koinzidenztore GA mit den; Speicherelementen beim
2-aus-5-Code nach einer zweiten Methode gemäß der Erfindung,
Fig. 5 eine Tabelle mit den Verbindungen der Koinzidenztore GA mit den Speicherelementen beim
2-aus-6-Code nach der ersten Methode gemäß der Erfindung,
Fig. 6 eine Tabelle mit den Verbindungen der Ko- 55 grundsätzlich zwei verschiedene Methoden, die angeinzidenztore
GA mit den" Speicherelementen beim wendet werden können. Bei der ersten Methode öffnet
2-aus-6-Code nach der zweiten Methode gemäß der jedes Tor Gyi, wenn alle Röhren oder Speicherelemente,
Erfindung, ' mit denen das Tor GA verbunden ist, gezündet haben,
Fig. 7 eine Tabelle mit den Verbindungen der Ko- und das Tor GB öffnet, wenn irgendein Tor GA der
inzidenztore GA mit den Speicherelementen beim 60 entsprechenden Gruppe geöffnet ist. Bei der zweiten
3-aus-7-Code nach der ersten Methode, Methode öffnet jedes Tor GA, wenn irgendeine Röhre
Fig. 8 eine Tabelle mit den Verbindungen der Ko- oder ein Speicherelement, mit der das Tor GA verinzidenztore
GA mit den Speicherelementen beim bunden ist, gezündet hat, und das Tor GB öffnet nur
3-aus-7-Code nach der zweiten Methode. dann, wenn alle Tore GA der entsprechenden Gruppe
In Fig. 1 ist der Binärspeicher Pi? mit η Speicher- 65 geöffnet sind. Die Anwendung dieser beiden Methoden
an dem Punkt Pl bzw. P 2 miteinander verbunden sein. Hierdurch wird für die gesamte Anlage nur ein
Tor GE und eine Trigger-Anordnung AL notwendig. Das erfolgreiche Arbeiten der Prüfeinrichtung
hängt von der richtigen Verbindung der Speicherelemente des Speichers Pi? mit den Koinzidenztoren
GA und von der richtigen Gruppierung der Tore GA ab. Die Verbindungen und die Gruppierungen hängen
jedoch ihrerseits von m und η ab. Hierbei gibt es
elementen dargestellt. Die Speicherelemente können z. B. aus Elektronenröhren bestehen. Es besteht der
Wunsch, daß ein Alarm ausgelöst wird, wenn eine andere Zahl als m der η Röhren gezündet hat. Um
wird nun an Hand der Fig. 2 bis 8 beispielsweise näher erläutert.
Fig. 2 zeigt einen Speicher PR mit fünf Speicherelementen, z. B. Röhren. Ein Alarm soll ausgelöst
dies zu erreichen, werden die η Röhren mit den Ko- 70 werden, wenn eine andere Anzahl als zwei Röhren
des Speichers gezündet sind. Die Anordnung arbeitet nach der ersten Methode. Ferner ist ein anderer Weg
dargestellt, wie der Prüfimpuls eingeführt werden kann.
Für jeweils zwei von den fünf Röhren des Speichers PR ist ein Koinzidenztor GA vorgesehen. Die so benötigten
zehn Tore GA sind in die beiden Gruppen GAl... GA 5 und GA6... GAlO eingeteilt. Die
erste Gruppe umfaßt alle Tore GA1 die mit zwei benachbarten
Röhren des Speichers verbunden sind, wobei vorausgesetzt ist, daß der Speicher zyklisch ist
und die Röhren 5 und 1 benachbart sind. Die zweite Gruppe umfaßt alle Tore GA, die mit zwei nicht benachbarten
Röhren des Speichers verbunden sind. Die Tore GB, GC1 GD und GE sowie die Trigger-Anordnungen
ES und AL und die Verbindungspunkte P1 und P 2 sind wie in Fig. 1 angeordnet. Der Prüfimpuls
wird dagegen zu den Toren GC und GD anstatt zu dem Tor GE geführt.
Jedes der Tore GA1... GA10 öffnet nur, wenn
beide Röhren, mit denen es verbunden ist, gezündet haben, d. h., zwei Röhren bilden die Koinzidenzkontrolle
eines jeden Tores GA. Es kann daher, wenn zwei Röhren gezündet haben, ein und nur ein Tor GA
öffnen. Infolgedessen öffnet auch das entsprechende Tor GB, da jedes Tor GA eine individuelle Steuerung
für das mit ihm verbundene Tor GB darstellt. Die entsprechende Trigger-Anordnung BS wird also auch
in Tätigkeit gesetzt. Wenn z. B. die Röhren 1 und 3 zünden, öffnet das Tor GA6 und damit auch das Tor
GB 2. Die Trigger-Anordnung BS 2 geht daher in die Stellung 1 über, während die Trigger-Anordnung BS1
in der Stellung 0 verbleibt Der Prüfimpuls kann daher weder das Tor GC noch das Tor GD passieren, so
daß kein Alarm ausgelöst werden kann. Ist jedoch außer den Röhren 1 und 3 noch die Röhre 4 gezündet,
dann öffnen außer dem Tor GA 6 noch die Tore GA 9 und GA3. Wegen des geöffneten Tores GA3 Öffnet
dann auch das Tor GB1, so daß nunmehr beide Trigger-Anordnungen
BS1 und BS2 in Stellung 1 übergehen. Der Prüf impuls kann nunmehr das Tor GD
passieren, das Tor GE öffnen und so die Trigger-Anordnung AL in Tätigkeit setzen, die ihrerseits den
Alarm auslöst. Wenn weniger als zwei Röhren des Speichers gezündet haben, öffnet keines der Tore GA
und GB, so daß beide Trigger-Anordnungen BS in der
Stellung O1 verbleiben. Der Prüfimpuls kann nunmehr über das Tor GC den Alarm auslösen.
Die Verbindungen zwischen den Röhren des Speichers und den Toren GA sowie die Anordnung der
Tore GA in Gruppen sind in Fig. 3 tabellarisch zusammengestellt.
Fig. 4 zeigt eine Tabelle mit den Verbindungen und Gruppierungen für die 2-aus-5-Prüfung gemäß der
obengenannten zweiten Methode. Nimmt man wieder an, daß die Röhren 1 und 3 gezündet haben, dann öffnet
nunmehr jedes Tor GA, das mit der Röhre 1 oder der Röhre3 verbunden ist; d. h., das Tor GA6 bleibt
als einziges geschlossen. Da die Tore GB nur öffnen, wenn alle Tore GA der entsprechenden Gruppe geöffnet
sind, öffnet das Tor GBl, während das Tor Gi?2 geschlossen bleibt. Der Prüfimpuls kann daher
weder das Tor GC noch das Tor GD passieren, so daß kein Alarm ausgelöst wird.
Wenn außer den Röhren 1 und 3 noch irgendeine andere der verbleibenden Röhren zündet, öffnet auch
das Tor GA 6, so daß nunmehr beide Tore GB1 und GB 2 öffnen und somit der Prüf impuls den Alarm
über das Tor GD auslösen kann. Wenn nur eine Röhre gezündet ist, bleiben beide Tore GSl und GB 2 geschlossen,
und wenn keine Röhre gezündet hat, bleiben alle Tore GA und GB geschlossen. In beiden Fällen
löst der Prüfimpuls den Alarm über das Tor GC aus.
Fig. 5 zeigt eine Tabelle der Verbindungen und Gruppierungen bei einem 2-aus-6-Speicher, der gemäß
der ersten Methode geprüft wird, während Fig. 6 den gleichen Speicher zeigt, der nach der zweiten Methode
geprüft wird.
Fig. 7 zeigt eine Tabelle für einen 3-aus-7-Speicher, der nach der ersten Methode geprüft wird, während
Fig. S eine Tabelle für den gleichen Speicher zur Prüfung nach der zweiten Methode zeigt. Die Schaltanordnungen
werden in diesen Fällen jeweils gemäß Fig. 1 hergestellt.
Es ist auch ohne weiteres in einigen Fällen möglich, die beiden Prüfmethoden miteinander zu kombinieren.
Claims (9)
1. Einrichtung zum Prüfen, ob in einem aus η Elementen bestehenden Binärspeicher, dessen
Elemente zwei definierte Zustände (0 bzw. 1) einnehmen können, die sich in dem einen definierten
Zustand befindenden Speicherelemente von der Zahl m abweichen, wobei m größer als 1 ist, dadurch
gekennzeichnet, daß die »1 «-Ausgänge bzw. »O:«-Ausgänge der η Speicherelemente des Speichers
(PR) mit so viel in r Gruppen aufgeteilten »Und«-Toren bzw. »Oder«-Toren (GA), wie der
m-aus-M-Code Kombinationsmöglichkeiten enthält, und jeweils eine Gruppe der Tore (GA) mit einem
»Oder«-Tor bzw. »Und«-Tor (GB) derart verbunden werden, daß ein und nur ein Tor (GB)
öffnet, wenn m Speicherelemente in dem einen bestimmten Zustand sind, während kein Tor (GB)
öffnet, wenn sich weniger als m und mindestens
zwei Tore (GB) öffnen, wenn sich mehr als m Speicherelemente in dem einen bestimmten Zustand
befinden, und daß schließlich eine weitere Koinzidenzschaltung (KS) vorgesehen ist, die derart
auf den Zustand der Tore (GB) anspricht, daß ein Ausgangssignal für eine Alarmanlage ausgelöst
wird, wenn kein oder mehr als ein Tor (GB) geöffnet ist.
2. Prüfeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jedes Koinzidenztor (GB) mit
einer bistabilen Trigger-Anordnung derart verbunden ist, daß die Trigger-Anordnung von dem
einen in den anderen stabilen Zustand übergeht, wenn das entsprechende Koinzidenztor (GB) geöffnet
ist, und daß die beiden Ausgänge der Trigger aller Gruppen jeweils mit dem Koinzidenztor
(GC) bzw. (GD) derart verbunden sind, daß, wenn alle Trigger in dem ersten Zustand verbleiben,
d. h. wenn kein Koinzidenztor (GB) geöffnet ist, die Alarmanlage über das Koinzidenztor (GC) und
daß, wenn mehr, als ein Trigger in den zweiten Zustand übergeht, d. h. wenn mehr als ein Koinzidenztor
(GB) geöffnet ist, der Alarm über das Koinzidenztor (GD) ausgelöst wird.
3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jedes Tor (GA) mit einer anderen
Kombination von genau m Speicherelementen bzw.
mit dem Komplement dieser Kombination verbunden ist.
4. Prüfeinrichtung nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß bei der Annahme m = 2
und η = 5 (2-aus-S-Code) zehn Koinzidenztore (GA) vorgesehen sind und jedes Koinzidenztor
(GA) mit zwei Speicherelementen verbunden ist
und daß die zehn Koinzidenztore (GA) in zwei Gruppen zu je fünf Toren unterteilt sind, von
denen die erste Gruppe alle Tore enthält, die mit benachbarten Speicherelementen verbunden sind,
und die zweite Gruppe alle Tore enthält, die mit den nicht benachbarten Speicherelementen verbunden
sind, unter der Voraussetzung, daß die Speicherelemente 5 und 1 als benachbart gelten.
5. Prüfeinrichtung nach Anspruch 1, 2 und 4, dadurch gekennzeichnet, daß bei der Annahme
m = 2 und η = 5 (2-aus-5-Code) zehn Koinzidenztore
(GA) vorgesehen sind und jedes Tor (GA) mit drei Speicherelementen derart verbunden ist
und die zehn Koinzidenztore (GA) derart in zwei Gruppen zu je fünf Toren eingeteilt sind, daß,
wenn sich zwei Speicherelemente in dem einen bestimmten Zustand befinden, ein und nur ein Koinzidenztor
(GB) öffnet und in allen anderen Fällen entweder kein oder beide Tore (GB) öffnen.
6. Prüfeinrichtung nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß bei der Annahme m = 2
und η = 6 (2-aus-o-Code) fünfzehn Koinzidenztore
(GA) vorgesehen sind und jedes Tor (GA) mit zwei Speicherelementen verbunden ist und daß
die fünfzehn Tore (GA) in drei Gruppen zu je fünf Toren eingeteilt sind, von denen die erste
Gruppe alle Tore enthält, die mit benachbarten Speicherelementen verbunden sind, die zweite
Gruppe alle Tore enthält, die mit solchen Speicherelementen verbunden sind, zwischen denen sich ein
nicht verbundenes Speicherelement befindet, und die dritte Gruppe alle Tore enthält, die mit Speicherelementen
verbunden sind, zwischen denen sich zwei nicht verbundene Speicherelemente befinden,
unter der Annahme, daß die Speicherelemente 6 und 1 nicht benachbart sind.
\ .7. Prüfeinrichtung nach Anspruch 1, 2 und 4, dadurch gekennzeichnet, daß bei der Annahme
m = 2 und η = 6 (2-aus-6-Code) fünfzehn Koinzidenztore
(GA) vorgesehen sind, von denen zwölf mit drei und drei mit vier Speicherelementen
derart verbunden und die fünfzehn Tore derart in drei Gruppen zu je fünf Toren eingeteilt sind, daß,
wenn sich zwei Speicherelemente in dem ersten Zustand befinden, ein und nur ein Koinzidenztor
(GB) öffnet und in allen anderen Fällen entweder kein, zwei oder drei Tore (GB) öffnen.
8. Prüfeinrichtung nach Anspruch 1 bis 3, dadurch
gekennzeichnet, daß bei der Annahme m = 3 und η = 7 (3-aus-7-Code) fünfunddreißig Koinzidenztore
(GA) vorgesehen sind und jedes Tor derart mit drei Speicherelementen verbunden ist und
die fünfunddreißig Tore derart in zwei Gruppen zu einundzwanzig bzw. vierzehn Tore eingeteilt
sind, daß, wenn sich drei Speicherelemente in dem ersten Zustand befinden, ein und nur ein Tor (GB)
öffnet und in allen anderen Fällen kein oder beide Tore (GB) öffnen.
9. Prüfeinrichtung nach Anspruch 1, 2 und 4, dadurch gekennzeichnet, daß bei der Annahme
m = 3 und n—l (3-aus-7-Code) fünfunddreißig
Koinzidenztore (GA) vorgesehen sind und jedes Tor (GA) derart mit vier Speicherelementen verbunden
ist und die Tore in zwei Gruppen zu einundzwanzig bzw. vierzehn Tore eingeteilt sind, daß,
wenn sich drei Speicherelemente in dem ersten Zustand befinden, ein und nur ein Tor (GB) öffnet
und in allen anderen Fällen kein oder beide Tore (GB) öffnen.
In Betracht gezogene Druckschriften:
USA.-Patentschriften Nr. 2 675 538, 2 675 539;
»The Design of Switching Circuits«, D. van
USA.-Patentschriften Nr. 2 675 538, 2 675 539;
»The Design of Switching Circuits«, D. van
Nostrand Comp., Princeton, 1951, insbesondere S. 288; »Arithmetic Operations in Digital Computers«, D.
van Nostrand Comp., Princeton, 1955, insbesondere
S. 228 bis 230.
Hierzu 2 Blatt Zeichnungen
© 909· 787/156 4.60
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB2989740X | 1955-04-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1080328B true DE1080328B (de) | 1960-04-21 |
Family
ID=10919270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEI11480A Pending DE1080328B (de) | 1955-04-01 | 1956-03-27 | Pruefeinrichtung fuer Binaerspeicher |
Country Status (2)
Country | Link |
---|---|
US (1) | US2989740A (de) |
DE (1) | DE1080328B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1165918B (de) * | 1960-05-07 | 1964-03-19 | Elektronische Rechenmasch Ind | Anzeigeeinrichtung fuer eine Vergleichseinrichtung |
US4555784A (en) * | 1984-03-05 | 1985-11-26 | Ampex Corporation | Parity and syndrome generation for error detection and correction in digital communication systems |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2675538A (en) * | 1953-03-05 | 1954-04-13 | Bell Telephone Labor Inc | Checking circuit |
US2675539A (en) * | 1953-03-05 | 1954-04-13 | Bell Telephone Labor Inc | Checking circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2685683A (en) * | 1950-08-31 | 1954-08-03 | Bell Telephone Labor Inc | Fault signaling system for counting chain |
US2628346A (en) * | 1951-11-03 | 1953-02-10 | Monroe Calculating Machine | Magnetic tape error control |
US2719959A (en) * | 1952-10-31 | 1955-10-04 | Rca Corp | Parity check system |
US2674733A (en) * | 1952-12-02 | 1954-04-06 | Hughes Tool Co | Electronic sorting system |
US2885655A (en) * | 1954-04-09 | 1959-05-05 | Underwood Corp | Binary relative magnitude comparator |
US2769971A (en) * | 1954-10-04 | 1956-11-06 | Ibm | Ring checking circuit |
US2724104A (en) * | 1954-10-06 | 1955-11-15 | Ibm | Ring check circuit |
US2804606A (en) * | 1956-05-14 | 1957-08-27 | John H Reaves | Pulse height analyzer system |
-
1956
- 1956-03-27 DE DEI11480A patent/DE1080328B/de active Pending
- 1956-03-28 US US574423A patent/US2989740A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2675538A (en) * | 1953-03-05 | 1954-04-13 | Bell Telephone Labor Inc | Checking circuit |
US2675539A (en) * | 1953-03-05 | 1954-04-13 | Bell Telephone Labor Inc | Checking circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1165918B (de) * | 1960-05-07 | 1964-03-19 | Elektronische Rechenmasch Ind | Anzeigeeinrichtung fuer eine Vergleichseinrichtung |
US4555784A (en) * | 1984-03-05 | 1985-11-26 | Ampex Corporation | Parity and syndrome generation for error detection and correction in digital communication systems |
Also Published As
Publication number | Publication date |
---|---|
US2989740A (en) | 1961-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2442191C2 (de) | Verfahren zur Fehlerortsbestimmung in einem Arbeitsspeicher und Anordnung zur Durchführung des Verfahrens | |
DE2260850C2 (de) | Schaltungsanordnung zur Erkennung von Einzel- und Mehrfachfehlern und zur korrektur von Einzel- und bestimmten Mehrfachfehlern | |
DE2357233C2 (de) | Adressenumwandlungseinrichtung | |
DE2256135C3 (de) | Verfahren zum Prüfen von monolithisch integrierten Halbleiterschaltungen | |
DE2132565B2 (de) | ||
DE1234054B (de) | Byte-Umsetzer | |
DE1080328B (de) | Pruefeinrichtung fuer Binaerspeicher | |
DE2454745A1 (de) | Binaerzaehler mit fehlererkennung und korrektur voruebergehender fehler | |
DE1259124B (de) | Anordnung zur Fehlerkorrektur und -anzeige | |
DE1138564B (de) | Schieberegister mit Transfluxoren | |
DE1211687B (de) | System zur linearen systematischen Kodierung | |
DE2364590A1 (de) | System zur anzeige der lage eines langgestreckten koerpers | |
DE1020688B (de) | Schaltungsanordnung fuer Codiereinrichtungen zur UEberpruefung auf das gleichzeitigeVorhandensein von ªÃ Bedingungen | |
DE102004010227B3 (de) | Vorrichtung, mit Hilfe welcher sich die ordnungsgemäße Funktion eines One-Hot-Encoders überprüfen läßt | |
DE2007496C3 (de) | Verschiebematrix mit passiven Matrixelementen zur parallelen Verschiebung von Informationen | |
DE2100887A1 (de) | Verfahren zur Überwachung des Informationsinhalts eines Umlaufspeichers | |
DE1449557C3 (de) | Schaltungsanordnung zum Erkennen von Impulskodezeichen | |
DE1287636C2 (de) | Dynamisches rueckgekoppeltes schieberegister | |
DE2113018C (de) | Schaltungsanordnung zur Herstellung des Gleichlaufes von Sende- und Empfangseinrichtungen bei der Übertragung von binären Datenblöcken | |
DE2266021C3 (de) | Schutzschalter für Ringzähler | |
DE1449906A1 (de) | System zum Verarbeiten Redundanz aufweisender Digitalfolgen | |
DE1499748C3 (de) | Selbstprüfender Zuordner | |
DE1926502C (de) | Codeumsetzer mit Selbstuberwachung | |
DE1512235C3 (de) | Logisches Verknüpfungsglied, bestehend aus einer Streifenleitung | |
DE1487915B2 (de) | Schaltungsanordnung zur übertragung von Codezeichen im m aus n-Frequenzcode in Fernmelde-, insbesondere Fernsprechanlagen |