DE1499748C3 - Selbstprüfender Zuordner - Google Patents

Description

3 4

legt wäre, während an den Anschluß MB ein Code schrift zeigen die Markierungsanschlüsse (in der Fi- Cj (B) gelegt würde, der nicht Ci (A) (/=j=y) entspricht, gur von oben nach unten) auf der .B-Seite (0,0,1), möchte der Anschluß Di (und nachfolgend Ej) den während die Zeichenanschlüsse umgekehrt (1,1,0) Zustand »1« einnehmen, wobei die übrigen An- zeigen. Die Phase der am Zeichenanschluß B 3 S anschlüsse auf »0« wechseln. Da die Matrix sich für den 5 gelegten obigen Eingangsimpulse wird durch den Fall im Zustand »0« befindet, daß sich eine »0« und Transistor TA 1 invertiert, wobei dieser Eingangsim- »1« auf der gleichen Leitung überlappen, wechselt puls am Ausgangsanschluß BO 3 als Ausgang erdie elektrische Spannung an jedem der Anschlüsse Ej, scheint und durch das logische UND-Glied übertra- Dj (i, j = 1,2,3,...) auf »0«. Dadurch wechselt gen wird, das an der Ausgangsseite des Transistors nachfolgend die elektrische Spannung der Eingangs- io zusammen mit einem Eingangssteuerungsanschluß und Ausgangsanschlüsse der A- und B-Seiten der BOC an der B-Seite vorgesehen ist. Die gleichen VorMatrix MX auf »0«. gänge treten bei Eingangsimpulsen auf, die an BIS

Die Anschlüsse MA und MB bestehen aus Markie- und BIS angelegt sind.

rungsanschlüssen (mark terminals) und Zeichenan- Es folgt daraus, daß wenn sich der Steuereingang

Schlüssen (space terminals), deren Anzahl von der 15 BOC auf »1« befindet, die Funktionstabelle der vor-

Anzahl der Bits in den Codes abhängt. Die Markie- genannten Ausgangsanschlüsse BO 3, BO 2 und BO1

rungs- und Zeichenanschlüsse wechseln also zu glei- (0, 0,1) ergibt. Dies bedeutet, daß sich C1 (B) =

eher Zeit auf »0«. Daraus folgt, daß es durch will- (0,0,1) beim CodesystemB entsprechend Cl (A) =

kürliches Prüfen eines gleichzeitigen Wechselns auf (1,1,1) des Codesystems A ergibt, wie es in Fig. 1

»0« durch irgendeinen Markierungs- und Zeichen- 20 erläutert ist.

anschluß mittels des Fehlererkennungsschaltkreises Wenn der Eingangssteuerungsanschluß BIC auf

GP möglich ist, ein Überlappen nicht entsprechender der B-Seite in den Zustand »1« gebracht wird, wird

Codes zwischen der A- und der B-Seite der Matrix zu ein Code des obigen Codes als Eingangsimpuls an

erkennen. den Eingangs- und Ausgangsanschlüssen B15, BlM

Das gleiche ergibt sich bei inverser Umsetzung. 25 bis B35", B3M auf der B-Seite der Matrix durch die

Dies ist weiter in einer beispielsweisen, in Fig. 2 Eingangsanschlüsse B/3, BI2 und BIl zurückübergezeigten Ausführungsform dargestellt. Die Signale tragen. Da der Code in Form von (0, 0,1) zu den Anan dem Drei-Bit-Eingang der A-Codc Eingangsan- Schlüssen B/3, BIl und BIl übertragen wird, besitschlüsse ^4/1 bis AI3 haben entweder den Zustand zen demzufolge nur die vorerwähnten Anschlüsse El »1« (—12 V) oder den Zustand »0« (OV). Beispiels- 30 und Dl den Zustand »1«, während sich die übrigen weise besteht der Eingangsanschluß AI3 aus den Anschlüsse im Zustand »0« befinden. Dieser Zustand Dioden dl und dl und dem Widerstand rl, die zu- ist der gleiche, als wenn der Eingangscode (1,1,1) sammen mit dem Eingangssteuerungsanschluß AIC an die y4-seitigen Anschlüsse AI3, All und All anein logisches UND-Glied bilden. Der vorerwähnte gelegt wird. Dies bedeutet, daß die ursprünglichen A-Code-Eingang, der hier auftritt, wird selbst zu 35 Signale fehlerfrei übertragen wurden,
einem Eingang für den Transistor TS, der die Phase Wenn andererseits ein anderer Code als (0, 0, 1), des Eingangs gegenüber dem Ausgang invertiert. Die _z. B. (0, 0, 0), an die Eingangsanschlüsse B/3, BI2 Phase des Ausgangs des Transistors TS ist wiederum und B/l angelegt wird, möchte der Anschluß EO den invertiert, da sein Ausgang am Eingang für den Tran- Zustand »1« annehmen, während die anderen Ansistor TM erscheint, der Dioden d3 und d4 und 40 Schlüsse El bis E7 in den Zustand »0« wechseln. Da einem Widerstand rl zugeordnet ist, welch letztere jedoch der Anschluß DO, der an der .4-Seite mit dem zusammen mit einem Eingangssteueranschluß AIC Anschluß £Ό verbunden ist, sich auf »0« entspreein logisches UND-Glied bilden. chend einem an die Eingangsanschlüsse AI3, All

Der Eingang an TS (Fig. 2 unten) und der Ein- und All angelegten Code (1,1,1) befindet, setzt

gang an AI 3 haben mit anderen Worten zueinander 45 sich bei dem Anschluß EO ebenfalls auf Grund der

gleiche Phasen, während beide Eingänge für TM und gewählten Schaltkreistechnik »0« durch. Der An-

AI3 jeweils zueinander entgegengesetzte Phasen be- schlußD7 wechselt auf »0« entsprechend El, der

sitzen. Darüber hinaus sind die Ausgangsanschlüsse durch ein Codiersignal (0,0,0) auf »0« wechselt,

der Transistoren TS und TM an die Eingangsan- Die Anschlüsse DO bis D7 und EO bis El in der

Schlüsse A3 M (Markierungsanschluß) und A3 S 50 Matrix werden mit anderen Worten alle in den Zu-

(Zeichenanschluß) auf der ^4-Seite der Diodenmatrix stand »0« überführt. Das bedeutet, daß wenn der

durch die Schutzdioden dHl und dH2 angeschaltet. Code^ und der Code B nicht einander entsprechen,

Die Anschlüsse All und All sind in gleicher alle Leitungen den Zustand »0« einnehmen. Dies Weise ausgeführt. Das bedeutet, daß wenn ein Ein- versetzt natürlich alle Markierungs- und Zeichenangang am Eingangssteuerungsanschluß AIC den Zu- 55 Schlüsse sowohl auf der /4-Seite wie auf der B-Seite stand »1« hat, All und All jeweils einen Eingang in den Zustand »0«. Die Markierungs- und Zeichenan A2S und AlM und AlS und A IM liefern. anschlüsse DO bis D 7 und EO bis El befinden sich

Es soll ein Eingangscode (1,1,1) an die Eingangs- im Zustand »0« und liefern gleichzeitig nur dann »0«,

anschlüsse All, All und AI3 und gleichzeitig ein wenn alle Anschlüsse DO bis D7 und EO bis El

Steuerimpuls an den Eingangssteuerungsanschluß 60 sich im Zustand »0« befinden. Das bedeutet wieder-

AIC angelegt werden. Dann befinden sich alle Mar- um, daß ein fehlerhaftes Arbeiten durch Vorsehen

kierungseingangsanschlüsse^iIM bis A3M auf der eines Fehlererkennungsschaltkreises festgestellt wer-

A -Seite der Matrix auf »1«, während die Zeichenan- den kann, wobei der Fehlererkennungsschaltkreis

Schlüsse ^415 bis A3S auf der gleichen Seite sich aus den DiodendE 1, dE2, einem Widerstandr£"

auf »0« befinden. Das bedeutet, daß sich nur der 65 und einem Transistor TE besteht und einen NAND-

Anschluß D 7 in der Matrix auf »1« befindet, wäh- Schaltkreis bildet. Dieser besitzt nur dann einen Aus-

rend die übrigen Anschlüsse DO bis D 6 auf »0« gang »1«, wenn sich sowohl die BM- und TS-An-

wechseln. Auf Grund der gewählten Codierungsvor- Schlüsse auf »0« befinden. Es braucht nicht erwähnt

zu werden, daß die obige Fehlererkennungsschaltung nicht nur auf die besagte Kombination von BM und TS, sondern auch auf andere Markierungs- und Zeichenanschlüsse angewendet werden kann. Wenn eine Matrix in einer v4ß-Umsetzung verwendet wird, wie es weiter oben beschrieben ist, kann die Erkennung von Umsetzungsfehlern durch Überlappen codierter Vergleichscodes von der .B-Seite zu der Matrix genau bewirkt werden. Dies ergibt für eine inverse Umsetzung ein gleiches Verhalten.

Hierzu 1 Blatt Zeichnungen

Claims (1)

1 2

Aufgabe der Erfindung ist es nun, einen selbstprü-

Patentanspruch: fenden Zuordner der eingangs genannten Art anzuge

ben, bei dem der vorgenannte Aufwand des bekann-

In zwei Richtungen arbeitender selbstprüfender ten Zuordners reduziert wird.

Zuordner für die Umsetzung vom binären m- in 5 Die Lösung dieser Aufgabe ist im Anspruch 1 geeinen /i-Code, bei dem der aus dem in normaler kennzeichnet.

und in invertierter Darstellung angebotenen Ein- Nachfolgend ist an Hand der Zeichnung die be-

gangscode gewonnene Ausgangscode wieder rück- vorzugte Ausführungsform der Erfindung als erläuumgesetzt wird, mit einer Fehlerprüfschallung, die terndes Beispiel beschrieben.

die Äquivalenz des Eingangscodes mit dem rück- io Fig. 1 stellt ein Blockschaltbild zur Erläuterung geführten Code prüft, dadurch gekenn- des angefühlten Systems nach der Erfindung dar.
zeichnet, Fig. 2 stellt ein zweiteiliges Schaltbild einer Aus

führungsform der Erfindung dar.

a) daß der Zuordner eine aus einem 1-aus-m- Gemäß Fig. 1 sind ein Eingangsanschkiß AI für Decodierer (A) und einem »j-aus-1 -Codierer 15 ein Codesystem A und ein Ausgangsanschluß AO für (B) bestehende Matrix (MX) aufweist, wobei das gleiche Codesystem vorgesehen.

die w-Eingangssignale und die /ί-Ausgangssi- In gleicher Weise sind ein Eingangsanschluß BI für gnale jeweils in normaler und in invertierter ein Codesystem B und ein Ausgangsanschluß BO für Form an entsprechenden Paaren von An- dieses System vorhanden. Eine aus Dioden besteschlüssen (A 1 M, A 1 S; ...-,BiM₁BIS;...) 20 hende Matrix MX weist jeweils einen Eingangsananliegen, Schluß MA und einen Ausgangsanschluß MB auf ih-

b) daß der Antwortcode gegenüber dem Ein- rer A-Seite bzw. B-Seite auf. Gl, G 2, G3 und G4 gangscode unverändert rückübertragen wird. stellen jeweils logische UND-Glieder dar, die zwisolange der Eingangscode noch anliegt, sehen den obenerwähnten Eingängen und Ausgän-

c) daß die Matrix schaltkreistechnisch so auf- 25 gen vorgesehen sind. Dagegen stellen A IC, AOC. gebaut ist, daß sich bei gleichzeitiger Ansteue- BOC und BIC jeweils Eingangssteuerungsanschlüsse rung der Matrix in Vorwärts- und Rück- für die besagten UND-Glieder dar. GP stellt einen wärtsrichtung und dabei im Schaltteil für Fehlererkennungsschaltkreis und ER stellt einen den 1-aus-n-Code auftretender Überlappung Ausgang des besagten Fehlererkennungsschaltkreises fehlerbedingter verschiedener Signalzustände 30 dar.

auf der gleichen Leitung (DO bis Dl bzw. Die Umsetzung vom Codesystem A zum Codesy-

£0 bis El) auf dieser und damit auf allen stem B soll als A _> B dargestellt und die umgekehrte

derartigen Leitungen immer der Signalzu- Konvertierung als B-*A dargestellt werden. Die »/7«

stand »0« durchsetzt, Elemente der einzelnen Codes sollen für das Code-

d) und daß die Fehlerprüfschaltung (GP) an 35 system A und das Codesystem B jeweils als Ci (A) wenigstens ein beliebiges Paar von Eingangs- und Cj (B) (i, /=1,2,3,...) bezeichnet sein. Die oder Ausgangsanschlüssen der Matrix ange- oben beschriebene Matrix führt A^B aus, wobei schlossen ist und eine Fehleranzeige abgibt, die Verknüpfung von Ci (A) mit Cj (B) durch die Verwenn jede Leitung des betreffenden Paares bindung zwischen »n« Elementen von Anschlüssen den gleichen Schaltzustand einnimmt. 40 Di entsprechend Ci (A) und einer gleichen Anzahl

von Anschlüssen Ej entsprechend Cj (B) bestimmt ist. Unter der Voraussetzung, daß an dem Eingangsanschluß MA der Matrix MX ein Code Ci (A) vom Eingangsanschluß AI für das Codesystem A durch' das

45 logische UND-Glied Gl geliefert wird, wechselt der

entsprechende Anschluß Di alleine auf »1«. Dabei bleiben alle anderen Anschlüsse Dk (kj=i) auf »0«. Unter der Annahme, daß Di und Ej verbunden sind, wird schließlich ein Code Cj (B) entsprechend dem 50 Anschluß Ej am Ausgangsanschluß BO vom A"S-

Die Erfindung betrifft einen in zwei Richtungen gangsanschluß MB der Matrix MX über das logische arbeitenden selbstprüfenden Zuordner für die Umset- UND-Glied Gl erhalten. Da alle Anschlüsse Dk zung vom binären m- in einen «-Code, bei dem der (k^i) in der Matrix jeweils mit Anschlüssen El (/f/) aus dem in normaler und in invertierter Darstellung kombiniert sind, befindet sich unter diesen Umstänangebotenen Eingangscode gewonnene Ausgangscode 55 den natürlich jeder Anschluß El(I^j) auf »0«.
wieder rückumgesetzt wird, mit einer Fehlerprüf- Die Matrix MX soll in dem oben beschriebenen

schaltung, die die Äquivalenz des Eingangscodes mit Status verbleiben, und ein Echocode entsprechend dem rückgeführten Code prüft. Cj (B) soll an den Eingangsanschluß MB vom Ein-

Aus der US-PS 3 091 753 ist die Überprüfung von gangsanschluß BI des Codesystems B über das logi-Zuordnern durch Rückumsetzung und anschließen- 60 sehe UND-Glied G3 angelegt werden. Dann nimmt den Vergleich des rückumgesetzten Codes mit dem der vorher erwähnte Anschluß Ej den Zustand »1« Eingangscode bekannt. Eingangsseitig liegt hierbei durch den Code Cj (B) ein, während die übrigen Andie Information in normaler und invertierter Form an Schlüsse El(I ^j) den Zustand »0« einnehmen. Dader Umsetzungsmatrix an. Dieser selbstprüfende Zu- durch wird bewirkt, daß die Matrix MX einen identiordner ist sehr aufwendig, weil er zur Rückübersetzung 65 sehen Status zu dem offenbart, wie wenn ein Code eine gesonderte Matrix benötigt. Außerdem ist eine Ci(A) allein an den Eingangsanschluß MA auf der mit allen Codesigna! führenden Leitungen verbun- /4-Seite der Matrix MA' angelegt wäre. Wenn andedene Vergleichseinrieiitung erforderlich. rerseits ein Code Ci (4) an den Anschluß MA ange-