DE1499748A1 - Matrix-Vergleichssystem - Google Patents

Description

• 11 Matrix-Vergleichssystem '#..

  Bei Digitalrechnern herk'ö'mmlicher Technik wurde eine Prüfung

  auf Fehlar während der Übertragung von digitalen Codes

  hauptsächlich durch Bit-Yolletändigkeitavorgleiehsaysteaue

  durchgeführt. Dabei wird der gleiche Code zur Herausfindung

  von Fehlern zweimal übertragen, Es wird auolz eine harity#

  Prüfung angewendet, die Merkmale von "ungerade und gerade"

  eines Codes verwendet.

  Die vorliegende Erfindung, die sich ebenso auf die Fehler-

  kontrolle von digitalen Codes bezieht, verwendet eine

  Auswahlmatrix einer logischen Schaltag® Diese erreicht

  den gleichen Genauigkeits- und Wirkungsgrad wie ein Bit«

  Yollständigkeitsvergleichssystem, ohne dass alle Bite ver-

  glichen werden. Darüber hinaus erweist sich das Vergleichs-

  system nach der Erfindung als ausserordentlich wirksam

  wenn eine Umsetzung des Codes oder insbesondere eine in-

  verse Umsetzung eines Codes erforderlich ist,

  lachfolgend ist an Hand der Zeichnung die bevorzugte Aus-

  führungsform der Urfindung als erläuterndes Beispiel, be-

  schrieben,

  Figur ß stellt ein Blockschaltbild zur Erläuteg_ des ange-

  führten Systems nach der Erfindung dar,

  Figur 2 stellt eia elektrische Schaltbild: einer Ausführungs-

  form der Erfindung darr

  Ina Figur- stellt :einen. Eingangeanachluß für eine Code.,

  aysten A und AO einen Aus,gangaansluss .r das ,gleiche

  Codesystem dar. In gleicher Weise stellt BI einen Eingangs-

  anschluss für ein Codesystem B und Bi) einen Ausgangsanschluss

  für dieses System dar® M stellt eine aus Dioden bestehende

  Matrix dar" während MA und MB jeweils einen Eingangs- und

  einen Ausgangsanschluß auf der A-Seite der Matrix und

  den jeweiligen Anschluss auf ihrer B-Seite darstellen. G1,

  G2 t G3 und G4 stellen jeweils logische UND-Gatter dar, die

  zwischen den. oben erwähnten Eingängen und Ausgängen vorge-

  sehen sind* Dagegen steiler. C p A009 BOG und BTC' jeweils :

  Eingangssteuerungsanschlüsse r die. besagten UND-Gatter dar,

  GP stellt einen Fehlererkennungsschaltkreis und ER stellt

  einen Ausgang des besagten Fehlererkennungsschaltkreises dar.

  Die Umsetzung vom Codesysten A zum Codesystem B soll als

  A 6 B dargestellt und die umgekehrte Konvertierung als B A.

  dargestellt wenden. Die "n" Elemente der einzelnen Codes

  sollen für das Codesystem A und 'das Codesystem B jeweils

  als Gi (a) und Cj(B) (i,j= 1, 2 3" @VOO) dargestellt sein.

  Die oben heschxiebene Matrix führt .A B aus* wobei die

  Verknüpfung von Gi(A) mit Cj(B) durch die Verbindung zwischen

  "n'° Elementen von Anschlüssen Bi entsprechend Ci(A) und einer

  gleichen Anzahl von Anschlüssen Ej entsprechend Oj(B) be-

  stimmt ist. TInter der Voraussetzung, dass _ an dem Eingangs-

  anschluss der Mätrix MI ein Code Gi (A) vom Eingangsan..

  schloss AI- des Codesystems A durch das logische UND-Gatter«

  GI geliefert wird, wechselt der entsprechende Anschluss DI

  alleine auf "1'°A Dabei bleiben alle anderen Anschlüsse Dk (k i) auf "0";. Wenn angenommen wird, dass Di und Ej verbunden wärent wird schliesslich ein Code Cj(b)..ents.prechend dem Anschluss Ej BO vom Ausgangsanschluss MB der Matrix MX über das logische UND-Gatter G2 erhalten. Da alle Anschlüsse Dk (k i) in der Matrix jeweils mit Anschlüssen El (1 j) kombiniert sind' befindet sich unter diesen Umständen natürlich jeder Anschluss E1 auf "0", Die Matrix MX soll in dem oben beschriebenen Status verbleiben, urid ein Echocode entsprechend Cj(B) soll an den Eingangs-: anschluss MB vom Eingangsanschluss BI des Codesystems B über das logische UND-Gatter G3 angelegt werden. Dann nimmt der vorher erwähnte Anschluss Ej den Zustand "1"' durch den Code Cj (B) ein, während-die übrigen Anschlüsse 1 (1 j) den Zustand "0°' einnehmen, Dadurch wird bewirkt, dass die Matrix MX einen identischen Status zu dem offenbart, wie wenn ein Code Ci(A) allein an den Eingangsanschluss MA auf der A» Seite der Matrix angelegt wäre. Wenn andererseits ein Code Ci(A) an den Anschluss MA angelegt wäre, während an den Anschluss MB ein Code Cj(B) gelegt würde, der nicht Ci(A) (i j) entspricht, wechselt der Anschluss Di (und nachfolgend Ej) in den Zustand "1'°, wobei die übrigen Anschlüsse auf "o" wechseln. Da die vorerwähnte Matrix sich für den Fall auf "0`$ befindet, dass sich eine "0" und 9,1" überlappeng

  wechselt die elektrische Spannung an jedem der Anschlüsse

  Ei, Dj (i, j = 1, 2, 3' ..) auf "0'". Dadurch wechselt nach#-

  folgend die elektrische Spannung der Eingangs- und Ausgangs-

  anschlüsse der A-# und B#Seiten der Matrix MX auf "0"Dies

  zeigt an, dass die Anschlüsse MA und MB aus Markierungs-

  anschlüssen (mark terminals) und Zechenansghlüssen (spaee

  terminals:) gebildet sind, die von der Anzahl der Bits in den

  Codes abhängen, und dass sowohl die Markierungs- als auch die

  Zeichenanschlüsse zu gleicher Zeit auf "0" wechseln. Daraus

  folgt, dass es durch willkürliches Prüfen durch den Fehler-.

  erkennungsschaltkreis GP ein gleichzeitiges Wechselnauf

  durch irgend einen Markierungst-# und Zeichenanschluss möglich

  istg ein Überlappen nicht entsprechender Codes zwischen der

  A.» und der B.Seite der Matrix zu erkennen, Das gleiche ergibt

  sich bei inverser Umsetzung, Dies ist weiter in einer be-

  spieleweisen , in Figur 2 gezeigten Ausführungsform dargestellt.

  In dieser ist für Vereinfachungszwecke eine drei"Bit Einwahl..

  Diodenmatrix anstelle einer acht-Bit-Doppelwahlmatrix verwendete

  die in der Praxis zufriedenstellende Ergebnisse ergab. Zuerst

  ergibt ein drei-Bit-Eingang an den A-Code Eingangsanschlüssen

  AI1 bis A13 entweder den Zustand 1 (.-12 V) oder den Zustand 0

  ( "0" V). Beispielsweise besteht A13 aus den Dioden dl und. d2

  und dem Widerstand r1, die zusammen mit dem Eingangs$teuerungs-

  anschluss AIC ein logisches UND-Gatter bilden" Der vorerwähnte

  A-Code-Eingangg der ungewollt hier außtrittg wird selbst zu

  einem Eingang für den Transistor TS' der die Phase des Eingangs

  gegenüber dem Ausgang invertiert. Die Phase des Ausgangs des Transistors TS ist wiederum invertiert, da der Ausgang am: Eingang für den Transistor TM erscheint, der aus den Dioden d3 und d4 und aus einem Widerstand r2 besteht und zusammen mit einem-Eingangssteueranschluss AIC ein logisches UND-Gatter bildet, Der Eingang an TS und der Eingang an A13 haben mit anderen Worten zueinander entgegengesetzte Phasen, während beide Eingänge für TM und A13 jeweils die gleiche Phase besitzen., Darüber hinaus sind die Ausgangsanschlüsse der Transistoren TS und TM andie Eingangsanschlüsse A3M (Markierungsanschluss)-und A3S (Zeichenanschluss) auf der A-Seite der Diodenmatrix durch die Schutzdioden dHl und dH2 angeschaltet.
• Die Anschlüsse A12 und AI1 sind in gleicher Weise ausgeführt. Das bedeutet, dass wenn ein Eingang am Eingangssteuerun.gsan#-schluss AIC den Zustand "1" hätte' A12 und AI1 jeweils einen Eingang an A2S und A2M und AlS und A1M liefern,

  Es soll ein Eingangsimpuls (1,1,1) an die Eingangsanschlüsse

  AI1, A12 und A13 und gleichzeitig ein Steuerimpuls an die

  Eingangssteueruhgsanschlüsse AIC angelegt werden. Dann be-

  finden sich alle Markierungseingangsanschlüsse A1M bis A31

  auf der A-Seite der Matrix auf "1", während die Zeichenan-

  schlüsse auf der gleichen Seite sich auf "0" befinden, Das

  bedeutet# dass sich nur der Anschluss G7 in der Matrix auf "1" befindet, während die übrigen Anschlüsse D0 bis D6 auf "0" wechseln. Demzufolge zeigen die Markierungsanschlüsse auf' der B-Seite (0,0,1 ), während die Zeichenanschlüsse umgekehrt (1,1 , 0) zeigen. Die Phase der am Zeichenanschluss B3S angelegten obigen Eingangsimpulse wird durch den Transiter TA invertiert, wobei dieser Eingangsimpuls am Ausgangsanschluss B03 als: Ausgang erscheint und durch das logische UND-Gatter übertragen wirdp das an der Ausgangsseite des -Transistors zusammen mit einem Eingangssteuerungsanschluss BOG vorgesehen ist-2 der an der B-Seite vorgesehen ist* Die gleichen Vorgänge treten bei Eingangsimpulsen auf, die an B2S und B1S angelegt sind.

  Es folgt daraus, dass wenn sich ein Steuereingang auf "1g'

  befindet, die Funktionstabelle der vorgenannten Ausgangsan-

  schlüsse. B039 B02 und B01 (0,0,1) ergibt. Dies bedeutety

  dass sich Cl(B) = (0,0s1) beim Codesystem B entsprechend

  07 (A) = (1,1,1) des Codesystems A ergibt, wie es in Figur 1

  erläutert ist,

  Wenn der Eingangssteuerungsanschluss auf der B»Seite in den

  Zustand "1" gebracht wird, wird ein Code des obigen Codes

  als Eingangsimpuls an den Eingangs» und Ausgangsanschlüssen

  B1S, B1M bis B3S, B3M auf der B»Seite der Matrix durch die

  Eingangsanschlüsse BI3i BI2 und BI1 überlappt, Da der Code

  in Form von (0,0,1) zu den Anschlüssen B13, BI2 und BI1 übertragen wird, besitzen demzufolge nur die vorerwähnten Anschlüsse E1 und D7 den Zustand "1", während sich die übrigen Anschlüsse im Zustand "0" befinden, Dieser Zustand ist der gleiche, als wenn der Eingangsimpuls (1,1,1) an die A-seitigen Anschlüsse A13, A12 und ,AI1 angelegt wird. Dies bedeutet, dass die ursprünglichen Signale fehlerfrei übertragen wurden,: Wenn andererseits ein anderes Codesignal als (0,0,1) oder (0,0,0) zum Beispiel an die Eingangsanschlüsse B13, B12 und BI1 angelegt wird, kann angenommen werden, dass sich der vorerwähnte Anschluss E0 im Zustand "1" befindet, und die anderen Anschlüsse E1 bis E7 in den Zustand "0" wechseln, Da jedoch der Anschluss D0, der ,an der A-Seite mit dem Anschluss E0 verbunden ist, sich auf "0" entsprechend einem an die Eingangsanschlüsse A13, A12 und A1'1 angelegten Code (1,1,1) befindet, befindet sich der obige Anschluss E0 ebenso auf "0", Der Anschluss D7 wechselt- auf "0" entsprechend E1, der durch ein Codiersignal (0,0,0) auf "0" wechselt. Die Anschlüsse D0 bis D7 und BO bis E7 in der Matrix werden mit anderen Worten allein den Zustand "0" überführt, Das b0# deutet, dass wenn der Code A und der Code B nicht einander entsprechen, alle Speicher den Zustand '°0" einnehmen, Dies versetzt natürlich alle Markierungs» und Zeichenanschlüsse sowohl auf der A-Seite wie auf der B»Seite in den Zustand

  1'0". Die Markierungs- `und Zeichenanschlüsse D0 bis D7

  und E0 bis E? befinden sich im, Zustand "0" und liefern

  gleichzeitig nur dann "0", wenn alle Anschlüsse D0 bis

  D7 und E0 bis E7 sich im Zustand "0" befinden. Das be-

  deutet wiederum# dass ein fehlerhafter Code durch Vor-

  sehen eines Fehlererkennungssohaltkreises geprüft werden

  kann, wobei der Fehlererkennungsschaltkreis aus den Dio-

  den dE1, dE2, einem Widerstand rE und einem Transistor

  TE besteht, und einen NICHT-UND-Schaltkreis bildet. Die-

  ser besitzt nur dann einen Ausgang "1", wenn sich sowohl

  die B M und T S Anschlüsse auf "0" befinden.-Es braucht

  nicht erwähnt zu werden, dass die obige Fehlerer«

  kennungssehaltung nicht nur auf die besagteiKombination

  von BM und B S, sondern auch auf andere Markierungs»

  und Zeichenanschlüsse angewendet werden kann.. Wenn eine

  Matrix in einer ÄB-@Umsetzung verwendet wird, wie es weiter

  oben beschrieben ist, kann die Erkennung. von Umsetzungs-

  fehlern durch Überlappen codierter Vergleichscodes von'

  der B»Seite zu der Matrix genau bewirkt werden. Dies

  ergibt für eine inverse Umsetzung ein gleiches Verhalten.

Claims (1)

1. P a t e n t a n s p r u c h Vergleichssystem für digitale Codes, die mittels einer Umsetzungsmatrix umgesetzt werden, dadurch gekennzeichnet, dass Fehler in den umgesetzten Codes durch Überlappung des wichtigen Codes zu der oben erwähnten Matrix festgestellt werden,