DE1179738B - Verfahren zum Anschliessen mehrerer UEber-tragungskanaele an einen Kanal hoeherer UEber-tragungskapazitaet und Anordnung zur Durch-fuehrung dieses Verfahrens - Google Patents
Verfahren zum Anschliessen mehrerer UEber-tragungskanaele an einen Kanal hoeherer UEber-tragungskapazitaet und Anordnung zur Durch-fuehrung dieses VerfahrensInfo
- Publication number
- DE1179738B DE1179738B DEJ23069A DEJ0023069A DE1179738B DE 1179738 B DE1179738 B DE 1179738B DE J23069 A DEJ23069 A DE J23069A DE J0023069 A DEJ0023069 A DE J0023069A DE 1179738 B DE1179738 B DE 1179738B
- Authority
- DE
- Germany
- Prior art keywords
- channel
- control word
- pulse
- counter
- transmission channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
- H04L13/02—Details not particular to receiver or transmitter
- H04L13/08—Intermediate storage means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1647—Subrate or multislot multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Communication Control (AREA)
Description
BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. Kl.: G06f
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
Aktenzeichen:
Anmeldetag:
Auslegetag:
Deutsche Kl.: 42 m -14
J 23069IX c/42 m
29. Januar 1963
15. Oktober 1964
29. Januar 1963
15. Oktober 1964
Die Erfindung betrifft ein Verfahren zum Anschließen mehrerer Übertragungskanäle an einen gemeinsamen
Kanal wesentlich höherer Übertragungskapazität, in welchem die Übertragungskanäle geringerer
Kapazität zyklisch mit einem Zwischenspeicher verbunden werden, wie es z. B. in der Datenverarbeitungstechnik
zum Anschließen von Abfrageeinheiten oder anderen relativ langsam arbeitenden Ein- und Ausgabegeräten an eine schnelle Recheneinheit
verwendet wird.
Bekannte derartige Verfahren haben den Nachteil, daß sie für viele Anwendungen nicht flexibel genug
sind und es insbesondere nicht gestatten, Übertragungskanäle unterschiedlicher Übertragungskapazität
beliebig gemischt in asynchronem START-STOP-Betrieb zu verwenden.
Gegenstand der Erfindung ist ein Verfahren der eingangs genannten Art, welches diesen Nachteil
nicht aufweist. Dies wird erfindungsgemäß dadurch erreicht, daß mit jedem Ubertragungskanal gleichzeitig
auch ein Steuerwort aufgerufen wird, das, eventuell neben einer zugeordneten Zwischenspeicheradresse,
die Nummer desjenigen der in eine Bitperiode entfallenden Abtastzeiträume enthält, welcher für
eine gesicherte Übertragung des zugehörigen Bitwertes am günstigsten ist. Im allgemeinen wird dies der der
Mitte der Bitperiode am nächsten gelegene Abtastzeitraum sein.
Nach einer weiteren Ausführungsform der Erfindung wird in den Übertragungskanälen geringerer
Kapazität zu Beginn einer jeden kohärenten Impulsfolge der günstigste Abtastzeitraum neu bestimmt und
seine Nummer in das zugehörige Steuerwort eingeschrieben, wodurch sich das Verfahren automatisch
an alle vorkommenden Betriebsarten anpaßt.
Im folgenden wird die Erfindung an Hand eines in den Zeichnungen dargestellten Ausführungsbeispieles
näher beschrieben.
Fig. 1 zeigt die Anschlußeinheit nach der Erfindung,
die als Eingangsnachrichten die Anfragen einer Reihe von Abfrageeinheiten zu einer zentralen
Recheneinheit und als Ausgangsnachrichten deren Antworten zu den Abfrageeinheiten weiterleitet.
Die Eingangsnachrichten werden von jeder Abfrageeinheit aus über einen zugehörigen Kanal geringerer
Kapazität 1, 2, 3 ... N empfangen. Sie sind aus Zeichen zusammengesetzt, die z. B. durch die Bits
START-Prüfen(C)-ß-^l-8-4-2-l-STOP oder START-1-2-3-4-STOP
dargestellt werden. Jeder Kanal liefert eine Folge von Bits in einem dieser beiden Formate,
die in ein Datenregister 101 hineingeschoben werden, um die entsprechenden Zeichen zu bilden. Zusam-Verfahren
zum Anschließen mehrerer Übertragungskanäle an einen Kanal höherer Übertragungskapazität
und Anordnung zur Durchführung dieses Verfahrens
Anmelder:
International Business Machines Corporation,
New York, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. E. Böhmer, Patentanwalt,
Böblingen (Württ), Sindelfinger Str. 49
Als Erfinder benannt:
Harold Desmond Barker,
Chandlers Ford, Eastleigh (Großbritannien),
Thomas Sanderson Stafford,
Wappingers Falls, N. Y. (V. St. A.)
Beanspruchte Priorität:
V. St. ν. Amerika vom 1. Februar 1962
(170401)
mengehörige Bits und die bereits vervollständigten Zeichen aus jedem Kanal werden vorübergehend in
einem Datenwortspeicher 102 zwischengespeichert, bis eine vollständige Nachricht oder ein vollständiges
Nachrichtensegment zusammengestellt ist.
Die vollständigen Eingangsnachrichten oder -nachrichtensegmente werden zeichenweise in Serie aus
dem Datenwortspeicher 102 über das Datenregister und über die Sammelleitung 103 zu einem Zwischenregister
104 (ICS) und von dort aus zu einem Schieberegister 105 (ISR) übertragen, um bitweise in
Serie zu einem Modulator 106 und dann über die Leitung 107 zu einer hier nicht dargestellten zentralen
Recheneinheit weitergeleitet zu werden.
Die Ausgangsnachrichten werden bitweise in Serie über die Leitung 108 empfangen, von einem Demodulator
109 in digitale Form gebracht, in ein Schieberegister 110 (OSR) hineingeschoben und zu einem
Zwischenregister 111 (OCS) weitergeleitet. Danach wird jedes Ausgangszeichen über die Sammelleitung
409 707/290
3 4
112 und durch das Datenregister 101 hindurch zum Kanal 1 bis N angeschaltet. Beim Abtasten eines
Datenwortspeicher 102 übertragen. Ist die Ausgangs- Kanals befindet sich also stets dessen zugehöriges
nachricht vollständig, so wird sie aus dem Daten- Steuerwort im Steuerwortregister 116.
wortspeicher 102 ausgelesen, und ihre einzelnen Bits Jedes Steuerwort enthält — hier in diesem Beiwerden
bei aufeinanderfolgenden Anschaltungen des 5 spiel — sechsundzwanzig Bits. Die aus zwei Bits beentsprechenden
Kanals zu der zugehörigen Abfrage- stehende Kennzahl dient zur Paritätsprüfung und
einheit weitergeleitet. zum Anzeigen des Endes der Nachricht, die aus drei
Jeder Kanal wird während eines Abtastzeitraumes Bits bestehende Nummer des Abtastzeitraums gibt
nur einmal abgetastet. In dem vorliegenden Ausfüh- den günstigsten Abtastzeitraum für den betreffenden
rungsbeispiel ist jedoch die Abtastfrequenz sehr viel io Kanal an, die aus acht Bits bestehende Speicherhöher als die Impulsfolgefrequenz jedes der Kanäle 1 adresse entspricht dem Ort der Datenzeichen, die
bis JV, wie aus F i g. 2 zu erkennen ist. Der Grund- aus sechs Bits bestehende Adresse des allgemeinen
takt ist durch den von dem Hauptoszillator 113 Puffers dem mehrere Zeichenorte umfassenden
erzeugten Rechteckwellenzug 201 gegeben. Jeder Nachrichtenblock und die aus sechs Bits bestehende
Grundzyklus besteht aus einer Rechteckschwingung 15 Adresse des Wortepuffers dem Ort der Ausgangs-
202. Im Durchschnitt entspricht er gerade einem Ab- nachricht im Datenwortspeicher 102; das letzte Bit
tastzeitraum 203. Der Abtastzeitraum 203 besteht aus gibt an, ob es sich um eine Eingangs- oder um eine
dreißig den Kanälen 1 bis N entsprechenden Schritt- Ausgangsnachricht handelt.
Intervallen. Daneben enthält jeder Abtastzeitraum Der Datenwortspeicher 102 hat eine Gesamtkapa-
einen einunddreißigsten Schritt, der benutzt wird, um 20 zität von viertausend Zeichen. Er ist in vierzig
ein Ausgangszeichen aus dem Zwischenregister 111 Nachrichtenblöcke von je hundert Zeichen aufgeteilt,
in den Datenwortspeicher 102 zu übertragen und Jeder Nachrichtenblock umfaßt achtundneunzig
einen zweiunddreißigsten Schritt, der für die Über- Zeichen für den Hauptteil der Nachricht, ein Zeichen
tragung eines Eingangszeichens aus dem Datenwort- für die Kanaladresse und ein Zeichen für das Ende
speicher 102 in das Zwischenregister 104 benutzt 25 der Nachricht.
wird. Wenn ein Kanal angibt, daß er bedient werden
Für die Zwecke der vorliegenden Beschreibung muß, so wird ihm ein allgemeiner Pufferbereich zusei
angenommen, daß an die Kanäle 1 bis JV drei geteilt, in welchem die Datenbits aus diesem Kanal
Typend, B und C von Abfrageeinheiten ange- angesammelt werden. Die Adresse dieses allgemeinen
schlossen sind. Bei einer Abtastfrequenz des Haupt- 30 Pufferbereiches wird in dem zugehörigen Steuerwort
Oszillators 113 von 1037 Hertz und dementsprechend gespeichert. Jedes Zeichen wird in einem bestimmten
einem Grundzyklus von 964 Mikrosekunden mögen Zeichenwort innerhalb des zugeordneten Zeichendie
Impulsfolgefrequenzen bei diesen drei Typen 207, blocks zusammengestellt, der durch eine Speicher-
148 bzw. 74 Bit pro Sekunde und die Bitintervalle adresse in dem zugehörigen Steuerwort angezeigt
dementsprechend 4,8, 6,7 bzw. 13,5 ms betragen. 35 wird. Nach Fertigstellung eines Zeichens wird in dem
Der aus den Leitungen 107 und 108 bestehende Ka- Steuerwort die in der Reihenfolge nächste Zeichennal
hoher Übertragungskapazität möge eine Impuls- adresse eingesetzt. Wenn die Nachricht vollständig
folgefrequenz von 2000 Bit pro Sekunde und dem- zusammengestellt ist, wird die Blockadresse des allentsprechend ein Bitintervall von 0,5 ms aufweisen. gemeinen Pufferbereichs auf Null zurückgestellt, um
Diese Frequenzen und Bitintervalle sind als Beispiele 40 eine andere Nachricht vorzubereiten. Wenn die Nachgewählt
worden. Die Bitintervalle sind zur Verein- rieht länger ist als die Blockkapazität von achtundfachung
so gewählt worden, daß sie sich wie 5 : 7:14 neunzig Zeichen, wird dem betreffenden Kanal ein
verhalten. anderer Block zum Ansammeln des folgenden Nach-
Die Grundfreqenz des Hauptoszillators 113 ist so richtenteils zugeteilt.
festgelegt, daß das gesamte Verhältnis 5:7:14 die 45 Zur Erläuterung der Erfindung sei angenommen,
Zahl der Abtastungen angibt, die während der ver- daß die Kanäle 2 und 3 mit Abfrageeinheiten vom
schiedenen Arten von Bitintervallen auftreten. So er- Typ^4, die Kanäle 1 und 5 mit solchen vom Typ B
folgen während jedes Bitintervalls vom Typ A fünf, und der Kanal 4 mit einer Einheit vom Typ C ver-
vom Typ B sieben und vom Typ C vierzehn Ab- bunden sind. In F i g. 1 sind dementsprechend die
tastungen; bei den Bitintervallen vom Typ C ist je- 50 Kanäle 1 bis 5 durch Schaltdrähte 121 bis 125 mit
doch nur jede zweite Abtastung wirksam. dem entsprechenden Teil A, B oder C der Schalttafel
Die Anschlußeinheit nach Fig. 1 steht unter der 126 verbunden. Jeder dieser Teile der Schalttafel 126
Steuerung eines Betriebsart-Steuerteils 114 und eines faßt alle Leitungen des ihm zugeordneten Typs nach
Speicher-Steuerteils 115. Diese wiederum werden in Art einer ODER-Schaltung zusammen und erzeugt
erster Linie durch den Inhalt eines Steuerwort- 55 Ausgangssignale auf den Leitungen 127, 128 bzw.
registers 116 beeinflußt. 129, wenn einer der angeschlossenen Kanäle ein
Die Steuerwörter werden in das Steuerwortregister Datensignal aufweist.
116 aus einem Steuerwortspeicher 117 übertragen. In F i g. 2 sind in den Zeilen 5 bis 9 typische Si-
Jedem Kanal 1 bis JV ist ein Steuerwort zugeordnet, gnale dargestellt, die in den Kanälen 1 bis 5 vor-
das an einer bestimmten Adresse im Steuerwort- 60 liegen können. Der Einfachheit halber ist an-
speicher 117 steht. Da die Kanäle nacheinander ab- genommen worden, daß alle Datenbits den Wert 1
getastet werden, sind auch die jeweiligen Steuer- haben. Für das START-Bit wird der Wert 1 und
Wörter im Steuerwortspeicher 117 der Reihe nach für das STOP-Bit der Wert 0 gewählt. Die Signale
angeordnet. Ihre Adressen werden durch einen treffen aus den einzelnen Kanälen vollständig asyn-
Adreßzähler 118 in Form von Koordinatenwerten X 65 chron ein. Mit Hilfe der Anschlußeinheit nach der
und Y über die Leitung 119 und 120 an den Steuer- Erfindung ist es jedoch möglich, jeden Kanal ohne
wortspeicher 117 weitergegeben. Gleichzeitig wird Rücksicht auf die Angriffszeit seiner Signale in bezug
auch über den Entschlüsseier 121 der zugehörige auf einen beliebigen anderen Kanal zu bedienen,
und zwar unter entsprechender Berücksichtigung seiner zugehörigen Impulsfolgefrequenz.
Jedem Typ A, B oder C der Übertragungskanäle ist ein Phasenzähler 130, 131 bzw. 132 zugeordnet,
der während jedes Grundzyklus des Hauptoszillators 113 einen Schritt weitergeschaltet wird. Die Phasenzähler
liefern über Sammelleitungen 133, 134 und 135 Kombinationen von digitalen Ausgangssignalen an
die Torschaltungen 136, 137 und 138. Jede Torschaltung wird von einer zugeordneten Ausgangsleitung
127,128 und 129 der Schalttafel 126 gesteuert.
Die Ausgangssignale der Torschaltungen 136, 137 und 138 werden zugeordneten Verschlüßlern 139,
140 bzw. 141 und ODER-Blöcken 142, 143 und 144 zugeführt. Die Ausgangssignale werden außerdem
einem gemeinsamen ODER-Block 145 zugeleitet und von dort aus zu einer Vergleicherschaltung 146 übertragen.
Die Vergleicherschaltung 146 empfängt andere Eingangssignale über die Sammelleitung 147 aus
dem Steuerwortregister 116.
Wie aus F i g. 2 zu ersehen ist, werden alle Phasenzähler
durch die Impulse des Hauptoszillators 113 gleichzeitig einen Schritt weitergeschaltet. Jeder
Phasenzähler hat eine andere Zählkapazität; der Phasenzähler^ zählt in sich wiederholender Folge
von 1 bis 5, der Phasenzähler B von 1 bis 7 und der Phasenzähler C von 1 bis 14. Da aber von dem
Phasenzähler C nur jeder zweite Zähler-Ausgangsimpuls benutzt wird, entsprechen die Ausgangssignale
des Phasenzählers C tatsächlich einer Folge von 1 bis 7, die ein Intervall umschließt, welches
doppelt so lang ist, wie dasjenige, welches den Phasenzähler B benötigt, um von 1 bis 7 zu
zählen. Die Ausgangssignale der Phasenzähler sind digital; zur Verdeutlichung ihres gegenseitigen Verhältnisses
wurden sie jedoch in F i g. 2 als Schaltstufen dargestellt.
Die Phasenzähler sind in F i g. 3 näher dargestellt. Ein Oszillator 301, der dem Hauptoszillaor 113 in
F i g. 1 entspricht, schaltet alle Zähler parallel durch die über die Leitung 302 abgegebenen Impulse
schrittweise weiter. Jeder Zähler enthält eine Anzahl von bistabilen Kippschaltungen, die einen oberen
und einen unteren Block bilden und in an sich bekannter Weise rückgekoppelt sind. Zum Beispiel
bilden die Blöcke 303 und 304 die Stelle Al des Phasenzählers A. Die Blöcke weisen Steuereingänge
305, 306 und 307 sowie Kippeingänge 308 und 309 auf, durch welche Zustandsänderungen herbeigeführt
werden können, wenn die bistabile Kippschaltung entsprechend vorbereitet ist.
Wenn der Phasenzähler A den Zählerstand 5 erreicht, werden die A1- und A 4-Ausgangssignale auf
den Leitungen 310 und 311 an die UND-Schaltung 312 angelegt. Das Ausgangssignal der UND-Schaltung312
auf Leitung 313 bereitet AA darauf vor, rückgestellt zu werden, indem der untere Block 314
für das Ansprechen auf das nächste Signal auf Leitung 315 vorbereitet wird. Das Ausgangssignal der
UND-Schaltung 312 wird weiterhin von der Umkehrstufe 316 umgekehrt, so daß es über den Steuereingang
307 die bistabile Kippschaltung A1 sperrt. Daher spricht Al auf das nächste Signal auf der
Leitung 309 nicht an und verbleibt im Zustand 1. Von dieser Stellung an zählt der Phasenzähler A anschließend
wieder bis zum Zählerstand 5 weiter.
Der Phasenzähler B gleicht in seiner Anordnung dem Phasenzähler A. Er zählt jedoch bis zum Zählerstand
7, wird dann auf 1 rückgestellt und wiederholt diese Folge.
Der Phasenzähler C zählt in herkömmlicher Weise binär. Die erste Stelle PA dient jedoch lediglich
Steuerzwecken, und die anderen Stellen sind mit C1, C 2 und C 4 anstatt in herkömmlicher Weise mit Cl,
CA und C8 gekennzeichnet. Da der Phasenzähler C nur dann wirksam ist, wenn die Stelle PA im Zustand
1 ist, besitzt der Phasenzähler C tatsächlich nur sieben Zählzustände, allerdings von doppelter
Dauer.
Die Rückführung des Phasenzählers C in die Zählstellung 1 geschieht durch Anlegen von Cl-, Cl-
und C4-Ausgangssignalen an die UND-Schaltung 317. Das Ausgangssignal der UND-Schaltung 317
auf der Leitung 318 bereitet den unteren Block von Cl darauf vor, Cl abzuschalten, wenn ein Signal
auf der Leitung 319 als Ergebnis des Abschaltens der Stelle PA auftritt. Durch das Abschalten von Cl
wird C 4 in herkömmlicher Weise abgeschaltet. Ein Ausgangssignal der Umkehrstufe 320 hebt die Vorbereitung
des unteren Blockes von Cl auf, damit er beim Abschalten der Stelle PA nicht auf das Signal
anspricht. Daher bleibt Cl im Zustand 1, und die Zählfolge wird wiederholt.
Alle Zähler erreichen in periodischen Abständen gleichzeitig die Zählstellung 1, z.B. während der
Intervalle 202 und 204.
Jedes Bit vom Typ A ist in fünf Teilwerte unterteilt, welche je nach der Zeit des Auftretens in bezug
auf den Zählerstand des Phasenzählers 130 mit 1, 2, 3, 4 oder 5 bezeichnet sind. Jedes Bit vom Typ B ist
in sieben Teilwerte unterteilt, dasselbe trifft auf das Bit vom Typ C zu, dessen sieben Teilwerte jedoch
doppelt so lang sind wie die sieben Teilwerte des Bits vom Typ B.
Wegen der Leistungsverzerrung in den einzelnen Kanälen kann es vorkommen, daß nicht jedes Bitintervall
genau der theoretischen Bitlänge entspricht. Aus diesem Grunde ist es zweckmäßig, jedes Bit in
der Nähe seiner Mitte anstatt am Anfang abzutasten.
Die Abtastzeit für alle Bits eines Zeichens wird durch den Zählerstand bestimmt, der vorliegt, wenn
das START-Bit dieses Zeichens eintrifft. Diesem Zählerstand wird ein bestimmter fester Wert hinzuaddiert,
der die gewünschte Mittenabtastung sicherstellt, und zwar für Kanäle vom Typ A der Wert 2
und für Kanäle vom Typ B oder C der Wert 3. Das Hinzuaddieren geschieht mit Hufe der Verschlüßler
139, 140 und 141. Der so veränderte Zählerstand wird in die dafür vorgesehenen Stellen des einen bestimmten
Kanal zugeordneten Steuerwortes eingegeben, wenn ein START-Bit in diesem Kanal auftritt.
Zur Erläuterung der Wirkungsweise der Anschlußeinheit nach der Erfindung sei angenommen, daß
der Kanal 2 vom Typ A das erste Zeichen führt. Das Steuerwort für diesen Kanal 2 steht im Steuerwortregister
116. Es legt die Betriebsart »Eingabe« durch die Leitung 148 zum Betriebsart-Steuerteil 114 fest.
Der Wert für die Abtastphase im Steuerwortregister 116 ist 0-0-0. Beim Zählerstand 1 des Phasenzählers
A trifft in Kanal 2 das START-Bit des Impulszuges 205 ein. Es wird gleichzeitig an die Torschaltung
136 und an die ODER-Schaltung 149 angelegt. Das Ausgangssignal der ODER-Schaltung 149
wird auf Leitung 150 der UND-Schaltung 151 zugeführt, welche über die Sammelleitung 152 weitere
geben, wenn der Phasenzähler A auf 3 steht. Da es sich um einen Kanal vom Typ A handelt, führt die
Steuerleitung 501 einen Impuls. Die Umkehrstufe 502 soll einen Impuls abgeben. Dieser ist nur dann
5 vorhanden, wenn die ODER-Schaltung 503 keinen Ausgangsimpuls abgibt. Hierzu müssen alle UND-Schaltungen
504 bis 509 gesperrt sein. Wenn der Phasenzähler A auf 3 steht (A 1-A 2-A~$), werden die
Leitung 510 zur UND-Schaltung 511, die Leitung 512
Eingangssignale empfängt, wenn die gespeicherte
Nummer der Abtastphase (wie im vorliegenden Fall)
gleich 0-0-0 ist.
Nummer der Abtastphase (wie im vorliegenden Fall)
gleich 0-0-0 ist.
Unter diesen Bedingungen teilt ein Ausgangssignal
der UND-Schaltung 151 auf der Leitung 164 dem
Betriebsart-Steuerteil 114 mit, daß ein neues Zeichen
in dem Kanal beginnt, dessen Steuerwort im Steuerwortregister 116 steht. Der Betriebsart-Steuerteil 114
liefert auf den Leitungen 153, 154 und 155 ein Signal, welches das Einschreiben der günstigsten Ab- io zur UND-Schaltung 513 und die Leitung 514 zur tastphase im Steuerregister 116 ermöglicht. UND-Schaltung 515 erregt. Die UND-Schaltungen
der UND-Schaltung 151 auf der Leitung 164 dem
Betriebsart-Steuerteil 114 mit, daß ein neues Zeichen
in dem Kanal beginnt, dessen Steuerwort im Steuerwortregister 116 steht. Der Betriebsart-Steuerteil 114
liefert auf den Leitungen 153, 154 und 155 ein Signal, welches das Einschreiben der günstigsten Ab- io zur UND-Schaltung 513 und die Leitung 514 zur tastphase im Steuerregister 116 ermöglicht. UND-Schaltung 515 erregt. Die UND-Schaltungen
Die Festlegung der günstigsten Abtastphase geht 511, 513 und 515 geben zu den ODER-Schaltungen
aus Fig. 4 hervor, welche die Verschlüßler 139 und 516, 517 und 518 Ausgangssignale ab, die zu den
141 für die Kanäle der Gruppe A und diejenigen der UND-Schaltungen 504, 506 und 509 über die Lei-Gruppe
C genauer darstellt. Die ODER-Schaltung 15 tungen 519, 520 bzw. 521 weitergeleitet werden.
401, 402 und 403 entsprechen dabei den ODER- Jede UND-Schaltung 504 bis 509 ist mit ihrem
Schaltungen 142, 143 bzw. 144 der F i g. 1. Der Ver- zweiten Eingang an das Steuerwortregister 116 angeschlüßlerl40
für die Kanäle der Gruppe B ist in schlossen. Wenn die dort gespeicherte Abtastphase
Fig. 4 nicht näher dargestellt, da er dem Ver- gleich 3 ist (PH 1-PH2-PH4), wird keine der UND-schlüßler
141 mit der Ausnahme gleicht, daß für den 20 Schaltungen 504 bis 509 erregt, und die Umkehrstufe
Verschlüßler 140 keine Steuerleitung 416 »Phasen- 502 gibt ein positives Vergleichssignal ab.
zähler C Aktiv« erforderlich ist. In der Anschlußeinheit nach F i g. 1 bereitet das
Das START-Bit des Impulszuges 205 in Kanal 2 Ausgangssignal der Vergleichsschaltung 146 einen
ist (206) bei einem Zählerstand 1 des Phasen- Eingang einer UND-Schaltung 162 vor. Diese UND-zählers
A eingetroffen. Als Ergebnis eines Ausgangs- 25 Schaltung schreibt ein Bit in das Datenregister 101
signal aus dem Teil A der Schalttafel 126 auf Leitung ein, wenn ihre anderen Eingänge, nämlich »Betriebs-156
führt auch die Leitung 404 von Fi g. 4 einen Im- art-Eingabe« auf Leitung 163 und der Ausgang der
puls. Der Phasenzähler A steht jetzt auf A 1-Ä~2-Ä~i. ODER-Schaltung 149, einen Impuls aufweisen. Die
Die A1- und ZI-Leitungen 405 und 406 zur UND- Bits in Kanal 2 für dieses Zeichen werden jedesmal
Schaltung 407 weisen ebenfalls einen Impuls auf, da- 30 dann, wenn der Zählerstand des Phasenzählers A und
her sendet die UND-Schaltung 407 ein Ausgangs- die im Steuerwortregister 116 gespeicherte Abtastsignal
über die Leitung 408 zur ODER-Schaltung phase gleich 3 sind, abgefragt. Die Abtastzeiten für
402. Die ODER-Schaltung 402 liefert ein Ausgangs- aufeinanderfolgende Zeichen in den einzelnen Kanäsignal
an die Leitung 409. Die ODER-Schaltung 402 len können verschieden sein. Sie hängen von den
entspricht der ODER-Schaltung 143 und die Leitung 35 Ankunftszeiten des START-Bits dieser Zeichen ab.
409 der Leitung 157 in Fig. 1. Die UND-Schaltung Es sei angenommen, daß als nächstes der Kanal 1
158 liefert ein Ausgangssignal auf Leitung 159, wo- vom Typ B ein Zeichen liefern soll. Das START-Bit
durch die Ziffernstelle 2 der Abtastphase im Steuer- der Impulsfolge 208 trifft bei einem Zählerstand 2
Wortregister 116 eingestellt wird. des Phasenzählers B ein. In das dem Kanal 1 zuge-
Gemäß F i g. 4 führen auch die A 1-Leitung 410 40 ordnete Steuerwort wird dieser Zählerstand 2 plus
und die Z4"-Leitung 411 zur UND-Schaltung 412 dem konstanten Wert 3, also der Wert 5 in der oben
einen Impuls, so daß ein Ausgangssignal über die für den Kanal 2 beschriebenen Weise als günstigster
ODER-Schaltung 413 und die UND-Schaltung 414 Abtastzeitraum eingeschrieben. Jedes Bit in dem
zur ODER-Schaltung 403 und weiter zur Ausgangs- Zeichen des Kanals 1 wird in dem Abtastzeitraum
leitung 415 gelangt. Die ODER-Schaltung 403 ent- 45 abgefragt, in welchem der Zählerstand des Phasenspricht
der ODER-Schaltung 144 und die Ausgangs- Zählers B gleich der in dem zugehörigen Steuerwort
leitung415 der Leitung 160 in Fig. 1. Die UND-Schaltung
161 liefert ebenfalls ein Ausgangssignal,
wodurch die Ziffernstelle 1 der Abtastphase im
Steuerwortregister 116 eingestellt wird. Auf diese 5°
Weise steht in dem Teil des Steuerwortregisters 116
für die Abtastphase der Binärwert 0-1-1, welcher
dem Dezimalwert 3 entspricht. Es ist also aus dem
Zählerstand 1 des Phasenzählers A durch Hinzufügen des Wertes 2 eine Drei in das Steuerwort- 55 Kanal 4 zugeordneten Steuerwort eingeführt, so daß register 116 eingegeben worden. jedes Bit in diesem Zeichen abgefragt wird, wenn der
wodurch die Ziffernstelle 1 der Abtastphase im
Steuerwortregister 116 eingestellt wird. Auf diese 5°
Weise steht in dem Teil des Steuerwortregisters 116
für die Abtastphase der Binärwert 0-1-1, welcher
dem Dezimalwert 3 entspricht. Es ist also aus dem
Zählerstand 1 des Phasenzählers A durch Hinzufügen des Wertes 2 eine Drei in das Steuerwort- 55 Kanal 4 zugeordneten Steuerwort eingeführt, so daß register 116 eingegeben worden. jedes Bit in diesem Zeichen abgefragt wird, wenn der
Wie durch den Abfrageimpuls 207 in F i g. 2 an- jeweilige Zählerstand des Phasenzählers C während
gedeutet ist, wird jedes Bit in diesem Zeichen beim eines der nachfolgenden Abtastvorgänge gleich 5 ist.
Zählerstand 3 des Phasenzählers A abgefragt. Dieses Wie bereits gesagt, umfaßt jeder der sieben Teil-
Abfragen findet statt, wenn der jeweilige Stand des 60 werte eines Bits vom Typ C eine Zeitdauer, die gleich
Phasenzählers A gerade gleich dem in dem Speicher derjenigen von zwei Abtastvorgängen ist. Wegen der
wort für den Kanal 2 gespeicherten Zählerstand ist. Steuerwirkung der Stufe PA des Phasenzählers C nach
Für einen Kanal des Typs A erfolgt dieses Abfragen F i g. 3 ist jedoch nur einer der beiden Abtastvorbei
jedem fünften Abtasten des Kanals. Der Zeit- gänge wirksam. Dies geht aus den Fig. 4 und 5 herpunkt
des Abfragens wird in der in F i g. 5 genauer 65 vor. Gemäß F i g. 4 kann ein Zählerstand des Phasendargestellten
Vergleichsschaltung 146 bestimmt. Zählers C nur dann in ein Steuerwort eingeschrieben
Zum Abfragen des Kanals 2 muß die Vergleichs- werden, wenn die Leitung 416 »Phasenzähler C
schaltung 146 von Fig. 5 ein Ausgangssignal ab- Aktiv« ein Signal aufweist, das bei jedem zweiten
für den Kanal 1 gespeicherten Nummer des günstigsten Abtastzeitraumes, d. h. gleich 5 ist. Dies wird
durch die Vergleichsschaltung 146 festgestellt.
Das nächste ankommende Zeichen, das START-Bit des Impulszuges 209, erscheint in Kanal 4, einem
Kanal vom Typ C, bei einem Zählerstand 2 des Phasenzählers C. Dieser Zählerstand 2 plus dem konstanten
Wert 3, also der Wert 5, wird in das dem
Abtastvorgang der Fall ist. In der Vergleichsschaltung nach F i g. 5 begrenzt dasselbe Torsignal auf
den Leitungen 522 und 523 eine Vergleichsoperation vom Typ C auf jeden zweiten Abtastvorgang.
Die mit der Anschlußeinheit nach der Erfindung erreichte Flexibilität geht in F i g. 2 aus dem Abtastzeitraum
210 hervor. Zu diesem Zeitpunkt werden sowohl der Kanal 2 vom Typ A bei dem Zählerstand
3 des Phasenzählers A als auch der Kanal 4 vom Typ C bei einem Zählerstand 5 des Phasen-Zählers
C abgefragt.
Die später in Kanal 3 vom Typ A und in Kanal 5 vom Typ B ankommenden Impulszüge 211 und 212
werden in vergleichbarer Weise verarbeitet.
Claims (4)
1. Verfahren zum Anschließen mehrerer Übertragungskanäle an einen gemeinsamen Kanal
wesentlich höherer Übertragungskapazität, in welchem die Übertragungskanäle geringerer Ka- ao
pazität zyklisch mit einem Zwischenspeicher verbunden werden, dadurch gekennzeichnet,
daß mit jedem Ubertragungskanal (1, 2, 3 ... N) gleichzeitig auch ein Steuerwort (in 116)
aufgerufen wird, das die Nummer (»3« bzw. »5«) desjenigen (210) der in eine Bitperiode (C, B, A,
8, 4, 2, 1) entfallenden Abtastzeiträume (203) enthält, welcher für eine gesicherte Übertragung
des zugehörigen Bitwertes am günstigsten ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in den Übertragungskanälen
(1, 2, 3 ... N) geringerer Kapazität zu Beginn einer jeden kohärenten Impulsfolge (START, C,
B, A, 8, 4, 2, 1, STOP) der günstigste Abtastzeitraum neu bestimmt und seine Nummer in das
zugehörige Steuerwort eingeschrieben wird.
3. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet,
daß für jede Gruppe (A, B, C) von Übertragungskanälen (2, 3; 1, 5 bzw. 4) untereinander gleicher
Kapazität ein nach jedem Abtastzyklus (203) weitergeschalteter Impulszähler (130, 131, 132)
modulo fjft (wenn fa die Abtastfrequenz und ff
die Impulsfolgefrequenz der Übertragungskanäle dieser Gruppe ist) und zum Anschalten einer ausgewählten
Gruppe an den Zwischenspeicher (101, 102) ein Vergleicher (146) vorgesehen ist und
daß ein Eingang (147) des Vergleichers mit dem Teil des Steuerwortregisters (116) für die Nummer
des günstigsten Abtastzeitraumes und der andere Eingang (145) des Vergleichers beim Abtasten
eines Kanals (4) mit dem Ausgang (135) des Impulszählers (132) der zugehörigen Gruppe
(C) verbunden ist.
4. Anordnung nach Anspruch 3 zur Durchführung des Verfahrens nach Anspruch 2, dadurch
gekennzeichnet, daß für jeden einer Gruppe (A, B, C) von Übertragungskanälen geringerer Kapazität
zugeordneten Impulszähler (130, 131, 132) ein den Zählerstand des zugehörigen Impulszählers
(130) um einen bestimmten festen Wert (z.B. +2) erhöhender Entschlüßler (139, 140,
141) vorgesehen ist, der (139) beim erstmaligen Abtasten (205) des START-Impulses einer Impulsfolge
zum Einschreiben in das zugehörige Steuerwort mit dem Teil des Steuerwortregisters
(116) für die Nummer des günstigsten Abtastzeitraumes verbunden ist.
Hierzu 2 Blatt Zeichnungen
409 707/290 10.6t © Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US170401A US3229259A (en) | 1962-02-01 | 1962-02-01 | Multiple rate data system |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1179738B true DE1179738B (de) | 1964-10-15 |
Family
ID=22619721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEJ23069A Pending DE1179738B (de) | 1962-02-01 | 1963-01-29 | Verfahren zum Anschliessen mehrerer UEber-tragungskanaele an einen Kanal hoeherer UEber-tragungskapazitaet und Anordnung zur Durch-fuehrung dieses Verfahrens |
Country Status (6)
Country | Link |
---|---|
US (1) | US3229259A (de) |
BE (1) | BE627529A (de) |
CH (1) | CH407599A (de) |
DE (1) | DE1179738B (de) |
GB (1) | GB963959A (de) |
NL (2) | NL141996B (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3334183A (en) * | 1963-10-24 | 1967-08-01 | Bell Telephone Labor Inc | Teletypewriter receiver for receiving data asynchronously over plurality of lines |
US3310626A (en) * | 1963-02-28 | 1967-03-21 | Itt | Time shared telegraph transmission system including sequence transmission with reduction of start and stop signals |
US3300763A (en) * | 1963-08-20 | 1967-01-24 | Ibm | Message exchange system utilizing time multiplexing and a plurality of different sized revolvers |
US3288928A (en) * | 1963-08-21 | 1966-11-29 | Gen Dynamics Corp | Sampling detector |
US3332068A (en) * | 1963-08-23 | 1967-07-18 | Ibm | System for transferring data to a number of terminals |
US3293618A (en) * | 1963-10-04 | 1966-12-20 | Rca Corp | Communications accumulation and distribution |
US3366737A (en) * | 1963-11-21 | 1968-01-30 | Itt | Message switching center for asynchronous start-stop telegraph channels |
US3341818A (en) * | 1964-06-30 | 1967-09-12 | Ibm | Plural line scanner |
US3555184A (en) * | 1964-10-21 | 1971-01-12 | Bell Telephone Labor Inc | Data character assembler |
US3344410A (en) * | 1965-04-28 | 1967-09-26 | Ibm | Data handling system |
US3421147A (en) * | 1965-05-07 | 1969-01-07 | Bell Telephone Labor Inc | Buffer arrangement |
US3374467A (en) * | 1965-05-27 | 1968-03-19 | Lear Siegler Inc | Digital data processor |
US3461245A (en) * | 1965-11-09 | 1969-08-12 | Bell Telephone Labor Inc | System for time division multiplexed signals from asynchronous pulse sources by inserting control pulses |
US3417374A (en) * | 1966-01-24 | 1968-12-17 | Hughes Aircraft Co | Computer-controlled data transferring buffer |
US3439342A (en) * | 1966-05-11 | 1969-04-15 | Packard Instrument Co Inc | Data organization system for multiparameter analyzers |
US3509540A (en) * | 1967-01-17 | 1970-04-28 | Martin Marietta Corp | Multiple format generator |
GB1195899A (en) * | 1967-11-21 | 1970-06-24 | Mini Of Technology | Improvements in or relating to Synchronising Arrangements in Digital Communications Systems. |
US3546678A (en) * | 1968-03-29 | 1970-12-08 | Bell Telephone Labor Inc | Telephone traffic data recorder |
US3804987A (en) * | 1972-03-13 | 1974-04-16 | Honeywell Inf Systems | Multiplexing apparatus having interlaced and/or parallel data transfer with a data processor and communication lines |
US3814860A (en) * | 1972-10-16 | 1974-06-04 | Honeywell Inf Systems | Scanning technique for multiplexer apparatus |
US3764989A (en) * | 1972-12-20 | 1973-10-09 | Ultronic Systems Inc | Data sampling apparatus |
US4053708A (en) * | 1976-06-17 | 1977-10-11 | Bell Telephone Laboratories, Incorporated | Asynchronous sample pulse generator |
DE3118621A1 (de) * | 1981-05-11 | 1982-11-25 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zum auslesen eindeutiger informationen aus einem digitalen schaltwerk bei zueinander asynchronen steuersignalen fuer das weiterschalten des schaltwerks und das uebernehmen der informationen |
US5469547A (en) * | 1992-07-17 | 1995-11-21 | Digital Equipment Corporation | Asynchronous bus interface for generating individual handshake signal for each data transfer based on associated propagation delay within a transaction |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3045211A (en) * | 1952-08-01 | 1962-07-17 | Burroughs Corp | Bistable circuits |
US3099818A (en) * | 1959-06-30 | 1963-07-30 | Ibm | Scan element for computer |
-
0
- BE BE627529D patent/BE627529A/xx unknown
- NL NL288425D patent/NL288425A/xx unknown
-
1962
- 1962-02-01 US US170401A patent/US3229259A/en not_active Expired - Lifetime
-
1963
- 1963-01-02 GB GB245/63A patent/GB963959A/en not_active Expired
- 1963-01-29 DE DEJ23069A patent/DE1179738B/de active Pending
- 1963-01-30 CH CH116263A patent/CH407599A/de unknown
- 1963-01-31 NL NL63288425A patent/NL141996B/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
NL288425A (de) | |
CH407599A (de) | 1966-02-15 |
US3229259A (en) | 1966-01-11 |
GB963959A (en) | 1964-07-15 |
BE627529A (de) | |
NL141996B (nl) | 1974-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1179738B (de) | Verfahren zum Anschliessen mehrerer UEber-tragungskanaele an einen Kanal hoeherer UEber-tragungskapazitaet und Anordnung zur Durch-fuehrung dieses Verfahrens | |
DE2205260C3 (de) | Schaltungsanordnung zum Übertragen von Daten zwischen einer zentralen Datenverarbeitungsanlage und einer Reihe von Datenstationen | |
DE3232600C2 (de) | ||
DE1474062B2 (de) | Datenverarbeitungsanlage mit einer anzahl von pufferspeichern | |
DE2855673A1 (de) | Anordnung zur handhabung des direkten zugriffs auf den speicher einer datenverarbeitungsanlage | |
DE1474388C3 (de) | Schieberegisterspeicherstufe mit Feldeffekttransistoren | |
DE2148956B2 (de) | Datenübertragungssystem | |
DE2822896C2 (de) | ||
DE1160892B (de) | Schiebeeinheit | |
DE1275088B (de) | Schaltungsanordnung fuer rechnergesteuerte Speichervermittlungsanlagen | |
DE1197935B (de) | Code-Umsetzungsschaltung, insbesondere fuer Fernsprechvermittlungsanlagen | |
DE1234054B (de) | Byte-Umsetzer | |
DE1268885B (de) | Verfahren zum Sortieren von digitalen Magnetbanddaten und Vorrichtung zur Durchfuehrung des Verfahrens | |
DE2157515A1 (de) | Digitale Datenverarbeitungs-Einrichtung | |
DE2143442C3 (de) | Anordnung zur Erzeugung von Speicheradressen bei einem Zeitvielfachdatennetzwerk | |
DE1165687B (de) | Verfahren und Schaltungsanordnung zur zentralen Erfassung von auf Fernmeldeleitungenin wahlloser Folge anfallenden Signalimpulsen, insbesondere von Gebuehrenimpulsen in Fernsprechanlagen | |
DE2263435B2 (de) | Rechnergesteuerte Vermittlungseinrichtung | |
DE3036923C2 (de) | Mit Eingabeeinrichtungen wahlweise bestückbare Station für Signalübertragungseinrichtungen | |
DE2017879B2 (de) | Speicheranordnung mit freiem Zugriff | |
DE2437392C3 (de) | Schaltungsanordnung zum Übertragen von asynchronen Datensignalen | |
DE1916852B2 (de) | Schaltung eines Kanalwerks zur zyklisch wiederholten Übergabe von Datensätzen aus einem Speicher in jeweils einen von mehreren Übertragungskanälen | |
DE2611747A1 (de) | Fernsprechvermittlungsanordnung | |
DE2511348A1 (de) | Steuerspeicher | |
DE3816203C2 (de) | ||
DE1947437C (de) | Schaltungsanordnung zum Abtasten und Steuern der Übertragung von Informationen zwischen einem Speichersystem und Ein- und Ausgabegeräten datenverarbeitender Maschinen |