JP2008182425A - フィルタ回路 - Google Patents

Abstract

【課題】連続する複数のサンプリングタイミングで混入する幅狭のノイズを除去する。
【解決手段】フィルタ回路１は入力信号処理回路２と信号レベル判定回路３とを備える。入力信号処理回路２は、クロック信号ＣＬＫでデジタル入力信号Ｄinをサンプリングして保持し、隣り合うサンプリングタイミングの間においてデジタル入力信号Ｄinにレベル変化が生じた場合、その保持した信号を反転する。信号レベル判定回路３は、サンプリング入力信号Ｄｓをクロック信号ＣＬＫで複数段に順次遅延させ、遅延させた各段の信号が全て一致したときに、その一致したレベルを持つ信号Ｄoutを出力する。
【選択図】図１

Description

本発明は、デジタル信号に含まれるノイズを除去するフィルタ回路に関する。

信号線にノイズが混入する場合、その信号線を介して入力される信号をサンプリングすることによりデジタル信号値の系列からノイズを除去するノイズ除去回路が開示されている（特許文献１参照）。このノイズ除去回路は、ノイズが時間幅の短いパルスとして混入することに着目し、入力信号をクロック信号によりサンプリングした上で、所定の幅以下のパルス信号を取り除くようになっている。

具体的には、デジタル信号を順次遅延するための複数の遅延器と、遅延器の出力の全てがＨレベルの場合に第１の判定信号を発生する第１の論理回路と、遅延器の出力の全てがＬレベルの場合に第２の判定信号を発生する第２の論理回路と、第１の判定信号が入力されるとＨレベルを出力し、第２の判定信号が入力されるとＬレベルを出力するＲＳフリップフロップとを備えて構成されている。
特開２０００−１３４０７０号公報

特許文献１記載のノイズ除去回路は、サンプリングタイミングにおける信号レベルのみに基づいてノイズを除去する。そのため、例えば一定レベルの信号が入力されている時に、当該信号レベルとは異なるレベルを持ちサンプリング周期よりも短い幅を持つノイズが、連続する複数のサンプリングタイミングで入ると、上記信号レベルとは異なるレベルが所定数以上連続してサンプリングされることになる。その結果、ＲＳフリップフロップの出力が反転し、ノイズを正規の信号として出力してしまう。

本発明は上記事情に鑑みてなされたもので、その目的は、連続する複数のサンプリングタイミングでノイズが入っても当該ノイズを除去することができるフィルタ回路を提供することにある。

請求項１に記載した手段によれば、入力信号処理回路は、クロック信号によりデジタル入力信号をサンプリングして保持するとともに、各サンプリングタイミングの間においてデジタル入力信号にレベル変化が生じた場合、上記保持した信号を反転する。これにより、例えば一定レベルの信号が入力されている時に、当該信号レベルとは異なるレベルを持ちサンプリング周期よりも短い幅を持つノイズが、連続する複数のサンプリングタイミングで入った場合、入力信号処理回路は、保持した信号の反転動作を繰り返してサンプリング周期ごとにレベルが変化するサンプリング入力信号を出力する。

信号レベル判定回路は、このサンプリング入力信号をクロック信号に同期して複数段に順次遅延させ、これら遅延させた各段の信号が全て一致したことを条件として当該一致したレベルを持つ信号を出力する。上述した例の場合には、サンプリング入力信号がサンプリング周期ごとに変化するので、信号レベル判定回路は、サンプリングタイミングにおけるノイズレベルを信号レベルとして出力することはなく、連続的に混入する幅狭のノイズを確実に除去できる。

請求項２に記載した手段によれば、入力信号処理回路は、クロック信号に同期してデジタル入力信号をサンプリングして得たサンプリング入力信号を保持するサンプリング回路と、各サンプリングタイミングの間におけるデジタル入力信号のレベル変化を検出するレベル変化検出回路と、デジタル入力信号のレベル変化が検出されない場合には、サンプリング回路により保持されたサンプリング入力信号を保持し、デジタル入力信号のレベル変化が検出された場合には、現在保持している信号のレベルを反転して保持するレベル変化情報付加回路とを備えている。

すなわち、サンプリング回路とレベル変化情報付加回路はそれぞれ保持回路を備えており、レベル変化情報付加回路は、レベル変化検出回路から出力されるレベル変化検出信号に基づいて、サンプリング回路から出力されるサンプリング入力信号と、自ら保持している信号のレベル反転信号との何れか一方を選択して保持する。これにより、入力信号処理回路は、サンプリングしたデジタル入力信号に対し、さらにデジタル入力信号のレベル変化情報が付加されたサンプリング入力信号を出力する。

請求項３に記載した手段によれば、レベル変化検出回路は、各サンプリングタイミングの間（各サンプリング周期）におけるデジタル入力信号の第１レベルから第２レベルへの変化、第２レベルから第１レベルへの変化をそれぞれ検出するレベル変化検出回路を備えている。

以下、本発明の一実施形態について図面を参照しながら説明する。
図１は、入力したデジタル信号値の系列からノイズを除去するフィルタ回路（ノイズ除去回路）の構成を示している。このフィルタ回路１に入力されるデジタル入力信号Ｄinは、例えば変速機において車輪の回転速度、エンジンの回転数などを検出する回転数検出センサの出力信号、通信システムにおける通信信号などの２値化信号である。フィルタ回路１はＣＭＯＳ素子により構成されており、前段のバイポーラ素子により構成されたアナログ回路（図示せず）とともに、ＢｉＣＭＯＳプロセスによるＩＣとして形成されている。

フィルタ回路１は、クロック信号ＣＬＫに同期して動作する入力信号処理回路２と信号レベル判定回路３とから構成されている。入力信号処理回路２は、サンプリングタイミング（クロック信号ＣＬＫのアップエッジ）でデジタル入力信号Ｄinをサンプリングして保持し、隣り合うサンプリングタイミングの間（各サンプリング周期）においてデジタル入力信号Ｄinにレベル変化が生じた場合、その保持した信号を反転するようになっている。そして、保持した信号をサンプリング入力信号Ｄｓとして出力する。

信号レベル判定回路３は、サンプリング入力信号Ｄｓをクロック信号ＣＬＫのアップエッジで複数段に順次遅延させ、これら遅延させた各段の信号が全てＨレベル（第１レベル）となったことに応じてＨレベルの信号Ｄoutを出力し、これら遅延させた各段の信号が全てＬレベル（第２レベル）となったことに応じてＬレベルの信号Ｄoutを出力する。

図２は、入力信号処理回路２の構成を示している。入力信号処理回路２は、レベル変化検出回路４、サンプリング回路５およびレベル変化情報付加回路６から構成されている。このうちレベル変化検出回路４は、各サンプリングタイミングの間におけるデジタル入力信号Ｄinのレベル変化の有無を検出するものであり、リセット端子（Ｌレベルでリセット）を持つ２つのＤフリップフロップ７、８を備えている。

Ｄフリップフロップ７は、各サンプリングタイミングの間におけるデジタル入力信号ＤinのＨレベルからＬレベルへの変化を検出する回路であり、そのデータ端子にはＨレベルに対応する電圧Ｖccが与えられており、リセット端子にはデジタル入力信号Ｄinが与えられている。Ｄフリップフロップ８は、各サンプリングタイミングの間におけるデジタル入力信号ＤinのＬレベルからＨレベルへの変化を検出する回路であり、そのデータ端子には電圧Ｖccが与えられており、リセット端子にはＮＯＴ回路９を介してデジタル入力信号Ｄinの反転信号が与えられている。

これらＤフリップフロップ７、８の各出力端子（ノード１−１、１−２）は、それぞれＮＯＴ回路１０、１１を介してＡＮＤ回路１２に入力されている。ＡＮＤ回路１２の出力端子（ノード１−３）から出力されるレベル変化検出信号Ｄａは、直前のサンプリングタイミング以降にデジタル入力信号Ｄinのレベル変化があった場合にＨレベルになり、レベル変化がなかった場合にＬレベルのままとなる。

サンプリング回路５は、Ｄフリップフロップ１３を備えており、クロック信号ＣＬＫのアップエッジでデジタル入力信号Ｄinをサンプリングして保持する。Ｄフリップフロップ１３の出力端子をノード１−４とする。レベル変化情報付加回路６は、Ｄフリップフロップ１４を備えている。レベル変化検出回路４から出力されるレベル変化検出信号ＤａがＬレベルの場合には、サンプリング回路５により保持されたデジタル入力信号ＤinをＤフリップフロップ１４に保持し、レベル変化検出信号ＤａがＨレベルの場合には、Ｄフリップフロップ１４が保持している信号のレベルを反転して保持し直す。

このレベル変化検出信号Ｄａに基づく択一的保持動作は、ＡＮＤ回路１５、１６、ＯＲ回路１７およびＮＯＴ回路１８、１９により行われる。ＡＮＤ回路１５には、レベル変化検出信号Ｄａと、Ｄフリップフロップ１４の出力信号をＮＯＴ回路１９により反転した信号とが入力され、ＡＮＤ回路１６には、レベル変化検出信号ＤａをＮＯＴ回路１８により反転した信号と、サンプリング回路５から出力されるデジタル入力信号Ｄinとが入力されている。これらＡＮＤ回路１５、１６の出力信号は、ＯＲ回路１７を介してＤフリップフロップ１４のデータ端子に与えられており、Ｄフリップフロップ１４の出力端子（ノード１−５）からはサンプリング入力信号Ｄｓが出力される。

図３は、信号レベル判定回路３の構成を示している。直列に接続された６個のＤフリップフロップ２１〜２６は、入力信号処理回路２から与えられるサンプリング入力信号Ｄｓをクロック信号ＣＬＫの周期（サンプリング周期）ずつ順次遅延させて伝播する遅延回路２０を構成している。ＡＮＤ回路２７は、Ｄフリップフロップ２１〜２６の出力信号を入力とし、順次遅延させた各段の信号が全てＨレベル（第１レベル）となったときにＨレベルの信号を出力する。ＮＯＲ回路２８は、Ｄフリップフロップ２１〜２６の出力信号を入力とし、順次遅延させた各段の信号が全てＬレベル（第２レベル）となったときにＨレベルの信号を出力する。

ＡＮＤ回路２７、ＮＯＲ回路２８よりも後の回路は、クロック信号ＣＬＫに同期して動作するＲＳフリップフロップ２９を構成している。ＲＳフリップフロップ２９は、ＡＮＤ回路２７とＮＯＲ回路２８の各出力信号を入力とするＯＲ回路３０とＤフリップフロップ３１とを備えている。Ｄフリップフロップ３１は、ＯＲ回路３０の出力信号がＬレベルの場合には、自ら保持している信号をそのまま保持し、ＯＲ回路３０の出力信号がＨレベルの場合には、ＡＮＤ回路２７の出力信号を保持する。

このＯＲ回路３０の出力信号に基づく択一的保持動作は、ＡＮＤ回路３２、３３、ＯＲ回路３４およびＮＯＴ回路３５により行われる。ＡＮＤ回路３２には、ＯＲ回路３０の出力信号をＮＯＴ回路３５により反転した信号とＤフリップフロップ３１の出力信号とが入力され、ＡＮＤ回路３３には、ＯＲ回路３０の出力信号とＡＮＤ回路２７の出力信号とが入力されている。これらＡＮＤ回路３２、３３の出力信号は、ＯＲ回路３４を介してＤフリップフロップ３１のデータ端子に与えられており、Ｄフリップフロップ３１の出力端子（ノード２−１０）からはフィルタ処理後の出力信号Ｄoutが出力される。なお、以降の説明において、Ｄフリップフロップ２１〜２６の各出力端子をノード２−１〜２−６とし、ＡＮＤ回路２７、ＮＯＲ回路２８、ＯＲ回路３０の各出力端子をノード２−７、２−８、２−９とする。

次に、フィルタ回路１の動作について図４ないし図１２に示すタイミングチャートを参照しながら説明する。
図４は、デジタル入力信号Ｄinにノイズが混入していない場合の入力信号処理回路２のタイミングチャートであり、図５は、デジタル入力信号Ｄinにサンプリング周期よりも短い幅を持つノイズが混入している場合の入力信号処理回路２のタイミングチャートである。何れも、上から順にデジタル入力信号Ｄin、クロック信号ＣＬＫ、ノード１−１〜ノード１−５の信号を示しており、デジタル入力信号Ｄinでの格子表示を付した部分がノイズである。

ノード１−１の信号は、直前のサンプリングタイミング以降にデジタル入力信号ＤinにＨレベルからＬレベルへの変化が一度でもあったときにＬレベルとなり、ＨレベルからＬレベルへの変化が一度もなかったときにＨレベルとなる。ノード１−２の信号は、直前のサンプリングタイミング以降にデジタル入力信号ＤinにＬレベルからＨレベルへの変化が一度でもあったときにＬレベルとなり、ＬレベルからＨレベルへの変化が一度もなかったときにＨレベルとなる。その結果、ノード１−３のレベル変化検出信号Ｄａは、既述したように直前のサンプリングタイミング以降にデジタル入力信号Ｄinのレベル変化が一度でもあった場合にＨレベルとなり、レベル変化が一度もなかった場合にＬレベルのままとなる。

レベル変化検出信号ＤａがＬレベルの場合には、次のサンプリングタイミング（クロック信号ＣＬＫのアップエッジ）で、サンプリング回路５により保持されたデジタル入力信号ＤinをＤフリップフロップ１４に保持する。レベル変化検出信号ＤａがＨレベルの場合には、次のサンプリングタイミングで、Ｄフリップフロップ１４が保持している信号のレベルを反転して保持し直す。ノード１−５のサンプリング入力信号Ｄｓは、上記Ｄフリップフロップ１４の出力信号である。

ノイズが入らない図４では、デジタル入力信号Ｄinのレベルが変化すると、その変化後最初のサンプリングタイミングで、サンプリング入力信号Ｄｓはデジタル入力信号Ｄinのレベルに変化する。これに対し、サンプリング周期よりも短い幅を持つノイズが入る図５では、ノイズが入る毎に次のサンプリングタイミングでサンプリング入力信号Ｄｓが反転する。そして、１サンプリング周期の間にデジタル入力信号Ｄinに一度もレベル変化がなかった場合に、当該周期が終了するサンプリングタイミングで、サンプリング入力信号Ｄｓはデジタル入力信号Ｄinのレベルに一致する。

図６〜図１２は、信号レベル判定回路３におけるタイミングチャートで、何れも上から順にクロック信号ＣＬＫ、ノード１−５、ノード２−１〜ノード２−１０の各信号を示している。ノード２−７の信号は、ノード２−１からノード２−６の各信号が全てＬレベルのときにＨレベルとなり、ノード２−８の信号は、ノード２−１からノード２−６の各信号が全てＨレベルのときにＨレベルとなる。従って、ノイズか否かの判定信号であるノード２−９の信号は、ノード２−１からノード２−６の信号が全てＬレベルまたは全てＨレベルのときにＨレベル（正規の信号と判定）となり、それ以外のときにＬレベル（ノイズと判定）となる。

図６は、Ｌレベルのデジタル入力信号Ｄinに対してサンプリング周期よりも短い幅（または等しい幅）を持つノイズが１度混入した場合を示している。この場合、ノード１−５のサンプリング入力信号Ｄｓは１サンプリング周期だけＨレベルとなり、それが遅延回路２０を構成する各Ｄフリップフロップ２１〜２６にサンプリング周期ずつ遅れながら順次伝播される。このＨレベルの信号が遅延回路２０を通過するまでの６サンプリング周期の間、ノード２−７からノード２−９の信号はＬレベルとなる。ノード２−９の信号がＬレベルの期間、出力信号Ｄoutは現在の値（Ｌレベル）を保持し続ける。

図７は、Ｌレベルのデジタル入力信号Ｄinに対してサンプリング周期よりも短い幅を持つノイズが連続的に混入した場合を示している。図５に示したように、サンプリング入力信号Ｄｓは、連続するサンプリングタイミングで同じレベル（Ｈレベル）のノイズが混入しても、ノイズが混入する毎にレベルが反転する。このレベル反転を繰り返すサンプリング入力信号Ｄｓは、遅延回路２０を伝播する。

従って、サンプリング周期よりも短い幅を持つノイズがデジタル入力信号Ｄinに連続的に混入している期間（厳密には当該ノイズが消滅してサンプリング入力信号Ｄｓのレベルが一定となってから６サンプリング周期が経過するまでの期間）、ノード２−７からノード２−９の信号はＬレベルとなる。この期間では出力信号Ｄoutは現在の値（Ｌレベル）を保持し続ける。

図７では、サンプリング周期よりも短い幅を持つＨレベルのノイズが２回連続してサンプリングタイミングに混入した場合を示したが、３回以上連続してサンプリングタイミングに混入する場合も、同様にサンプリング入力信号Ｄｓがレベル反転を繰り返す。従って、フィルタ回路１が連続的に混入する幅狭のノイズを正規信号と誤り（ノイズレベルに等しい）Ｈレベルの出力信号Ｄoutを出力することはない。

なお、図８は、Ｈレベルのデジタル入力信号Ｄinに対してサンプリング周期よりも短い幅（または等しい幅）を持つノイズが１度混入した場合を示しており、図９は、Ｈレベルのデジタル入力信号Ｄinに対してサンプリング周期よりも短い幅を持つノイズが連続的に混入した場合を示している。これらの場合の動作も、図６、図７に示す場合の動作と同様となる。

以上説明した幅狭のノイズの混入に対し、図１０〜図１２は、それぞれＬレベルのデジタル入力信号Ｄinに対して２サンプリング周期、５サンプリング周期、６サンプリング周期の間連続してＨレベルを保つノイズが混入した場合を示している。一定レベルを保ち続けるノイズが混入する場合は、サンプリング周期よりも短い幅を持つノイズが連続的に混入する場合とは異なり、ノード１−５のサンプリング入力信号Ｄｓは反転せず、ノイズの持つレベル（図１０〜図１２ではＨレベル）のままとなる。

その結果、図１２に示すようにデジタル入力信号Ｄinに６サンプリング周期以上の長さを持つノイズが混入すると、遅延回路２０を構成する各Ｄフリップフロップ２１〜２６の出力信号が全てＨレベルとなり出力信号Ｄoutが（ノイズの持つレベルに等しい）Ｈレベルに変化する。

以上説明した本実施形態のフィルタ回路１は、従来と同様の構成を持つ信号レベル判定回路３の前段に入力信号処理回路２を備えている。この入力信号処理回路２は、クロック信号ＣＬＫによりデジタル入力信号Ｄinをサンプリングして保持するとともに、各サンプリングタイミングの間にデジタル入力信号Ｄinにレベル変化が生じた場合、その保持したサンプリング入力信号Ｄｓを反転する。つまり、入力信号処理回路２は、従来回路では考慮されていなかったサンプリングタイミングの間におけるデジタル入力信号Ｄinのレベル変化を検出し、レベル変化を検出したときにはサンプリング入力信号Ｄｓを強制的に変化させる。

これにより、例えば一定レベルのデジタル入力信号Ｄinが入力されている時に、当該信号レベルとは異なるレベルを持ちサンプリング周期よりも短い幅を持つノイズが、連続する複数のサンプリングタイミングで混入した場合でも、入力信号処理回路２は、サンプリング周期ごとにレベルが反転するサンプリング入力信号Ｄｓを出力する。サンプリング入力信号Ｄｓのレベルが反転することにより、ノード２−９の信号がＨレベルとなることを阻止できる。その結果、フィルタ回路１は、デジタル入力信号Ｄinに混入する幅狭のノイズを正規信号と誤って出力する（通過させる）ことがなく、幅狭のノイズを確実に除去可能となる。また、入力信号処理回路２は図２に示すように小規模の論理回路で構成できるので、チップ面積の増大も抑えられる。

なお、一定レベルを保ち続けるノイズについても、その長さが６サンプリング周期未満であれば除去することができる。それを超える長さを持つ連続ノイズが混入する虞がある場合には、信号レベル判定回路３の遅延回路２０を構成するＤフリップフロップの直列接続数（段数）を増やすこと、或いはクロック信号ＣＬＫの周期（サンプリング周期）を長くすることが有効である。例えばクロック周波数が１μｓの場合には０〜６μｓの幅を持つノイズを除去できるのに対し、クロック周波数が２μｓの場合には０〜１２μｓの幅を持つノイズを除去できる。

本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
フィルタ回路１は、車両用ＩＣに限らず、高精度な制御が必要となる種々のＩＣにおいて、ノイズによる誤動作を防止するのに有効である。所定値以下の時間幅を持つノイズを除去できるので、パルスマスクしたい回路全般に適用できる。

本発明の一実施形態を示すフィルタ回路の全体構成図 入力信号処理回路の構成図 信号レベル判定回路の構成図 ノイズが混入していない場合の入力信号処理回路のタイミングチャート サンプリング周期よりも短い幅を持つノイズが混入している場合の入力信号処理回路のタイミングチャート サンプリング周期よりも短い幅（または等しい幅）を持つノイズが１度混入した場合の信号レベル判定回路のタイミングチャート サンプリング周期よりも短い幅を持つノイズが連続的に混入した場合の信号レベル判定回路のタイミングチャート 図６相当図 図７相当図 ２サンプリング周期の間同一レベルを保つノイズが混入した場合の信号レベル判定回路のタイミングチャート ５サンプリング周期の間同一レベルを保つノイズが混入した場合の信号レベル判定回路のタイミングチャート ６サンプリング周期の間同一レベルを保つノイズが混入した場合の信号レベル判定回路のタイミングチャート

符号の説明

１はフィルタ回路、２は入力信号処理回路、３は信号レベル判定回路、４はレベル変化検出回路、５はサンプリング回路、６はレベル変化情報付加回路である。

Claims (3)

1. クロック信号によりデジタル入力信号をサンプリングして保持し、各サンプリングタイミングの間において前記デジタル入力信号にレベル変化が生じた場合、前記保持した信号を反転する入力信号処理回路と、
   この入力信号処理回路から出力されるサンプリング入力信号を前記クロック信号に同期して複数段に順次遅延させ、これら遅延させた各段の信号が全て第１レベルとなったことに応じて当該第１レベルの信号を出力し、これら遅延させた各段の信号が全て第２レベルとなったことに応じて当該第２レベルの信号を出力する信号レベル判定回路とを備えていることを特徴とするフィルタ回路。
2. 前記入力信号処理回路は、
   前記クロック信号に同期して前記デジタル入力信号をサンプリングし、そのサンプリング入力信号を保持するサンプリング回路と、
   前記各サンプリングタイミングの間における前記デジタル入力信号のレベル変化を検出するレベル変化検出回路と、
   このレベル変化検出回路により前記デジタル入力信号のレベル変化が検出されない場合には、前記サンプリング回路により保持されたサンプリング入力信号を保持し、前記レベル変化検出回路により前記デジタル入力信号のレベル変化が検出された場合には、自ら保持している信号のレベルを反転して保持するレベル変化情報付加回路とから構成されていることを特徴とする請求項１記載のフィルタ回路。
3. 前記レベル変化検出回路は、
   前記各サンプリングタイミングの間における前記デジタル入力信号の第１レベルから第２レベルへの変化を検出する回路と、前記各サンプリングタイミングの間における前記デジタル入力信号の第２レベルから第１レベルへの変化を検出する回路とを備えて構成されていることを特徴とする請求項２記載のフィルタ回路。

Images