JPH01123376A - オン・オフ状態変化認識方式 - Google Patents

オン・オフ状態変化認識方式

Info

Publication number
JPH01123376A
JPH01123376A JP28239187A JP28239187A JPH01123376A JP H01123376 A JPH01123376 A JP H01123376A JP 28239187 A JP28239187 A JP 28239187A JP 28239187 A JP28239187 A JP 28239187A JP H01123376 A JPH01123376 A JP H01123376A
Authority
JP
Japan
Prior art keywords
state
sampling
register
holding means
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28239187A
Other languages
English (en)
Inventor
Yasusuke Katagiri
片桐 庸介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28239187A priority Critical patent/JPH01123376A/ja
Publication of JPH01123376A publication Critical patent/JPH01123376A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 入力点のオン・オフ状態を定周期サンプリングにより認
識するオン・オフ状態変化認識方式において、各サンプ
リング時間の間隔中にオン状態の発生を検出して保持す
る状態保持手段と、状態保持手段の出力の変化を検出し
て保持する状態変化保持手段と、前記状態保持手段と状
態変化保持手段の各保持出力を定周期サンプリング時に
格納するとともに前回のサンプリング時の状態保持手段
の出力を格納する蓄積手段とを備え、各サンプリング周
期毎に前記蓄積手段の内容を判別してオン・オフ状態を
認識するよう構成する。
[産業上の利用分野] 本発明は情報処理システムにおける多数の外部装置から
のデータやセンサーによる状態検出信号等のオン・オフ
状態を表す入力信号を定周期サンプリングにより認識す
るための方式に関する。
情報処理システムでは、周辺に多数の機器が備えられそ
れらの機器の状態を常に認識して、状態の変化に応じて
制御が行われる。
そのような状態の認識の処理を確実にしかも処理装置の
負担をかけることなく実行できることが望まれている。
[従来の技術] 従来のオン・オフ状態変化の認識方式を第3図(al、
第3図fblおよび第4図(al乃至第4図(dlを用
いて説明する。
第3図(alは従来例の1の原理説明図である。
この従来例の1の場合、入力点の信号の変化検出時、す
なわち図に示すようにオフ状態からオン状態への変化時
、およびその逆のオン状態からオフ状態への変化時に、
その都度検出信号により処理装置に対し割込みを発生し
て処理を開始させる方式である。
第3図山)は従来例の2の原理説明図である。
この従来例の2の場合、入力信号を常時定周期サンプリ
ングにより抽出して、その抽出結果によりオン・オフ状
態の変化を認識するものである。
ところが、従来例の1によれば、CPUを用いた実時間
システムで処理をする場合、入力ボートの他に割込み処
理回路が必要であり、入力点数に比例して回路の規模が
大きくなり、通常の多入力点数システムでは実現するこ
とが困難である。
また従来例の2の方式では、入力点数、サンプリング周
期はCPUを含めた処理能力により決定されるが、サン
プリング周期内のオン・オフ、すなわち、第3図fb)
に示すような瞬時オンや瞬時オフを認識できない。
そこで、従来例の1.2の方式の欠点を解消する方式と
して、第4図(alないし第4図(diに示す従来例の
3の方式が考えられた。
第4図(alはそのブロック構成図、第4図(blは状
態保持回路の動作例を示す図、第4図(C1は認識の例
を示す羽、第4図fdlは認識処理のフローを示す図で
ある。
第4図ta+において、入力信号は■・0ボート4Oか
ら状態保持回路4Iに入力する。状態保持回路41は、
第4図(blの動作例に示されるような機能を有する。
すなわち、サンプリング時間i−1の直後からサンプリ
ング時間iまでの期間に人力信号が瞬時でもオン状態に
なれば(その後オフ状態になっても)、それを検出して
保持する回路手段であり、第4図(blの■と■は時間
i−1からiまでの間に状態が変わらない場合で、時間
iにおける状態保持回路の出力は夫々オン状態とオフ状
態を表す出力を発生する。そして、■から■の例ではオ
ン状態の出力を発生することになる。
第4図(alにおいて、状態保持回路41の保持出力は
各サンプリング周期毎にアドレスバス43によりアドレ
ス指定され、その保持内容がデータバス44上に出力さ
れる。この動作は第4図(dlの処理フローにおいて、
時間iの状Li読込み(400)に相当し、そのデータ
バス上のデータは蓄積部42のレジスタO(REGO)
にセントされて、他のレジスタ1 (時間i−1の状B
)およびレジスタ2 (時間i−2の状態)の値を合わ
せて判断される(第4図fd+の410)。
状態の認識は、第4図(C1の認識の例に示すように、
i−2の状態とi−1の状態およびiにおける状態とか
ら入力信号のiにおける状態を、例えばオンの発生、瞬
時オン、オフの回復(復帰)というような認識結果を得
て、それらの結果に応じて情報処理システムにおける処
理が進められる。
このような状態の認識の後、このレジスタOの内容は次
の認識動作に備えてレジスタlへ代入され(第4図Fd
lの420)、同時にレジスタ1の内容はレジスタ2へ
代入される(第千図[diの43.o)。
[発明が解決しようとする問題点] 上記の従来例の3の方式によると、第4図(diに示す
ように、認識の処理(410)のために、レジスタ1〜
3に蓄積された3回分のサンプリングデータが必要であ
り、さらに認識の後、レジスタ1ヘレジスタ0の内容を
代入する処理(420)とレジスタ2ヘレジスタ1の内
容を代入する処理との2回の代入処理が必要である。こ
のように認識に要するサンプリング回数、認識の後の代
入処理の回数によりCPUに対する負荷が大きくなり、
特に多数の入力点の処理を行う場合に負荷の増大が問題
となっている。
本発明は入力点のオン・オフ状態の認識を定周期サンプ
リングにより行う場合に処理装置への負荷を少なくした
オン・オフ状態変化認識方式を提供することを目的とす
る。
[問題点を解決するための手段] 本発明の原理的構成を第1図fatに示す。
第1図+alにおいて、10はI−0ボート、11は状
態保持手段、12は状態変化保持手段、13はビット情
報の蓄積手段、14は認識手段を表す。
蓄積手段13は読込み指示信号により状態保持手段11
の出力を蓄積するレジスタ(RBG)O1状態変化情報
を保持するレジスタ(REG)1、および前回の状態保
持手段の出力を蓄積するレジスタ(REG)2とで構成
される。
本発明は状態保持手段によりサンプリング間隔の状態を
保持し、状態変化保持手段によりサンプリング間隔にお
ける入力信号のオン・オフ状態の変化を検出保持して、
各サンプリング周期i毎に2つの保持手段の出力を蓄積
手段に蓄積し、前回のサンプリング周期i−1の状態保
持手段の内容と合わせてその時のオン・オフ状態の認識
を行うものである。
[作用] 入力信号は第1図(alの■・Oボート10を介して状
態保持手段11に供給されサンプリングの間隔のおける
オン・オフ状態を保持し、各サンプリング周期毎に読込
み指示信号15が発生して、出力をレジスタ0にセット
される。また、状態変化保持手段12は状態保持手段1
1のサンプリング間隔における状態変化を検出保持し、
その内容を常時レジスタ1に供給して設定される(また
は読込み信号15によりセントされる)。
そして、レジスタ2には、状態認識の終了後代入指示信
号I6の到来に応じてレジスタ0の内容(今回のサンプ
リングにおける状態保持手段11の出力)がゲート13
2から代入されて11次回のサンプリング時の状態変化
の認識の処理に使用される。
第1図(alの構成による作用を第1図(blに示すオ
ン・オフ状態の認識処理のフローを用いて説明すると、
処理100においてサンプリング周期1(今回)の状態
を読込み、蓄積手段13のレジスタ0に格納する。次の
処理110において蓄積手段13の他のレジスタ[2に
既に格納されている状態変化保持手段12の出力の値と
サンプリング周期i−1(前回)の状態保持手段11の
読込み出力の値とに基づいて、認識手段14でオン・オ
フ状態の変化の認識を行う。認識の後、処理120にお
いて、レジスタ2に対しレジスタ0の内容を代入する処
理を行う。
[実施例] 本発明の実施例の構成を第2図(alに示す。
第2図(a)において、20はT−0ボート、21.2
2はフリップフロップ回路1.2 (図にはFF1、F
F2と表示し、以下FF回路1、FF回路2という)で
夫々状態保持回路と状態変化保持回路を構成し、23は
複数のビット、この例では8ビツトのレジスタで、この
実施例ではその中のO〜2ビットの位置を夫々1ビツト
のレジスタ、REGO〜REG2として使用する。24
.25はインターフェイス回路(I−F) 、26はC
PU(中央処理装置)、27はメモリ、200はアドレ
スおよびデータのバスを表す。
第2図ta+の構成の動作を説明すると、10ポート2
0に供給された入力信号はアンド回路211に与えられ
、その時OFF回路1がリセット状態で、入力信号が“
1” (オン状態)になるとFF回路1はセットされ、
既にセント状態の時はそのまま保持する。
一方、FF回路2はFF回路Iのセント出力の変化を微
分回路28と整形回路29により検出し、“1″から“
0”および”0”から“1″へ両方の変化があると出力
信号を発生し、アンド回路221に入力する。FF回路
2がリセット状態であり、かつリセット信号が入力され
てない場合はアンド回路221から出力が発生し、FF
回路2はセットされその出力により、レジスタ23のR
EGlは@1″状態となり、FF回路1に変化が生じな
いとFF回路2はリセット状態を保持する。
状態保持回路のFF回路1の状態はCPU26による各
サンプリング周期毎に発生する指令がインターフェイス
回路24に与えられて状態を読取られる。この時FF回
路1.2はいずれもリセット入力端子にリセット信号が
供給されてリセットされる。ただし、FF回路1はその
時の入力信号が1” (オン状Li)であれば直ちにセ
ットされる。
FF回路1の内容はCPU26によりレジスタ23のR
EGOの位置にセットされ、REGO〜2の内容に基づ
いてCPU26において認識処理が行われる。
この場合、3つのビット(REGO〜3)の状態(バイ
ナリ数値のOから7の8種類の状態がある)に応じて予
めテーブルを設けて状態の認識を行うことができる。
オン・オフ状態変化の認識を行ったら、レジスタ23の
REGOの内容をREG2へ代入する処理を行い、その
サンプリング周期における処理を終了する。
第2図(blに入力信号に対するFF回路1とFF回路
2の動作例を示す。人力信号が第2図(blに示すよう
なパターンで入力すると、サンプリング周期の時間2に
おいて“0”であったものが、次の周期の時間3までの
間に瞬時オンが発生し、これによりFF回路1がセット
され、さらにFF回路lのセント出力によりFF回路2
がセットされる。
時間3になり、サンプリングのために上記した読取り動
作と認識動作が行われるとともにFF回路1.2はいず
れもリセットされる。この後同様に時間4になる前に入
力信号がオフ状態からオン状態へ変化して、FF回路1
.2は共にセット状態となり、次のサンプリング周期の
時間4になると読取りと認識が行われ、FF回路l、2
のリセットが実行される。この場合、FF回路1は一旦
すセントされるが、入力信号が“1” (オン状態表示
)であるから直ぐにセットされる。
さらに、第2図(C1に各種の信号パターンについての
認識動作例を示す。
第2図tc+には、■から■までの各パターンに対しサ
ンプリング周期の時開i−1の値(前回の状態保持回路
の読取り結果)と、前回のサンプリング周期の時間i−
1と今回のサンプリング時間iとの間に状態保持回路に
変化が生じたか否かを示す値(状態変化保持回路の出力
)、および今回(時間i)の状態保持回路の読取り値が
夫々の欄に示され、各パターンについての認識結果が夫
々示されている。
[発明の効果コ 本発明によれば、オン・オフ状態認識のためのサンプリ
ングデータが今回(i)と前回(i −1)の値だけを
用いるので、従来のように今回(i)と以前の2回(i
−2,1−1)分のデータを必要とする場合に比べ、サ
ンプリング周期を従来の2倍の長さにすることができる
。また、次のサンプル動作の準備として今回の状態保持
回路の読取り結果をレジスタの前回の位置(REG2)
へ代入するだけなので、従来方式に比べて処理を削減す
ることができる。
【図面の簡単な説明】
第1図ta+は本発明の原理的構成を示す図、第1図(
blは本発明によるオン・オフ状態認識処理のフローを
示す図、第2図(alは本発明の実施例の構成を示す図
、第2図(b)は実施例による状態保持回路と状態変化
保持回路の動作例を示す図、第2図(C1は実施例のオ
ン・オフ状態の認識動作の例を示す図、第3図(5)、
第3図(blは従来例の1.2の原理説明図、第4図f
atは従来例の3のブロック構成図、第4図(blは従
来例の3の状態保持回路の動作例を示す図、第4図(C
1は従来例の3の認識の例を示す図、第4図(d+は従
来例の3の認識処理のフローを示す図である。 第1図(81図中、 10:I・0ポート 11:状態保持手段 12:状態変化保持手段 13:ビット情報の蓄積手段 14:認識手段

Claims (1)

  1. 【特許請求の範囲】 入力点のオン・オフ状態を定周期サンプリングにより認
    識するオン・オフ状態変化認識方式において、 各サンプリング時間の間隔中にオン状態の発生を検出し
    て保持する状態保持手段(11)と、状態保持手段(1
    1)の出力の変化を検出して保持する状態変化保持手段
    (12)と、 前記状態保持手段(11)と状態変化保持手段(12)
    の各保持出力を定周期サンプリング時に格納するととも
    に前回のサンプリング時の状態保持手段(11)の出力
    を格納する蓄積手段(13)とを備え、各サンプリング
    周期毎に前記蓄積手段の内容を判別してオン・オフ状態
    を認識することを特徴とするオン・オフ状態変化認識方
    式。
JP28239187A 1987-11-09 1987-11-09 オン・オフ状態変化認識方式 Pending JPH01123376A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28239187A JPH01123376A (ja) 1987-11-09 1987-11-09 オン・オフ状態変化認識方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28239187A JPH01123376A (ja) 1987-11-09 1987-11-09 オン・オフ状態変化認識方式

Publications (1)

Publication Number Publication Date
JPH01123376A true JPH01123376A (ja) 1989-05-16

Family

ID=17651796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28239187A Pending JPH01123376A (ja) 1987-11-09 1987-11-09 オン・オフ状態変化認識方式

Country Status (1)

Country Link
JP (1) JPH01123376A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182425A (ja) * 2007-01-24 2008-08-07 Denso Corp フィルタ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182425A (ja) * 2007-01-24 2008-08-07 Denso Corp フィルタ回路

Similar Documents

Publication Publication Date Title
KR940011670B1 (ko) 인터럽트 컨트롤러
EP0155211A2 (en) System for by-pass control in pipeline operation of computer
US4949241A (en) Microcomputer system including a master processor and a slave processor synchronized by three control lines
US4517643A (en) Interrupt control apparatus for a data processing system
JPH0454255B2 (ja)
US4319322A (en) Method and apparatus for converting virtual addresses to real addresses
JPH01123376A (ja) オン・オフ状態変化認識方式
US5668936A (en) Printer for exclusively selecting a host apparatus and a command system for use with the selected host apparatus
US5210835A (en) Data processing system having apparatus for increasing the execution speed of bit field instructions
US4941085A (en) Data processing system having apparatus for increasing the execution speed of bit field instructions
JPH11232211A (ja) Dma制御装置及びdma制御方法
JP3096382B2 (ja) Dma回路
EP0549328A2 (en) Labelling method and apparatus thereof
SU1116432A1 (ru) Микропрограммный процессор со средствами быстрого прерывани
KR100234321B1 (ko) 리미트 신호 처리 방법
JPS6239778B2 (ja)
JPS61151746A (ja) デ−タエラ−の処理方法
JPH07117991B2 (ja) 文字認識装置の辞書検索方式
JPH0496162A (ja) インタフェース装置
JPS6186830A (ja) デ−タ処理方式
JPS6232509B2 (ja)
JPS63188233A (ja) 中央演算処理装置
JPS6120139A (ja) 割込み制御方式
JPS61183787A (ja) デ−タ変化検出回路
JPH01152523A (ja) 信号検出回路