JP4934980B2 - バスレシーバ回路及び該バスレシーバ回路に用いられるノイズ除去方法 - Google Patents

Description

この発明は、バスレシーバ回路及び該バスレシーバ回路に用いられるノイズ除去方法に係り、特に、多数の負荷が接続されているバス線からバス信号を受け取る場合に用いて好適なバスレシーバ回路及び該バスレシーバ回路に用いられるノイズ除去方法に関する。

バスレシーバ回路は、バス線に接続され、同バス線からバス信号を受け取るバッファとしての機能を有しているが、多数の負荷が接続されているバス線上では、反射などの影響によりバス信号に波形歪みが発生することがある。このため、この波形歪みをバスレシーバ回路が取り込んでしまうという誤動作を防止することが要求されている。

この種のバスレシーバ回路は、従来では、たとえば図３に示すように、シュミットトリガ型バッファ１と、遅延型フリップフロップ（Ｆ／Ｆ）２とから構成されている。シュミットトリガ型バッファ１は、バス信号ｂがクロックパルスｃｋに同期して伝送されているバス線Ｂから同バス信号ｂを受け取り、バス信号ｃとしてＦ／Ｆ２へ送出する。Ｆ／Ｆ２は、バス信号ｃをクロックパルスｃｋに同期して受け取る。このバスレシーバ回路では、シュミットトリガ型バッファ１の有しているヒステリシス特性に応じた対ノイズ特性が得られる。

また、従来、この種の技術としては、たとえば、次のような文献に記載されたものがある。
特許文献１に記載された通信装置では、入力クロックパルスの論理レベルの変化点が検出され、この変化点の検出後、同一レベル持続監視回路により、所定の時間に信号変化がなく持続したことが監視された場合、データがラッチされる。

特許文献２に記載されたノイズ除去バスレシーバでは、予め２つのリファレンス電圧が設定され、それぞれ別々の差動増幅回路に入力され、同差動増幅回路の出力が適宜切り替えられる。このため、入力信号にノイズが発生しても、誤った信号が取り込まれないようになっている。
特開２００１−３１８８８２号公報（要約書、図６） 特開平１０−０９３４０３号公報（要約書、図１、図２、図４）

しかしながら、上記従来のバスレシーバ回路では、次のような問題点があった。
すなわち、図３のバスレシーバ回路は、シュミットトリガ型バッファ１が用いられているが、バス信号ｂに含まれるノイズの電圧レベルが同バッファ１のヒステリシス特性の上限値又は下限値を越えた場合には、対ノイズ特性が得られないという問題点がある。

また、特許文献１に記載された通信装置では、入力クロックパルスの論理レベルの変化点が検出され、また、所定時間データが持続しているか否かの判定が行われるようになっているため、この発明とは構成が異なる。

特許文献２に記載されたノイズ除去バスレシーバでは、信号の立ち上がり変化直後にノイズ分が重畳され、第１のリファレンス電位を下回っても良いが、第２のリファレンス電位を下回るようなノイズがあった場合、所望の動作が得られるず、回路は誤動作する。
同様に、信号立ち下がり変化直後にノイズ分が重畳され、第２のリファレンス電位を上回っても良いが、第１のリファレンス電位を上回るようなノイズがあった場合、所望の動作が得られず、回路が誤動作する。このため、発生するノイズ量を予め見込んでリファレンス電圧を設定しておく必要があるなど、未知のノイズ量が発生するようなバスには対応できないという問題点がある。

この発明は、上述の事情に鑑みてなされたもので、多数の負荷が接続されているバス線からバス信号を受け取る場合、同バス信号の正規の変化タイミング以外で発生した波形歪み（ノイズ）の影響を除去することが可能なバスレシーバ回路を提供することを目的としている。

上記課題を解決するために、請求項１記載の発明は、所定の周期をもつバス信号が、当該バス信号の１／２周期毎に１発のクロックパルスに同期して伝送されるバス線から前記バス信号を前記１発のクロックパルスに同期して受け取るバスレシーバ回路に係り、前記バス信号の正規の変化タイミングである前端から次の正規の変化タイミングである後端にわたる１／２周期毎に、当該１／２周期の前記前端よりも後の期間であって、前記後端よりも前の期間に前記バス信号に含まれているノイズを除去するノイズ除去回路が設けられていることを特徴としている。

請求項２記載の発明は、請求項１記載のバスレシーバ回路に係り、前記ノイズ除去回路は、前記バス信号の１／２周期毎に、当該１／２周期の前端以降の最初の変化を検出すると同時に該バス信号の電圧レベルに対応した論理レベルをホールドし、該１／２周期の後端に達する直前に該ホールドを解除する構成とされていることを特徴としている。

請求項３記載の発明は、請求項１又は２記載のバスレシーバ回路に係り、前記ノイズ除去回路は、前記バス信号の電圧レベルの変化を検出して信号変化検出信号を出力する信号変化検出回路と、前記１発のクロックパルスに基づいて当該１／２周期の後端に達する直前にリセット信号を出力するリセット回路と、前記信号変化検出回路により当該１／２周期における最初の前記信号変化検出信号が出力されたとき、アクティブモードのホールド信号を出力する一方、前記リセット信号が与えられたとき、ノンアクティブモードの前記ホールド信号を出力するホールド信号制御部と、前記ホールド信号がアクティブモードのとき、前記バス信号の電圧レベルに対応した論理レベルをホールドする一方、前記ホールド信号がノンアクティブモードのとき、該ホールドを解除するホールド回路とから構成されていることを特徴としている。

請求項４記載の発明は、請求項３記載のバスレシーバ回路に係り、前記信号変化検出回路は、前記バス信号を所定の閾値を基準としてデジタルの波形に整形して第１の整形バス信号を出力する波形整形回路と、前記第１の整形バス信号を所定の位相角だけ遅延させて第２の整形バス信号を出力する遅延回路と、前記第１の整形バス信号と第２の整形バス信号との排他的論理和をとることにより、前記信号変化検出信号を出力する排他的論理和回路とから構成されていることを特徴としている。

請求項５記載の発明は、ノイズ除去方法に係り、所定の周期をもつバス信号が、当該バス信号の１／２周期毎に１発のクロックパルスに同期して伝送されるバス線から前記バス信号を前記１発のクロックパルスに同期して受け取るバスレシーバ回路に用いられ、前記バス信号の正規の変化タイミングである前端から次の正規の変化タイミングである後端にわたる１／２周期毎に、当該１／２周期の前記前端よりも後の期間であって、前記後端よりも前の期間に前記バス信号に含まれているノイズを除去することを特徴としている。

請求項６記載の発明は、請求項５記載のノイズ除去方法に係り、前記バス信号の１／２周期毎に、当該１／２周期の前端以降の最初の変化を検出すると同時に該バス信号の電圧レベルに対応した論理レベルをホールドし、該１／２周期の後端に達する直前に該ホールドの解除を行うことを特徴としている。

この発明の構成によれば、バス信号の正規の変化タイミングである前端から次の正規の変化タイミングである後端にわたる１／２周期毎に、当該１／２周期の前端よりも後の期間であって、後端よりも前の期間に前記バス信号に含まれているノイズを除去するノイズ除去回路が設けられているので、ノイズのない正しいバス信号を取り込むバスレシーバ回路を提供することができる。また、ノイズ除去回路は、バス信号の正規の変化タイミングである前端から次の正規の変化タイミングである後端にわたる１／２周期毎に、当該１／２周期の前端以降の最初の変化を検出すると同時に同バス信号の電圧レベルに対応した論理レベルをホールドし、同１／２周期の後端に達する直前に同ホールドを解除する構成とされているので、ノイズのない正しいバス信号を取り込むバスレシーバ回路を提供することができる。

また、信号変化検出回路により、バス信号の正規の変化タイミングである前端から次の正規の変化タイミングである後端にわたる１／２周期毎に、当該１／２周期の前端以降の最初の変化が検出されると同時に、ホールド回路により、同バス信号の電圧レベルに対応した論理レベルがホールドされ、同１／２周期の後端に達する直前に同ホールドの解除が行われるので、バス信号の正規の変化タイミングである前端から次の正規の変化タイミングである後端にわたる１／２周期毎に当該１／２周期の前端よりも後かつ後端よりも前の期間に同バス信号に含まれているノイズ（すなわち、正規の変化タイミング以外で発生するノイズ）が除去され、ノイズのない正しいバス信号を取り込むバスレシーバ回路を提供することができる。

また、信号変化検出回路は、バス信号を所定の閾値を基準としてデジタルの波形に整形して第１の整形バス信号を出力する波形整形回路と、同第１の整形バス信号を所定の位相角だけ遅延させて第２の整形バス信号を出力する遅延回路と、同第１の整形バス信号と第２の整形バス信号との排他的論理和をとることにより、信号変化検出信号を出力する排他的論理和回路とから構成されているので、比較的簡単な構成でノイズのない正しいバス信号を取り込むバスレシーバ回路を提供することができる。

バス信号の正規の変化タイミングである前端から次の正規の変化タイミングである後端にわたる１／２周期毎に、当該１／２周期の前端以降の最初の変化を検出すると同時に同バス信号の電圧レベルに対応した論理レベルをホールドし、同１／２周期の後端に達する直前に同ホールドの解除を行うことにより、当該１／２周期の前端よりも後かつ後端よりも前の期間に同バス信号に含まれているノイズを除去するバスレシーバ回路を提供する。

図１は、この発明の実施例であるバスレシーバ回路の要部の電気的構成を示す回路図である。
この例のバスレシーバ回路は、同図に示すように、バス信号入力端子１０と、信号変化検出部２０と、ホールド信号制御部３０と、ホールド回路４０と、リセットパルス発生部５０と、フリップフロップ（Ｆ／Ｆ）６０とから構成されている。バス信号入力端子１０は、バス信号ｂが１／２周期毎にクロックパルスｃｋに同期して伝送されているバス線Ｂに接続され、同バス線Ｂから同バス信号ｂを入力する。

信号変化検出部２０は、バッファ２１，２２と、遅延素子２３と、ＥｘＯＲ回路（排他的論理和回路）２４とから構成されている。バッファ２１，２２は、バス信号入力端子１０を介して入力されたバス信号ｂを所定の閾値を基準としてデジタルの波形に整形して第１の整形バス信号ｃ，ｄを出力する。遅延素子２３は、たとえば偶数個のＣＭＯＳインバータが直列接続されて構成され、第１の整形バス信号ｄを所定の位相角だけ遅延させて第２の整形バス信号ｅを出力する。ＥｘＯＲ回路２４は、第１の整形バス信号ｃと第２の整形バス信号ｅとの排他的論理和をとることにより、信号変化検出信号ｆを出力する。この信号変化検出部２０は、バス信号ｂの電圧レベルの変化を検出して信号変化検出信号ｆを出力する。また、上記遅延素子２３の位相角は、バス信号ｂが変化したときに信号変化検出部２０から信号変化検出信号ｆが出力される値に設定されている。

リセットパルス発生部５０は、クロックパルスｃｋに基づいて当該１／２周期の後端に達する直前のタイミングでリセット信号ｒを出力する。ホールド信号制御部３０は、セレクタ回路３１と、ＡＮＤ回路３２とから構成されている。セレクタ回路３１は、一方の入力側［０］に信号変化検出部２０からの信号変化検出信号ｆが入力され、他方の入力側［１］には、同セレクタ回路３１の出力側が帰還接続され、ホールド信号ｈが入力される。セレクタ回路３１の選択制御入力端子には、ＡＮＤ回路３２からの選択信号ｇが入力される。ＡＮＤ回路３２は、リセット信号ｒとホールド信号ｈとの論理積をとることにより、選択信号ｇを出力する。このホールド信号制御部３０は、信号変化検出部２０により当該１／２周期における最初の信号変化検出信号ｆが出力されたとき、アクティブモードのホールド信号ｈを出力する一方、リセットパルス発生部５０からリセット信号ｒが与えられたとき、ノンアクティブモードのホールド信号ｈを出力する。

ホールド回路４０は、セレクタ回路で構成され、一方の入力側［０］にバス信号入力端子１０からのバス信号ｂが入力され、他方の入力側［１］には、同ホールド回路４０の出力側が帰還接続されている。このホールド回路４０は、ホールド信号制御部３０からのホールド信号ｈがアクティブモードのとき、バス信号ｂの電圧レベルに対応した論理レベルをホールドしてバス信号ｊとして出力する一方、同ホールド信号ｈがノンアクティブモードのとき、同ホールドを解除する。フリップフロップ（Ｆ／Ｆ）６０は、たとえば遅延型フリップフロップで構成され、ホールド回路４０からのバス信号ｊをクロックパルスｃｋに同期して受け取る。

図２は、図１のバスレシーバ回路の動作を説明する波形図である。
この図を参照して、この例のバスレシーバ回路に用いられるノイズ除去方法の処理内容について説明する。
このバスレシーバ回路では、バス信号ｂの１／２周期毎に、当該１／２周期の前端以降の最初の変化が検出されると同時に同バス信号ｂの電圧レベルに対応した論理レベルがホールドされ、同１／２周期の後端に達する直前に同ホールドの解除が行われる。このため、バス信号ｂの１／２周期毎に当該１／２周期の前端よりも後かつ後端よりも前の期間に同バス信号ｂに含まれているノイズが除去される。

すなわち、バス信号ｂは、たとえば図２に示すように、初期状態では、閾値Ｖｔを基準として低レベル（以下、“Ｌ”という）であり、時刻ｔ０（すなわち、当該１／２周期の前端）から高レベル（以下、“Ｈ”という）へ遷移した後、バス線Ｂ上の信号反射により瞬間的に“Ｌ”へ低下して波形歪み（ノイズ）Ｐが発生し、また、時刻ｔ１（すなわち、当該１／２周期の後端）にて“Ｈ”から“Ｌ”へ遷移した後、同様の信号反射により瞬間的に“Ｈ”へ上昇して波形歪み（ノイズ）Ｑが発生する。

このようなバス信号ｂの変化に伴い、バッファ２１，２２から出力される第１の整形バス信号ｃ，ｄは、時刻ｔ０にて同バス信号ｂが立ち上がると立ち上がり、反射ノイズなどの波形歪みＰの発生により瞬間的に波形が立ち下がった場合にも瞬間的に“Ｌ”となり、その後の時刻ｔ１における立ち下がり、及びノイズＱに対しても同様に遷移する。また、遅延素子２３から出力される第２の整形バス信号ｅは、第１の整形バス信号ｄに対して位相角Δｔ１だけ遅延されたものになっている。第１の整形バス信号ｃ及び第２の整形バス信号ｅは、ＥｘＯＲ回路２４により排他的論理和がとられ、同ＥｘＯＲ回路２４から信号変化検出信号ｆが出力される。この信号変化検出信号ｆは、バス信号ｂの変化を示しているものであり、Ｂ点及びＣ点のタイミングでノイズ成分による変化も重畳されている。

この信号変化検出信号ｆを用いてノイズ成分の重畳されたバス信号ｂから同ノイズ成分を除去したバス信号を取り込むことを考える。バス信号ｂの正規の変化タイミングは、図２中のＡ点とＤ点であることから、同Ａ点及びＤ点でバス信号ｂをホールド回路４０で取り込むために、信号変化検出信号ｆの波形を次の手順で整形する。
すなわち、選択信号ｇが“Ｌ”のとき、信号変化検出信号ｆがセレクタ回路３１の入力側［０］に取り込まれ、同選択信号ｇが“Ｈ”のとき、セレクタ回路３１の出力側からのホールド信号ｈがセレクタ回路３１の入力側［１］に取り込まれる。選択信号ｇは、ＡＮＤ回路３２にてリセット信号ｒとホールド信号ｈとの論理積をとることにより出力される。リセット信号ｒは、リセットパルス発生部５０により、定常状態では“Ｈ”、及び発生時のみ瞬間的に“Ｌ”となるように生成される。

信号変化検出信号ｆが立ち上がる直前では、選択信号ｇが“Ｌ”であるため、ホールド信号ｈは“Ｌ”となっているが、信号変化検出信号ｆがＡ点のタイミングで“Ｌ”から“Ｈ”に立ち上がると、ホールド信号ｈが“Ｈ”となると共に、選択信号ｇが“Ｈ”となり、ホールド信号ｈは“Ｈ”の状態が保持される。この状態では、ホールド信号ｈは、信号変化検出信号ｆの波形の変化の影響を受けない。この後、Ｃ点のタイミング以降でバス信号ｂにノイズが発生しなくなったとき、リセットパルス発生部５０からリセット信号ｒが発生して選択信号ｇが“Ｌ”となり、信号変化検出信号ｆがセレクタ回路３１の入力側［０］に入力され、タイミングＧでホールド信号ｈが“Ｌ”となる。このタイミングＧは、リセットパルス発生部５０により、クロックパルスｃｋの立ち上がりエッジから時間Δｔ２後になるように設定されている。

この後、Ｄ点のタイミング（すなわち、当該１／２周期の後端）で、Ａ点のタイミングと同様にバス信号ｂの変化が検出され、信号変化検出信号ｆでは、Ｂ点及びＣ点のタイミングと同様に、Ｅ点及びＦ点のタイミングでノイズ成分による変化が重畳され、上記と同様の動作が行われる。ホールド回路４０では、ホールド信号ｈが“Ｌ”のときにバス信号ｂが選択され、同ホールド信号ｈが“Ｈ”のときに同ホールド回路４０から出力されるバス信号ｊが取り込まれる。このため、ホールド信号ｈが図２に示すように変化した場合、ホールド回路４０では、Ａ点又はＤ点のタイミングで同ホールド信号ｈが立ち上がる瞬間にバス信号ｂがホールドされる。バス信号ｂが一度ホールドされると、その後のバス信号ｂにノイズが発生しても、ホールド回路４０で正しいバス信号ｂが保持されているため、フリップフロップ６０には、ホールド回路４０からノイズの影響のないバス信号ｊが取り込まれる。時刻ｔ２以降も、同様の動作が繰り返される。

以上のように、この実施例では、信号変化検出部２０により、バス信号ｂの１／２周期毎に、当該１／２周期の前端以降の最初の変化が検出されると同時に、ホールド回路４０により、同バス信号ｂの電圧レベルに対応した論理レベルがホールドされ、同１／２周期の後端に達する直前に同ホールドの解除が行われる。このため、バス信号ｂの１／２周期毎に当該１／２周期の前端よりも後かつ後端よりも前の期間に同バス信号ｂに含まれているノイズ（すなわち、正規の変化タイミング以外で発生するノイズ）が除去され、フリップフロップ６０に正しいバス信号ｊが取り込まれる。

以上、この発明の実施例を図面により詳述してきたが、具体的な構成は同実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。
たとえば、信号変化検出部２０では、バッファ２１，２２のうちの１つを削除し、１つのバッファの出力側をＥｘＯＲ回路２４の入力側及び遅延素子２３の入力側に接続した構成としても良い。また、フリップフロップ６０は、遅延型フリップフロップに限定されず、クロックパルスｃｋに同期してデータを取り込む回路であれば、任意のもので良い。
また、上記実施例では、バス信号ｂに波形歪み（ノイズ）Ｐ，Ｑが１回ずつ発生しているが、当該１／２周期中に、より多くの波形歪みが発生する場合でも、上記実施例とほぼ同様の作用、効果が得られる。また、上記実施例では、１発のクロックパルスｃｋに基づいて、リセットパルス発生部５０から１回のリセット信号ｒが出力されるが、同リセットパルス発生部５０にクロックパルスｃｋをカウンタするカウンタを設けることにより、複数発のクロックパルスｃｋに基づいて１回のリセット信号ｒが出力されるようにしても良い。

この発明は、クロックパルスに同期して伝送されているデジタル信号にノイズが含まれている場合に、ノイズを除去して受け取る装置全般に適用できる。

この発明の実施例であるバスレシーバ回路の要部の電気的構成を示す回路図である。 図１のバスレシーバ回路の動作を説明する波形図ある。 従来のバスレシーバ回路の要部の電気的構成を示す回路図である。

符号の説明

１０ バス信号入力端子（バスレシーバ回路の一部）
２０ 信号変化検出部（ノイズ除去回路の一部）
２１，２２ バッファ（ノイズ除去回路の一部、波形整形回路）
２３ 遅延素子（ノイズ除去回路の一部、遅延回路）
２４ ＥｘＯＲ回路（排他的論理和回路、ノイズ除去回路の一部）
３０ ホールド信号制御部（ノイズ除去回路の一部）
３１ セレクタ回路（ノイズ除去回路の一部）
３２ ＡＮＤ回路（ノイズ除去回路の一部）
４０ ホールド回路（ノイズ除去回路の一部）
５０ リセットパルス発生部（ノイズ除去回路の一部、リセット回路）
６０ フリップフロップ（Ｆ／Ｆ）（バスレシーバ回路の一部）

Claims (6)

1. 所定の周期をもつバス信号が、当該バス信号の１／２周期毎に１発のクロックパルスに同期して伝送されるバス線から前記バス信号を前記１発のクロックパルスに同期して受け取るバスレシーバ回路であって、
   前記バス信号の正規の変化タイミングである前端から次の正規の変化タイミングである後端にわたる１／２周期毎に、当該１／２周期の前記前端よりも後の期間であって、前記後端よりも前の期間に前記バス信号に含まれているノイズを除去するノイズ除去回路が設けられていることを特徴とするバスレシーバ回路。
2. 前記ノイズ除去回路は、
   前記バス信号の１／２周期毎に、当該１／２周期の前端以降の最初の変化を検出すると同時に該バス信号の電圧レベルに対応した論理レベルをホールドし、該１／２周期の後端に達する直前に該ホールドを解除する構成とされていることを特徴とする請求項１記載のバスレシーバ回路。
3. 前記ノイズ除去回路は、
   前記バス信号の電圧レベルの変化を検出して信号変化検出信号を出力する信号変化検出回路と、
   前記１発のクロックパルスに基づいて当該１／２周期の後端に達する直前にリセット信号を出力するリセット回路と、
   前記信号変化検出回路により当該１／２周期における最初の前記信号変化検出信号が出力されたとき、アクティブモードのホールド信号を出力する一方、前記リセット信号が与えられたとき、ノンアクティブモードの前記ホールド信号を出力するホールド信号制御部と、
   前記ホールド信号がアクティブモードのとき、前記バス信号の電圧レベルに対応した論理レベルをホールドする一方、前記ホールド信号がノンアクティブモードのとき、該ホールドを解除するホールド回路とから構成されていることを特徴とする請求項１又は２記載のバスレシーバ回路。
4. 前記信号変化検出回路は、
   前記バス信号を所定の閾値を基準としてデジタルの波形に整形して第１の整形バス信号を出力する波形整形回路と、
   前記第１の整形バス信号を所定の位相角だけ遅延させて第２の整形バス信号を出力する遅延回路と、
   前記第１の整形バス信号と第２の整形バス信号との排他的論理和をとることにより、前記信号変化検出信号を出力する排他的論理和回路とから構成されていることを特徴とする請求項３記載のバスレシーバ回路。
5. 所定の周期をもつバス信号が、当該バス信号の１／２周期毎に１発のクロックパルスに同期して伝送されるバス線から前記バス信号を前記１発のクロックパルスに同期して受け取るバスレシーバ回路に用いられ、
   前記バス信号の正規の変化タイミングである前端から次の正規の変化タイミングである後端にわたる１／２周期毎に、当該１／２周期の前記前端よりも後の期間であって、前記後端よりも前の期間に前記バス信号に含まれているノイズを除去することを特徴とするノイズ除去方法。
6. 前記バス信号の１／２周期毎に、当該１／２周期の前端以降の最初の変化を検出すると同時に該バス信号の電圧レベルに対応した論理レベルをホールドし、該１／２周期の後端に達する直前に該ホールドの解除を行うことを特徴とする請求項５記載のノイズ除去方法。

Images