JPS6291023A

JPS6291023A - Ａ／ｄコンバ−タ

Info

Publication number: JPS6291023A
Application number: JP23171485A
Authority: JP
Inventors: Shiro Hosoya; 史郎細谷; Takahiro Miki; 隆博三木
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1985-10-16
Filing date: 1985-10-16
Publication date: 1987-04-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はＡ／Ｄコンバータに関するものである０〔従来の技術〕第５図は４ビツトの場合の従来の逐次比較型Ａ／Ｄコン
バータの構成の一例を示す接続図である。

電圧変化−電荷変化変換回路００ヲ構成するコンデ７す
＠〜Ｍは、その容量が各々１６ｃ、８Ｃｊ４Ｃ，２Ｃ，
Ｃとなるように２進重み付けされており、容量１６ｃの
コンデンサ０１）と同様、その一方の極板はノードＮｉ
に共通に接続されている。また前記コンデンサ０１）〜
（至）のもう一方の極板は、コンデンサ（１１）の場合
は、切り換えスイッチ（Ｆ３ｘ）　ｋ介し、そのスイッ
チング状態によってアナログ電圧入力端子（１）（以下
「入力端子（１）」と記述する。）あるいはグランドに
接続され、また他のコンデンサ（イ）〜（至）の場合は
、各々切換えスイッチ（Ｓ２〕〜（Ｂｅ）　を介し、そ
のスイッチング状態によって基準電圧印加端子（２）あ
るいはグランドに接続される。電荷変化判定回路手段−
に含まれる（３）は反転増嘔器であり、その入力端はノ
ードＮ１に、その出力端は次段の制御／出力回路（４）
の入力端に接続される。また同時に、この反転増幅器（
３）の入力端と出力端はスイッチ（８７１を介して帰還
路が設けられている。制御／出力回路（４）の制御信号
出力端子（５）〜（９）Ｃ以下「制御端子」と記述する
。）は、図中破線で示したごとく、切換えスイッチ（Ｓ
２）〜（Ｓ６）を制御する。また制御／出力回路（４）
の出力端子（００）〜（Ｕ４）より所定のディジタル出
力信号を出力する。

次に動作について説明する。この例は６段階の動作を経
てＡ／Ｄ変換が実現される。その第１段階は＋１準備段
階＋１であり、第２段階は＋１オ一バー７０−検出段階
°１、第３〜第６段階で各々最上位ビット、第２．第３
．第４ピツ）？決定する。

第１段階では、スイッチ（Ｓｌ）が入力端子（１）に接
続され、残りのスイッチ（Ｓ２）〜（Ｓ６）はグランド
に接続される。また、スイッチ（Ｓ７〕は閉じられる。

この段階では反転増幅器（３）の入出力が同電位に保た
れるので、第６図に示したようにこの反転増幅器（３）
の入出力特性曲線（α）と、（入力電圧〕＝（出力電圧
）を満たす直線（β）の交点（Ｍ）に入出力電圧が落ち
着く。すなわち最も感度の良い点にＮ１の電位がバイア
スされる。

第２段階は、アナログ入力電圧■ｉ。と基準電圧ｖｒ、
ｆの比較を行い、オーバーフローの有無を検出する段階
である。この段階において、スイッチ（Ｓ７）が開かれ
、スイッチ（Ｓ１〕がグランドに、オーバーフロー検出
用のスイッチ（Ｓ２）が基準電圧印加端子（２）に接続
される。また残ジのスイッチ（Ｓ３）〜（Ｓ６）は以前
の状態を保つ。第１段階から第２段階への移行時におけ
るスイッチ（Ｓｌ）の切フ換えによって、コンデンサＧ
のには、電圧変化と容量の積で与えられる電荷ΔＱｏす
なわち ΔＱｘｔ＝（○−Ｖ１ｎ　）　・１６Ｃ＝−１６ＣＶ　
ｔ　−（１）が新たに生成される（すなわち、電圧変化
−電荷変化変換が行われる。）。またスイッチ（Ｓ２）
の切夛換えによってコンデンサ（至）には同様に、ΔＱ
ｌｚ　＝（Ｖｒ＠、　−０）　・１６ｃ＝１６Ｃｖｒ＠
、　　　　　（２）なる電荷ΔＱ１２が生成される。一
方スイッチ（Ｓ７）が開かれていることによフ、このス
イッチ（Ｓ７）の経路における電荷の流入、流出は阻止
されるため、この段階までにノードＭｌに生じた電荷変
化はΔＱｌｌ＋ΔＱ１２　＝　１６Ｃ（Ｖｒｓｒ−Ｖｌ
ｏ）（３）となる。したがって、もしｖｉ　ｎ　＞　Ｖ
ｒ　＊　ｆすなわちオーバー７０−となれば、ノードＮ
ｌの電位は負方向に変化し、これが第１段階で高感度に
バイアスされた反転増幅器（３）で反転増幅され、はぼ
論理値°”ＩＩＩ”（電源電圧Ｖｎｐ　）が得られる。

もしＶｒ＊　ｆ　＞　Ｖｔｎであれば逆に反転増幅器（
３）の出力は論理値１１Ｌ１１が得られる。

第３段階は、アナログ入力電圧Ｖｉ。と基準電圧２Ｖｒ
ｅｒの比較を行い、最上位ビットを決定する段階である
。すなわち制御／出力回路（４）からの制御信号によっ
てスイッチ（Ｓ２）ｅグランドに接続し、スイッチ（Ｓ
ａ）　ｋ基準電圧印加端子（２）Ｋ接続する。

また他のスイッチ（Ｓｌ）、　（Ｆ３４）〜（Ｓ７）は
そのままの状態にしておく。このときスイッチ（８２）
　ｋ切シ換えたことによる電荷変化ΔＱ２は ΔＱ２　”１６Ｃ・（０−Ｖｒｓｒ　）　＝−１６ｃ　
Ｖｒａｆ　＝−ΔＱ１２　　（３）となり、スイッチ（
Ｓ２）　ｋ基準電圧印加端子（２）に接続した場合の電
荷変化ΔＱ１２との和は０になる。

またスイッチ（Ｓ３）を切り換えたことによる電荷変化
ΔＱ１３は ΔＱｉａ　＝　８ｃ（ｖｒａｒ　−ｏ　）　＝　ｓｃ　
Ｖｒ＋ｅｆ　　　　　　　（４）となる。したがって第
１段階から第３段階までの最終的な電荷変化は ΔＱｏ＋ΔＱ１２＋ΔＱ２＋ΔＱ１３＝　−１６ｃ　ｖ、。＋　８ＣＷｒｉｔ　＝　１６ｃ　
（、”Ｉｒｖｔ　−Ｖｔｎ　）　（５）となシ、前記し
たようにこの電荷量の変化の正負に応じて又味噌幅器（
３）の出力値が決ま９最上位とットが決定される。

第４段階は、前段階の結果を踏まえ、ｖ１εＸＶｒ　＠
ｆであればＴｉｎと４　ｖｒａｔ　１また１Ｌｏｔ＞Ｖ
ｓｎであればｖｉ。とτｖ１．！を比較し、第２ピツ）
ｆ決定する段階である。すなわち制御／出力回路（４）
からの制御信号によって、Ｖｘｎ　＞シｅｅｒであれば
スイッチ（Ｓ３）をそのままの状態にしてスイッチ（Ｓ
４）を基準電圧端子（２）に接続する。また他のスイッ
チ（ｓｌ）〜（Ｓ２）ｚ（Ｓ５）〜（Ｓ７）はそのまま
にしておく。このときスイッチ（Ｓ４）を切シ換えたこ
とによるコンデンサ■には新たに ΔＱ１４　＝　（ＶＰｓを○）　−４０＝　４０　Ｖｒ
、ｒ　　　　　　　（６）の電荷ΔＱ１４が生成される
。したがってこの場合の第１〜第４段階での最終的な電
荷変化は＝１ｅｃ（−ＶＰｓをＶｉｎ）　　　　（７）
で与えられ、この電荷変化の正負に応じて反転増逼器（
３）の出力値が決まν第２ビットが決定される。

またｉＶｒｍｔ＞Ｖｓ、の場合は、制御／出力回路（４
）からの制御信号によって、スイッチ（８Ｂ）／ｄ再び
グランドに接続され、スイッチ（Ｓ４）を基準電圧端子
（２）に接続する。また他のスイッチ（Ｓｌ）〜（Ｓｚ
）、　（Ｓ５）〜（Ｆ３ｒンはそのままにしておく。こ
のときスイッチ（ｓ３）の切り換えによるコンデ／す（
至）の電荷変化は、前記したようにスイッチ（Ｓａ）　
Ｙｒ：基準電圧印加端子（２）に接続した場合の電荷変
化へＱｌａと相殺される。スイッチ（ｓ４）を切り換え
たことによるコンデンサ（至）の電荷変化ΔＱ１４は前
述したとお夕である。以上により午の場合の第１〜第４
段階での最終的な電荷変化は ΔＱ１１＋　ΔＱ１４＝１６ｃ　（ＶｒａをＶｓｎ）　
　　　　　　　　　　（８Ｊとなる。したがってこの電
荷量の符号に応じて反転増幅器（３）の出力値が決まり
、第２ビツトが決定される。

第５段階も第４段階と同様に、スイッチ（Ｓ５）を基準
電圧印加端子（２）Ｋ接続し、前段階までの結果に応じ
てスイッチ（Ｓａ）〜（Ｓ４）の接続状態を決定して第
３ビツトを決定する。すなわちスイッチ（Ｓ５）を切夛
換えるととＫよるコンデンサ（至）の電荷変化ΔＱ２５
は ΔＱ４５　＝ｚｃ　’　（ＶＰｓｔ　−０）　＝　２Ｃ
Ｖｒｅｒ　　　　　（９）で与えられるため、第１〜第
５段階での最終的な電荷変化は ΔＱ１１”Ａ１ΔＱｘｓ＋Ａ２ΔＱＩ４＋ΔＱ１５ｖｒ
＠ｆ　　　Ｖｒａｆ　ｖｒａ？＝　１６ｃｃＡＩ　・＋　Ａ２・”　　−Ｖｌｎ　）　
　　Ｑ０となり、前段階までと同様、第３ビツトが決定
される。但しここで、ＡＩは最上位ビットの判定結果で
あり、第２段階における電荷変化判定回路手段（７）の
出力がＩＩＨｌｌのときＡ　１＝ｌ、　ＩＩ　Ｌｌｌの
とき人！＝０とする。またＡ２も同様であり、第２ビツ
トの判定結果を示すものとする。

以下同様にして最終段階までのビットを決定することが
できる。この間、各ビットの判定結果ＡＯ〜Ａ４は制御
／出力回路（４）内で保持され、最終ビットが決定され
た瞬間に出力端子（万〇）〜（百４）よりディジタル信
号が出力される。なお、この例の最終段階（第６段階）
ｔでのノードＮ１の最終的な電荷は次の式で与えられる
。ここでＡ３は第３ビツトの判定結果であり、ΔＱ１ｓ
はスイッチ（ｓｅ）を切９換えるととＫよっておこるコ
ンデンサ曽の電荷変化である。

ΔＱ１１＋ＡＩΔＱ１３＋Ａ２ΔＱ１４”Ａ３ΔＱ１５
＋ΔＱ】ａ〔発明が解決しようとする問題点〕従来のＡ／Ｄコンバータは以上のように電圧変化−電荷
変化変換回路が２進重み付は容量網によって構成されて
いるので、ピッ）＆の増加に伴いコンデンサの総容量が
指数関数的に増加するため、コンデンサの総占有面積が
指数関数的に増大するという問題点があった。

この発明は上記のよう表問題点を解消するためになされ
たもので、ビット数の増加に伴なうコンデンサの占有面
積の増加が少ないＡ／Ｄコンバータを提供することを目
的とする。

〔問題点を解決するための手段〕

この発明に係るＡ／Ｄコンバータは、従来２進重み付は
容量網で構成されていた電圧変化−電荷変化変換回路′
ｆ：Ｃ−２０容量網で構成したものである。

〔作用〕

この発明におけるＡ／Ｄコンバータは、ビット数の増加
に伴うコンデンサの総容量の増加を直線的増加に押える
ため、コンデンサの占有面積も直線的にしか増加しない
。

〔発明の実施例〕

以下、この発明の一実施例を図を参照して説明する。な
お、この実施例の説明において、従来の技術の説明と重
複する部分についてはその説明を省略する。

第１図は木令明の一実施例で、４ビツトの逐次比較型Ａ
／Ｄコンバータの構成金量す接続図であｐ１電圧変化−
電荷変化変換回路００をＣ−２０容量網で構成したこと
以外は第５図に示した構成と全く同じである。

電圧変化−電荷変化変換回路勾に含まれる容量Ｃのコン
デンサ（ロ）の一方の極板はスイッチ（Ｆ３ｘ）　’ｃ
介し、そのスイッチング状態によシ、入力端子（１）あ
るいはグランドに接続される。また前記回路曽に含まれ
る容量Ｃのコンデンサ（イ）〜αＱの一方の極板は、各
々、スイッチ（Ｓ２）〜（Ｓ６）　’に介し、そのスイ
ッチング状態によって、基準電圧印加端子（２）あるい
はグランドに接続される。また前記の容量Ｃなるコンデ
ンサαＶ〜αＱのうち、コンデンサ（２）およびコンデ
ンサ＠のもう一方の極板は共通なノード（Ｎ１）に接続
され、また残ったコンデンサ（至）〜Ｍのもう一方の極
板は各々、ノード（Ｎ２）〜（Ｎ５）に接続される。前
記各ノード（Ｎ１）〜（Ｎ５）は容量２Ｃなるコンデン
サ（至）〜＃’ｅ介して、各々隣接するノードに接続さ
れる。またノード（Ｎ１）は電荷変化判定回路手段（６
）の入力端に接続され、ノード（Ｎ５）はコンデンサα
″ｉ）ヲ介して接地される。

次に、本実施例の動作について説明する。本実施例でも
第５因で示した例と同様に６段階の動作を経てＡ／Ｄ変
換が実現され、その第１段階は＋１準備段階１′％第２
段階は１１オ一バーフロー検出段陽１１であり、第３〜
第６段階で各々、最上位ビット。

第２．第３．第４ビツトを決定する。

第１段階では、スイッチ（Ｓｌ）が入力端子（１）に、
他のスイッチ（Ｓ２）〜（Ｓ６）はグランドに接続され
る。

またスイッチ（Ｓ７）は閉じられるため、第５図に説明
したのと同様、ノード（Ｎ１）の電位は、第６図に示し
た入出力特性曲線の最も感度のよい点Ｍに保たれる。

第２段階は、入力電圧ｖ１ｎと基準電圧ｖｒ＠、の比較
を行い、オーバーフローの有無を調べる段階である。こ
の段階において、スイッチ（Ｓ７）は開かれスイッチ（
Ｓｌ）がグランドに、スイッチ（Ｓ２）が基準電圧印加
端子（２）に接続される。また他のスイッチ（Ｓ２）〜
（Ｓ６）はそのままである。このときＷｃ１段階から第
２段階への移行時におけるスイッチ（Ｓｌ）の切り換え
によるコンデンサ（２）の電荷変化ΔＱ２１はΔＱ２１
　：　Ｃ（０−Ｖｌｎ）　＝−ｃｖｉｌ１０２で与えら
れる。またスイッチ（Ｓ２）　’ｃ切り換えたことによ
りコンデンサ（財）には同様に ΔＱ２２　＝　Ｃ（Ｖｒｍｆ　−０）＝ＣＶｒｍｒ　　
　　　　　　ＱＪなる電荷変化ΔＱ２２が生成される。

したがって、との段階までのノードＮ１の最終的な電荷
変化はΔＱ２１＋ΔＱ２２　＝　Ｃ（Ｖｒｍｆ　−Ｖｔ
ｎ　）　　　　　　　αΦで与えられる。この変化が反
転増幅器（３）で反転増嘔され、制御／出力回路（４）
に入力されるのは、第５図の説明で述べたとおりである
。すなわちＶ、、ｌ＞ｖｒｓｒ　（オーバーフロー）の
場合は論理値＋１ＨＩ＋が、またＬｏｔ　＞　Ｖｔｎの
場合は論理値ＩＩＬＩ＋が制御／出力回路（４）に入力
される。

第３段階は、入力電圧ｖｉ、ｌと基準電圧−ｖｒ、、の
比較を行い最上位ビットの決定を行う段階である。

この段階において、スイッチ（Ｓ２）はグランドに接続
され、スイッチ（Ｓ３）は基準電圧印加端子（２）に接
続される。また他のスイッチ（Ｓｉ）、　（Ｓ４）〜（
Ｓ７）はそのままである。このとき、スイッチ（Ｓｓ）
　ｋ切り換えたことによるコンデンサ（至）の電荷変化
は前例より明らかにＣ（Ｖｒｍｆ−○）である。一方、
スイッチ（Ｓ３）以外に電圧変化は起こらなかったとし
て、他のスイッチ（ｓｌ）〜（Ｓ２）、　（Ｓ４）〜（
Ｓ７）をグランドに接続して合成容量を用いてノードＮ
２を基準とした等節回路を考えると第２図が得られ、ノ
ードＮ２は第２図のノードＮに相当することがわかる。

第２図において、端子（７）の電圧変化によるコンデン
サ（５１）の電荷変化Δも１は、コンデンサ（５２）お
よびコンデンサ（５３）の電荷変化ΔＱ５２．ΔＱｓ３
を誘発し、しかもであることが容易に理解できる。以上
より、コンデンサ（至）の電荷変化は、コンデンサ（至
）およびコンデンサ０１に均等に分配されるため、結局
、スイッチ（Ｓ３）の切９換えたことによるコンデンサ
（ト）の電荷変化ΔＱ２３は、コンデンサーの電荷変化
Ｃ（Ｖｒｍｆ−０）の↓になる。

ｖｒ、。

ΔＱ２３　＝２　’　Ｃ（Ｖ　ｒｓ　ｒ−０）　＝”　
　２　　　　　　Ｑ＊またスイッチ（Ｂ２）　を切９換
えたことによるコンデンサ＠の電荷変化はΔＱ２２であ
シ、前記ΔＱ２２と相殺されるから、結局この段階まで
の最終的な電荷変化は次式で与えられるＯｖｒ＠、　　　　　　　　　αり ΔＱ２１＋ΔＱ２３　＝　Ｃ（−１御Ｖｓｎ）以上より
、この電荷変化の正負に応じて反転増幅器（３）の出力
値が決まり、最上位ビットが決定されるＯｖｒ＠。

第４段階は、前段階の結果を踏まえ、ｖｌｎ　＞　２−
ｃ’ｓしはＶｉｎと−ｖｒｏｔ　ｋｌ、　Ｖｒａｔ　＞
　ＶｉａであればＴｉｎとｑ■ｒ＊ｒを比較し、第２ビ
ツトを決定する段階である。

まず第３段階において、Ｖｉｎ　＞　２　Ｖｒ＋ｅｒで
あった場合について説明する。この場合、制御／出力回
路（４）の制御信号によって、スイッチ（Ｂ３）をその
ままにして、スイッチ（８４）　を基準電圧印加端子（
２）に接続する。また他のスイッチ（Ｓｌ）〜（Ｂ２）
、　（Ｓｓ）〜（Ｓ７）はそのままにしておく。このと
き、スイッチ（Ｂ４）を切り換えたことによシ、コンデ
ンサα４）　Ｋ　Ｉｄ　Ｃ（Ｖｒｅｆ−０）なる電荷変
化が起こる。ここでも前記と同様合成容量による等価回
路を考えると、コンデンサα◆に接続されたノード（Ｎ
３）は第２図にお杆るノード（Ｎ）に相当する。したが
って前記電荷変化Ｃ（Ｖｒｍｒ−０）が誘発するコンデ
ンサＱｌの電荷変化はその万となる。またこのノード（
Ｎ３）およびノード（Ｎ２）に注目して、第２図と同様
の等価回路を考えると第３図のようになるが、この図か
ら前記電荷変化および合成容量Ｃなるコンデンサ（５４
）に均等に分配されることがわかる。したがって第１図
におけるコンデンサ（ト）の電荷変化ΔＱ２４は、コン
デンサα９の電荷変化の百となる。

以上より前段階においてＶａｎ　＞−５Ｖｒｓｒでめっ
た場合の、第４段階までの最終的な電荷変化は”Ｑ２１
　＋ΔＱ２３　＋ΔＱ２４　＝　−ＣＶｉｎ　”　Ｃ”
ｉｒ＊ｒ　＋、　ＣＶｔ＊ｔ＝Ｃ（Ｖｒｍｔ　−Ｖｉｊ
　　　　０１で与えられる。

次に第３段階において−ｖ、、。ｒ）ｖｉ、であった場
合について説明する。この場合はスイッチ（Ｂ３）はグ
ランドに、またスイッチ（Ｂ４）は基準電圧印加端子（
２）に接続され、他のスイッチ（Ｓｌ）〜（８２）、　
（Ｂ５）〜（Ｓ７）はそのままにされる。したがって、
この場合の最終的な電荷変化は、弐〇〇に、スイッチ（
Ｂ３）を切シ換えたことによるコンデンサ（ト）の電荷
変化−ΔＱ２３を加えた式、すなわち ΔＱ２１＋ΔＱ２４　＝　−ＣＶ１ｒ＋　＋　、　ＣＶ
ｒｅｆ＝ＣＣ主Ｖｒ＊ｔ　−Ｖｉｎ　）　　　　　　（
１）で与えられる。第４段階においては、第３段階の結
果に応じてｖｉｎと−Ｌａｆあるいは７１ｎと−Ｖｒｓ
ｆＯ比較を行い、第２ビツトヲ決定できることがわがる
０以下同様の動作を繰シ返すことによって、第５段階で第
３ビツト、第６段階で第４ビツトの決定ができる。最終
段階である第６段階までの電荷変化は次の式で与えられ
る。

ΔＱ２１　＋　ＢｌΔＱ２３”Ｂ２ΔＱ２４＋Ｂ３ΔＱ
２５”Ｂ４ΔＱ２６＝　Ｃ（Ｂｌ−￥Ｖｒｅｆ　＋１３
２　′、ｖｒ１１．−をＢ３’ｓ　Ｖｒａｔ”Ｂ４　π
Ｖｒ＊ｒ−Ｖｉａ）　　　　　　　　　　　　＠但し、
ここで３１〜Ｂ４は各々最上位ビット、第２ビツト、第
３ビツト、第４ピツトの判定結果であシ、各段階におけ
る電荷変化判定回路手段−の出力がＩＩ　ＨＩＩのとき
Ｂ１〜Ｂ４＝１、ＩＩＪ、１１のときＢｌ　−、−］３
４＝Ｑとする。また第５図の例と同様、この判定結果Ｂ
１〜Ｂ４はオーバーフローの判定結果ＢＱとともに制御
／出力回路（４）で保持され、最終ビットが決定された
瞬間に出力端子（Ｏｏ）〜（百４）よりディジタル信号
として出力される。

なお、上記実施例ではオーバーフローの検出機能を有す
る場合のＡ　／　Ｄコンバータについて示したが、これ
を設けない場合は第４図に示したように３端子切換えス
イッチ（Ｓｏ）を用いることによって４ピツトのＡ／Ｄ
コンバータを構成することができる。すなわち、容量２
Ｃのコンデンサ（イ）の一方の極板はスイッチ（ｓｏ）
　ｋ介し、そのスイッチング状態に応じて入力端子（１
）あるいは百基準電圧印加端子σ０１グランドに接続さ
れる。また容量Ｃのコンデンサα◆〜０Ｑの一方の極板
は第１図で述べたとおシ各々スイッチ（Ｓ４）〜（Ｓｓ
）　？介し、そのスイッチング状態に応じて基準電圧印
加端子（２）あるいはグランドに接続される。また前記
各コンデンサ（イ）、α４〜ａ＊ｏｔｂう一方の極板は
各に／−ド（Ｈｌ）　ｐ　（Ｎ４）〜（Ｎ６）を形成し
、各ノード（Ｎ　１　）　ｅ　（Ｎ　４　）〜（Ｎ６）
は容量２Ｃなる３つのコンデンサａ１〜（財）を介して
各々隣接するノードに接続される。またノード（Ｎ１）
は反転増幅器（３）の入力端およびスイッチ（Ｓ７）に
接続され、ノード（Ｎ６）はコンデンサαηを介して接
地される。

次に動作について説明する。この例はオーバー７０−検
出機能を持たないので、オーバーフロー検出段階を有さ
す、合計５段階の動作によってＡ／Ｄ変換がなされる。

準備段階である第１段階では、スイッチ（Ｓ□）カ入力
端子（１）に、スイッチ（Ｓ４）〜（Ｓ６）はグランド
に接続される。またスイッチ（Ｓ７）は接続される。こ
のときのノード（Ｎ１）の電位等については前記のとお
りである。

次にスイッチ（Ｓ７）が開かれ、スイッチ（Ｓｏ）　’
ｆｒ、　２基準電圧印加端子（１０に接続する第２段階
に移る。

百基準電圧印加端子σＱは基準電圧印加端子（２）の百
の電位、”ｉｒ＋ａｒｔ持つ端子である。よって、この
スイッチ（Ｓ７）およびスイッチ（Ｓｏ）の切り換えに
よって起こるコンデンサ磐の電荷変化ΔＱ、ａｔは１　
　　　　　　　　　　　　＠ ΔＱ３１　＝２Ｑ（ｉ７．、、−Ｖｉｎ　）で与えられ
る。したがってＷｉｎと、、Ｖｒａｒの比較を行い、最
上位ビットが決定される。

第３段階は第２段階の結果に応じて各スイッチのスイッ
チング状態が決まる。すなわちｖｌ・＞ＡＶｒｓｔの場
合は、スイッチ（Ｓｏ）をその１まの状態にして、スイ
ッチ（Ｓ４）が基準電圧印加端子（２）に接続され、Ａ
　７１＊ｆ＞　’７１ｎの場合はスイッチ（Ｓｏ）がグ
ランドに接続され、スイッチ（Ｓ４）が基準電圧印加端
子（２）に接続される。スイッチ（Ｂ＜）　ｋ切り換え
たことによるコンデンサα１の電荷変化は次のように計
算できる。

すなわち、スイッチ（Ｓ４）を切シ換えたことによるコ
ンデンサ（１４）の電荷変化はＣ（Ｖｒ、ｒ　−０）で
与えられるが、このコンデンサα第に接続されているノ
ード（Ｎ４）は第２図におけるノード（Ｎ）に相当する
ため、コンデンサα燵の電荷変化ΔＱ３ａはコンデンサ
α→の電荷のｉとなる。

ΔＱ３３＝Ｃ（Ｖｒａｔ　−０）　’　２　　　　　　
　　”またスイッチ（Ｓｏ）　’に：　２基準電圧印加
端子σ０からグランドに切り換えたことによるコンデン
サ磐の電荷変化ΔＱ３２は ΔＱ３２　＝　”Ｃ（０−”ｒａｆ）　　　　　　　　
　Ｑ４で与えられる。以上によりこの段階までの最終的
電荷変化は次の式で与えられる。

ｖ１□＞−Ｖｒａｒの場合 ΔＱ３１＋ΔＱ３３　＝　２Ｃ（−、Ｖｒ＠ｆ　”　、
　Ｖｒ＠ｆ　−Ｖｉｎ　）＝　２０　（−ｖｒａｔ　−
Ｖｔｎ）　　　　’ＩＪ２　ｖｒｅｔ　）ｖｌｎの場合 ΔＱ３１　”ΔＱ３２　＋ΔＱ３３＝２Ｃ（−；Ｖｒａ
ｒ　−’ｈ、）　＠したがってこの電荷変化の正負より
第２ビツトが決定される。

以上の動作を繰り返すことにより、第４段階で第３ビツ
ト、第５段階で第４ビツトの決定ができる。最終段階で
ある第５段階までの電荷変化は次式で与えられる。

ΔＱ３１−Ｃ１ΔＱ３２＋Ｃ２ΔＱ３３”Ｃ４ΔＱ３４
＝２０（−Ｖｒ＠を０１°、Ｖｒａｒ　＋Ｃ２１，”Ｉ
ｒ＠ｒ　”Ｃ３’　百Ｖｒ＠ｆ”　Ｃ４’、、　ｖｒｏ
ｔ　−Ｖｉｎ　）　　　　　　　　　＠但しここでＣＩ
”Ｃ４は各々最上位ビット、第２ビツト、第３ビツト、
第４ビツトの判定結果であυ、各段階における電荷変化
判定回路手段（転）の出力がＩＩＨｌｌのとき０１〜Ｃ
４＝１、ＩＩＬＩ＋のとき０１〜Ｃ４＝０とする。また
前記同様、この判定結果自〜Ｃ４は制御／出力回路（４
）で保持され、最終ビットが決定された瞬間に出力端子
（百り〜（万４）によりディジタル信号として出力され
る。

以上のように４ビツトのＡ／Ｄコンバータの場合、従来
の第５図に示す２進重み付は容量網で構成された電圧変
化−電荷変化変換回路では総容量４’７Ｃが必要であっ
たが、Ｃ−２Ｃ容量網で構成された同変換回路を用いる
ことによシ、総容量１５Ｃ（第１図）、あるいは１２Ｃ
（第４図）で充分な動作が得られることがわかる。この
ような総容量の違いはＡ／Ｄコンバータのビット数が増
加するに従い、さらに顕著になることが第１表かられか
る。

第　ｌ　麦第１表は第１図、第４図、第５図で示した３つの例で必
要な総容量をビット数ととに記述したものである。第１
表より、第５図で示した従来の例ではビット数が増加す
るごとに総容量が指数関数的に増加するが、第１図ある
いは８４図で示したところのこの発明による実施例では
ビット数が増加しても総容量は直線的に増加するにすぎ
ないことがわかる。したがってコンデンサの占有面積も
、ビット数の増加に伴って指数関数的に増加していた従
来のＡ　／　Ｄコンバータに比べ、直線的な増加という
小さな増加に押さえることができる。

〔発明の効果〕

以上のように、この発明によれば、従来２進重み付は容
量網によって構成されていた電圧変化−電荷変化変換回
路をＣ−２０容量網で構成したので、ビット数の増加に
伴って指数関数的に増加していたコンデンサの占有′面
積を！［線的な増加に押さえることができる効果がある
。

【図面の簡単な説明】

第１図はこの発明の一実施例である、Ｃ−２Ｃ容量網に
よって電圧変化−電荷変化変換回路を構成した４ビツト
のＡ　／　Ｄコンバータを示す構成図であるＯＮ２図は第１図および第４図におけるノード（Ｎ２）〜
（Ｎｓ）’を中心におき、合成容量を用いて表した等価
回路図である。第３図は第１図におけるノード（Ｎ３〕を解放し、ノー
ド（Ｎ２）　ｋ中心に合成容量を用いて表した等価回路
図である。第４図はこの発明のもう１つの実施例である、３端子切
換えスイッチを用いた場合のＡ／Ｄコンバータを示す構
成図である。第５図は電圧変化−電荷変化変換回路が２進重み付は容
量網によって構成された従来の４ビツトＡ／Ｄコンバー
タの構成図である。第６図は反転増幅器の入出力特性図である。図において、（１）　、　（２）　、　（１０は入力端
子、（３）は反転増幅器、（４）は制御／出力回路、（
５）〜（９）は制御端子、ａη〜磐および３］）〜弼、
（５ユ）〜（５４）はコンデンサ、（至）は電圧変化−
電荷変化変換回路、に）は電荷変化判定回路手段、（万
０）〜（五４）は出力端子、（Ｓｏ）〜Ｃ８７）はスイ
ッチ、（α〕は反転増幅器の入出力特性曲線、（β）は
反転増幅器で（入力電圧）＝（出力電圧〕を満たす直線
である。なお、各図中の同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

アナログ入力電圧が印加される少なくとも一対のアナロ
グ入力端子、各々基準電圧が印加される少なくとも一対
の基準電圧印加端子、前記アナログ入力端子および基準
電圧印加端子に切換え接続される複数個の切換えスイッ
チ、該複数個の切換えスイッチより入力かつ接続され、
入力電圧の変化を電荷変化に変換する電圧変化−電荷変
化変換回路、該電圧変化−電荷変化変換回路の出力に接
続され、電荷変化の正負を判定する電荷変化判定回路手
段、および該回路手段に接続され、複数個の出力端子と
前記複数個の切換えスイッチを制御する制御端子とを持
つ制御／出力回路を備えたＡ／Ｄコンバータにおいて、
前記電圧変化−電荷変化変換回路をＣ−２Ｃ容量回路網
により構成したことを特徴とするＡ／Ｄコンバータ。