JPH0613901A - ブートストラップｆｅｔサンプリングスイッチ - Google Patents

ブートストラップｆｅｔサンプリングスイッチ

Info

Publication number
JPH0613901A
JPH0613901A JP5006053A JP605393A JPH0613901A JP H0613901 A JPH0613901 A JP H0613901A JP 5006053 A JP5006053 A JP 5006053A JP 605393 A JP605393 A JP 605393A JP H0613901 A JPH0613901 A JP H0613901A
Authority
JP
Japan
Prior art keywords
mosfet
sampling
coupled
voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5006053A
Other languages
English (en)
Inventor
Jimmy R Naylor
ジミー・アール・ナイラー
Mark A Shill
マーク・エイ・シル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Tucson Corp
Original Assignee
Burr Brown Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Corp filed Critical Burr Brown Corp
Publication of JPH0613901A publication Critical patent/JPH0613901A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 高調波歪みの導入を回避し、しかも単一電源
電圧で動作する、ＭＯＳＦＥＴサンプリングスイッチ回
路を提供すること。 【構成】 演算増幅器１１を設けることによりサンプリ
ングＭＯＳＦＥＴ６の基板−ソース電圧をほぼゼロボル
トに保持する。また、演算増幅器２１を設けることによ
りサンプリングＭＯＳＦＥＴ６のゲート−ソース電圧を
ほぼ一定値に保持する。一定電流ＩをＭＯＳＦＥＴ２４
に強制的に流し、アナログ入力信号の変動から独立し
た、一定ゲート−ソース電圧をそれに生成させる。ＭＯ
ＳＦＥＴ２４のソースに結果的に得られる電圧を演算増
幅器２１の反転入力に印加するので、ＭＯＳＦＥＴ２４
の一定ゲート−ソース電圧を、サンプリングＭＯＳＦＥ
Ｔのゲートとソースとの間に強制的に印加する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＭＯＳＦＥＴサンプリ
ングスイッチ回路に関し、特に、ブートストラップＦＥ
Ｔサンプリングスイッチ回路であって、単一の電源電圧
で動作し、グラウンド電圧の上下にわたる入力信号を有
し、しかしながら、ある入力電圧範囲にわたってそのＭ
ＯＳＦＥＴにおいて一定なチャンネル抵抗を生成し、従
ってサンプリングした入力信号の全高調波歪みを結果的
に低下させる、そのようなブートストラップＦＥＴサン
プリングスイッチ回路に関するものである。
【０００２】
【従来の技術】図２は、ゲート電極を＋Ｖに接続し、ソ
ースを導体１７によってアナログ入力電圧ＶINを受ける
ように接続し、そしてドレインをサンプリングキャパシ
タ１３によって出力導体１５に接続したＮチャンネルＭ
ＯＳＦＥＴ６を備えた従来のアナログサンプリングスイ
ッチの、「トラッキング」即ち「サンプリング」モード
における接続を示したものである。また、導体１５は、
番号１６を付したＣＤＡＣスイッチトキャパシタアレイ
に、そして出力を逐次近似レジスタ（図示せず）に接続
した比較器に接続する。
【０００３】
【発明が解決しようとする課題】この図２の回路での問
題は、ゲート−ソース電圧（ＭＯＳＦＥＴ６のチャンネ
ル抵抗ＲDSを部分的に決定する）が非常に低く、典型的
にはたった数ボルトであることである。ＭＯＳＦＥＴ６
のゲート−ソース電圧は、ＶINが変動するにつれて、大
きく変動し、これがサンプリングＭＯＳＦＥＴ６のチャ
ンネル抵抗の変動する原因となる。更に、ＭＯＳＦＥＴ
６のスレショルド電圧ＶTH（これもそのチャンネル抵抗
に影響を与える）は、ソース電極とその基板電極との間
の電圧の強い関数となっている。ソース−バルク電圧
は、ＶINが変動するにつれて大きく変動し、従って入力
電圧ＶINの関数としてサンプリングＭＯＳＦＥＴ６のチ
ャンネル抵抗において更に変化を生じさせる。その結
果、相当な量の高調波歪みがＶINのサンプリングしたも
のにおいて生成され、そしてそのサンプリングしたもの
は、サンプリングＭＯＳＦＥＴ６のその非線形のチャン
ネル抵抗ＲDSを通してサンプリングキャパシタ１３に充
電することによりそのキャパシタ１３に記憶される。
【０００４】もし導体１５をＣＤＡＣ（キャパシタ・デ
ジタル−アナログ変換器）のキャパシタアレイに接続す
ると、そのような高調波歪みは、時間変動アナログ入力
電圧ＶINを表わすためにアナログ−デジタル変換器が生
成するデジタル出力ワードにおいて、エラーを生じさせ
る。
【０００５】望ましいことは、回路が単一の５ボルトの
電源で動作しても、そしてアナログ入力信号が＋１０ボ
ルトと−１０ボルトとの間の二極性値を有する正弦波波
形であっても、一定のチャンネル抵抗をスイッチングＭ
ＯＳＦＥＴに生成するような、アナログサンプリングス
イッチ回路を提供することであろう。
【０００６】従って、本発明の目的は、アナログ入力電
圧のサンプリングしたものへの高調波歪みの導入を回避
し、しかも単一電源電圧で動作する、ＭＯＳＦＥＴサン
プリングスイッチ回路を提供することである。
【０００７】本発明の別の目的は、単一の５ボルト電源
で動作ししかも実質的にグラウンド電圧以上及び以下の
電圧を取るアナログ入力電圧を受けるアナログ−デジタ
ル変換器におけるＣＤＡＣのための、アナログサンプリ
ング回路を提供することである。
【０００８】本発明の別の目的は、サンプリングＭＯＳ
ＦＥＴのソース電極に対する基板電極及びゲート電極の
両方のトラッキング精度を、ナイキスト周波数において
１０乃至２０ミリボルト以内にすることである。
【０００９】本発明の別の目的は、例えば０.３ボルト
程度の非常に低い出力において、一定レベルの出力電流
を持続させることができる、高出力インピーダンスを有
する定電流源回路を提供することである。
【００１０】
【課題を解決するための手段】簡潔に、そして本発明の
一実施例に従って説明すると、本発明は、ドレイン電極
をサンプリングキャパシタによって出力導体に接続した
サンプリングＭＯＳＦＥＴと、アナログ入力信号を前記
サンプリングＭＯＳＦＥＴのソース電極に結合した分圧
回路とを備えた、ブートストラップＭＯＳＦＥＴサンプ
リングスイッチ回路を提供する。第１の演算増幅器は、
非反転入力をサンプリングＭＯＳＦＥＴのソース電極に
結合する。第１の演算増幅器の反転入力は、その出力
と、サンプリングＭＯＳＦＥＴの基板電極とに結合す
る。第２の演算増幅器は、出力をサンプリングＭＯＳＦ
ＥＴのゲート電極に結合し、そして非反転入力をサンプ
リングＭＯＳＦＥＴのソース電極に結合する。第１のＭ
ＯＳＦＥＴは、そのゲート電極をサンプリングＭＯＳＦ
ＥＴのゲート電極に結合し、ドレイン電極を正の供給電
圧を受けるように結合し、そしてソース電極を第２の演
算増幅器の反転入力に結合する。第２のＭＯＳＦＥＴ
は、そのドレイン電極を第１のＭＯＳＦＥＴのソース電
極と、第２の端子が基準電圧導体に結合した抵抗器の一
方の端子とに結合する。出力を第２のＭＯＳＦＥＴのゲ
ート電極に結合し、非反転入力をバイアス電圧源に結合
し、そして反転入力を第２のＭＯＳＦＥＴのソースに結
合した第３の演算増幅器は、上記抵抗器の両端間に一定
電圧を保持し、これによって第２のＭＯＳＦＥＴに一定
電流が流れるようにする。従って、第２の演算増幅器
は、サンプリングＭＯＳＦＥＴの一定のゲートーソース
電圧を保持し、そしてこれは、第１のＭＯＳＦＥＴの一
定なゲートーソース電圧と本質的に等しく、これによっ
て、アナログ入力電圧の変化に面してサンプリングＭＯ
ＳＦＥＴのチャンネル抵抗を一定に保持し、結果的にサ
ンプリングスイッチ回路における全高調波歪みを低下さ
せることになる。記述実施例では、スイッチトキャパシ
タＣＤＡＣアレイ、比較器及び逐次近似レジスタを含む
逐次近似型のアナログーデジタル変換器に、上記のサン
プリングスイッチ回路を設けてある。
【００１１】
【実施例】図１を参照すると、ブートストラップＭＯＳ
ＦＥＴサンプリングスイッチ回路１は、導体１７上の＋
１０ボルトと−１０ボルトとの間で変動する正弦波入力
電圧ＶINを受け取る。２０キロオーム抵抗器２は、導体
１７と導体５との間に接続し、４キロオーム抵抗器３
は、＋２.５ボルト基準電圧と導体５との間に接続し、
１０キロオーム抵抗器４は、導体５とグラウンドとの間
に接続してある。±１０ボルトにおいて変動するＶINか
ら、信号レベルが０.３ボルトから２.８ボルトの間で変
動する信号レベルのスケーリングした入力電圧Ｖ
IN1を、抵抗器２，３及び４から成る分圧器で生成す
る。
【００１２】ＮチャンネルサンプリングＭＯＳＦＥＴ６
は、そのソース電極を演算増幅器１１及び２１の非反転
入力に対し、導体５によって結合する。サンプリングＭ
ＯＳＦＥＴ６の基板電極は、スイッチ２９Ａ及び導体１
０を介して、演算増幅器１１の出力及び反転入力に結合
する。また、サンプリングＭＯＳＦＥＴ６のドレイン電
極は、導体１２を介してサンプリングキャパシタ１３の
一方の端子に結合し、そしてサンプリングキャパシタ１
３の他方の端子は導体１５に結合する。導体１２は、ス
イッチ１４Ａを介して基準電圧ＶREFに接続し、この基
準電圧は、上述の＋２.５ボルト供給電圧と同一でもま
た異なっていてもよい。また、導体１２は、スイッチ１
４Ｂを介してグラウンドに接続する。スイッチ１４Ａは
電圧ＶTE ST1に応答して閉じそしてスイッチ１４ＢはＶ
TEST2に応答して閉じて、これにより図１に示すよう
に、サンプリングキャパシタ１３とスイッチトキャパシ
タアレイ１６とを含むＣＤＡＣキャパシタアレイのＭＳ
Ｂ（最上位ビット）から始まる、ＭＳＢビットの試験を
実行する。この試験は、比較器１９とＳＡＲ３０とによ
って行うものである。また、導体１５は、スイッチ１４
Ｃを介して＋ＶREFに接続する。＋ＶREFは２.５ボルト
基準電圧と同一でもまた異なっていてもよい。スイッチ
１４Ｃは、ＶSAMPLEに応答して閉じる。スイッチ２９Ｂ
は、サンプリングＭＯＳＦＥＴ６の基板電極をグラウン
ドに接続する。スイッチ２９Ａは、ＶCONT ROLに応答し
て閉じる。スイッチ２９ＢはＶCONTROL＊（注：＊は反
転を示す）に応答して閉じる。
【００１３】ＣＤＡＣアレイの参照番号１６を付した部
分は、導体１５とグラウンドとの間に接続する。また、
導体１５は、比較器１９にも接続し、そしてこの比較器
の出力を、スイッチトキャパシタアレイ１６内のスイッ
チ（図示せず）とスイッチ１４Ａ及び１４Ｂとを制御す
る逐次近似レジスタ（ＳＡＲ）に接続し、これによって
アナログ−デジタル変換器を形成する。典型的には、比
較器１９は、現ビットの試験による導体１５上の電圧
を、トリムＤＡＣ５９が生成する電圧と比較する。
【００１４】サンプリングＭＯＳＦＥＴのゲート電極
は、導体２０とスイッチ２２とを介して、演算増幅器２
１の出力に結合する。スイッチ２２は、制御信号Ｖ
CONTROLに応答して閉じる。導体２０は、スイッチ２３
を介してグラウンドにも接続する。スイッチ２３は、Ｖ
CONTROL＊に応答して閉じる。演算増幅器２１の出力は
また、ＮチャンネルＭＯＳＦＥＴ２４のゲート電極に接
続する。
【００１５】ＭＯＳＦＥＴ２４のドレイン電極は、正供
給電圧導体に結合する。ＭＯＳＦＥＴ２４のソース電極
は、導体２５を介して、演算増幅器２１の反転入力とＮ
チャンネルＭＯＳＦＥＴ２６のドレイン電極とに接続す
る。ＭＯＳＦＥＴ２６のソース電極は、導体２８を介し
て、トリム可能抵抗器２７の一方の端子と演算増幅器３
１の反転入力とに接続する。抵抗器２７の他方の端子
は、グラウンドに接続する。
【００１６】演算増幅器３１の出力は、ＭＯＳＦＥＴ２
６のゲート電極に結合する。この演算増幅器３１の非反
転入力は、導体３２を介して、抵抗器３３と３４との間
の接合部に接続する。抵抗器３３，３４は、＋２.５ボ
ルトの基準電圧とグラウンドとの間に直列に接続して、
導体３２上に、従って導体２８上に０.２ボルトレベル
を生成する。２.５ボルト基準電圧は、ＶREFと同一でも
また異なっていてもよく、また０.２ボルトの基準レベ
ルを別の値と置き換えることもできる。
【００１７】ここで理解されるべきことは、サンプリン
グＭＯＳＦＥＴ６のチャンネル抵抗が、ＶINの変化に対
して非常に非線形であるということである。また、更に
問題なのは、サンプリングＭＯＳＦＥＴ６のソースから
その「Ｐウェル」即ち基板電極までの寄生容量７Ａが、
比較的大きい非線形ＰＮ接合容量であるということであ
る。同様に、サンプリングＭＯＳＦＥＴ６のドレインか
らＰウェル即ち基板電極までの寄生容量７Ｂも、比較的
大きな非線形ＰＮ接合容量である。寄生容量７Ｃ及び７
Ｄもまた、いくらか非線形である。これら寄生容量７Ａ
−７Ｄが大きくかつ非線形なので、サンプリングキャパ
シタ１３を充電するはずの入力電流は、寄生容量７Ａ−
７Ｄの方に行くので、そのいくらかが失われることにな
る。
【００１８】動作においては、スイッチ１４Ｃ，２２及
び２９Ａを閉じ、そして図１の残りのスイッチを開く
と、サンプリングＭＯＳＦＥＴ６によって導体５上のス
ケーリングした時間変動入力電圧ＶIN1をサンプリング
することにより、サンプリングキャパシタ１３間のＶ
IN1の歪み再生を低く抑えることができる。これは、演
算増幅器１１がサンプリングＭＯＳＦＥＴ６の基板電極
電圧をほぼソース電圧ＶIN 1に保持するため、そして演
算増幅器２１がサンプリングＭＯＳＦＥＴ６のゲート−
ソース電圧をＭＯＳＦＥＴ２４の一定のゲート−ソース
電圧にほぼ等しい一定値に保持するからである。その後
者は、演算増幅器２１が導体５及び２５上の電圧を本質
的に等しく保持することによって、実現する。
【００１９】ＭＯＳＦＥＴ２４を流れる電流Ｉを本質的
に一定にすることによって、ＶIN及びＶIN1の値が大き
く変動するにも拘わらず、ＭＯＳＦＥＴ２４上のゲート
−ソース電圧を、本質的に一定値に保持することができ
る。Ｉの一定値は、ＭＯＳＦＥＴ２４が電流飽和動作領
域に留る限り、そして、ＭＯＳＦＥＴ２４のドレイン−
ソース電圧がＶIN1の変化に伴って変動する際に一定電
流ＩにおけるＭＯＳＦＥＴ２４のＶGSの認め得る変化を
回避できる程十分にＭＯＳＦＥＴ２４のチャンネル長が
長いとすれば、ＭＯＳＦＥＴ２４のチャンネル抵抗従っ
てゲート−ソース電圧を必然的にほぼ一定に保持する。
（Ｉを適切な一定値に保持してＭＯＳＦＥＴ６のＶGSを
一定に保つ限り、理論的には、ＭＯＳＦＥＴ２４を、演
算増幅器２１の出力と反転入力との間に結合した異なる
抵抗性素子と置き換えることできる、ということが認め
られよう。）ＶIN1の最小値が０.３ボルトであるので、
導体２８上の電圧を、演算増幅器３１によってそれより
低い電圧（０.２ボルトに選択した）に保持し、そして
その演算増幅器の非反転入力を、分圧回路３３，３４に
よって０.２ボルトに保持する。従って、演算増幅器３
１は、導体２５上のＭＯＳＦＥＴ２６のドレイン電圧に
おける大きな変動にも拘わらず、抵抗器２７の両端に一
定の０.２ボルトを保持するのに必要な一定電流Ｉを供
給するためその必要なゲート−ソース電圧をＭＯＳＥＴ
２６に与えることとなる。
【００２０】本発明の記述実施例では、サンプリングＭ
ＯＳＦＥＴ６のチャンネル幅及びチャンネル長は、夫々
５００ミクロン及び３ミクロンである。また、ＭＯＳＦ
ＥＴ２４のチャンネル幅及びチャンネル長は、夫々４５
ミクロン及び１２ミクロンで、約３０マイクロアンペア
に等しいＩの値に対して、約１.５ボルトのゲート−ソ
ース電圧を生成する。ＭＯＳＦＥＴ２６のチャンネル幅
は５００ミクロン、そしてそのチャンネル長は３ミクロ
ンである。
【００２１】図１の回路の「トラッキング」モード動作
の間、演算増幅器１１及び２１の出力を、スイッチ２９
Ａ及び２２によって、夫々、サンプリングＭＯＳＦＥＴ
６の基板電極及びゲート電極に接続する。スイッチ１４
Ｃは閉じているので、ＶIN1を「トラッキング」即ち追
従する導体１２上の電圧が、サンプリングキャパシタ１
３間に発生する。スイッチ２９Ｂ，２３，１４Ａ及び１
４Ｂは全て開いている。
【００２２】トラッキングモードから「ホールド」モー
ド（ＶIN1の値を、デジタル値への変換のために、サン
プリングキャパシタ１３上に正確に捕捉するモード）に
切り換えるには、スイッチ１４Ｃを開く。次に、スイッ
チ２２及び２９Ａを開いて、演算増幅器１１及び２１の
出力を、夫々サンプリングＭＯＳＦＥＴ６の基板電極及
びゲート電極から切り離す。スイッチ２３及び２９Ｂは
閉じて、サンプリングＭＯＳＦＥＴ６の基板電極及びゲ
ート電極をグラウンドに接続し、これにより、そのＭＯ
ＳＦＥＴ６を完全にオフとなるよう保証する。すると、
サンプリングキャパシタ１３上に現在捕捉されている電
圧の（ＭＳＢから開始して一度に１ビット毎の）従来の
逐次近似試験の間、スイッチ１４Ａ及び１４Ｂを選択的
に開いたり閉じたりして、ＳＡＲ３０の内容が、ＶIN1
の現在サンプリングされている値従ってＶINの値を表わ
すようにすることができる。
【００２３】そのサンプリングされた入力電圧は、ＭＳ
Ｂキャパシタ１３上だけでなく、これ以外でも捕捉する
ことができることに注意されたい。当業者であれば理解
できるように、その入力電圧を、ＣＤＡＣのビットキャ
パシタの２つまたは３つ、またはその全てにおいてもサ
ンプリングすることができるように、回路を構成するこ
とができる。
【００２４】分かるように、図１の実施例において用い
たＣＭＯＳ製造プロセスでは、Ｐチャンネル・ソースフ
ォロワトランジスタは、このようなＰチャンネル・ソー
スフォロワＭＯＳＦＥＴの基板電極が＋５ボルトとなる
ため、それを演算増幅器１１の代わりに用いることがで
きない。従って、ＶINが変動すると、ソースフォロワＭ
ＯＳＦＥＴのソース−基板電圧従ってスレショルド電圧
に、かなりの変動が生じ、サンプリング後の出力電圧に
かなりの非線形性及び高調波歪みを生成することにな
る。共に譲渡された係属中の米国特許出願に記載してあ
るアナログサンプリングスイッチのチャンネル抵抗の線
形性を得るための方法は、サンプリングＭＯＳＦＥＴの
非同期スイッチングを必要とする場合、自走クロック回
路を設けてその特許出願に開示したブートストラップ回
路を動作させるのでなければ、用いることができない。
【００２５】３つの演算増幅器１１，２１及び３１の実
現法は、簡単である。図３は、演算増幅器２１の実現例
を示したものである。図３において、ＰチャンネルＭＯ
ＳＦＥＴ４０及び４１は、夫々ダイオード接続したＮチ
ャンネルＭＯＳＦＥＴ４２及び４３で形成した負荷素子
を有する差動入力対を形成している。ＭＯＳＦＥＴ４３
を通過する電流は、ＮチャンネルＭＯＳＦＥＴ５４によ
って鏡映して、ドレイン電極を出力導体５７に接続した
ＮチャンネルカスコードＭＯＳＦＥＴ５３を通過させ
る。キャパシタ５５及び５キロオーム抵抗器５６は、補
償回路網を形成している。ダイオード接続した負荷ＭＯ
ＳＦＥＴ４２の電流は、ＮチャンネルＭＯＳＦＥＴ４５
によって鏡映して、カスコードＭＯＳＦＥＴ４６を通し
てダイオード接続したＰチャンネルＭＯＳＦＥＴ４７に
通過させる。このＰチャンネルＭＯＳＦＥＴ４７は、Ｐ
チャンネルＭＯＳＦＥＴ５２を含むＰＮＰカレントミラ
ーの制御素子である。ＭＯＳＦＥＴ５２のドレインは、
出力導体５７に接続する。このような構成は、導体５７
において高出力インピーダンスを与えるものであり、こ
れは、演算増幅器のオープンループ利得を増加するた
め、ＭＯＳＦＥＴ６の基板電極及びゲート電極のソース
に対するトラッキングを改善するために、望ましいもの
である。ＰチャンネルＭＯＳＦＥＴ４８，４４及び５１
は、カレントミラーを形成し、差動的に接続した入力Ｍ
ＯＳＦＥＴ４０及び４１を通過する一定バイアス電流を
確保すると共に、ダイオード接続したＮチャンネルＭＯ
ＳＦＥＴ４９及び５０（これはカスコードＭＯＳＦＥＴ
４６及び５３をバイアスする）を通過する一定バイアス
電流を生成する。
【００２６】本発明では、サンプリングスイッチＭＯＳ
ＦＥＴ（６）を介して回路に高調波歪みが導入するのを
回避するという目的は、ＭＯＳＦＥＴサンプリングスイ
ッチ（６）と第２のＭＯＳＦＥＴ（２４）との間に同一
のゲート−ソース電圧を生成するように動作上接続した
第１の演算増幅器（２１）を含む構造によって、そして
前記サンプリングスイッチＭＯＳＦＥＴのソース電極に
印加されるアナログ入力信号とは独立した電流を、第２
のＭＯＳＦＥＴに強制的に流すように動作上接続した第
２の演算増幅器（３１）を設けることによって達成する
ことができる。また、サンプリングスイッチＭＯＳＦＥ
Ｔの基板電極の電圧を、そのソース電圧に等しく保持す
るように接続した第３の演算増幅器（１１）を設ける構
造によっても、この目的を実現している。この効果は、
印加されたアナログ入力電圧の変動に起因するゲート−
ソース電圧の変動及び基板−ソース電圧の変動による、
サンプリングスイッチＭＯＳＦＥＴのチャンネル抵抗の
変動を除去し、これによって高調波歪みの受信回路への
導入を回避することができる。
【００２７】
【発明の効果】本発明の上述の実施例は、単一電源のサ
ンプリング回路を提供し、これは、ナイキスト周波数に
おいて、アナログ入力電圧ＶIN1を、サンプリングＭＯ
ＳＦＥＴ６の基板電極及びゲート電極に対し、アナログ
入力電圧ＶIN1のほんの１０乃至２０ミリボルトの範囲
内に非常に正確にブートストラップし、しかも、これ
を、図２のような従来の方法におけるサンプリングＭＯ
ＳＦＥＴのチャンネル抵抗の変動によって入り込むこと
がある過度な高調波歪みを生ずることなく、行うことが
できる。この効果は、入力電圧がグラウンドの上下双方
に変動しても得ることができる。
【図面の簡単な説明】
【図１】本発明のブートストラップ・サンプリングスイ
ッチの回路図。
【図２】従来のＭＯＳＦＥＴサンプリングスイッチの回
路図。
【図３】図１の回路に含めた演算増幅器の回路図。
【符号の説明】
６：サンプリングＭＯＳＦＥＴ １１，２１，３１：演算増幅器 １３：サンプリングキャパシタ ２４，２６：ＭＯＳＦＥＴ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 1/74 9065−5Ｊ (72)発明者 マーク・エイ・シル アメリカ合衆国アリゾナ州85748，ツーソ ン，サウス・グラナイト・フォールズ・ド ライブ 772

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】ブートストラップ・アナログＭＯＳＦＥＴ
    サンプリングスイッチ回路であって、 ａ） 出力導体（12）に結合したドレイン電極を有する
    サンプリングＭＯＳＦＥＴ（6）と、 ｂ） アナログ入力信号（VIN）を前記サンプリングＭ
    ＯＳＦＥＴのソース電極（５）に結合する分圧回路（3,
    4）と、 ｃ） 非反転入力が前記サンプリングＭＯＳＦＥＴのソ
    ース電極に結合し、反転入力が自らの出力と前記サンプ
    リングＭＯＳＦＥＴの基板電極とに結合した第１の演算
    増幅器（11）と、 ｄ） 出力が前記サンプリングＭＯＳＦＥＴのゲート電
    極に結合し、非反転入力が前記サンプリングＭＯＳＦＥ
    Ｔのソース電極に結合した第２の演算増幅器（21）と、 ｅ） ゲート電極が前記サンプリングＭＯＳＦＥＴのゲ
    ート電極に結合し、ドレイン電極が正供給電圧を受ける
    ように結合し、ソース電極が前記第２の演算増幅器の反
    転入力に結合した第１のＭＯＳＦＥＴ（24）と、 ｆ） ドレイン電極が前記第１のＭＯＳＦＥＴのソース
    電極に結合した第２のＭＯＳＦＥＴ（26）と、 ｇ） 該第２のＭＯＳＦＥＴのソース電極と基準電圧導
    体との間に結合した第１の抵抗器（27）と、 ｈ） 出力が前記第２のＭＯＳＦＥＴのゲート電極に結
    合し、非反転入力がバイアス電圧源に結合し、反転入力
    が前記第２のＭＯＳＦＥＴのソース電極に結合した第３
    の演算増幅器（31）と、 を備え、 これにより、一定電流（I）が前記第１のＭＯＳＦＥＴ
    を流れて、そのゲート−ソース電圧を一定に保持し、そ
    してそれによって、前記アナログ入力信号の大きな変動
    にも拘わらず、前記サンプリングＭＯＳＦＥＴのゲート
    −ソース電圧を一定に保持すること、を特徴とするブー
    トストラップ・アナログＭＯＳＦＥＴサンプリングスイ
    ッチ回路。
  2. 【請求項２】請求項１記載のブートストラップ・アナロ
    グＭＯＳＦＥＴサンプリングスイッチ回路において、前
    記分圧回路は、前記アナログ入力信号を前記サンプリン
    グＭＯＳＦＥＴのソース電極に結合する第１の抵抗器
    （2）と、前記サンプリングＭＯＳＦＥＴのソース電極
    をグラウンド電圧導体に結合する第２の抵抗器（4）
    と、前記サンプリングＭＯＳＦＥＴのソース電極を基準
    電圧導体に結合する第３の抵抗器（3）と、から成るこ
    と、を特徴とするブートストラップ・アナログＭＯＳＦ
    ＥＴサンプリングスイッチ回路。
  3. 【請求項３】集積回路ブートストラップ・アナログＭＯ
    ＳＦＥＴサンプリングスイッチ回路であって、 ａ） 出力導体（12）に結合したドレイン電極と、アナ
    ログ入力電圧（VIN1）を受けるように結合したソース電
    極と、ゲート電極と、基板電極とを有するサンプリング
    ＭＯＳＦＥＴ（6）と、 ｂ） 前記基板電極と前記ソース電極との間に一定の電
    圧関係を保持するための第１の手段（11）と、 ｃ） 前記ゲート電極と前記ソース電極との間に結合し
    てあり、それ自体を流れる一定電流（I）に応答して、
    前記サンプリングＭＯＳＦＥＴに一定なゲート−ソース
    電圧を保持するための第２の手段（21,24）と、及び ｄ） 該第２の手段に結合してあり、前記アナログ入力
    電圧とは実質的に独立に、前記一定電流を前記第２の手
    段に強制的に通過させるための一定電流強制手段（26,2
    7,31）と、 を備えたこと、を特徴とする集積回路ブートストラップ
    ・アナログＭＯＳＦＥＴサンプリングスイッチ回路。
  4. 【請求項４】請求項３記載の集積回路ブートストラップ
    ・アナログＭＯＳＦＥＴサンプリングスイッチ回路にお
    いて、前記第２の手段は、前記サンプリングＭＯＳＦＥ
    Ｔのゲート電極とソース電極との間に結合してあり、更
    に前記一定電流強制手段にも結合してあり、サンプリン
    グ期間中前記サンプリングＭＯＳＦＥＴに前記一定なゲ
    ート−ソース電圧を生成する第１のＭＯＳＦＥＴ（24）
    を含んでいること、を特徴とする集積回路ブートストラ
    ップ・アナログＭＯＳＦＥＴサンプリングスイッチ回
    路。
JP5006053A 1992-01-17 1993-01-18 ブートストラップｆｅｔサンプリングスイッチ Pending JPH0613901A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US822586 1992-01-17
US07/822,586 US5172019A (en) 1992-01-17 1992-01-17 Bootstrapped FET sampling switch

Publications (1)

Publication Number Publication Date
JPH0613901A true JPH0613901A (ja) 1994-01-21

Family

ID=25236436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5006053A Pending JPH0613901A (ja) 1992-01-17 1993-01-18 ブートストラップｆｅｔサンプリングスイッチ

Country Status (4)

Country Link
US (1) US5172019A (ja)
JP (1) JPH0613901A (ja)
DE (1) DE4300984B4 (ja)
GB (1) GB2264011A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236391A (ja) * 2007-03-20 2008-10-02 Kagoshima Univ トラックアンドホールド回路
US10804928B1 (en) 2019-04-11 2020-10-13 Asahi Kasei Microdevices Corporation DA conversion device

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625307A (en) * 1992-03-03 1997-04-29 Anadigics, Inc. Low cost monolithic gallium arsenide upconverter chip
GB2298979B (en) * 1992-09-08 1997-03-26 Fujitsu Ltd Analog-to-digital converters
GB9218987D0 (en) * 1992-09-08 1992-10-21 Fujitsu Ltd Voltage storage circuits
GB2283626B (en) * 1993-11-05 1998-02-18 Motorola Inc Driver circuits
US5500612A (en) * 1994-05-20 1996-03-19 David Sarnoff Research Center, Inc. Constant impedance sampling switch for an analog to digital converter
GB2301720B (en) * 1995-06-01 2000-05-24 Motorola Inc A MOS switching circuit
US5763924A (en) * 1996-05-09 1998-06-09 Linear Technology Corporation Circuits and methods for compensating non-linear capacitances to minimize harmonic distortion
US6118326A (en) * 1997-11-06 2000-09-12 Analog Devices, Inc. Two-phase bootstrapped CMOS switch drive technique and circuit
US5945872A (en) * 1997-11-06 1999-08-31 Analog Devices, Inc. Two-phase boosted CMOS switch drive technique and circuit
US6072355A (en) * 1998-01-22 2000-06-06 Burr-Brown Corporation Bootstrapped CMOS sample and hold circuitry and method
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US7515896B1 (en) 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US7039372B1 (en) 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US7236754B2 (en) 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US6370371B1 (en) 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US6879817B1 (en) * 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US6853690B1 (en) 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US7110444B1 (en) 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US7065162B1 (en) 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
JP2001110195A (ja) * 1999-10-08 2001-04-20 Agilent Technologies Japan Ltd トラックアンドホールド回路
US6400189B2 (en) * 1999-12-14 2002-06-04 Intel Corporation Buffer circuit
US6310565B1 (en) 2000-02-03 2001-10-30 Lucent Technologies Inc. Sampling switch having an independent “on” impedance
US7010286B2 (en) 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
US6329848B1 (en) 2000-04-27 2001-12-11 Maxim Integrated Products, Inc. Sample and hold circuits and methods
US6559689B1 (en) 2000-10-02 2003-05-06 Allegro Microsystems, Inc. Circuit providing a control voltage to a switch and including a capacitor
US7454453B2 (en) 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
US7072427B2 (en) 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7379883B2 (en) 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US7460584B2 (en) 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
US8156811B2 (en) * 2004-09-15 2012-04-17 Lsp Technologies, Inc. Apparatus and method for non-destructive testing
US20070038560A1 (en) * 2005-08-12 2007-02-15 Carl Ansley Transaction payment system and processing
US7728650B2 (en) * 2007-06-15 2010-06-01 Qualcomm Incorporated Switches with passive bootstrap of control signal
GB2452567A (en) * 2007-09-10 2009-03-11 Texas Instruments Ltd A track and hold circuit using output transistor capacitance as the hold capacitor
US7830199B2 (en) * 2008-07-02 2010-11-09 Analog Devices, Inc. Dynamically-driven deep n-well circuit
US7928794B2 (en) * 2008-07-21 2011-04-19 Analog Devices, Inc. Method and apparatus for a dynamically self-bootstrapped switch
US8502594B2 (en) * 2008-12-31 2013-08-06 Linear Technology Corporation Bootstrap transistor circuit
US8115518B1 (en) * 2010-08-16 2012-02-14 Analog Devices, Inc. Integrated circuit for reducing nonlinearity in sampling networks
US8698522B2 (en) * 2011-06-08 2014-04-15 Linear Technology Corporation System and methods to improve the performance of semiconductor based sampling system
WO2014053911A2 (en) * 2012-09-07 2014-04-10 Analog Devices Technology Analog to digital converter including a pre-charge circuit
US9218513B2 (en) * 2012-12-21 2015-12-22 Sequans Communications Circuit and method with improved mixer linearity
JP2015133617A (ja) * 2014-01-14 2015-07-23 株式会社東芝 増幅回路、ａ／ｄ変換器、及び通信装置
US10312906B2 (en) 2016-09-16 2019-06-04 Asahi Kasei Microdevices Corporation Switch apparatus
CN110098835A (zh) * 2018-01-31 2019-08-06 长沙泰科阳微电子有限公司 一种改进型高速采样开关

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3448293A (en) * 1966-10-07 1969-06-03 Foxboro Co Field effect switching circuit
US3938049A (en) * 1972-09-20 1976-02-10 Akro-Medic Engineering, Inc. Baseline correction system for pulse trains
JPS5010545A (ja) * 1973-05-24 1975-02-03
US3875516A (en) * 1973-10-26 1975-04-01 Rank Organisation Ltd Discriminator circuits
US4195282A (en) * 1978-02-01 1980-03-25 Gte Laboratories Incorporated Charge redistribution circuits
US4239990A (en) * 1978-09-07 1980-12-16 Texas Instruments Incorporated Clock voltage generator for semiconductor memory with reduced power dissipation
DE3226339C2 (de) * 1981-07-17 1985-12-19 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Analoge Schaltervorrichtung mit MOS-Transistoren
JPS6199998A (ja) * 1984-10-19 1986-05-19 Hitachi Ltd サンプル／ホ−ルド回路
JPS6291023A (ja) * 1985-10-16 1987-04-25 Mitsubishi Electric Corp Ａ／ｄコンバ−タ
JPH0761019B2 (ja) * 1986-06-19 1995-06-28 日本電気株式会社 アナログ・デイジタル変換器
US4704550A (en) * 1986-11-07 1987-11-03 American Telephone And Telegraph Company Method and apparatus for driving electrical circuits
US4831381A (en) * 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
EP0320100A2 (en) * 1987-12-05 1989-06-14 Stc Plc A/D converters
US5084634A (en) * 1990-10-24 1992-01-28 Burr-Brown Corporation Dynamic input sampling switch for CDACS

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236391A (ja) * 2007-03-20 2008-10-02 Kagoshima Univ トラックアンドホールド回路
US10804928B1 (en) 2019-04-11 2020-10-13 Asahi Kasei Microdevices Corporation DA conversion device

Also Published As

Publication number Publication date
GB9300164D0 (en) 1993-03-03
US5172019A (en) 1992-12-15
DE4300984A1 (ja) 1993-07-22
DE4300984B4 (de) 2005-06-30
GB2264011A (en) 1993-08-11

Similar Documents

Publication Publication Date Title
JPH0613901A (ja) ブートストラップｆｅｔサンプリングスイッチ
US6650265B1 (en) Method and architecture for varying power consumption of a current mode digital/analog converter in proportion to performance parameters
US20080024340A1 (en) Current driven D/A converter and its bias circuit
US6008632A (en) Constant-current power supply circuit and digital/analog converter using the same
CN112953503B (zh) 一种高线性度的栅压自举开关电路
EP0407859A1 (en) High speed auto zero comparator
US4634993A (en) High gain, low drift operational amplifier for sample and hold circuit
US6448821B1 (en) Comparator circuit for comparing differential input signal with reference signal and method
JP4020515B2 (ja) トラックホールド回路及びトラックホールド回路用バッファ回路
US6693479B1 (en) Boost structures for switched-capacitor systems
US6621439B1 (en) Method for implementing a segmented current-mode digital/analog converter with matched segment time constants
US5892356A (en) High impedance large output voltage regulated cascode current mirror structure and method
US5838175A (en) Low distortion track and hold circuit
JP2018506917A (ja) 逐次近似レジスタアナログ−デジタル変換器のための訂正回路
US6281717B1 (en) Dynamic error compensation in track-and-hold circuits
US4598253A (en) JFET ohmic differential amplifier
JP4117976B2 (ja) サンプルホールド回路
US10483993B1 (en) Residue amplifier
JP4569027B2 (ja) サンプルホールド回路と該回路を用いたａｄ変換器
JP4635612B2 (ja) サンプル・ホールド回路
JP4245102B2 (ja) しきい値検出回路、しきい値調整回路、および二乗回路
US6310515B1 (en) CMOS track and hold amplifier
JPH025324B2 (ja)
JP3637936B2 (ja) 比較器及びａ／ｄコンバータ
Rout et al. Design of 1 V switched-current cells in standard CMOS process