CN112448722B - 基准电压噪声的滤波方法 - Google Patents
基准电压噪声的滤波方法 Download PDFInfo
- Publication number
- CN112448722B CN112448722B CN202010879935.7A CN202010879935A CN112448722B CN 112448722 B CN112448722 B CN 112448722B CN 202010879935 A CN202010879935 A CN 202010879935A CN 112448722 B CN112448722 B CN 112448722B
- Authority
- CN
- China
- Prior art keywords
- circuit
- resistor
- voltage
- converter
- converters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/54—Input signal sampled and held with linear return to datum
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
Abstract
本公开涉及基准电压噪声的滤波方法。提供了一种电压基准噪声滤波器,对于基准负载电流为恒定负载的任何电路,该电路都使用最少的外部组件来基本消除了噪声,并且该电路使用的外部组件的值可能会随温度、时间等变化。通过将外部电阻器移到包含电路的芯片上,可以减轻由于外部滤波器的电阻器变化而导致的参考电压输出漂移。电阻器两端的电压降由在校准期间确定的比例因子进行数字补偿。当芯片上提供一个以上的转换器时,将根据打开或关闭的转换器数量进一步调整转换器的输出。而且,由于转换器之间的失配而导致的转换器输出的误差由另一比例因子进行数字补偿。
Description
技术领域
该文件涉及一种为具有恒定参考负载电流的任何电路过滤外部参考噪声的装置,尤其涉及用于模数或数模转换器的参考电压噪声滤波器,其中参考负载电流为恒定负载。
背景技术
模数转换器(ADC),尤其是连续时间sigma-delta调制器(CTSDM),由于非常适合高速,高性能系统的高能效运行而受到欢迎。在CTSDM中,通常将随时间变化的输入模拟信号转换为数字流,该数字流表示感兴趣的频带中具有高保真度的输入。然后,该数字流将经过数字后处理(通常是抽取),以提供最终的数字代码流,该数字流以高保真度表示数字域中的模拟输入信号。
然而,在一种方法中,CTSDM在反馈路径中使用电流数模转换器(DAC),该路径可能会受到与输入相关的参考误差的影响。尽管已使用四线切换等技术来解决此类误差,但CTSDM以及其他ADC和DAC也容易受到外部基准噪声的影响。例如,诸如电压参考之类的外部组件的值可能会随温度和时间而漂移,这会对性能产生不利影响。
发明内容
本发明涉及一种电压基准噪声滤波器,对于基准负载电流为恒定负载的任何电路,该电路都使用最少的外部组件来基本消除了噪声,并且该电路使用的外部组件的值可能会随温度、时间等变化。尽管示出了示例实施例中示出的用于ADC的实施方式,但是应当理解,本文描述的技术可以扩展到从电压参考源接收基本恒定电流的任何电路。
在样品实施方案中,提供电路包括:转换器(例如,模数转换器(ADC)或数模转换器(DAC)),在输入端子处接收输入电压,并将该输入电压与在参考端子处从参考电压电路接收的参考电压进行比较。电阻器在第一端连接到所述电压参考电路并且在第二端连接到所述转换器的参考端子。此外,电路还包括连接到电阻器的第二端的参考电容器端子。参考电容器端子将所述电阻器的第二端连接到所述电容器以形成对所述电压参考电路的输出进行滤波的滤波器。
参考增益微调电路使用选择以补偿由所述电阻器两端的电压降引起的增益误差的比例因子,补偿所述电阻器两端的电压降。参考增益微调电路的乘法器将转换器的输出乘以比例因子。
在其他样品实施方案中,提供电路,包括至少两个转换器(例如,连续时间sigma-delta模数转换器),在各自输入端子处接收输入电压,并将该输入端子与在相应参考端子处从参考电压电路接收的参考电压进行比较。电阻器在第一端连接到所述电压参考电路并且在第二端连接到相应转换器的参考端子。提供参考增益微调电路,存储选择以补偿由所述电阻器两端的电压降引起的增益误差的比例因子,并将转换器的相应输出乘以所述比例因子。
在样品实施方案中,参考增益微调电路包括存储比例因子的数字存储器。比例因子具有在电路的校准过程中计算出的值,以在所有转换器开启时将电压参考施加到电阻器的第一端时补偿电阻器两端的电压降。参考增益微调电路还可包括乘法器,该乘法器将所述转换器的相应输出乘以所述比例因子和具有L/M值的第二比例因子,其中M是所述转换器的总数,并且L是打开的转换器的总数。乘法器还可将所述转换器的相应输出乘以额外的比例因子,以在所述转换器类型不同时补偿各个转换器之间的输出电压差。
在样品实施方案中,电阻器与转换器和参考增益微调电路位于同一半导体芯片上。可选地,电压参考电路可以在同一半导体芯片上。电阻器可以由与转换器相同的材料类型制成,以减少增益随温度的漂移。
在其他样品实施方案中,提供电路,包括转换器(例如ADC或DAC),在输入端子处接收输入电压,并将该输入端子与在参考端子处从电压参考电路接收的电压参考进行比较。电阻器在第一端连接到所述电压参考电路并且在第二端连接到电路的参考端子。参考增益微调构件使用选择以补偿由所述电阻器两端的电压降引起的增益误差的比例因子,补偿转换器的输出以调整由所述电阻器两端的电压降引起的增益误差。在样品实施方案中,参考增益微调构件包括:存储所述比例因子的数字存储器,该比例因子具有在校准过程中计算出的值,用于所述电路在将电压参考施加到所述电阻器第一端时补偿所述电阻器两端的电压降;和乘法器,将所述转换器的输出乘以所述比例因子。在其他样品实施方案中,参考增益微调构件包括适于调整所述转换器的输出以补偿所述电阻器两端的压降的现场可编程门阵列(FPGA)和控制器算法中的一种。
样品实施方案还包括方法,包括:在电路的输入端子处接收输入电压;比较所述输入端子和在所述电路的参考端子处从电压参考电路接收的电压参考;和通过将所述电路的输出乘以选择以补偿由所述电阻器两端的电压降引起的增益误差的比例因子,补偿由于在第一端连接到所述电压参考电路并且在第二端连接到所述电路的参考端子的电阻器两端的电压降引起的增益误差。
在另外样品实施方案中,所述输入端子被至少两个转换器的输入端子接收。在这种情况下,方法包括通过将相应输出乘以具有L/M值的第二比例因子来补偿所述转换器的相应输出,其中M是所述转换器的总数,并且L是打开的转换器的总数。方法还包括将所述转换器的相应输出乘以额外的比例因子,以在所述转换器类型不同时补偿各个转换器之间的输出电压差。在样品实施方案中,所述电路和电阻器设置在同一半导体芯片上,并且通过进行背景校准中的至少一项以及通过在校准过程中在半导体芯片加电时测量所述电阻器两端的电压降来确定比例因子。
本部分旨在提供对本专利申请的主题的概述。其并非旨在提供对本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的更多信息。
附图说明
在不一定按比例绘制的附图中,相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式大体上示出了本文档中讨论的各种实施例。
图1说明了一个示例3位模数转换器(ADC)的传递函数。
图2示出了连接到具有无源滤波器以减小噪声的参考电压的ADC。
图3示出了连接到具有无源滤波器和缓冲器的参考电压的ADC,该缓冲器用于减小增益误差和与输入信号有关的误差。
图4示出了根据示例实施例的ADC,其中,无源滤波器的电阻器与ADC一起在芯片上移动。
图5示出了根据示例实施例的具有用于无源滤波器的片上电阻器的多通道ADC,其实现了数字基准误差修整。
图6示出了示例实施例中的补偿无源滤波器的电阻器两端的电压降的方法的流程图。
具体实施方式
以下关于图1-6的描述充分地示出了特定实施例,以使本领域技术人员能够实践它们。其他实施例可以结合结构、逻辑、过程和其他改变。一些实施例的部分和特征可以被包括在其他实施例的部分或特征中,或代替其他实施例的那些。权利要求书中阐述的实施例涵盖那些权利要求书的所有可用等效物。给出示例实施例仅出于说明性目的,并且无意于限制或限制本文所公开的公开内容或权利要求的范围。
以下公开内容将描述用于任何电路的电压基准噪声滤波器,例如模数转换器(ADC)或数模转换器(DAC),其中基准负载电流为恒定负载,并且该电路使用的外部元件的值可能会随温度、时间等变化。尽管示出了示例实施例中示出的用于ADC的实施方式,但是应当理解,本文描述的技术可以扩展到接收恒定参考负载电流的任何电路。
ADC根据通用公式对模拟输入进行采样和数字化,以提供数字输出:
Dout理想=Vin*2N/Vref (1)
其中:
Vin=输入端子电平;
Vref=ADC的电压参考,
N=位数
Dout理想=理想的数字输出
对于3位ADC,理想地,传递函数将看起来像图1中所示的传递函数100。在图1中,数字输出代码线性地跟踪输入模拟电压110。
但是,如式(1)所示,理想的数字输出Dout理想是Vref的函数,它通常包含与片上ADC交互的片外组件。因此,Vref中的任何误差都会在数字输出中引起相应的误差。例如,Vref中的噪声会导致ADC的信噪比(SNR)下降。同样,Vref值的任何误差都可能导致增益误差和线性误差,从而限制了ADC的最大范围。
为了减小Vref的噪声,如图2所示,可以使用无源滤波器,其示出了ADC 200,该ADC200经由包括电阻器R 222和电容器C 224的无源滤波器220从电压参考210接收电压参考Vref。在这种配置下,如图2所示,如果滤波器输出Vref1直接连接到ADC 200的参考输入REF,则流经电阻R 222的电流Iadc将导致电压降,公式如下:
Vref1=Vref-Iadc*R (2)
在这种情况下:
Dout=Vin*2N/Vref1 (3)
这会导致ADC输出中的增益误差与电阻器R 222两端的电压降成比例。
同样,增益误差将进一步取决于连接到基准电压Vref的ADC的数量。例如,如果将“M”个ADC连接到电压参考Vref,则Vref1的值可以通过以下公式定义:
Vref1=Vref-M*Iadc*R (4)
此外,Iadc和R将随温度和时间而漂移。由于电阻器R 222在ADC的外部,所以这两个漂移不能相互抵消。结果,增益会随温度而漂移。
此外,如上所述,在某些配置中,Iadc可能取决于输入信号,这将导致Vref1也具有取决于信号的误差。在这种情况下,来自基准电压源210的输入到ADC的电流(Iadc)可定义为:
Iadc=I+I误差vin (5)
I误差vin还会在参考电压中引起与信号有关的错误,如下所示:
Vref1=Vref-(I+I误差vin)*R (6)
因此,I误差vin的值进一步导致线性误差。I误差vin
为了解决这些增益和线性误差,如图3所示,可以在无源滤波器220之后插入缓冲器300。通常,缓冲器300被设计为基本上防止信号源受到负载可能产生的电流或电压的影响。因此,在图3中,缓冲器300防止了ADC 200对电压参考210的加载不可接受并且干扰了其操作。理想缓冲器300是完全线性的,与信号幅度无关。
美国专利第9,065,477号描述了一种用于连续时间sigma-delta(CTSD)ADC的线性和DC精确反馈DAC,该ADC确保对于CTSD,Iadc不依赖于输入信号。在US 9,065,477中描述的电路确保参考输入阻抗是电阻性的,并且通过参考输入的电流是恒定的,从而允许参考电压电路直接连接到ADC而没有缓冲器。参考电压电路的噪声可以通过使用外部RC滤波器进行滤波。
所公开的电路通过在一个周期内连续使用不同的并联开关来提供状态之一来减轻由于依赖于输入的开关活动而引起的非线性,其中每个开关被激活大约周期的一半。在一个周期内激活不同的开关以提供相同的状态可能会降低CTSD ADC中DAC元件的非线性特性,这是由于与输入有关的开关活动所致。由于输出电流不仅仅取决于整个周期中使用的一个开关电阻,因此可以降低DAC元件的非线性特性。相反,输出电流取决于多个开关电阻的平均值。而且,由于开关的开关次数在每个周期可以是恒定的,因此由于开关而引起的任何电荷注入可以是独立于输入代码的。结果,基准电流基本恒定,并且电压参考不具有等式(6)所示的误差。
因此,US 9,065,477中的配置可用于消除参考电流中的线性误差。结果,不需要使用缓冲器300,并且无源滤波器220的输出可以直接施加到ADC 200,从而简化了到参考电压210的连接,如图2中所示。此外,卸下缓冲区可以节省功耗,缓冲区所需的面积以及缓冲区产生的额外噪声。
然而,由于无源滤波器220的电阻器R 222两端的压降,在等式(2)中示出的ADC200中的增益误差仍然存在。另外,由于电阻器R 222在ADC 200芯片的外部,因此电阻器R224可能引起增益随温度的漂移。通过下面参考图4和图5描述的实施例进一步解决了该问题。
以下实施例通过将电阻器R222从无源滤波器220移到包含ADC 200的芯片上,并以数字方式校正电阻器两端的压降,以确保没有增益误差,并保证ADC 200的整个输入范围,而与打开或关闭ADC的数量无关。例如,图4示出了示例实施例,其中图2的配置的电阻器R222被移动到芯片400上。如图所示,电阻器R'410放置在芯片400上,该芯片在连接到外部参考电压210的REF_IN端子和连接到外部电容器C’420的REF_CAP端子之间。在此配置中,用户选择电容器C 420基于所需要的滤波量连接到芯片400的REF_CAP端子。由于该值可能会发生变化,因此电阻器410和电容器420需用撇号分隔,以指示它们不必具有与上述图2-3中的相应外部元件相同的值。而且,可以将片上电阻器R’410和Iadc设计为沿相同方向漂移,以消除随温度和时间的任何增益漂移。在示例实施例中,R’可以具有20欧姆的值,并且由与片上ADC 200相同的材料类型制成,以便跟踪随温度和时间的任何变化。另外,在其他示例实施例中,电容器420也可以放置在芯片上。在示例实施例中,芯片400可以是被配置为包括如本文所述的一个或多个转换器电路的半导体。
为了如公式(1)所述,获得关于Vref的正确数字输出,引入了比例因子,该比例因子的值在生产过程中的校准过程中确定。校准过程可以在芯片上使用电路进行,以在芯片加电,背景校准或每次启动校准时测量电压降。特别地,等式(1)被修改如下:
Dout=Vin*2N/Vref1*(1-比例_fac) (7)
结合方程式(2)和(7),得出的方程式是:
比例_fac=(Iadc*R)/Vref (8)
公式(2)显示,Vref1是Iadc和R的函数,它们与工艺有关,因此随器件的不同而不同。因此,对于每个装置,在生产期间,测量Vref和Vref1,并且将比例_fac计算并存储在芯片400上的数字存储器430中,以与数字乘法器440的ADC输出相乘,如图4所示。在图4的实施例中,将其称为参考增益修整,并且来自数字存储器430和数字乘法器440的比例_fac提供用于提供参考增益修整的装置。在示例实施例中,数字存储器430可以是20位熔丝寄存器存储元件。
在单个芯片上使用多通道ADC的情况下,Vref1可能会根据上电并连接到Vref1的ADC的数量而变化。在这种情况下,需要使用另一个比例因子来说明打开的ADC的数量。
图5示出了具有单个片上电阻器R’410的多通道片上ADC 500,该电阻器R’410与外部电容器C’420一起构成无源滤波器。在图5的实施例中,芯片500具有M个相同的ADC 200A、200B、...、200M,它们经由REF_IN端子和电阻器R′410连接到相同的参考电压210,并且经由REF_CAP端子连接到外部电容器C′420。在示例实施例中,ADC 200A、200B、...、200M可以是上述US 9,065,477中描述的类型的ADC。当所有ADC 200A、200B、...200M均打开时,公式(4)修改如下:
Vref1=Vref-M*Iadc*R (9)
如果M个ADC 200A、200B、...、200M中只有“L”个打开,则:
Vref1=Vref-(L/M)*M*Iadc*R=Vref-L*Iadc*R (10)
根据等式(1)、(3)和(10),可以通过引入第二比例因子来获得关于Vref的正确数字输出,如等式(1):
Dout=Vin*2N/Vref1*(1-比例_fac1*比例_fac2) (11)
其中:
比例_fac1=(M*Iadc*R)/Vref (12)
以及
比例_fac2=L/M (13)
对于多个ADC,如在图4的实施例中那样,在所有ADC为ON的情况下计算比例_fac1并将其存储在存储器510中。然后,基于打开的ADC的数目,比例_fac2由数字乘法器520使用公式(12)进行数字缩放。在示例实施例中,比例_fac2可以存储在查找表530中。
例如,在具有四个ADC的芯片500的实现中,基准输入REF_IN在高性能/低性能模式下为每个ADC通道分别接收大约3k/6k欧姆的阻抗。在这样的实现中,比例_fac2可以如下存储在查找表530中:
对于所有4个ADC开启,比例_fac2=1;
对于3个ADC开启,比例_fac2=0.75;
对于2个ADC开启,比例_fac2=0.5;
对于1个ADC开启,比例_fac2=0.25。
在操作期间,基于打开的ADC的数量从查找表530中选择比例_fac2的适当值,同时来自存储器510的比例_fac1通过数字乘法器520与相应的ADC输出相乘,以如图4的实施例那样应用参考增益修整。还应当理解,可以将附加的比例因子与ADC的输出相乘,以补偿在ADC不是全部相同类型或在同一芯片500上的配置中的各个ADC之间的输出电压差。这样的附加比例因子可以存储在存储器510中、查找表530中或单独的存储元件中。
因此,图4和图5示出了参考电压噪声滤波器的实现方式,该参考电压噪声滤波器可以与诸如连续时间∑-Δ(CTSD)ADC之类的ADC以及DAC一起使用,以利用最少的外部组件来基本消除噪声。图4和图5的实施例不经历信道相关的增益误差并且不支持输入范围的满刻度。然而,将意识到,关于图4和图5描述的技术可以扩展到需要具有恒定负载电流的电压参考的任何电路。另外,关于片上实现方式描述了图4和图5的实施例。应当进一步理解,该技术可以扩展到任何系统级实施方式,并且如果通过参考增益微调构件(例如现场可编程门阵列(FPGA)或控制器算法,适用于调整转换器的输出以补偿电阻器两端的压降)进行调节,则可以在外部实现该电阻。还应当理解,电压参考210可以以某些配置在芯片上实现,从而进一步最小化由于温度和增益漂移引起的电压误差。
图6示出了示例实施例中的补偿无源滤波器的电阻器两端的参考电压210的输出上的电压降的方法的流程图。如图所示,该方法包括在600处在转换器的输入端子处接收输入电压,其中在示例实施例中,转换器可以是ADC或DAC。在610,将转换器的输入端子与在转换器的参考端子处从电压参考电路接收的电压参考进行比较。由电阻器两端的压降引起的增益误差,即在620处通过将转换器的输出乘以选择用于补偿的比例因子来补偿由于跨接在第一端连接到所述电压参考电路并且在第二端连接到所述转换器的参考端子的电阻器上的电压降引起的增益误差。
该方法进一步在630确定是否存在多个转换器(M)。在这种情况下,在各个转换器的输入端子处接收输入电压,并且在640处通过将相应输出乘以具有L/M的值的第二比例因子来补偿转换器的相应输出,其中M是转换器的总数,L是打开的转换器的总数。而且,该方法包括在650处检查转换器是否为不同类型。在这种情况下,在660处,通过将转换器的相应输出乘以附加的比例因子来进一步补偿转换器的输出电压,以补偿相应转换器之间的输出电压差。然后该过程在670处结束。
上面的详细描述包括对附图的引用,这些附图形成了详细描述的一部分。附图通过说明的方式示出了可以实施本发明的特定实施例。这些实施例在本文中也称为“示例”。本文中引用的所有出版物、专利和专利文件都通过引用整体并入本文,就好像通过引用单独地并入。如果本文档与通过引用方式并入的那些文档之间用法不一致时,应将所引用的引用中的用法视为对本文档的补充;对于不一致的不一致之处,以本文档中的用法为准。
在该文件中,术语“一个”或“一种”用于专利文件中,包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他情况或用法。在本文档中,除非另有说明,否则术语“或”用于表示非排他性或,例如“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在所附权利要求中,术语“包括”和“其中”被用作相应术语“包括”和“其中”的等同词。同样,在以下权利要求中,术语“包括”和“包含”是开放式的,也就是说,系统、设备、物品或过程中除了在权利要求中此术语之后列出的元素之外,还包括其他元素,仍然被认为属于该权利要求的范围。此外,在所附权利要求中,术语“第一”、“第二”和“第三”等仅用作标签,并且不旨在对其对象施加数字要求。本文描述的方法示例可以至少部分地是机器或计算机实现的。
上面的描述意图是说明性的,而不是限制性的。例如,上述示例(或其一个或多个方面)可以彼此组合使用。在回顾以上描述之后,例如可以由本领域的普通技术人员使用其他实施例。提供摘要以符合37C.F.R.§1.72(b),以允许读者快速确定技术公开的性质。提交本文档时应理解为不会将其用于解释或限制权利要求的范围或含义。另外,在以上详细描述中,各种特征可以被分组在一起以简化本公开。这不应该被解释为意在意味未声明的公开特征对于任何声明都是必不可少的。而是,发明主题可以在于少于特定公开实施例的所有特征。因此,以下权利要求据此被结合到详细描述中,其中每个权利要求独立地作为单独的实施例。本发明的范围应参考所附权利要求书以及这些权利要求书所赋予的等效物的全部范围来确定。
Claims (20)
1.电路,包括:
转换器,在输入端子处接收输入电压,并将该输入电压与在参考端子处从电压参考电路接收的电压参考进行比较;
电阻器,在第一端连接到所述电压参考电路并且在第二端连接到所述转换器的参考端子;和
参考增益微调电路,包括:
存储器,存储比例因子,所述比例因子具有被选择来补偿在对所述电阻器的第一端施加所述电压参考时所述电阻器两端的电压降引起的增益误差的值,以及
乘法器,将所述转换器的输出乘以所述比例因子。
2.权利要求1所述的电路,其中所述转换器、所述电阻器和所述参考增益微调电路都在相同半导体芯片上。
3.权利要求2所述的电路,其中所述电压参考电路在所述相同半导体芯片上。
4.权利要求2所述的电路,还包括连接到所述电阻器的第二端的参考电容器端子,所述参考电容器端子将所述电阻器的第二端连接到电容器,以形成对所述电压参考电路的输出进行滤波的滤波器。
5.权利要求1所述的电路,其中所述转换器包括模数转换器。
6.权利要求1所述的电路,其中所述存储器包括数字存储器,所述比例因子具有在校准过程中计算出的值,用于所述电路在向所述电阻器的第一端施加所述电压参考时补偿所述电阻器上的电压降。
7.权利要求1所述的电路,其中所述电阻器由与所述转换器相同类型的材料制成。
8.权利要求1所述的电路,还包括至少两个转换器,所述至少两个转换器在各自的输入端子处接收输入电压,并将所述输入电压与在各自的参考端子处从所述电压参考电路接收的电压参考进行比较,其中所述电阻器在第二端连接到各转换器的参考端子,并且所述乘法器将所述转换器的各自的输出乘以所述比例因子。
9.权利要求8所述的电路,其中所述乘法器将所述转换器的各自的输出乘以所述比例因子和具有L/M的值的第二比例因子,其中M是所述转换器的总数,并且L是开启的转换器的总数。
10.权利要求9所述的电路,其中所述乘法器还将所述转换器的各自的输出乘以额外的比例因子,以在所述转换器类型不同时补偿各转换器之间的输出电压差。
11.权利要求8所述的电路,其中所所述比例因子具有在校准过程中计算出的值,用于所述电路在所有转换器开启时在将电压参考施加到所述电阻器的第一端时补偿所述电阻器两端的电压降。
12.权利要求8所述的电路,其中所述转换器、所述电阻器和所述参考增益微调电路都在同一半导体芯片上。
13.权利要求12所述的电路,还包括连接到所述电阻器第二端的参考电容器端子,该参考电容器端子将所述电阻器的第二端连接到电容器以形成滤波器,该滤波器对所述电压参考电路的输出进行滤波。
14.电路,包括:
转换器,在输入端子处接收输入电压,并将该输入电压与在参考端子处从电压参考电路接收的电压参考进行比较;
电阻器,在第一端处连接到所述电压参考电路并且在第二端出连接到所述转换器的参考端子;和
参考增益微调构件,用于通过将所述转换器的输出乘以比例因子来对所述转换器的输出进行补偿以调整由所述电阻器两端的电压降引起的增益误差,所述比例因子具有选择以补偿在对所述电阻器的第一端子施加所述电压参考时由所述电阻器两端的电压降引起的增益误差的值。
15.权利要求14所述的电路,其中所述参考增益微调构件包括:存储所述比例因子的数字存储器,该比例因子具有在校准过程中计算出的值,用于所述电路在将电压参考施加到所述电阻器的第一端时补偿所述电阻器两端的电压降;和乘法器,将所述转换器的输出乘以所述比例因子。
16.权利要求14所述的电路,其中所述参考增益微调构件包括适于调整所述转换器的输出以补偿所述电阻器两端的压降的现场可编程门阵列(FPGA)和控制器算法中的一种。
17.方法,包括:
在电路的输入端子处接收输入电压;
将所述输入电压与在所述电路的参考端子处从电压参考电路接收的电压参考进行比较;和
通过将所述电路的输出乘以比例因子,来补偿由于在第一端处连接到所述电压参考电路并且在第二端处连接到所述电路的参考端子的电阻器两端的电压降引起的增益误差,所述比例因子具有选择以在对所述电阻器的第一端子施加所述电压参考时补偿在所述电阻器两端的电压降引起的增益误差的值。
18.权利要求17所述的方法,其中在至少两个转换器的输入端子处接收所述输入电压,
所述方法还包括:通过将相应输出乘以具有L/M的值的第二比例因子来补偿所述转换器的相应输出,其中M是所述转换器的总数,并且L是开启的转换器的总数。
19.权利要求18所述的方法,还包括:将所述转换器的相应输出乘以额外的比例因子,以在所述转换器类型不同时补偿各转换器之间的输出电压差。
20.权利要求17所述的方法,其中所述电路和电阻器设置在同一半导体芯片上,
所述方法还包括:在校准过程中通过进行背景校准以及通过在半导体芯片加电时测量所述电阻器两端的电压降中的至少一项来确定所述比例因子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/552,656 US10763881B1 (en) | 2019-08-27 | 2019-08-27 | Methods of filtering reference voltage noise |
US16/552,656 | 2019-08-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112448722A CN112448722A (zh) | 2021-03-05 |
CN112448722B true CN112448722B (zh) | 2023-10-03 |
Family
ID=72241804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010879935.7A Active CN112448722B (zh) | 2019-08-27 | 2020-08-27 | 基准电压噪声的滤波方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10763881B1 (zh) |
CN (1) | CN112448722B (zh) |
DE (1) | DE102020121780A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11226645B2 (en) * | 2019-05-16 | 2022-01-18 | Sitronix Technology Corp. | Reference voltage generating circuit |
US11652492B2 (en) | 2020-12-30 | 2023-05-16 | Analog Devices International Unlimited Company | Signal chain with embedded power management |
US11942960B2 (en) | 2022-01-31 | 2024-03-26 | Analog Devices, Inc. | ADC with precision reference power saving mode |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101057395A (zh) * | 2004-09-15 | 2007-10-17 | 西门子能量及自动化公司 | 光电二极管放大器 |
US7378999B1 (en) * | 2007-03-06 | 2008-05-27 | Xilinx, Inc. | Method and apparatus for digital calibration of an analog-to-digital converter |
US7495589B1 (en) * | 2007-09-17 | 2009-02-24 | Texas Instruments Incorporated | Circuit and method for gain error correction in ADC |
CN102624348A (zh) * | 2011-01-28 | 2012-08-01 | 瑞萨电子株式会社 | 半导体集成电路及其操作方法 |
CN103956884A (zh) * | 2013-03-15 | 2014-07-30 | 成都芯源系统有限公司 | 基准补偿单元及开关型电压调整电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7808408B2 (en) * | 2008-09-08 | 2010-10-05 | Moblus Semiconductor, Inc. | Minimizing adverse effects of skew between two analog-to-digital converters |
US9065477B2 (en) | 2013-09-03 | 2015-06-23 | Analog Devices Global | Linear and DC-accurate frontend DAC and input structure |
-
2019
- 2019-08-27 US US16/552,656 patent/US10763881B1/en active Active
-
2020
- 2020-08-19 DE DE102020121780.3A patent/DE102020121780A1/de active Pending
- 2020-08-27 CN CN202010879935.7A patent/CN112448722B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101057395A (zh) * | 2004-09-15 | 2007-10-17 | 西门子能量及自动化公司 | 光电二极管放大器 |
US7378999B1 (en) * | 2007-03-06 | 2008-05-27 | Xilinx, Inc. | Method and apparatus for digital calibration of an analog-to-digital converter |
US7495589B1 (en) * | 2007-09-17 | 2009-02-24 | Texas Instruments Incorporated | Circuit and method for gain error correction in ADC |
CN102624348A (zh) * | 2011-01-28 | 2012-08-01 | 瑞萨电子株式会社 | 半导体集成电路及其操作方法 |
CN103956884A (zh) * | 2013-03-15 | 2014-07-30 | 成都芯源系统有限公司 | 基准补偿单元及开关型电压调整电路 |
Also Published As
Publication number | Publication date |
---|---|
CN112448722A (zh) | 2021-03-05 |
US10763881B1 (en) | 2020-09-01 |
DE102020121780A1 (de) | 2021-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112448722B (zh) | 基准电压噪声的滤波方法 | |
US7903008B2 (en) | Source-measure unit based on digital control loop | |
US7352166B1 (en) | Resistance ratio digitizing ohmmeter system | |
EP1800398B1 (en) | Unified analog input front end apparatus and method | |
CN106487388B (zh) | 传感器电路 | |
US7545295B2 (en) | Self-calibrating digital-to-analog converter and method thereof | |
KR20110063782A (ko) | 심리스 영역 스위칭을 이용한 수정 전류원(mcs) | |
CN114325419A (zh) | Dc信号测量和电池形成/测试 | |
US11435404B2 (en) | Battery formation/testing | |
US10416697B2 (en) | Wheatstone bridge sensing system with multiple current sources | |
US6907374B1 (en) | Self-calibrating sigma-delta analog-to-digital converter | |
US6975950B2 (en) | Variable resolution digital calibration | |
JPH01265619A (ja) | 積分直線性エラーを補償したアナログ・ディジタル変換器およびその動作方法 | |
US11057048B2 (en) | Ratiometric gain error calibration schemes for delta-sigma ADCs with programmable gain amplifier input stages | |
US11057047B2 (en) | Ratiometric gain error calibration schemes for delta-sigma ADCs with capacitive gain input stages | |
EP2263318A2 (en) | Flash analog-to-digital converter | |
US9436190B2 (en) | Sensor circuit for detecting the setting of an integrated circuit | |
US20110089988A1 (en) | Self-Calibrating R-2R Ladder and Method Thereof | |
US6522276B2 (en) | System of DAC correction for a ΔΣ modulator | |
US9171188B2 (en) | Charge measurement | |
US11038517B1 (en) | Multiplying digital-to-analog converter (MDAC) with nonlinear calibration | |
US6930495B1 (en) | Digitizing ohmmeter system | |
US11515858B2 (en) | Time constant calibration circuit and method | |
Van De Plassche et al. | Specifications of converters | |
CN114902412A (zh) | 引脚设置检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |