DE102004009283A1

DE102004009283A1 - Flip-Flop-Schaltungsanordnung und Verfahren zur Verarbeitung eines Signals

Info

Publication number: DE102004009283A1
Application number: DE102004009283A
Authority: DE
Inventors: Timo Gossmann
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2004-02-26
Filing date: 2004-02-26
Publication date: 2005-09-22
Anticipated expiration: 2024-02-27
Also published as: US7236029B2; US20050195006A1; DE102004009283B4

Abstract

Es ist eine Flip-Flop-Schaltungsanordnung und ein zugehöriges Verfahren angegeben, bei denen die Umsteuerung zwischen Master- und Slave-Block (1, 2) nicht durch Zu- und Abschalten jeweiliger Stromquellen im eigentlichen Sinne erfolgt, sondern vielmehr durch Einprägen eines umsteuernden Kompensationsstroms. Mit dem Kompensationsstrom wird dabei gerade der Strom derjenigen Stromquellen kompensiert, deren zugeordnete Differenz- beziehungsweise Haltestufe (3, 4, 5, 6) deaktiviert ist. Mit dem vorgeschlagenen Prinzip ist es möglich, die Versorgungsspannung zu reduzieren und zugleich aufgrund geringer Parasitärkapazitäten der Schaltung einen Frequenzteiler für den Gigahertzbereich zu schaffen, der vollständig in MOS-Schaltungstechnik integrierbar ist.

Description

Die vorliegende Erfindung betrifft eine Flip-Flop-Schaltungsanordnung, deren Verwendung in einem Frequenzteiler sowie ein Verfahren zur Verarbeitung eines Signals.

Bei integrierten Schaltungen für Hochfrequenzanwendungen besteht zunehmend das Bestreben, diese nicht mehr in bipolarer Schaltungstechnik oder der sogenannten BiCMOS-Schaltungstechnik herzustellen, sondern in reiner, komplementärer MOS, Metal Oxide Semiconductor-Schaltungstechnik. Dadurch werden höhere Integrationsdichten und eine kostengünstigere Massenherstellung möglich.

Frequenzteiler werden normalerweise mit Toggle-Flip-Flops aufgebaut. Ein Toggle-Flip-Flop entspricht bezüglich seiner Funktion einem D-Flip-Flop, dessen invertierender Ausgang auf den D-Eingang rückgeführt ist. Toggle-Flip-Flops sind bistabile digitale Schaltungen, die mit jedem Eingangstakt ihren Ausgangspegel von Low auf High bzw. von High auf Low umschalten. Somit wird die Eingangsfrequenz durch zwei geteilt.

In hochintegrierten Hochfrequenz-Bausteinen, bei denen mit Frequenzteilern eine von einem integrierten Oszillator bereitgestellte Frequenz im Gigahertz-Bereich herunter geteilt werden soll, ist normalerweise eine differentielle Signalverarbeitung erforderlich oder zumindest vorteilhaft. Der Oszillator benötigt üblicherweise eine symmetrische und möglichst rein kapazitive Last.

Zudem ist es wünschenswert, dass das Ausgangssignal des Frequenzteilers ein symmetrisches Tastverhältnis aufweist. Das bedeutet, dass die Dauer des High-Pegels und die Dauer des Low-Pegels des Ausgangssignals gleich lang sind.

Mit zunehmender Integrationsdichte sollen integrierte Halbleiterschaltungen auch für immer geringere Versorgungsspannungen geeignet sein. Daher ist eine weitere Forderung an eine integrierte Flip-Flop-Schaltungsanordnung, dass diese zwischen einem Versorgungspotentialanschluss und einem Bezugspotentialanschluss eine geringe Anzahl übereinander gestapelter Transistorstufen oder anderer Bauteile aufweist.

Weiterhin ist es wünschenswert, innerhalb der Flip-Flop-Schaltung die Zahl der internen Schaltungsknoten möglichst gering zu halten, um die kapazitive Last zu reduzieren. Insbesondere bei hohen Taktfrequenzen müssen kapazitive, parasitäre Lasten ständig sehr schnell umgeladen werden.

Aufgabe der vorliegenden Erfindung ist es, eine Flip-Flop-Schaltungsanordnung sowie ein Verfahren zur Verarbeitung eines Signals anzugeben, welche in integrierter Metal Oxide Semiconductor, MOS-Schaltungstechnik realisierbar und für den Betrieb mit geringen Versorgungsspannungen bei geringer Anzahl interner Schaltungsknoten geeignet sind.

Erfindungsgemäß wird die Aufgabe bezüglich der Schaltungsanordnung durch eine Flip-Flop-Schaltungsanordnung gelöst,

– bei der ein Paar von Eingangsanschlüssen, ausgelegt zum Zuführen eines differentiellen Taktsignals, vorgesehen ist,
– bei der ein Paar von Ausgangsanschlüssen, ausgelegt zum Abgreifen eines differentiellen Ausgangssignals, vorgesehen ist,
– bei der an eine Master-Differenzstufe eine Master-Haltestufe angekoppelt ist,
– bei der an eine Slave-Differenzstufe eine Slave-Haltestufe angekoppelt ist,
– bei der die Master-Differenzstufe, die Master-Haltestufe, die Slave-Differenzstufe und die Slave-Haltestufe zur Bildung einer Flip-Flop-Struktur miteinander verkoppelt sind,
– bei der am Ausgang der Slave-Differenzstufe das Paar von Ausgangsanschlüssen gebildet ist,
– bei der in einem symmetrischen Fußpunkt Stromanschlüsse der Master-Differenzstufe, der Master-Haltestufe, der Slave-Differenzstufe und der Slave-Haltestufe miteinander und mit Stromquellen zur Speisung der Differenz- und Haltestufen verbunden sind,
– bei der ein Mittel zur Bereitstellung eines Kompensationsstroms vorgesehen ist, das mit dem Paar von Eingangsanschlüssen und mit dem symmetrischen Fußpunkt zur Kompensation des von zumindest einer der Stromquellen bereitgestellten Stroms in Abhängigkeit des differentiellen Taktsignals gekoppelt ist.

Differenzstufen und Haltestufen in einem Master- und einem Slave-Block der Flip-Flop-Schaltungsanordnung werden durch Stromquellen gespeist. Gemäss dem vorgeschlagenen Prinzip werden diese Stromquellen nicht im eigentlichen Sinne durch das Taktsignal ein- und ausgeschaltet, sondern vielmehr ist vorgesehen, die jeweils nicht benötigte Stromquelle dadurch zu deaktivieren, dass ein Kompensationsstrom zugeführt wird, der gerade den von der jeweiligen Stromquelle bereitgestellten Strom kompensiert. Dadurch wird die jeweilige Master- oder Slave-Differenzstufe deaktiviert.

Bevorzugt werden jeweils die Master-Differenzstufe und die Slave-Haltestufe in einer ersten Taktphase zugleich aktiviert. Dabei sind gleichzeitig die Slave-Differenzstufe und die Master-Haltestufe deaktiviert durch Aufbringen eines entsprechenden Kompensationsstroms. In einer zweiten Taktphase gilt das Umgekehrte; dabei sind die Master-Differenzstufe und die Slave-Haltestufe deaktiviert, während zugleich die Master-Haltestufe und die Slave-Differenzstufe aktiviert sind.

Bevorzugt ist jeder Differenzstufe und jeder Haltestufe je eine Stromquelle zugeordnet, die die Differenzstufe und die Haltestufe jeweils im Fußpunkt mit Strom versorgt.

Da zur Umsteuerung zwischen Master-Differenzstufe und Slave-Differenzstufe bzw. zwischen Differenzstufe und Haltestufe, sowohl im Master- als auch im Slave-Block, jeweils keine zusätzliche Differenzstufe nötig ist, ist es mit Vorteil möglich, die Stromquelle jeweils unmittelbar mit dem Fußpunkt der Differenzstufe und/oder der Haltestufe zu verbinden. Dadurch ist der Betrieb mit besonders geringen Versorgungsspannungen möglich.

Bevorzugt umfassen die Master-Differenzstufe, die Master-Haltestufe, die Slave-Differenzstufe und die Slave-Haltestufe je ein Transistorpaar. Dabei hat jedes Transistorpaar zwei Eingänge, zwei Ausgänge und den Stromanschluss.

Bei bevorzugter Ausführung der Schaltungsanordnung in unipolarer MOS-Schaltungstechnik umfassen die Transistorpaare je zwei Transistoren, deren Source-Anschlüsse unmittelbar miteinander verbunden sind und den Stromanschluss der jeweiligen Stufe bilden. Dieser gemeinsame Source-Knoten ist weiter bevorzugt unmittelbar mit einem Anschluss einer Stromquelle verbunden. Die Stromquelle ist bevorzugt gegen einen Bezugspotentialanschluss geschaltet.

Die Eingänge und Ausgänge der Haltestufen sind bevorzugt über Kreuz miteinander verkoppelt.

Die Ausgänge der Master-Haltestufe sind bevorzugt mit den Ausgängen der Master-Differenzstufe gekoppelt. In Analogie ist die Slave-Differenzstufe mit der Slave-Haltestufe verschaltet.

Zur Bildung eines Toggle-Flip-Flops sind die Eingänge der Slave-Differenzstufe bevorzugt mit den Ausgängen der Master-Differenzstufe nicht invertierend gekoppelt. Weiterhin sind bevorzugt die Eingänge der Master-Differenzstufe mit den Ausgängen der Slave-Differenzstufe invertierend gekoppelt.

Die Funktionen von Master und Slave sind dabei aufgrund ihres bevorzugt gleichen Aufbaus prinzipiell vertauschbar.

Bevorzugt ist jeder Differenzstufe und jeder Haltestufe eine eigene Stromquelle zugeordnet. Alternativ können jedoch auch die Stromquellen der jeweils zugleich aktivierten und deaktivierten Stufen zusammengefasst werden.

Das Mittel zur Bereitstellung eines Kompensationsstroms kann beispielsweise dadurch realisiert sein, dass eine Stromquelle vorgesehen ist, welche in Abhängigkeit vom Taktsignal entweder mit einem Anschluss der beiden Anschlüsse oder mit dem anderen Anschluss der beiden Anschlüsse des symmetrischen Fußpunktes der Schaltung verbunden ist.

Die Stromquelle ist dabei bevorzugt gegen einen Versorgungspotentialanschluss der Schaltungsanordnung geschaltet. Dadurch ist eine noch weitere Reduzierung der benötigten Versorgungsspannung möglich.

Alternativ ist das Mittel zur Bereitstellung eines Kompensationsstroms mit zwei Serienkapazitäten realisiert, die zwischen den symmetrischen Eingangsanschluss und den symmetrischen Fußpunkten geschaltet sind. Das Taktsignal wird demnach kapazitiv eingekoppelt. Der Kompensationsstrom zur Kompensation der Stromquellen, die denjenigen Stufen zugeordnet sind, die gerade deaktiviert sein sollen, werden dabei aus kapazitiven Umladeströmen gebildet und durch die direkte kapazitive Ankopplung der Eingänge an eine vorangehende Stufe gewonnen. Somit kann auf eine dedizierte Kompensationsstromquelle verzichtet werden. Dabei werden mit Vorteil Resonanzeffekte ausgenutzt. Wenn das Flip-Flop direkt von einem Oszillator gespeist wird, können die Koppelkapazitäten vorteilhaft einen Teil eines Resonators des Oszillators, und bevorzugt einen LC-Schwingkreis bilden.

Falls erforderlich, kann eine Arbeitspunkteinstellung der Schaltung in einfacher Weise dadurch erfolgen, dass mit dem symmetrischen Fußpunkt ein Mittel zur Arbeitspunkteinstellung gekoppelt ist.

Das Mittel zur Arbeitspunkteinstellung umfasst bevorzugt einen Stromspiegel.

Der Stromspiegel hat bevorzugt einen Eingangstransistor, der aus einer Quelle gespeist wird. Die Quelle ist bevorzugt an die elektrischen Lasten der Differenz- und Haltestufen angepasst.

Der Stromspiegel hat bevorzugt mehrere Auskoppeltransistoren, welche jeweils die den Differenz- und Haltestufen zugeordneten Stromquellen repräsentieren.

Weiterhin ist der Stromspiegel zur Bereitstellung einer Gleichtaktlage bevorzugt mit Koppelwiderständen mit dem symmetrischen Fußpunkt gekoppelt.

Bei Integration der vorgeschlagenen Flip-Flop-Schaltungsanordnung in einer herkömmlichen 250 nm-Fertigungstechnologie können Arbeitsfrequenzen von über 5 GHz bei Versorgungsspannungen von unter 2,0 V mit geringem Aufwand realisiert werden. Bei höheren Integrationsdichten ist eine noch höhere Arbeitsfrequenz möglich.

Aufgrund ihrer guten Hochfrequenzeigenschaften, der geringen Versorgungsspannung, der geringen Anzahl interner Schaltungsknoten sowie der vollständigen Integrierbarkeit in unipolaren Fertigungsprozessen ist die vorliegende Flip-Flop-Schaltungsanordnung besonders zur Anwendung als Hochfrequenz-Frequenzteiler geeignet. Dabei wird am Ausgang ein Signal mit halber Eingangstaktfrequenz bereitgestellt.

Bezüglich des Verfahrens wird die Aufgabe gelöst durch ein Verfahren zur Verarbeitung eines Signals mit den Schritten:

– Bereitstellen eines differentiellen Taktsignals,
– Umsteuern zwischen einer Master-Differenzstufe und einer Slave-Differenzstufe in Abhängigkeit von dem differentiellen Taktsignal,
– Bereitstellen eines Kompensationsstroms,
– Abwechselndes Kompensieren eines die Master-Differenzstufe oder eines die Slave-Differenzstufe versorgenden Stroms in Abhängigkeit von dem differentiellen Taktsignal mit dem Kompensationsstrom.

Es entspricht dem vorgeschlagenen Prinzip, durch Erzeugen und Einprägen von jeweiligen Kompensationsströmen eine Umsteuerung in einer Flip-Flop-Schaltungsanordnung zu bewirken. Dabei werden diejenigen Stufen, die deaktiviert werden sollen, zwar weiterhin von einem Speisestrom gespeist, es wird jedoch ein diesen Speisestrom kompensierender Kompensationsstrom zugeführt, so dass die jeweilig zugeordnete Stufe tatsächlich stromlos ist. Dadurch ist es möglich, mit besonders geringer Anzahl interner Schaltungsknoten und geringer Versorgungsspannung auszukommen.

Der Kompensationsstrom wird bevorzugt mit einer Kompensations-Stromquelle erzeugt, die von einer Versorgungsspannung gespeist wird.

Alternativ kann der Kompensationsstrom auch als kapazitiver Umladestrom gemeinsam mit dem differentiellen Taktsignal bereitgestellt werden. Demnach wird der kapazitive Strom mit Hilfe von Serienkapazitäten aus dem Spannungshub des Ausgangs der vorherigen Stufe erzeugt.

Falls erforderlich, ist in einfacher Weise eine Arbeitspunkteinstellung der Differenzstufen durch Zuführen eines symmetrischen Gleichtaktpegels möglich.

In Abhängigkeit vom Taktsignal werden mit dem vorgeschlagenen Prinzip bevorzugt jeweils zugleich eine Master-Differenzstufe und eine Slave-Haltestufe aktiviert und eine Slave-Differenzstufe und eine Master-Haltestufe deaktiviert und umgekehrt. Das Deaktivieren der Stufen erfolgt dabei durch Auf bringen eines jeweiligen Kompensationsstroms gemäss dem vorgeschlagenen Prinzip.

Weitere Einzelheiten und vorteilhafte Ausgestaltungen der vorgeschlagenen Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Zeichnungen näher erläutert.
Es zeigen:
1 ein erstes Ausführungsbeispiel einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip anhand eines Schaltplans,
2 ein zweites Ausführungsbeispiel einer Schaltungsanordnung gemäss vorgeschlagenem Prinzip anhand eines Schaltplans,
3 ein drittes Ausführungsbeispiel einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip anhand eines Schaltplans,
4a ein Ausführungsbeispiel eines Layouts der Schaltung von 3 und
4b eine Erläuterung eines MOS-Transistors gemäss Layout von 4a.
1 zeigt eine Flip-Flop-Schaltungsanordnung mit einem Master-Block 1 und einem Slave-Block 2. Der Master-Block 1 umfasst eine Master-Differenzstufe 3 sowie eine Master-Haltestufe 4. Ebenso umfasst auch der Slave-Block 2 eine Sla ve-Differenzstufe 5 sowie eine Slave-Haltestufe 6. Jede der Differenz- und Haltestufen 3, 4, 5, 6 umfasst zwei Source-seitig unmittelbar miteinander verbundene n-Kanal MOS-Transistoren 7, 8; 9, 10; 11, 12; 13, 14. Der gemeinsame Source-Anschluss der Differenz- und Haltestufen 3, 4, 5, 6 bildet zugleich jeweils deren Stromanschluss 15, 16, 17, 18. Dabei sind die Stromanschlüsse 15, 18 der Master-Differenzstufe 3 und der Slave-Haltestufe 6 unmittelbar miteinander verbunden. Weiterhin sind die Stromanschlüsse 16, 17 der Master-Haltestufe 4 und der Slave-Differenzstufe 5 unmittelbar miteinander verbunden. Diese beiden Verbindungsknoten der Stromanschlüsse 15, 16, 17, 18 bilden einen symmetrischen Fußpunkt 19. Der symmetrische Fußpunkt 19 ist mit einem Paar von Eingangsanschlüssen verbunden, die zum Zuführen eines differentiellen Taktsignals CLKP, CLKN ausgelegt sind.
Die zwei Eingänge des Transistorpaares 9, 10 der Master-Haltestufe 4 sind über Kreuz mit den Ausgängen derselben gekoppelt. Die Ausgänge der Transistorpaare 7, 8, 9, 10 von Master-Differenzstufe 3 und Master-Haltestufe 4 sind unmittelbar miteinander paarweise verbunden. Die Transistorpaare 11, 12; 13, 14 von Slave-Differenzstufe 5 und Slave-Haltestufe 6 sind in Analogie zum Master-Block 1 verschaltet. Dabei sind die Ausgänge der Transistorpaare 7, 8; 11, 12 der Master- und des Slave-Differenzstufe 3, 5 jeweils über Widerstände 21, 22, 23, 24 gegen einen Versorgungspotentialanschluss VDD der Schaltungsanordnung gelegt, die eine elektrische Last repräsentieren.
Zur Verkopplung von Master-Block und Slave-Block 1, 2 ist zusätzlich in einer nicht-invertierenden Kopplung die Slave-Differenzstufe 5 mit den Eingängen ihres Transistorpaares 11, 12 mit den Ausgängen der Master-Differenzstufe 3 am Transis torpaar 7, 8 verbunden. In einer invertierenden Kopplung hingegen sind die Ausgänge des Transistorpaares 11, 12 der Slave-Differenzstufe 5 mit den Eingängen des Transistorpaares 7, 8 der Master-Differenzstufe 3 verbunden. Somit ist ein Toggle-Flip-Flop gebildet. Das Toggle-Flip-Flop arbeitet bei Ansteuerung mit einem Taktsignal als Durch-Zwei-Frequenzteiler. Die Stromanschlüsse 15, 16, 17, 18 der Master- und Slave-Differenz- und -Haltestufen 3, 4, 5, 6 sind über je eine Stromquelle 25, 26, 27, 28 gegen einen Bezugspotentialanschluss VSS geschaltet.
Zur Bereitstellung des Kompensationsstroms ist in einem Mittel zur Bereitstellung eines Kompensationsstroms 29 eine Kompensations-Stromquelle 30 vorgesehen. Die Kompensations-Stromquelle 30 ist zwischen einen Bezugspotentialanschluss 31 und einen Lastanschluss eines Schalters 32 gelegt. Ein weiterer Lastanschluss des Schalters 32 ist, je nach Schalterstellung, mit einem der Anschlüsse symmetrischen Fußpunktes 19 verbindbar. Weiterhin sind ein Paar von Eingangsanschlüssen 20 zur Zuführung eines Taktsignals CLKP, CLKN vorgesehen, in dessen Abhängigkeit der Schalter 32 angesteuert wird.
Die Kompensations-Stromquelle 30 ist so ausgelegt, dass, je nach Schalterstellung, die jeweils damit verbundenen Stromquellen 25, 28; 26, 27 bezüglich der von diesen gelieferten Ströme kompensiert werden.
Gemäss dem vorgeschlagenen Prinzip wird je nach High- oder Low-Phase des differentiellen Taktsignals CLKP, CLKN ein zusätzlicher Strom, nämlich der Kompensationsstrom, entweder auf den Fußpunkt von Master-Halteglied 4 und Slave-Differenzstufe 5 oder von Master-Differenzstufe 3 und Slave-Halteglied 6 geleitet. Dieser Kompensationsstrom kompensiert dabei den entsprechenden Strom der jeweiligen, beiden Fußpunkt-Stromquellen 25, 28; 26, 27, so dass entweder die Stufen 3, 6 oder die Stufen 4, 5 stromlos, also abgeschaltet, sind. Der Kompensationsstrom übernimmt damit die Funktion eines bei einer derartigen Schaltung gelegentlich vorgesehenen, zusätzlichen Ebene von Transistoren mit zusätzlichen Differenzstufen.
Bei dem vorgeschlagenen Toggle-Flip-Flop-Prinzip entsprechen die Eingangssignale des Master-Blocks 1 den invertierten Ausgangssignalen des Slave-Blocks 2 und die Eingangssignale des Slave-Blocks 2 den nicht invertierten Ausgangssignalen des Master-Blocks 1. Aufgrund der differentiellen Signalführung kann die Invertierung problemlos durch einfaches Leitungsvertauschen erreicht werden. Die angegebene Struktur ist so verschaltet, dass jeweils gleichzeitig entweder der Master-Differenzverstärker 3 und die kreuzgekoppelte Slave-Halteschaltung 6 aktiv, also stromdurchflossen, sind oder dass die Haltestufe 4 des Master-Blocks zusammen mit der Haltestufe 5 des Slaves aktiviert ist. Im Master-Block 1 wird also zum Beispiel während eines High-Pegels an den Takteingängen ein neuer Ausgangspegel vorbereitet, während im Slave-Block die aktuellen Zustände beibehalten werden. Wenn anschließend der differentielle Takt in seine Low-Phase übergeht, übernimmt der Slave-Block an seinen Ausgängen die Ausgangssignale des Master-Blocks, während der Master-Block selbst seinen zuvor eingenommenen Zustand für diese Periode einfriert. Durch die einmalige Invertierung wird ein ständiges Toggeln der Flip-Flop-Ausgänge 33 erreicht, die an den Ausgängen der Differenzstufe 5 und der Haltestufe 6 des Slave-Blocks 2 gebildet sind.
Aufgrund der vorgeschlagenen Schaltungsstruktur ist es möglich, die Schaltung mit einer besonders geringen Versorgungsspannung zu betreiben, da zwischen Versorgungs- und Bezugspotentialanschlüssen VDD, VSS lediglich ein Widerstand, eine Stromquelle und ein Transistor geschaltet sind. Somit sind bereits bei heutigen Integrationstechniken Versorgungsspannungen von deutlich unter 2,0 V möglich.
Ein weiterer Vorteil des vorgeschlagenen Prinzips ist, dass die Anzahl der internen Schaltungsknoten besonders gering ist. Dadurch sind auch die Auswirkungen von Umladeeffekten parasitärer Kapazitäten gering. Dies bedeutet, dass die Schaltung für besonders hohe und höchste Taktfrequenzen im Gigahertzbereich geeignet ist.
Außerdem ist ein weiterer Vorteil dadurch gegeben, dass aufgrund der geringen Anzahl interner Schaltungsknoten ein kompaktes Layout der Gesamtschaltung möglich ist, was wiederum eine geringere Ausbildung parasitärer Kapazitäten ermöglicht und somit höhere Arbeitsgeschwindigkeiten erlaubt.
2 zeigt ein weiteres Ausführungsbeispiel einer Flip-Flop-Schaltungsanordnung nach dem vorgeschlagenen Prinzip, die in den verwendeten Bauteilen, deren vorteilhafter Verschaltung sowie ihrer Funktionsweise weitgehend mit derjenigen von 1 übereinstimmt. Insoweit soll die Schaltungsanordnung von 2 an dieser Stelle nicht noch einmal beschrieben werden.
Anstelle des Schaltmittels 32 von 1 sind bei 2 zwei p-Kanal MOS-Transistoren 35, 36 vorgesehen. Die PMOS-Transistoren 35, 36 sind an ihren Drain-Anschlüssen unmittelbar miteinander und mit der Kompensations-Stromquelle 30 ge koppelt. Die Kompensations-Stromquelle 30 ist wiederum unmittelbar an einen Versorgungspotentialanschluß 31 angeschlossen. Die Source-Anschlüsse der p-Kanal MOS-Transistoren 35, 36 sind unmittelbar mit den beiden Anschlüssen des symmetrischen Fußpunktes 19 verbunden. Die Gate-Anschlüsse der Transistoren 35, 36 bilden einen differentiellen Takteingang 34, also das Paar von Eingangsanschlüssen, das ausgelegt ist zum Zuführen eines differentiellen Taktsignals CLKP, CLKN.
Die Schaltung gemäss 2 zeichnet sich insbesondere durch ihre geringe, mögliche Versorgungsspannung sowie durch die bei 1 beschriebenen Vorteile aus.
Die Taktsignale CLKP, CLKN können entweder unmittelbar oder kapazitiv eingekoppelt werden. Bei einer kapazitiven Einkopplung, die in 2 nicht dargestellt ist, wären an den Eingang 34 zwei Serienkondensatoren anzuschließen. Dabei könnte es auch von Vorteil sein, eine zusätzliche Bias-Quelle zur Arbeitspunkteinstellung der Transistoren 35, 36 an deren Gate-Anschlüsse anzuschließen.
3 zeigt ein noch weiteres Ausführungsbeispiel einer Flip-Flop-Schaltungsanordnung gemäss vorgeschlagenem Prinzip, welche eine unmittelbare, kapazitive Ankopplung des symmetrischen Fußpunkts an eine vorhergehende Stufe aufweist. Die Schaltung gemäss 3 stimmt in den verwendeten Bauteilen, deren vorteilhafter Verschaltung miteinander sowie ihrer vorteilhaften Wirkungsweise weitgehend mit denjenigen von 1 und 2 überein und soll an dieser Stelle daher nicht noch einmal beschrieben werden. Anstelle der Stromquellen 25, 26, 27, 28 von 1 und 2 sind bei 3 jeweilige n-Kanal MOS-Transistoren 37, 38, 39, 40 vorgesehen, deren gesteuerte Strecken unmittelbar zwischen die Stromanschlüsse 15, 16, 17, 18 der Differenz- und Haltestufen 3, 4, 5, 6 und den Bezugspotentialanschluss VSS geschaltet sind. Die Gate-Anschlüsse der Transistoren 37, 38, 39, 40 sind unmittelbar miteinander in einem Schaltungsknoten K verbunden. Anstelle der Widerstände 21, 22, 23, 24, mit denen die Ausgänge der Differenz- und Haltestufen 3, 4, 5, 6 gegen Versorgungspotentialanschluss VDD geschaltet sind, sind bei der Ausführung gemäss 3 p-Kanal Transistoren 41, 42, 43, 44 vorgesehen, deren Gate-Anschlüsse miteinander und mit dem Bezugspotentialanschluss VSS verbunden sind.
Anstelle der gesteuerten Stromquelle 30 und der Schaltmittel 32; 35, 36 von 1 und 2 ist bei 3 eine kapazitive Kopplung vorgesehen. Die kapazitive Kopplung umfasst zwei Serienkapazitäten 45, 46. Die Serienkapazitäten 45, 46 sind zwischen das Paar von Eingangsanschlüssen 47 der Schaltungsanordnung und den symmetrischen Fußpunkt 19 geschaltet. Zur Arbeitspunkteinstellung der Differenz- und Haltestufen 3, 4, 5, 6 ist außerdem ein Bias-Schaltkreis 48 vorgesehen. Dieser umfasst einen p-Kanal-Transistor 49, dessen Gate-Anschluss mit denen der Transistoren 41, 42, 43, 44 verbunden ist, die als elektrische Last dienen, und an einen Bezugspotentialanschluss angeschlossen ist. Die gesteuerte Strecke des Transistors 49 ist zwischen den Versorgungspotentialanschluss VDD und einen als Diode arbeitenden Transistor 50 geschaltet. Der Transistor 50 ist weiterhin über einen ebenfalls als Diode verschalteten Stromspiegel-Eingangstransistor 51 gegen Bezugspotentialanschluss VSS gelegt. Der Gate-Anschluss des Stromspiegeleingangstransistors 51 ist mit dem Schaltungsknoten K verbunden, der wiederum über je einen Koppelwiderstand 52, 53 mit dem symmetrischen Fußpunkt 19 der Schaltung verbunden ist.
Bei entsprechender Dimensionierung der Schaltung und ausreichend großen Signalpegeln am Eingangsanschlusspaar 47 genügt eine direkte, kapazitive Ankopplung an eine vorangehende Stufe, beispielsweise einen integrierten Oszillator 54, der am Paar von Eingangsanschlüssen 47 angeschlossen ist. Der Kompensationsstrom, der gemäss vorgeschlagenem Prinzip zur Kompensation der Stromquellen 37, 38, 39, 40 der gerade nicht verwendeten Stufen 3, 4, 5, 6 dient, wird dabei durch kapazitive Umladeströme gebildet. Somit ist eine reine Eingangsstromsteuerung gebildet.
Die Arbeitspunkteinstellung dieser Schaltung umfasst das Merkmal, dass die an den Stromanschlüssen 15, 16, 17, 18 zugeführten Versorgungsströme der Stufen 3, 4, 5, 6 durch Stromspiegel bereitgestellt werden, die einen gemeinsamen Eingangstransistor 51 haben. Außerdem sind die elektrischen Lasttransistoren 41, 42, 43, 44 mit dem Bias-Stromquellentransistor 49 verkoppelt.
Die Schaltung gemäss 3 beruht vollständig auf einer Current-Mode-Logic, CML-Schaltungstechnik im eigentlichen Sinne. Dabei werden die Logikpegel durch einen entsprechend gesteuerten Stromfluss eingestellt. Gemäss der Schaltung von 3 wird am Eingang 47 direkt mit differentiellen Stromsignalen gearbeitet, die durch rein kapazitive Umladeströme bereitgestellt werden. Dabei wird die Tatsache ausgenutzt, dass in praktisch jeder Anwendung eines Toggle-Flip-Flops bzw. Frequenzteilers ein verhältnismäßig schmales Frequenzband von beispielsweise 2 bis 4 GHz verarbeitet werden muss. Bei dem vorgeschlagenen Prinzip werden Resonanzeffekte ausgenutzt. Aufgrund der besonders geringen, parasitären Kapazitäten, die mit dem vorgeschlagenen Prinzip möglich sind, können die Frequenzen der Resonanzeffekte in sehr hohe Bereiche ge trieben werden. Die kapazitive Belastung, die die Schaltung von 3 auf den Ausgang einer vorgeschalteten Stufe wirken lässt, kann durch entsprechende Dimensionierung der Eingangskoppelkapazitäten 45, 47 angepasst werden und ist, beispielsweise bei Anschluss an einen Oszillator, unproblematisch.
Selbstverständlich liegt es im Rahmen der Erfindung, das vorgeschlagene Prinzip der Kompensation von Differenzverstärkerströmen durch Kompensationsströme und die dadurch bewirkte Schaffung einer echten Stromsteuerung auch auf andere als die gezeigten Ausführungsbeispiele anzuwenden. Bei den Ausführungsbeispielen kann in alternativen Ausführungen auch beispielsweise eine komplementäre Schaltungstechnik gewählt werden.
4a zeigt das äußerst kompakte Layout eines kompletten Flip-Flop-Kerns gemäss dem vorgeschlagenen Prinzip, wie er in 3 gezeigt ist.
Dabei ist in 4a eine Darstellung gewählt, die in 4b anhand eines MOS-Transistors mit Gate, Source und Drain erläutert ist.
In Übereinstimmung mit 1 bis 3 ist das Paar von Eingangsanschlüssen 47 zur Zuführung des Taktsignals CLKP, CLKN auch bei 4a eingezeichnet, ebenso das Paar von Ausgangsanschlüssen 33 zum Abgreifen des Ausgangssignals OUTP, OUTN mit halbierter Taktfrequenz. Gleiche Bezugszeichen bezeichnen dabei gleiche oder gleich wirkende Schaltungsteile.
Man erkennt, dass aufgrund des kompakten Layouts eine maximale Arbeitsfrequenz von über 6 GHz einschließlich Berücksich tigung zusätzlicher parasitärer Kapazitäten durch Verdrahtungseffekte bei Zugrundelegung einer integrierten 250 nm-Fertigungs-Technologie und einer Versorgungsspannung von 2,0 V möglich ist.
Zum weiteren Herunterteilen einer Taktfrequenz ist es mit besonderem Vorteil möglich, mehrere der beispielhaft in 1 bis 3 gezeigten Frequenzteiler zu kaskadieren.

1: Master-Block
2: Slave-Block
3: Master-Differenzstufe
4: Master-Haltestufe
5: Slave-Differenzstufe
6: Slave-Haltestufe
7: Transistor
8: Transistor
9: Transistor
10: Transistor
11: Transistor
12: Transistor
13: Transistor
14: Transistor
15: Stromanschluss
16: Stromanschluss
17: Stromanschluss
18: Stromanschluss
19: symmetrischer Fußpunkt
20: Paar von Eingangsanschlüssen
21: Widerstand
22: Widerstand
23: Widerstand
24: Widerstand
25: Stromquelle
26: Stromquelle
27: Stromquelle
28: Stromquelle
29: Mittel zur Bereitstellung eines Kompensationsstroms
30: Kompensations-Stromquelle
31: Versorgungspotentialanschluss
32: Schaltmittel
33: Paar von Ausgangsanschlüssen
34: Paar von Eingangsanschlüssen
35: Transistor
36: Transistor
37: Transistor
38: Transistor
39: Transistor
40: Transistor
41: Transistor
42: Transistor
43: Transistor
44: Transistor
45: Kapazität
46: Kapazität
47: Paar von Eingangsanschlüssen
48: Mittel zur Arbeitspunkteinstellung
49: Transistor
50: Diode
51: Diode
52: Koppelwiderstand
53: Koppelwiderstand
54: Oszillator
CLKP: Takt
CLKN: Takt
OUTP: Ausgangssignal
OUTN: Ausgangssignal
VDD: Versorgungspotential
VSS: Bezugspotential

Claims

Flip-Flop-Schaltungsanordnung, – bei der ein Paar von Eingangsanschlüssen (20), ausgelegt zum Zuführen eines differentiellen Taktsignals (CLKP, CLKN), vorgesehen ist, – bei der ein Paar von Ausgangsanschlüssen (33), ausgelegt zum Abgreifen eines differentiellen Ausgangssignals (OUTP, OUTN), vorgesehen ist, – bei der an eine Master-Differenzstufe (3) eine Master-Haltestufe (4) angekoppelt ist, – bei der an eine Slave-Differenzstufe (5) eine Slave-Haltestufe (6) angekoppelt ist, – bei der die Master-Differenzstufe (3), die Master-Haltestufe (4), die Slave-Differenzstufe (5) und die Slave-Haltestufe (6) zur Bildung einer Flip-Flop-Struktur miteinander verkoppelt sind, – bei der am Ausgang der Slave-Differenzstufe (6) das Paar von Ausgangsanschlüssen (33) gebildet ist, – bei der in einem symmetrischen Fußpunkt (19) Stromanschlüsse (15, 16, 17, 18) der Master-Differenzstufe (3), der Master-Haltestufe (4), der Slave-Differenzstufe (5) und der Slave-Haltestufe (6) miteinander und mit Stromquellen (25, 26, 27, 28) zur Speisung der Differenz- und Haltestufen (3, 4, 5, 6) verbunden sind, – bei der ein Mittel zur Bereitstellung eines Kompensationsstroms (29) vorgesehen ist, das mit dem Paar von Eingangsanschlüssen (20) und mit dem symmetrischen Fußpunkt (19) gekoppelt ist zur Kompensation des von zumindest einer der Stromquellen (25, 26, 27, 28) bereit gestellten Stroms in Abhängigkeit des differentiellen Taktsignals (CLKP, CLKN).
Flip-Flop-Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Master-Differenzstufe (3), die Master-Haltestufe (4), die Slave-Differenzstufe (5) und die Slave-Haltestufe (6) je ein Transistorpaar (7, 8; 9, 10; 11, 12; 13, 14) umfassen, wobei jedes Transistorpaar (7, 8; 9, 10; 11, 12; 13, 14) zwei Eingänge, zwei Ausgänge und den Stromanschluss (15, 16, 17, 18) hat.
Flip-Flop-Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Eingänge und die Ausgänge der Master-Haltestufe (4) miteinander über Kreuz gekoppelt und die Eingänge und die Ausgänge der Slave-Haltestufe (6) miteinander über Kreuz gekoppelt sind.
Flip-Flop-Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Ausgänge der Master-Haltestufe (4) mit den Ausgängen der Master-Differenzstufe (3) gekoppelt und die Ausgänge der Slave-Haltestufe (6) mit den Ausgängen der Slave-Differenzstufe (5) gekoppelt sind.
Flip-Flop-Schaltungsanordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Eingänge der Slave-Differenzstufe (5) mit den Ausgängen der Master-Differenzstufe (3) nicht-invertierend gekoppelt und die Eingänge der Master-Differenzstufe (3) invertierend mit den Ausgängen der Slave-Differenzstufe (5) gekoppelt sind.
Flip-Flop-Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass dass das Mittel zur Bereitstellung eines Kompensationsstroms (29) eine Umsteuerung in Abhängigkeit von dem differentiellen Taktsignal (CLKP, CLKN) derart bewirkt, dass entweder die Master-Differenzstufe (3) und die Slave-Haltestufe (6) aktiviert und die Slave-Differenzstufe (5) und die Master-Haltestufe (4) deaktiviert ist, oder dass die Master-Differenzstufe (3) und die Slave-Haltestufe (6) deaktiviert und die Slave-Differenzstufe (5) und die Master-Haltestufe (4) aktiviert ist.
Flip-Flop-Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass an den Stromanschluss der Master-Differenzstufe, der Master-Haltestufe, der Slave-Differenzstufe und der Slave-Haltestufe (15, 16, 17, 18) je eine Stromquelle (25, 26, 27, 28) angeschlossen ist.
Flip-Flop-Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Mittel zur Bereitstellung eines Kompensationsstroms (29) zumindest eine Kompensations-Stromquelle (30) umfasst, die über ein Schaltmittel (32) wahlweise mit einem der beiden Anschlüsse des symmetrischen Fußpunktes (19) verbindbar ist, wobei das Schaltmittel (32) zu seiner Ansteuerung mit dem Paar von Eingangsanschlüssen (20) gekoppelt ist.
Flip-Flop-Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, dass die zumindest eine Kompensations-Stromquelle mit einem Versorgungspotentialanschluss (31) der Schaltungsanordnung verbunden ist.
Flip-Flop-Schaltungsanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass das Schaltmittel ein p-Kanal-Transistorpaar (35, 36) umfasst.
Flip-Flop-Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Mittel zur Bereitstellung eines Kompensationsstroms zwei Serienkapazitäten (45, 46) umfasst, die zwischen das Paar von Eingangsanschlüssen (47) und den symmetrischen Fußpunkt (19) geschaltet sind.
Flip-Flop-Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, dass ein Mittel zur Arbeitspunkteinstellung (48) vorgesehen ist, das mit dem symmetrischen Fußpunkt (19) gekoppelt ist.
Flip-Flop-Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, dass das Mittel zur Arbeitspunkteinstellung (48) einen Stromspiegel (51, 37, 38, 39, 40) umfasst, der mit den Stromquellen (37, 38, 39, 40) zur Speisung der Differenz- und Haltestufen zusammenwirkt.
Flip-Flop-Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, dass das Mittel zur Arbeitspunkteinstellung (48) zwei Koppelwiderstände (52, 53) umfasst zur Kopplung des Stromspiegels (51, 37, 38, 39, 40) mit dem symmetrischen Fußpunkt (19).
Flip-Flop-Schaltungsanordnung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die Schaltungsanordnung in integrierter Metall-Isolator-Halbleiter-Schaltungstechnik ausgebildet ist.
Verwendung einer Flip-Flop-Schaltungsanordnung nach einem der Ansprüche 1 bis 15, in einem Frequenzteiler.
Verfahren zur Verarbeitung eines Signals mit den Schritten: – Bereitstellen eines differentiellen Taktsignals (CLKP, CLKN), – Umsteuern zwischen einer Master-Differenzstufe (3) und einer Slave-Differenzstufe (5) einer Flip-Flop-Schaltungsanordnung in Abhängigkeit von dem differentiellen Taktsignal (CLKP, CLKN), – Bereitstellen eines Kompensationsstroms (I), – Abwechselndes Kompensieren eines die Master-Differenzstufe (3) oder eines die Slave-Differenzstufe (5) versorgenden Stroms in Abhängigkeit von dem differentiellen Taktsignal (CLKP, CLKN) mit dem Kompensationsstrom (I).
Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass jeweils gemeinsam mit der Master-Differenzstufe (3) eine Slave-Haltestufe (6) aktiviert und deaktiviert wird und dass jeweils gemeinsam mit der Slave-Differenzstufe (5) eine Master-Haltestufe (4) aktiviert und deaktiviert wird.
Verfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass der Kompensationsstrom (I) mit einer Kompensations-Stromquelle (30) erzeugt wird, die von einer Versorgungsspannung (VDD) gespeist wird.
Verfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass der Kompensationsstrom als kapazitiver Umladestrom von einer das differentielle Taktsignal (CLKP, CLKN) bereitstellenden Stufe (54, 45, 46) erzeugt wird.
Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass ein Gleichtaktpegel zur Arbeitspunkteinstellung der Differenzstufen (3, 5) bereitgestellt wird.