DE2346966B2

DE2346966B2 - Verfahren zur uebertragung von signalen zwischen zwei chips mit schnellen komplementaer-mos-schaltungen

Info

Publication number: DE2346966B2
Application number: DE19732346966
Authority: DE
Inventors: Karl Dr.-Ing. 8000 München; Pomper Michael Dipl.-Ing. 8162 Schlier see Goser
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1973-09-18
Filing date: 1973-09-18
Publication date: 1976-07-29
Also published as: NL7411692A; JPS5058958A; DE2346966A1; US4002928A; FR2244314B1; IT1021305B; USB506840I5; FR2244314A1; BE820069A; GB1479185A; LU70921A1

Description

MK die relativ hohe.

dem zweiten i_mp \i) uucmagv.·· ....-, — auf diesem Chip (2) angeordneten Eingangsstufe (13) der übertragene niedrige Pegel zunächst verstärkt wird und anschließend der auf dem zweiten Chip (2) angeordneten, als MOS-Schaltung ausgebildeten internen Schaltung (14) zugeführt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verbindungsleitung (3) zwei Leitungen enthält, auf denen komplementäre Signale übertragen werden.

3. Ausgangsstufe zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Inverter (126, 125) vorgesehen ist, dessen Ausgang mit dem Gate eines Transistors (127) verbunden ist, wobei dieser Transistor das transformierte, invertierte Signal an den Ausgang (1210i) der Ausgangsstufe (12) legt und daß ein Transistor (128) vorgesehen ist, dessen Gate mit dem Eingang (121) der Ausgangsstufe (12) verbunden ist, wobei dieser Transistor das transformierte Signal an den Ausgang (129) anlegt.

4. Eingangsstufe zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Verstärkerstufe (133) vorgesehen ist, daß die Signale über Transistoren (1335, 1336) an die Verstärkersiufe anlegbar sind und daß die verstärkten Signale Inverterstufen (138, 139) zugeführt weiden, wobei die Ausgänge dieser Inverterstufen mit der MOS-Schaltung (14) verbunden sind.

5. Eingangsstufe nach Anspruch 4, dadurch gekennzeichnet, daß die Verstärkerstufe (133) aus einer getakteten, bistabilen Kippstufe besteht.

6. Eingangsstufe nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Eingänge (134, 135) der Eingangsstufe (13) durch Widerstände (136, 137) an den Wellenwiderstand der Übertragungsleitung angepaßt sind.

en Eingangs- und Ausgangsstufen _ir Durchführung aes erfindungsgemäßen Verfahrens Die Fi «2 zeigt ein Schaltbild einer erf.ndungsgema-Ausgfngsstufe und ein Schaltbild einer erf.ndungs-

t d^eeⁿ _r ^EESun^Sg^lUflmr,en die folgenden über.egun η Bei schnellen Komplementär-MOS-Schaltungen, :n: Bei scnneneii _„,_, ¹I,,-^schaltungen, tritt das

Die Erfindung bezieht sich auf ein Verfahren zur Übertragung von Signalen zwischen zwei Chips mit schnellen Komplementär-MOS-Schaltungen nach dem Oberbeg^riff des Patentanspruches 1.

Die Aufgabe der Erfindung besteht darin, ein Verfahren anzugeben, mit dessen Hilfe Ausgangssignale eines ersten Chips mit kurzen Zeiten von diesem zu einem zweiten Chip übertragen werden.

Diese Aufgabe wird durch ein erfindungsgemäßes Verfahren gelöst, das durch die in dem Kennzeichen des Patentanspruchs 1 aufgeführten Merkmale gekennzeichnet ist.

In den Patentansprüchen 4 und 3 ist ein Aufbau von erfindungsgemäßen Eingangs- und Ausgangsstufen zur Welienlviderständen von ca. 100 Ω abgeschlossenen tt,^eS-_g "* *« V^%A ^so11 Γ ff

erindungsgemäße Verfahren erläutert werden. Auf

bei der auf einem elektrisch isolierenden Subs rat inselförmige Halbleiterschichten aus Silizium aufgebraTsind wobei diese Halble.tersch.chtcn die einzelnen Bauelemente enthalten Der Ausgang 111 der fmernen Schaltung 11 ist mit dem Eingang 121 der Ausgangsstufe 12 verbunden. In der Ausgangsstufe 12 iSI cter hohe Signalpegel der internen (Komplemen-Tär-MOS-iSehaltung 11 auf einen relativ niederen Pegel \ransform ert und an den Ausgang 122 gegeben. Vonenhafterwe.se wird dadurch Leistung in der Ausgangsstufe e.ngespart. Der Ausgang 122 «t über eine Verbindungsleitung 3 mit dem Eingang 131 der auf dem weiten Chip 2 angeordneten Emgangsstuic 13 _v verbunden. In dieser Eingangsstufe wird mit dem übertragenen S.gnal des niederen Pegels cm Schalter, SeS eisweise ein MOS-Transistor, gesteuert, dessen Ausgang zu einem Verstärker führ», der das niedere Signal auf das hohe, für die interne Komplementar-,5 MOS-Schaltung 14 notwendige Signal verstärkt. Das hohe Signa, lieg, am Ausgang 132 der E.ngangsstufe13 an. Der Ausgang 132 ist mit dem Fingang 141 *, internen Schaltung 14 verbunden.

In der Fig 2 sind spezielle crfindungsgemaBe Schaltungen einer Ausgangsstufe und einer E.ngangsstufc dargestellt. Solche Schaltungen kommcn fur schnelle Komplementär-MOS-Schaltungci, die sowohl

in Massiv-Silizium-Technik als auch in ESFl-MOS-Vechnik aufgebaut sind in Frage. Einzelheiten der Fi β 2 die bereits in Zusammenhang mit der H g. 1 erläutert wurden, tragen die entsprechenden Bc/ugs/ci-

^thnüis Signal von der internen Schaltung des Ch.ps 1

wird an den Eingang 121 der auf dem Chip 1 angeordneten Ausgangsstufe 12 gegeben. Zwischen den Punkten 123 und 124 liegt die Betriebsspannung an. Vorzugsweise liegt der Punkt 124 an 0 Volt und der Punkt 123 an etwa 10 V. Die Verbindungsleitung zu dem anderen Chip 2 wird über einen Source-Folger angesteuert. Aus Gründen der Störsicherheit ist es jedoch zweckmäßig, vorzugsweise zwei Ausgangsleitungen 129 und 1210 zu verwenden, auf denen komplementäre Ausgangssignale übertragen werden. Zu diesem Zweck wird das hochpegelige Signal, das an dem Eingang 121 anliegt, direkt auf das Gate des Transistors 128 gegeben, der bei Anliegen eines Signals leitend geschaltet wird, und somit eine Spannung die vorzugsweise etwa in der Größenordnung von 1 Volt liegt (ECL-Pegel), an den Ausgang 129 geschaltet. Zur Herstellung des komplementären Ausgangssignals wird das an dem Eingang 121 anliegende Sigi.al, das etwa von der Größenordnung von 5 bis 10 Volt ist, an den aus den Transistoren 125 und 126 bestehenden Inverter gegeben, der dieses Signal invertiert und an das Gate des Transistors 127 anlegt. Dadurch wird erreicht, daß der Transistor 127 geöffnet ist, wenn an dem Eingang 121 gerade kein Signal anliegt. Das bedeutet, daß an dem Ausgang 1210 das zu dem an dem Ausgang 129 anliegenden Signal komplementäre Signal anliegt. Vorzugsweise sind die Transistoren 126, 127 und 128 in N-Kanal-MOS-Technik und der Transistor 125 in P-Kanai-MOS-Technik ausgeführt.

Da die Transistoren des Source-Folgers bei kleinem Innenwiderstand möglichst kleine Abmessungen aufweisen sollen — bei 10 Volt genügt ein Innenwiderstand des Source-Folgers von etwa 900 Ω, um durch .Spannungsteilung zwischen diesem Innenwiderstand und dem Abschlußwiderstand der Leitung, der etwa 100 Ω betrag¹, an der Leitung ein Signal von 1 Volt zu erzeugen —, kann man diese Transistoren in der sogenannten Doppeldiffusions-Technik herstellen. Bei dieser Diffusions-Technik sind Transistoren mit Kanallängen von etwa 1 μπι möglich. In den älteren Patentanmeldungen P 21 50 794.8 und P 23 35 333.5 sind solche Transistoren, die in der sogenannten Doppeldiffusions-Technik hergestellt sind, im einzelnen beschrieben. Diese Transistoren bringen den weiteren Vorteil mit sich, daß die Kapazität zwischen Gate und Drain sehr klein ist und somit die bei der Umladung störende kapazitive Kopplung niedrig gehalten wird.

Als wesentliches Bestandteil der auf dem zweiten Chip angeordneten Eingangsstufe 13 ist eine Verstärkerstufe, vorzugsweise eine getaktetc bislabile Kippstufe 133 vorgesehen. In der Veiöffentlichung »Storage Array and Sense/Refresh Circuit for Single Transistors Memory Cells« JEEE SC-7 (1972), S. 217 sind solche bistabilen Kippstufen beschrieben. Die Kippstufe der F i g. 2 besteht aus den Transistoren 1331 bis 1334. In der aus der Fig. 2 ersichtlichen Weise, ist parallel zu dem Transistor 1331 der Transistor 1335 geschaltet. Parallel zu dem Transistor 1332 ist der Transistor !336 geschaltet. Die Gateelektrode des Transistors 1335 ist mit dem Hingang 134 der Eingangsstufc 13 verbunden. Dieser Eingang 134 wiederum ist über eine in der Figur nicht dargestellte Verbindungsleitung mit dem Ausgang 129 der Ausgangsstufe 12 des anderen Chips verbunden. Die Gateelektrode des Transistors 1336 ist mit dem Eingang 135 der Eingangsstufe 13 verbunden. Der Eingang 135 ist über eine in der Figur ebenfalls nicht dargestellte Verbindungsleitung mit dem Ausgang 1210 der Ausgangsstufe 12 des anderen Chips verbunden. Auf dem Chip 2 sind die Verbindungsleitungen vorzugsweise mit ihrem Wellenwiderstand abgeschlossen. Hierfür sind die Widerstände 136 (100 Ω) und 137 (100 Ω) vorgesehen. Der zwischen diesen Widerständen angeordnete Punkt 138 liegt vorzugsweise an 0 Volt. Vorzugsweise sind die Transistoren 1331, 1332, 1335 und 1336 in N-Kanal-MOS-Technik und die Transistoren 1333 und 1334 in P-Kanal-MOS-Technik aufgebaut.

Beim Betrieb wird die bistabile Kippstufe 133 getaktet Zu diesem Zweck wird der Takt 0 an die Leitung 1337 angeschaltet. Zunächst sei der Takt abgeschaltet Entsprechend der Eingangssignale, die an den Eingängen 134 und 135 anliegen, werden die Widerstände der beiden Eingangs-MOS-Transistoren 1335 und 1336 eiiigeste"· Beim Einschalten der Taktspannung wird die bistabile Kippschaltung 133 entsprechend der Zustände der beiden Eingangs-MOS-Transistoren gesetzt. Die dabei an den Knotenpunkten 1338 und 1339 der Kippschaltung auftretenden Spannungen werden zweckmäßigerweise über zwei Inverterstufen 138 und 139 verstärkt und der inneren Schaltung auf dem Chip zugeführt. Der Inverter 138. der aus den Transistoren 1381 und 1382 besteht ist mit dem Knoten 1338 der Kippschaltung verbunden. Vorzugsweise liegt der Punkt 1384 des Inverters 138 an Masse und der Punkt 1385 an 10 V. Der Transistor 1381 ist vorzugsweise in P-Kanal-MOS Technik und der Transistör 1382 in N-Kanal-MOS-Technik aufgebaut. Der Inverter 139, der aus den Transistoren Π91 und 1392 besteht, ist mit dem Knoten 1339 der Kippschaltung verbunden. Vorzugsweise liegt der Punkt 1394 des Inverters 139 an Masse und der Punkt 1395 an etwa 10 V. Der Transistor 1391 ist vorzugsweise in P-Kanal-MOS-Technik und der Transistor 1392 in N-Kanal-MOS-Technik aufgebaut.

Durch eine entsprechende Auslegung der bistabilen Kippstufe 133 und der Inverterstufen 138 und 139 läßt sich erreichen, daß die Eingangssignale im Rhythmus der Taktfrequenz verstärkt der logischen Schaltung auf dem Chip zugeführt werden. Unter Umständen kann es zweckmäßig sein, statt der Eingangs-MOS-Transistoren 1335 und 1336 sogenannte MES-Feldeffekttransistoren einzusetzen,die kompatibel mit der ESFI-MOS-Technik hergestellt werden können und die unter Umständen eine höhere Steilheit als MOS-Transistoren aufweisen.

Vorteilhafterweise bewirkt der sogenannte Bootstrap-Effekt eine Verbesserung der Verstärkung der Schaltung in der Fingangsstufe !3. In der Veröffentlichung »Eleminating Threshold Losses in MOS Circuits by Bootstrapping Using Varactor Coupling« in IF.EE SC-7 (1972), S. 217 ist dieser Effekt beschrieben.

Vorzugsweise können die erfindungsgemäßen Ein-

6c gangs- und Ausgangsstufen auch bei Ein-Kanal-MOS-Schaltungen in entsprechend abgewandelter Form eingesetzt werden.

Hierzu 1 Blatt Zeichnungen

Claims

23 46S66

Durchführung des erfindungsgemäßen Verfahrens an-

Patentansprüche:

_D
gegeben.

1 Verfahren zur Übertragung von Signalen

zwischen zwei Chips mit schnellen Komplementar-

MQS-Schalüingen. dadurch e^ennzeich^

. net. daß der hohe Spannungspegel am Ausgang

(„„ ein der a.s_ MOS-SchaUuns!W^ _errindungsgemäßen Verfahrens eine Verwendung von relativ