DE69631923T2 - Ein Flipflop - Google Patents

Description

• GEBIET DER ERFINDUNG
• Diese Erfindung bezieht sich auf Flipflops und genauer auf Flipflops mit niedrigem Leistungsverbrauch auf der Basis eines niedrigen Takthubes.
• KURZBESCHREIBUNG DES STANDES DER TECHNIK
• In einem typischen Halbleiterchip werden zwischen 20 und 30 Prozent der für den Betrieb benötigten Leistung für Takte beansprucht. Das kommt daher, dass die Taktsignale, speziell in CMOS-Schaltungen, von "Schiene zu Schiene" oder von V_CC zur Referenzspannung oder Masse schwingen. Dies verbraucht sehr viel Leistung, besonders bei sehr großen Chips. Für den richtigen Schaltungsbetrieb muss im gesamten Chip eine geeignete Nichtüberschneidung der Taktsignale aufrechterhalten werden.
• Ein Mechanismus des Standes der Technik zur Verringerung der Taktleistung ist die Verwendung von Taktsignalen mit verringertem Hub mit Spannungshüben eines Bruchteiles von V_CC. Das ist sehr effektiv, weil die Leistung gemäß dem Quadrat der Spannung und der Schaltungskapazität (^∼CV²) verbraucht wird. Solch ein Mechanismus des Standes der Technik ist in einem Artikel mit dem Titel "Half-Swing Clocking Scheme for 75 % Power Saving in Clocking Circuitry" von Hirotsugu Kojima u. a., 1994 Symposium on VLSI Circuits Digest of Technical Papers, Juni 1994, dargelegt. In dieser Schaltung schwingt das Taktsignal von der Referenzspannung zu 1/2 V_CC. Die Schaltung setzt jedoch auch von einer einzelnen Taktleitung auf vier Taktleitungen um, wobei zwei der Taktleitungen gegenphasig von der Referenzspannung auf V_CC/2 schwingen, während die anderen beiden Taktleitungen gegenphasig von V_CC auf V_CC/2 schwingen. Dies stellt ein Problem dar, da diese Schaltung etwa die vierfache Kapazität einer Schaltung mit einer einzelnen Taktleitung hat. Obwohl es auf Grund des verringerten Spannungshubs eine Verbesserung im Leistungsverbrauch gibt, wird diese Verbesserung somit etwas von der Steigerung der Schaltungskapazität aufgewogen.
• Ein anderer Zugang zur Leistungseinsparung in einer Flipflop-Schaltung ist von US-A-S 049 760 bekannt. Dieses Dokument offenbart ein Master-Slave-Flipflop mit komplementär getakteten Master- und Slave-Stufen. Jede Stufe umfasst kreuzgekoppelte Inverter und eine Differenzeingangsstufe mit n-Kanal Transistoren, die von einer Phase eines Taktsignals torgesteuert werden, um ein komplementäres Dateneingangssignal an den Eingangs-/Ausgangsknoten der kreuzgekoppelten Verstärker zu speichern. Die Masseverbindung der kreuzgekoppelten Inverter liefern n-Kanal Transistoren, welche durch das Taktsignal in der Master-Stufe und das invertierte Taktsignal in der Slave-Stufe gesteuert werden. Da die komplementäre Konfiguration der p-Kanal Transistoren der kreuzgekoppelten Inverter und der n-Kanal-Transistoren der Differenzeingangsstufe die Isolation zwischen den Stromversorgungsleitern zwischen den Übergängen des Taktsignals aufrechterhält, wird ein Gleichstromfluss vermieden und damit der durchschnittliche Leistungsverbrauch verringert.
• ZUSAMMENFASSUNG DER ERFINDUNG
• In Übereinstimmung mit der vorliegenden Erfindung wird ein Flipflop geschaffen, das sowohl durch die Nutzung des Mechanismus der Reduktion der "Schiene-Schiene"-Spannung des Taktsignals als auch durch Anlegen des Taktsignals direkt an den Masseanschluss des Inverters weniger Leistung als Flipflops des Standes der Technik nutzt.
• Das Flipflop der vorliegenden Erfindung enthält die Merkmale von Anspruch 1.
• Kurz, ein einzelnes Taktsignal, welches von etwa V_CC/2 bis zum Referenzpotential oder bis zur Masse schwingt, wird in zwei gegenphasige Taktsignale umgesetzt. Die Schaltung enthält einen Master-Abschnitt mit einem Paar Rückseite an Rückseite verbundener Inverter, deren Masseanschlüsse miteinander verbunden sind, zur Bildung einer Zwischenspeicherschaltung. Das Taktsignal ist an den Masseanschluss der Inverter gekoppelt, wobei dies eine neuartige Anordnung ist, während Taktsignale für Inverter im Allgemeinen mit den Gates von Durch lassvorrichtungen verbunden sind. Diese Anordnung liefert anstelle einer Gate-Source-Spannung von im Wesentlichen null, wie sie in Invertern des Standes der Technik verwendet wird, eine negative Gate-Source-Spannung, wodurch ein voll-ständiges Abschalten der Invertertransistoren während deren Aus-Zeitdauern sichergestellt und somit Leistung gespart wird. Wenn die erste Phase des Taktsignals hoch wird, wird das Signal an der Datenleitung einer Seite des Zwischenspeichers zugeführt, während die andere Seite des Zwischenspeichers an Masse oder die Referenzspannung gekoppelt ist. Wenn die erste Phase des Taktes daraufhin tief wird, wird das Signal von der Datenleitung im Zwischenspeicher des Master-Abschnitts zwischengespeichert und die andere Seite dieses Zwischenspeichers von der Masse getrennt. Ferner wird das im Zwischenspeicher des Master-Abschnitts zwischengespeicherte Signal dem Slave-Abschnitt zugeführt, wenn die erste Phase des Taktsignals tief und die zweite Phase des Taktsignals gleichzeitig dazu hoch wird. Der Slave-Abschnitt ist völlig gleich dem Master-Abschnitt, abgesehen davon, dass die empfangenen Taktsignale die entgegengesetzte Phase der Taktsignale haben, welche der Master-Abschnitt empfängt, und das Eingangssignal des Slave-Abschnitts das im Zwischenspeicher des Master-Abschnitts zwischengespeicherte Signal ist. Der Slave-Abschnitt hat ein Paar Rückseite an Rückseite verbundene Inverter, deren Masseanschlüsse miteinander verbunden sind. Wenn die zweite Phase des Taktsignals hoch wird, wird das Signal in dem Zwischenspeicher des Master-Abschnitts einer Seite des Zwischenspeichers des Slave-Abschnitts zugeführt und die andere Seite des Zwischenspeichers des Slave-Abschnitts mit Masse oder mit der Referenzspannung verbunden. Wenn die zweite Phase des Taktes daraufhin tief wird, wird das Signal aus dem Zwischenspeicher des Master-Abschnitts im Zwischenspeicher des Slave-Abschnitts zwischengespeichert und die andere Seite des Zwischenspeichers des Slave-Abschnitts von der Masse getrennt. Das im Zwischenspeicher des Slave-Abschnitts gespeicherte Signal ist das Ausgangssignal des Flipflops.
• Es ist zu sehen, dass nur zwei gegenphasige Taktleitungen benötigt werden, welche bei etwa V_CC/2 arbeiten, wobei es lediglich notwendig ist, dass die Span nung der Taktsignale höher als die Übergangsspannungen (V_t der Transistoren ist, welche vom Signal auf den Taktleitungen angesteuert werden.
• KURZBESCHREIBUNG DER ZEICHNUNG
• Die vorliegende Erfindung wird nun anhand eines Beispiels näher beschrieben, wobei auf die beigefügte Zeichnung Bezug genommen wird, in der:
• 1 ein Stromlaufplan eines Flipflops entsprechend der vorliegenden Erfindung ist;
• 2 ein Stromlaufplan einer typischen Inverterschaltung, wie sie im Flipflop von 1 genutzt wird, ist; und
• 3 ein Zeitablaufplan ist, der die Signale auf verschiedenen Leitungen in der Schaltung von 1 zeigt.
• BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
• Anhand von 1 ist ein statisches Schreib-Lese-Speicher-Flipflop (SRAM-Flipflop) entsprechend der vorliegenden Erfindung dargestellt. Die Schaltung hat die Form völlig gleicher Master-Abschnitte 1 und Slave-Abschnitte 3, wobei der Master-Abschnitt Rückseite-an-Rückseite-Inverter 5 und 7 besitzt, welche einen Zwischenspeicher bilden, und der Slave-Abschnitt völlig gleiche Rückseite-an-Rückseite-Inverter 9 und 11 besitzt, welche einen Zwischenspeicher bilden. Ein Paar Eingangstransistoren 13 und 15, die durch das Taktsignal C (wie in 3 gezeigt) gesteuert werden, welches V_CC/2 oder Null ist, sind an den Knoten 27 bzw. 29 jeweils an eine andere der Verbindungen der Inverter 5 und 7 angeschlossen. Ein Paar Eingangstransistoren 17 und 19, die durch das Taktsignal C-Strich (wie in 3 gezeigt) gesteuert werden, sind an den Knoten 33 bzw. 35 jeweils an eine andere der Verbindungen der Inverter 9 und 11 angeschlossen. Das Taktsignal C ist außerdem mit der Masseleitung 21 beider Inverter 5 und 7 und die Taktleitung C-Strich außerdem mit der Masseleitung 23 beider Inverter 9 und 11 gekoppelt. Dieses Merkmal ist in kleinen Technologien wichtig, um das Ausschalten der Transistoren der Inverter, welchen sie zugeordnet sind, zu unterstützen. Dies minimiert den Leckverlust und reduziert den Leistungsverbrauch.
• Anhand von 2, welche ein Stromlaufplan eines der Inverter 5, 7, 9 und 11 darstellt, enthält der Inverter 39 einen n-Kanal Transistor 40 mit Source 41 und Gate 43 in Reihe mit einem p-Kanal Transistor 45, dessen Gate an das Gate des Transistors 40 und dessen Source 47 an V_CC angeschlossen ist. Durch Anheben der Spannung der Source 41 (Masseleitung 21 in 1) des Invertertransistors 40 auf V_CC/2, während das Gate 43 dieses Transistors im Wesentlichen auf Referenz- oder Massepotential liegt, ist der Leckverlust minimiert, weil die Leitung des Transistors 40 durch V_gs bestimmt wird und die Spannungsdifferenz zwischen dem Gate 43 und der Source 41 eine negative V_gs liefert, wohingegen normale Schaltungen im Allgemeinen so beschaffen sind, dass sie eine Spannungsdifferenz von null liefern. Außerdem hat der Transistor 15 eine noch größere negative V_gs und ist ausgeschaltet, da das Datensignal D (siehe 3) V_CC ist.
• Im Betrieb, mit der Taktleitung C im Tief- oder Massepotentialzustand, hält der Zwischenspeicher der Master-Schaltung 1 jedes zuletzt darin gespeicherte Signal. Dies schaltet die Transistoren 13 und 15 aus. Die Inverter 5 und 7 erscheinen als normale Inverter mit der Source 41 der n-Kanal Vorrichtung 40 dieser Inverter auf Massepotential. Wenn die Taktleitung C ein- oder auf V_CC/2 geschaltet wird, werden die Transistoren 13 und 15 eingeschaltet, wobei jedes Signal, welches auf der Signalleitung D anliegt, zum Zwischenspeicher der Master-Schaltung 1 am Knoten 29 durchgelassen wird. Wenn das Signal auf der Signalleitung D hoch ist, wird der Transistor 25 eingeschaltet. Dies schafft einen Leitungspfad vom Knoten 27 zur Masse an der Datenleitung C-Strich über die Transistoren 13 und 25 und ordnet das Massepotential am Knoten 27 an und V_CC am Knoten 29 an. Die Wirkung ist, dass der Zustand der Signalleitung D in den Zwischenspeicher der Master-Schaltung 1 durchgelassen wird. Wenn das Taktsignal C nun abgesenkt wird, bleibt der im Zwischenspeicher der Master-Schaltung 1 gespeicherte Zustand darin zwischengespeichert, während die Transistoren 13 und 15 ausgeschaltet werden.
• Die Slave-Schaltung 3 arbeitet in völlig gleicher An und Weise, wie für den Master-Abschnitt diskutiert, abgesehen davon, dass der Betrieb gegenphasig abläuft. Mit der Taktleitung C-Strich im Tief-Zustand oder auf Massepotential hält der Zwischenspeicher der Slave-Schaltung 3 jedes zuletzt darin gespeicherte Signal. Dies schaltet die Transistoren 17 und 19 aus. Die Inverter 9 und 11 erscheinen als normale Inverter, wobei die Source 41 der n-Kanal-Vorrichtung 40 dieser Inverter auf Massepotential ist. Wenn der Takt C-Strich eingeschaltet oder auf V_CC/2 ist und die Taktleitung C tief wird, werden die Transistoren 17 und 19 eingeschaltet, wobei jedes Signal am Knoten 29 zum Zwischenspeicher der Slave-Schaltung 3 am Knoten 35 durchgelassen wird. Wenn das Signal am Knoten 29 hoch ist, wird der Transistor 31 eingeschaltet. Dies schafft einen Leitungspfad vom Knoten 33 zur Masse an der Signalleitung C über die Transistoren 17 und 31 und ordnet das Massepotential am Knoten 33 an und V_CC am Knoten 35 an, der der Ausgang der Schaltung ist und im Gebiet der Flipflops üblicherweise als "Q" bezeichnet wird. Nun hat das ursprüngliche Eingangssignal auf der Signalleitung D den Ausgang des Flipflops erreicht und wird in der Slave-Schaltung 3 zwischengespeichert. Die Wirkung ist, dass der Zustand des Knotens 29 in den Zwischenspeicher der Slave-Schaltung 3 durchgelassen wurde. Wenn das Taktsignal C-Strich nun abgesenkt wird, bleibt der im Zwischenspeicher der Slave-Schaltung 3 gespeicherte Zustand darin zwischengespeichert, während die Transistoren 17 und 19 ausgeschaltet werden.
• Es ist zu sehen, dass die Zwischenspeicher der Master-Schaltung 1 und der Slave-Schaltung 3 gegenphasig zueinander arbeiten, so dass, wenn der Master-Zwischenspeicher Eingaben annimmt, der Slave-Zwischenspeicher das alte Signal hält, während, wenn der Slave-Zwischenspeicher die letzte Eingabe vom Master übernimmt, der Masterzwischenspeicher diese Eingabe ebenfalls hält, bis sie vom Slave zwischengespeichert ist, wonach der Master bereit ist, das nächste Datensignal auf der Signalleitung D in Verbindung mit den Zeitgebungssignalen wie oben besprochen zu empfangen. Informationen werden von dem Master-Abschnitt nur dann zum Slave-Abschnitt übertragen, wenn der Takt seinen Zustand ändert. Obwohl die Taktsignale als zwischen V_CC/2 und null schwingend beschrieben wurden, brauchen die Taktsignale selbstverständlich lediglich oberhalb der Übergangsspannung V_t der durch die Taktsignale betriebenen Transistoren zu liegen, damit ein Betrieb stattfindet. Je weiter das Taktsignal über V_t liegt, desto schneller arbeitet die Schaltung. Es ist auch klar, dass im Gegensatz zu der komplexen Schaltungstechnik und den vier Taktsignalen, die beim oben beschriebenen Stand der Technik benötigt werden, lediglich ein C- und ein C-Strich-Signal benötigt werden.
• Obwohl die Erfindung im Hinblick auf eine spezifische bevorzugte Anordnung von ihr beschrieben wurde, sind für den Fachmann auf dem Gebiet sofort viele Änderungen und Abwandlungen klar.

Claims (4)

1. Flipflop-Schaltung, mit: einem Master-Abschnitt (1), der eine erste Zwischenspeicherschaltung und eine erste Durchlassschaltungsanordnung aufweist, wobei die erste Zwischenspeicherschaltung ein Paar Inverter (5, 7) besitzt, die Rückseite an Rückseite zwischen einen ersten Knoten (27) und einen zweiten Knoten (29) geschaltet sind und wovon jeder einen Masseanschluss für den Empfang eines in einem ersten Zustand befindlichen Taktsignals besitzt, wobei die Durchlassschaltungsanordnung einen ersten, einen zweiten und einen dritten Transistor besitzt, wobei der erste und der zweite Transistor (13, 15) Gate-Elektroden zum Empfangen des Taktsignals besitzen und der dritte Transistor (25) eine Gate-Elektrode zum Empfangen eines Datensignals besitzt, wobei der erste und der dritte Transistor (13, 25) Strompfade besitzen, die zwischen den ersten Knoten (27) und einen Anschluss zum Empfangen eines in einem zweiten, dem ersten Zustand entgegengesetzten Zustand befindlichen invertierten Taktsignals geschaltet sind, wobei der zweite Transistor (15) einen zwischen den zweiten Knoten (29) und einen Anschluss zum Empfangen des Datensignals geschalteten Strompfad besitzt; und einem Slave-Abschnitt (3), der eine zweite Zwischenspeicherschaltung und eine zweite Durchlassschaltungsanordnung aufweist, wobei die zweite Zwischenspeicherschaltung ein Paar Inverter (9, 11) besitzt, die Rückseite an Rückseite zwischen einen dritten Knoten (33) und einen vierten Knoten (35) geschaltet sind und wovon jeder einen Masseanschluss zum Empfangen des invertierten Taktsignals besitzt, wobei die zweite Durchlassschaltungsanordnung einen vierten, einen fünften und einen sechsten Transistor besitzt, wobei der vierte und der fünfte Transistor (17, 19) Gate-Elektroden zum Empfangen des invertierten Taktsignals besitzen, wobei der sechste Transistor (31) eine mit dem zweiten Knoten (29) gekoppelte Gate-Elektrode besitzt, wobei der vierte und der sechste Transistor (17, 31) Strompfade besitzen, die zwischen den dritten Knoten (33) und einen Anschluss zum Empfangen des Taktsignals in Reihe geschaltet sind, wobei der fünfte Transistor (19) einen zwischen den vierten Knoten (35) und den zweiten Knoten (29) geschalteten Strompfad besitzt.
2. Flipflop-Schaltung nach Anspruch 1, bei der eine Amplitude des Datensignals etwa doppelt so groß wie die Amplitude des Taktsignals und des invertierten Taktsignals ist.
3. Flipflop-Schaltung nach Anspruch 1, bei der der erste, der zweite, der dritte, der vierte, der fünfte und der sechste Transistor n-Kanal-Transistoren sind.
4. Flipflop-Schaltung nach Anspruch 2, bei der jeder der Inverter eine Reihenschaltung aus einem p-Kanal-Transistor (45) und einem n-Kanal-Transistor (40), die zwischen eine Spannungsquelle und die Masseanschlüsse geschaltet sind, umfasst.