DE69631923T2 - Ein Flipflop - Google Patents

Ein Flipflop Download PDF

Info

Publication number
DE69631923T2
DE69631923T2 DE69631923T DE69631923T DE69631923T2 DE 69631923 T2 DE69631923 T2 DE 69631923T2 DE 69631923 T DE69631923 T DE 69631923T DE 69631923 T DE69631923 T DE 69631923T DE 69631923 T2 DE69631923 T2 DE 69631923T2
Authority
DE
Germany
Prior art keywords
transistor
clock signal
transistors
node
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69631923T
Other languages
English (en)
Other versions
DE69631923D1 (de
Inventor
Shivaling S. Mahant-Shett
Robert J. Landers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of DE69631923D1 publication Critical patent/DE69631923D1/de
Publication of DE69631923T2 publication Critical patent/DE69631923T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037Bistable circuits
    • H03K3/0372Bistable circuits of the master-slave type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/012Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Diese Erfindung bezieht sich auf Flipflops und genauer auf Flipflops mit niedrigem Leistungsverbrauch auf der Basis eines niedrigen Takthubes.
  • KURZBESCHREIBUNG DES STANDES DER TECHNIK
  • In einem typischen Halbleiterchip werden zwischen 20 und 30 Prozent der für den Betrieb benötigten Leistung für Takte beansprucht. Das kommt daher, dass die Taktsignale, speziell in CMOS-Schaltungen, von "Schiene zu Schiene" oder von VCC zur Referenzspannung oder Masse schwingen. Dies verbraucht sehr viel Leistung, besonders bei sehr großen Chips. Für den richtigen Schaltungsbetrieb muss im gesamten Chip eine geeignete Nichtüberschneidung der Taktsignale aufrechterhalten werden.
  • Ein Mechanismus des Standes der Technik zur Verringerung der Taktleistung ist die Verwendung von Taktsignalen mit verringertem Hub mit Spannungshüben eines Bruchteiles von VCC. Das ist sehr effektiv, weil die Leistung gemäß dem Quadrat der Spannung und der Schaltungskapazität (CV2) verbraucht wird. Solch ein Mechanismus des Standes der Technik ist in einem Artikel mit dem Titel "Half-Swing Clocking Scheme for 75 % Power Saving in Clocking Circuitry" von Hirotsugu Kojima u. a., 1994 Symposium on VLSI Circuits Digest of Technical Papers, Juni 1994, dargelegt. In dieser Schaltung schwingt das Taktsignal von der Referenzspannung zu 1/2 VCC. Die Schaltung setzt jedoch auch von einer einzelnen Taktleitung auf vier Taktleitungen um, wobei zwei der Taktleitungen gegenphasig von der Referenzspannung auf VCC/2 schwingen, während die anderen beiden Taktleitungen gegenphasig von VCC auf VCC/2 schwingen. Dies stellt ein Problem dar, da diese Schaltung etwa die vierfache Kapazität einer Schaltung mit einer einzelnen Taktleitung hat. Obwohl es auf Grund des verringerten Spannungshubs eine Verbesserung im Leistungsverbrauch gibt, wird diese Verbesserung somit etwas von der Steigerung der Schaltungskapazität aufgewogen.
  • Ein anderer Zugang zur Leistungseinsparung in einer Flipflop-Schaltung ist von US-A-S 049 760 bekannt. Dieses Dokument offenbart ein Master-Slave-Flipflop mit komplementär getakteten Master- und Slave-Stufen. Jede Stufe umfasst kreuzgekoppelte Inverter und eine Differenzeingangsstufe mit n-Kanal Transistoren, die von einer Phase eines Taktsignals torgesteuert werden, um ein komplementäres Dateneingangssignal an den Eingangs-/Ausgangsknoten der kreuzgekoppelten Verstärker zu speichern. Die Masseverbindung der kreuzgekoppelten Inverter liefern n-Kanal Transistoren, welche durch das Taktsignal in der Master-Stufe und das invertierte Taktsignal in der Slave-Stufe gesteuert werden. Da die komplementäre Konfiguration der p-Kanal Transistoren der kreuzgekoppelten Inverter und der n-Kanal-Transistoren der Differenzeingangsstufe die Isolation zwischen den Stromversorgungsleitern zwischen den Übergängen des Taktsignals aufrechterhält, wird ein Gleichstromfluss vermieden und damit der durchschnittliche Leistungsverbrauch verringert.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • In Übereinstimmung mit der vorliegenden Erfindung wird ein Flipflop geschaffen, das sowohl durch die Nutzung des Mechanismus der Reduktion der "Schiene-Schiene"-Spannung des Taktsignals als auch durch Anlegen des Taktsignals direkt an den Masseanschluss des Inverters weniger Leistung als Flipflops des Standes der Technik nutzt.
  • Das Flipflop der vorliegenden Erfindung enthält die Merkmale von Anspruch 1.
  • Kurz, ein einzelnes Taktsignal, welches von etwa VCC/2 bis zum Referenzpotential oder bis zur Masse schwingt, wird in zwei gegenphasige Taktsignale umgesetzt. Die Schaltung enthält einen Master-Abschnitt mit einem Paar Rückseite an Rückseite verbundener Inverter, deren Masseanschlüsse miteinander verbunden sind, zur Bildung einer Zwischenspeicherschaltung. Das Taktsignal ist an den Masseanschluss der Inverter gekoppelt, wobei dies eine neuartige Anordnung ist, während Taktsignale für Inverter im Allgemeinen mit den Gates von Durch lassvorrichtungen verbunden sind. Diese Anordnung liefert anstelle einer Gate-Source-Spannung von im Wesentlichen null, wie sie in Invertern des Standes der Technik verwendet wird, eine negative Gate-Source-Spannung, wodurch ein voll-ständiges Abschalten der Invertertransistoren während deren Aus-Zeitdauern sichergestellt und somit Leistung gespart wird. Wenn die erste Phase des Taktsignals hoch wird, wird das Signal an der Datenleitung einer Seite des Zwischenspeichers zugeführt, während die andere Seite des Zwischenspeichers an Masse oder die Referenzspannung gekoppelt ist. Wenn die erste Phase des Taktes daraufhin tief wird, wird das Signal von der Datenleitung im Zwischenspeicher des Master-Abschnitts zwischengespeichert und die andere Seite dieses Zwischenspeichers von der Masse getrennt. Ferner wird das im Zwischenspeicher des Master-Abschnitts zwischengespeicherte Signal dem Slave-Abschnitt zugeführt, wenn die erste Phase des Taktsignals tief und die zweite Phase des Taktsignals gleichzeitig dazu hoch wird. Der Slave-Abschnitt ist völlig gleich dem Master-Abschnitt, abgesehen davon, dass die empfangenen Taktsignale die entgegengesetzte Phase der Taktsignale haben, welche der Master-Abschnitt empfängt, und das Eingangssignal des Slave-Abschnitts das im Zwischenspeicher des Master-Abschnitts zwischengespeicherte Signal ist. Der Slave-Abschnitt hat ein Paar Rückseite an Rückseite verbundene Inverter, deren Masseanschlüsse miteinander verbunden sind. Wenn die zweite Phase des Taktsignals hoch wird, wird das Signal in dem Zwischenspeicher des Master-Abschnitts einer Seite des Zwischenspeichers des Slave-Abschnitts zugeführt und die andere Seite des Zwischenspeichers des Slave-Abschnitts mit Masse oder mit der Referenzspannung verbunden. Wenn die zweite Phase des Taktes daraufhin tief wird, wird das Signal aus dem Zwischenspeicher des Master-Abschnitts im Zwischenspeicher des Slave-Abschnitts zwischengespeichert und die andere Seite des Zwischenspeichers des Slave-Abschnitts von der Masse getrennt. Das im Zwischenspeicher des Slave-Abschnitts gespeicherte Signal ist das Ausgangssignal des Flipflops.
  • Es ist zu sehen, dass nur zwei gegenphasige Taktleitungen benötigt werden, welche bei etwa VCC/2 arbeiten, wobei es lediglich notwendig ist, dass die Span nung der Taktsignale höher als die Übergangsspannungen (Vt der Transistoren ist, welche vom Signal auf den Taktleitungen angesteuert werden.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die vorliegende Erfindung wird nun anhand eines Beispiels näher beschrieben, wobei auf die beigefügte Zeichnung Bezug genommen wird, in der:
  • 1 ein Stromlaufplan eines Flipflops entsprechend der vorliegenden Erfindung ist;
  • 2 ein Stromlaufplan einer typischen Inverterschaltung, wie sie im Flipflop von 1 genutzt wird, ist; und
  • 3 ein Zeitablaufplan ist, der die Signale auf verschiedenen Leitungen in der Schaltung von 1 zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Anhand von 1 ist ein statisches Schreib-Lese-Speicher-Flipflop (SRAM-Flipflop) entsprechend der vorliegenden Erfindung dargestellt. Die Schaltung hat die Form völlig gleicher Master-Abschnitte 1 und Slave-Abschnitte 3, wobei der Master-Abschnitt Rückseite-an-Rückseite-Inverter 5 und 7 besitzt, welche einen Zwischenspeicher bilden, und der Slave-Abschnitt völlig gleiche Rückseite-an-Rückseite-Inverter 9 und 11 besitzt, welche einen Zwischenspeicher bilden. Ein Paar Eingangstransistoren 13 und 15, die durch das Taktsignal C (wie in 3 gezeigt) gesteuert werden, welches VCC/2 oder Null ist, sind an den Knoten 27 bzw. 29 jeweils an eine andere der Verbindungen der Inverter 5 und 7 angeschlossen. Ein Paar Eingangstransistoren 17 und 19, die durch das Taktsignal C-Strich (wie in 3 gezeigt) gesteuert werden, sind an den Knoten 33 bzw. 35 jeweils an eine andere der Verbindungen der Inverter 9 und 11 angeschlossen. Das Taktsignal C ist außerdem mit der Masseleitung 21 beider Inverter 5 und 7 und die Taktleitung C-Strich außerdem mit der Masseleitung 23 beider Inverter 9 und 11 gekoppelt. Dieses Merkmal ist in kleinen Technologien wichtig, um das Ausschalten der Transistoren der Inverter, welchen sie zugeordnet sind, zu unterstützen. Dies minimiert den Leckverlust und reduziert den Leistungsverbrauch.
  • Anhand von 2, welche ein Stromlaufplan eines der Inverter 5, 7, 9 und 11 darstellt, enthält der Inverter 39 einen n-Kanal Transistor 40 mit Source 41 und Gate 43 in Reihe mit einem p-Kanal Transistor 45, dessen Gate an das Gate des Transistors 40 und dessen Source 47 an VCC angeschlossen ist. Durch Anheben der Spannung der Source 41 (Masseleitung 21 in 1) des Invertertransistors 40 auf VCC/2, während das Gate 43 dieses Transistors im Wesentlichen auf Referenz- oder Massepotential liegt, ist der Leckverlust minimiert, weil die Leitung des Transistors 40 durch Vgs bestimmt wird und die Spannungsdifferenz zwischen dem Gate 43 und der Source 41 eine negative Vgs liefert, wohingegen normale Schaltungen im Allgemeinen so beschaffen sind, dass sie eine Spannungsdifferenz von null liefern. Außerdem hat der Transistor 15 eine noch größere negative Vgs und ist ausgeschaltet, da das Datensignal D (siehe 3) VCC ist.
  • Im Betrieb, mit der Taktleitung C im Tief- oder Massepotentialzustand, hält der Zwischenspeicher der Master-Schaltung 1 jedes zuletzt darin gespeicherte Signal. Dies schaltet die Transistoren 13 und 15 aus. Die Inverter 5 und 7 erscheinen als normale Inverter mit der Source 41 der n-Kanal Vorrichtung 40 dieser Inverter auf Massepotential. Wenn die Taktleitung C ein- oder auf VCC/2 geschaltet wird, werden die Transistoren 13 und 15 eingeschaltet, wobei jedes Signal, welches auf der Signalleitung D anliegt, zum Zwischenspeicher der Master-Schaltung 1 am Knoten 29 durchgelassen wird. Wenn das Signal auf der Signalleitung D hoch ist, wird der Transistor 25 eingeschaltet. Dies schafft einen Leitungspfad vom Knoten 27 zur Masse an der Datenleitung C-Strich über die Transistoren 13 und 25 und ordnet das Massepotential am Knoten 27 an und VCC am Knoten 29 an. Die Wirkung ist, dass der Zustand der Signalleitung D in den Zwischenspeicher der Master-Schaltung 1 durchgelassen wird. Wenn das Taktsignal C nun abgesenkt wird, bleibt der im Zwischenspeicher der Master-Schaltung 1 gespeicherte Zustand darin zwischengespeichert, während die Transistoren 13 und 15 ausgeschaltet werden.
  • Die Slave-Schaltung 3 arbeitet in völlig gleicher An und Weise, wie für den Master-Abschnitt diskutiert, abgesehen davon, dass der Betrieb gegenphasig abläuft. Mit der Taktleitung C-Strich im Tief-Zustand oder auf Massepotential hält der Zwischenspeicher der Slave-Schaltung 3 jedes zuletzt darin gespeicherte Signal. Dies schaltet die Transistoren 17 und 19 aus. Die Inverter 9 und 11 erscheinen als normale Inverter, wobei die Source 41 der n-Kanal-Vorrichtung 40 dieser Inverter auf Massepotential ist. Wenn der Takt C-Strich eingeschaltet oder auf VCC/2 ist und die Taktleitung C tief wird, werden die Transistoren 17 und 19 eingeschaltet, wobei jedes Signal am Knoten 29 zum Zwischenspeicher der Slave-Schaltung 3 am Knoten 35 durchgelassen wird. Wenn das Signal am Knoten 29 hoch ist, wird der Transistor 31 eingeschaltet. Dies schafft einen Leitungspfad vom Knoten 33 zur Masse an der Signalleitung C über die Transistoren 17 und 31 und ordnet das Massepotential am Knoten 33 an und VCC am Knoten 35 an, der der Ausgang der Schaltung ist und im Gebiet der Flipflops üblicherweise als "Q" bezeichnet wird. Nun hat das ursprüngliche Eingangssignal auf der Signalleitung D den Ausgang des Flipflops erreicht und wird in der Slave-Schaltung 3 zwischengespeichert. Die Wirkung ist, dass der Zustand des Knotens 29 in den Zwischenspeicher der Slave-Schaltung 3 durchgelassen wurde. Wenn das Taktsignal C-Strich nun abgesenkt wird, bleibt der im Zwischenspeicher der Slave-Schaltung 3 gespeicherte Zustand darin zwischengespeichert, während die Transistoren 17 und 19 ausgeschaltet werden.
  • Es ist zu sehen, dass die Zwischenspeicher der Master-Schaltung 1 und der Slave-Schaltung 3 gegenphasig zueinander arbeiten, so dass, wenn der Master-Zwischenspeicher Eingaben annimmt, der Slave-Zwischenspeicher das alte Signal hält, während, wenn der Slave-Zwischenspeicher die letzte Eingabe vom Master übernimmt, der Masterzwischenspeicher diese Eingabe ebenfalls hält, bis sie vom Slave zwischengespeichert ist, wonach der Master bereit ist, das nächste Datensignal auf der Signalleitung D in Verbindung mit den Zeitgebungssignalen wie oben besprochen zu empfangen. Informationen werden von dem Master-Abschnitt nur dann zum Slave-Abschnitt übertragen, wenn der Takt seinen Zustand ändert. Obwohl die Taktsignale als zwischen VCC/2 und null schwingend beschrieben wurden, brauchen die Taktsignale selbstverständlich lediglich oberhalb der Übergangsspannung Vt der durch die Taktsignale betriebenen Transistoren zu liegen, damit ein Betrieb stattfindet. Je weiter das Taktsignal über Vt liegt, desto schneller arbeitet die Schaltung. Es ist auch klar, dass im Gegensatz zu der komplexen Schaltungstechnik und den vier Taktsignalen, die beim oben beschriebenen Stand der Technik benötigt werden, lediglich ein C- und ein C-Strich-Signal benötigt werden.
  • Obwohl die Erfindung im Hinblick auf eine spezifische bevorzugte Anordnung von ihr beschrieben wurde, sind für den Fachmann auf dem Gebiet sofort viele Änderungen und Abwandlungen klar.

Claims (4)

  1. Flipflop-Schaltung, mit: einem Master-Abschnitt (1), der eine erste Zwischenspeicherschaltung und eine erste Durchlassschaltungsanordnung aufweist, wobei die erste Zwischenspeicherschaltung ein Paar Inverter (5, 7) besitzt, die Rückseite an Rückseite zwischen einen ersten Knoten (27) und einen zweiten Knoten (29) geschaltet sind und wovon jeder einen Masseanschluss für den Empfang eines in einem ersten Zustand befindlichen Taktsignals besitzt, wobei die Durchlassschaltungsanordnung einen ersten, einen zweiten und einen dritten Transistor besitzt, wobei der erste und der zweite Transistor (13, 15) Gate-Elektroden zum Empfangen des Taktsignals besitzen und der dritte Transistor (25) eine Gate-Elektrode zum Empfangen eines Datensignals besitzt, wobei der erste und der dritte Transistor (13, 25) Strompfade besitzen, die zwischen den ersten Knoten (27) und einen Anschluss zum Empfangen eines in einem zweiten, dem ersten Zustand entgegengesetzten Zustand befindlichen invertierten Taktsignals geschaltet sind, wobei der zweite Transistor (15) einen zwischen den zweiten Knoten (29) und einen Anschluss zum Empfangen des Datensignals geschalteten Strompfad besitzt; und einem Slave-Abschnitt (3), der eine zweite Zwischenspeicherschaltung und eine zweite Durchlassschaltungsanordnung aufweist, wobei die zweite Zwischenspeicherschaltung ein Paar Inverter (9, 11) besitzt, die Rückseite an Rückseite zwischen einen dritten Knoten (33) und einen vierten Knoten (35) geschaltet sind und wovon jeder einen Masseanschluss zum Empfangen des invertierten Taktsignals besitzt, wobei die zweite Durchlassschaltungsanordnung einen vierten, einen fünften und einen sechsten Transistor besitzt, wobei der vierte und der fünfte Transistor (17, 19) Gate-Elektroden zum Empfangen des invertierten Taktsignals besitzen, wobei der sechste Transistor (31) eine mit dem zweiten Knoten (29) gekoppelte Gate-Elektrode besitzt, wobei der vierte und der sechste Transistor (17, 31) Strompfade besitzen, die zwischen den dritten Knoten (33) und einen Anschluss zum Empfangen des Taktsignals in Reihe geschaltet sind, wobei der fünfte Transistor (19) einen zwischen den vierten Knoten (35) und den zweiten Knoten (29) geschalteten Strompfad besitzt.
  2. Flipflop-Schaltung nach Anspruch 1, bei der eine Amplitude des Datensignals etwa doppelt so groß wie die Amplitude des Taktsignals und des invertierten Taktsignals ist.
  3. Flipflop-Schaltung nach Anspruch 1, bei der der erste, der zweite, der dritte, der vierte, der fünfte und der sechste Transistor n-Kanal-Transistoren sind.
  4. Flipflop-Schaltung nach Anspruch 2, bei der jeder der Inverter eine Reihenschaltung aus einem p-Kanal-Transistor (45) und einem n-Kanal-Transistor (40), die zwischen eine Spannungsquelle und die Masseanschlüsse geschaltet sind, umfasst.
DE69631923T 1995-05-26 1996-05-24 Ein Flipflop Expired - Lifetime DE69631923T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US451875 1995-05-26
US08/451,875 US5789956A (en) 1995-05-26 1995-05-26 Low power flip-flop

Publications (2)

Publication Number Publication Date
DE69631923D1 DE69631923D1 (de) 2004-04-29
DE69631923T2 true DE69631923T2 (de) 2005-02-10

Family

ID=23794065

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69631923T Expired - Lifetime DE69631923T2 (de) 1995-05-26 1996-05-24 Ein Flipflop

Country Status (4)

Country Link
US (1) US5789956A (de)
EP (1) EP0744833B1 (de)
JP (1) JPH09107274A (de)
DE (1) DE69631923T2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114649B2 (ja) * 1997-04-18 2000-12-04 日本電気株式会社 ラッチ回路
JP3653170B2 (ja) * 1998-01-27 2005-05-25 三菱電機株式会社 ラッチ回路およびフリップフロップ回路
US6292023B1 (en) * 1999-09-29 2001-09-18 Agere Systems Guardian Corp. Spike-triggered asynchronous finite state machine
US6275083B1 (en) 2000-09-05 2001-08-14 Agilent Technologies, Inc. Low operational power, low leakage power D-type flip-flop
US6433601B1 (en) * 2000-12-15 2002-08-13 Koninklijke Philips Electronics N.V. Pulsed D-Flip-Flop using differential cascode switch
JP2002300010A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体記憶保持装置
US6750677B2 (en) 2001-06-04 2004-06-15 Matsushita Electric Industrial Co., Ltd. Dynamic semiconductor integrated circuit
US6492854B1 (en) * 2001-08-30 2002-12-10 Hewlett Packard Company Power efficient and high performance flip-flop
US8067970B2 (en) * 2006-03-31 2011-11-29 Masleid Robert P Multi-write memory circuit with a data input and a clock input
US8471618B2 (en) 2010-04-12 2013-06-25 Mediatek Inc. Flip-flop for low swing clock signal

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5879328A (ja) * 1981-11-04 1983-05-13 Mitsubishi Electric Corp マスタ・スレ−ブ形ラツチ回路
US4656368A (en) * 1985-09-13 1987-04-07 Ncr Corporation High speed master-slave flip-flop
JPS6295016A (ja) * 1985-10-21 1987-05-01 Mitsubishi Electric Corp ラツチ回路
US4806786A (en) * 1987-11-02 1989-02-21 Motorola, Inc. Edge set/reset latch circuit having low device count
US5049760A (en) * 1990-11-06 1991-09-17 Motorola, Inc. High speed complementary flipflop
US5281865A (en) * 1990-11-28 1994-01-25 Hitachi, Ltd. Flip-flop circuit
JP2871087B2 (ja) * 1990-11-30 1999-03-17 日本電気株式会社 フリップフロップ回路
TW198159B (de) * 1991-05-31 1993-01-11 Philips Gloeicampenfabrieken Nv
US5508648A (en) * 1994-08-01 1996-04-16 Intel Corporation Differential latch circuit
WO1996011530A1 (en) * 1994-10-11 1996-04-18 Wong Derek C Digital circuits exhibiting reduced power consumption
US5552738A (en) * 1995-04-21 1996-09-03 Texas Instruments Incorporated High performance energy efficient push pull D flip flop circuits

Also Published As

Publication number Publication date
EP0744833A2 (de) 1996-11-27
EP0744833B1 (de) 2004-03-24
DE69631923D1 (de) 2004-04-29
JPH09107274A (ja) 1997-04-22
EP0744833A3 (de) 1998-01-07
US5789956A (en) 1998-08-04

Similar Documents

Publication Publication Date Title
DE69924173T2 (de) Integrierte Halbleiterschaltung mit Schlafmodus mit geringem Stromverbrauch und geringem Flächenbedarf
DE69725078T2 (de) Ladungspumpenschaltung für ein Halbleiter-Substrat
DE3736379B4 (de) Gepulster Komparator hoher Verstärkung
DE69932773T2 (de) Integrierte logische Halbleiterschaltung mit sequentiellen Schaltungen zur Unterdrückung von Subschwellenwert-Leckstrom
DE4321315C1 (de) Takterzeugungsschaltung für taktgesteuerte Logikschaltungen
DE102005056278B4 (de) Flip-Flop-Vorrichtung und Verfahren zum Speichern und Ausgeben eines Datenwerts
DE4238063A1 (en) Integrated semiconductor memory circuit with complementary MOS inverters in latch circuit - allows setting and resetting of flip=flop function by signals applied to source of N-channel MOSFET
DE3635761A1 (de) Programmierbares logikfeld mit dynamischer cmos-logik
DE19882086B4 (de) Verfahren und Vorrichtung zum Implementieren einer adiabatischen Logikfamilie
DE69631923T2 (de) Ein Flipflop
DE102020106812B4 (de) Master-slave-d-flipflop
DE19712553C2 (de) Halbleitervorrichtung zum Speichern eines Pegels eines Ausgangssignals
DE10063307A1 (de) Auffangschaltung für Daten und deren Ansteuerungsverfahren
DE2639555A1 (de) Elektrische integrierte schaltung in einem halbleiterchip
DE69727880T2 (de) Zwei-Moden Oszillatorschaltung
DE2165445C3 (de) Logikschaltung
DE3237778A1 (de) Dynamisches schieberegister
DE2743450A1 (de) Sperrbare zaehlerstufe
DE602004010285T2 (de) Statisches latch
DE2346966B2 (de) Verfahren zur uebertragung von signalen zwischen zwei chips mit schnellen komplementaer-mos-schaltungen
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE2315201A1 (de) Flip-flop-schaltung
DE19644443A1 (de) Adressübergangs-Detektorschaltung
DE2748571A1 (de) Speichersteuerschaltung
DE102004012223A1 (de) Pulsgenerator-Schaltkreis und Schaltkreis-Anordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition