DE102016115287B4 - Differentielle Logik mit niedriger Versorgungsspannung - Google Patents

Differentielle Logik mit niedriger Versorgungsspannung Download PDF

Info

Publication number
DE102016115287B4
DE102016115287B4 DE102016115287.0A DE102016115287A DE102016115287B4 DE 102016115287 B4 DE102016115287 B4 DE 102016115287B4 DE 102016115287 A DE102016115287 A DE 102016115287A DE 102016115287 B4 DE102016115287 B4 DE 102016115287B4
Authority
DE
Germany
Prior art keywords
branch
circuit
interface
differential
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016115287.0A
Other languages
English (en)
Other versions
DE102016115287A8 (de
DE102016115287A1 (de
Inventor
Johann Peter Forstner
Vadim Issakov
Saverio Trotta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016115287.0A priority Critical patent/DE102016115287B4/de
Priority to US15/679,869 priority patent/US10224885B2/en
Publication of DE102016115287A1 publication Critical patent/DE102016115287A1/de
Publication of DE102016115287A8 publication Critical patent/DE102016115287A8/de
Application granted granted Critical
Publication of DE102016115287B4 publication Critical patent/DE102016115287B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/023—Input circuits comprising pulse shaping or differentiating circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

Schaltung (200, 1000), die umfasst:- eine Spannungsversorgung (201),- einen Masseanschluss (202),- einen ersten Eingangsanschluss (207, 208), der eingerichtet ist, um ein erstes differentielles Logiksignal zu empfangen,- einen zweiten Eingangsanschluss (205, 206), der eingerichtet ist, um ein zweites differentielles Logiksignal zu empfangen- einen ersten Zweig (291), der sich von der Spannungsversorgung (201) bis zum Masseanschluss (202) erstreckt und mindestens ein erstes differentielles Transistor-Paar (221, 222) aufweist, wobei der erste Zweig (291) mit dem ersten Eingangsanschluss (207, 208) gekoppelt ist,- einen zweiten Zweig (292), der sich von der Spannungsversorgung (201) bis zum Masseanschluss (202) erstreckt und mindestens ein zweites differentielles Transistor-Paar (231, 232, 235, 236) aufweist, wobei der zweite Zweig (292) mit dem zweiten Eingangsanschluss (205, 206) gekoppelt ist,- eine Schnittstelle (295) zwischen dem ersten Zweig (291) und dem zweiten Zweig (292), die eingerichtet ist, um einen Stromfluss (299) zwischen dem ersten Zweig (291) und dem zweiten Zweig (292) zu leiten, und- einen Ausgangsanschluss (209, 210), der mit dem zweiten Zweig (292) gekoppelt ist und der eingerichtet ist, um ein Ausgangssignal auszugeben, wobei der erste Zweig eine erste Impedanz ausgehend von der Schnittstelle zu der Spannungsversorgung aufweist,wobei der zweite Zweig eine zweite Impedanz ausgehend von der Schnittstelle zu dem Masseanschluss aufweist,wobei die Schnittstelle eine dritte Impedanz aufweist, die kleiner ist, als die erste Impedanz und die zweite Impedanz.

Description

  • TECHNISCHES GEBIET
  • Verschiedene Beispiele betreffen eine Schaltung, die einen ersten Eingangsanschluss und einen zweiten Eingangsanschluss umfasst. Der erste und zweite Eingangsanschluss sind jeweils eingerichtet, um ein entsprechendes differentielles Logiksignal zu empfangen. Der erste und zweite Eingangsanschluss sind jeweils einem Zweig zwischen Spannungsversorgung und Masseanschluss der Schaltung zugeordnet. Die Zweige weisen jeweils mindestens ein differentielles Transistor-Paar auf. Eine Schnittstelle ist zwischen dem ersten Zweig und dem zweiten Zweig angeordnet.
  • Die US 2007/0018693 A1 offenbart eine CML-Digitalschaltung, welche eine Last, die zwischen einem Spannungsversorgungsknoten und mindestens einem Ausgangsknoten gekoppelt ist, und eine Logik, die mit dem Ausgangsknoten gekoppelt ist, aufweist. Die Logik weist mindestens einen Dateneingabeknoten auf und umfasst ein erstes Schaltungsmodul und ein zweites Schaltungsmodul. Eine erste Stromquelle ist mit dem ersten Schaltungsmodul und eine zweite Stromquelle ist mit dem zweiten Schaltungsmodul gekoppelt. Ein erster Schalter ist zwischen dem Spannungsversorgungsknoten und der ersten Stromquelle gekoppelt. Ein zweiter Schalter ist zwischen dem Spannungsversorgungsknoten und der zweiten Stromquelle gekoppelt, wobei der erste Schalter ausgelöst wird, um das erste Schaltungsmodul zu deaktivieren, wenn das zweite Schaltungsmodul in Betrieb ist. Der zweite Schalter wird ausgelöst, um das zweite Schaltungsmodul zu deaktivieren, wenn das erste Schaltungsmodul in Betrieb ist.
  • Die DE 10 2004 009 283 B4 beschreibt eine Flip-Flop-Schaltungsanordnung mit einem Paar von Eingangsanschlüssen zum Zuführen eines differenziellen Taktsignals, einem Paar von Ausgangsanschlüssen zum Abgreifen eines differenziellen Ausgangssignals, einer an eine Master-Haltestufe angekoppelten Master-Differenzstufe und einer an eine Slave-Haltestufe angekoppelten Slave-Differenzstufe. Dabei sind die Master-Differenzstufe, die Master-Haltestufe, die Slave-Differenzstufe und die Slave-Haltestufe zur Bildung einer Flip-Flop-Struktur miteinander verkoppelt. Am Ausgang der Slave-Differenzstufe ist ein Paar von Ausgangsanschlüssen ausgebildet. In einem symmetrischen Fußpunkt sind Stromanschlüsse der Master-Differenzstufe, der Master-Haltestufe, der Slave-Differenzstufe und der Slave-Haltestufe miteinander mit Stromquellen zur Speisung der Differenz- und Haltestufen verbunden. Ein Mittel zur Bereitstellung eines Kompensationsstroms ist vorgesehen, das mit dem Paar von Eingangsanschlüssen und mit dem symmetrischen Fußpunkt zur Kompensation des von zumindest einer der Stromquellen bereitgestellten Stroms in Abhängigkeit des differenziellen Taktsignals gekoppelt ist. Die Eingänge der Slave-Differenzstufe sind mit den Ausgängen der Master-Differenzstufe nicht-invertierend und die Eingänge der Master-Differenzstufe sind invertierend mit den Ausgängen der Slave-Differenzstufe gekoppelt.
  • Die US 2007/0024330 A1 beschreibt Schaltungen und Verfahren zum Teilen von Hochfrequenzsignalen.
  • Die US 6,268,752 B1 offenbart eine Master-Slave-Flip-Flop-Schaltung mit Transistoren, welche in Form einer Kaskade in zwei Stufen zwischen einer Stromversorgung und Masse verbunden sind.
  • Die US 6,559,693 B2 beschreibt Techniken zum Entwurf einer elektronischen Schaltung mit mehreren Transistoren und passiven Komponenten. Dabei können die Transistoren und passiven Komponenten systematisch eingestellt werden, um bestimmte Artefakte zu minimieren.
  • Die DE 103 19 089 B4 offenbart eine Flip-Flop-Schaltungsanordnung mit einem Paar von Eingangsanschlüssen, einem Paar von Ausgangsanschlüssen, vier Differenzverstärkern, einer ersten und einer zweiten Stromquelle sowie einem ersten und einem zweiten Schalter.
  • Die WO 2005/029703 A1 beschreibt eine elektronische Schaltung, welche differentielle Signaleingabemittel, eine Kombinationsstufe, eine Diskriminatorstufe und differentielle Signalausgabemittel umfasst.
  • HINTERGRUND
  • Die sogenannte Current Mode Logik (CML) ermöglicht digitale Logikschaltungen zu implementieren. Die CML beruht auf der differentiellen Übertragung von Logiksignalen. Dies ermöglicht - trotz typischerweise geringer Signalamplituden - eine gute Störsicherheit.
  • CML ist auch geeignet, um zuverlässigen Betrieb bei vergleichsweise hohen Frequenzen der Logiksignale zu ermöglichen. Z.B. werden statische Frequenzteiler im Millimeterwellen-Regime typischerweise unter Verwendung von CML implementiert.
  • Andererseits weist die CML bestimmte Nachteile und Einschränkungen auf. Beispielsweise kann es bei der CML erforderlich sein, die Versorgungsspannung der Spannungsversorgung gleich oder größer als ein Mindestwert zu wählen. Der Mindestwert kann festgelegt sein durch die Anzahl der benötigten aufeinander gestapelten bzw. kaskadierten (engl. stacked) Transistoren in Schaltungszweigen zwischen der Spannungsversorgung und Masse. Insbesondere bei der Verwendung von Bipolartransistoren wie beispielsweise Heteroübergangs-Bipolartransistor (HBT), etwa in Silizium-Germanium (SiGe) Technologie, kann der Mindestwert einen signifikanten Betrag aufweisen. Beispielsweise kann in typischen Referenzimplementierungen die Versorgungsspannung 3,3 V betragen.
  • Aufgrund des signifikanten Mindestwerts für die Versorgungsspannung kann eine entsprechende CML-Schaltung eine hohe DC-Leistungsaufnahme aufweisen. Es gibt aber viele Anwendungen, bei denen ein eine vergleichsweise geringe DC-Leistungsaufnahme erstrebenswert ist.
  • ZUSAMMENFASSUNG
  • Deshalb besteht ein Bedarf für verbesserte differentielle Logikschaltungen. Insbesondere besteht ein Bedarf für verbesserte differentielle Logikschaltungen, die zumindest einige der oben genannten Nachteile nicht aufweisen oder nur in vermindertem Umfang aufweisen.
  • Diese Aufgabe wird von den Merkmalen der unabhängigen Patentansprüche gelöst. Die Merkmale der abhängigen Patentansprüche definieren Ausführungsformen.
  • In einem Beispiel umfasst eine Schaltung eine Spannungsversorgung und einen Masseanschluss. Die Schaltung umfasst auch einen ersten Eingangsanschluss. Der erste Eingangsanschluss ist eingerichtet, um ein erstes differentielles Logiksignal zu empfangen. Die Schaltung umfasst auch einen zweiten Eingangsanschluss. Der zweite Eingangsanschluss ist eingerichtet, um ein zweites differentielles Logiksignal zu empfangen. Die Schaltung umfasst einen ersten Zweig und einen zweiten Zweig. Der erste Zweig erstreckt sich von der Spannungsversorgung bis zum Masseanschluss und weist mindestens ein erstes differentielles Transistor-Paar auf. Der erste Zweig ist mit dem ersten Eingangsanschluss gekoppelt. Der zweite Zweig erstreckt sich auch von der Spannungsversorgung bis zum Masseanschluss und weist mindestens ein zweites differentielles Transistor-Paar auf. Der zweite Zweig ist mit dem zweiten Eingangsanschluss gekoppelt. Die Schaltung umfasst auch eine Schnittstelle zwischen dem ersten Zweig und dem zweiten Zweig. Die Schnittstelle ist eingerichtet, um einen Stromfluss zwischen dem ersten Zweig und dem zweiten Zweig zu leiten. Die Schaltung umfasst auch einen Ausgangsanschluss, welcher mit dem zweiten Zweig gekoppelt ist und welcher eingerichtet ist, um ein Ausgangssignal auszugeben.
  • In einem Beispiel umfasst ein Verfahren das Empfangen eines ersten differentiellen Logiksignals mittels eines ersten Zweigs einer Schaltung. Der erste Zweig erstreckt sich von einer Spannungsversorgung der Schaltung bis zu einem Masseanschluss der Schaltung. Der erste Zweig weist mindestens ein erstes differentielles Transistor-Paar auf. Das Verfahren umfasst weiterhin das Empfangen eines zweiten differentiellen Logiksignals mittels eines zweiten Zweigs der Schaltung. Der zweite Zweig erstreckt sich von der Spannungsversorgung bis zum Masseanschluss. Der zweite Zweig weist mindestens ein zweites differentielles Transistor-Paar auf. Das Verfahren umfasst weiterhin das Leiten eines Stromflusses zwischen dem ersten Zweig und dem zweiten Zweig. Das Verfahren umfasst weiterhin das Ausgeben eines Ausgangssignals von dem zweiten Zweig.
  • Die oben dargelegten Merkmale und Merkmale, die nachfolgend beschrieben werden, können nicht nur in den entsprechenden explizit dargelegten Kombinationen verwendet werden, sondern auch in weiteren Kombinationen oder isoliert, ohne den Schutzumfang der vorliegenden Erfindung zu verlassen.
  • Figurenliste
    • 1 illustriert schematisch eine Schaltung gemäß Referenzimplementierungen in CML.
    • 2A illustriert eine statische Frequenzteiler-Schaltung gemäß Referenzimplementierungen in CML, wobei die Frequenzteiler-Schaltung die Schaltung nach 1 umfasst.
    • 2B illustriert schematisch Spannungen im Arbeitspunkt der Frequenzteiler-Schaltung der 2A.
    • 3 illustriert schematisch eine Schaltung gemäß verschiedener Ausführungsformen.
    • 4 illustriert schematisch eine Frequenzteiler-Schaltung gemäß verschiedener Ausführungsformen, welche die Schaltung der 3 umfasst.
    • 5 illustriert schematisch eine Schaltung gemäß verschiedener Ausführungsformen.
    • 6 illustriert schematisch eine Schaltung gemäß verschiedener Ausführungsformen.
    • 7 illustriert schematisch eine Schaltung gemäß verschiedener Ausführungsformen.
    • 8 illustriert schematisch eine Schaltung gemäß verschiedener Ausführungsformen.
    • 9 illustriert schematisch eine Schaltung gemäß verschiedener Ausführungsformen.
    • 10 ist ein Flussdiagramm eines Verfahrens gemäß verschiedener Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden.
  • Nachfolgend wird die vorliegende Erfindung anhand bevorzugter Ausführungsformen unter Bezugnahme auf die Zeichnungen näher erläutert. In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder ähnliche Elemente. Die Figuren sind schematische Repräsentationen verschiedener Ausführungsformen der Erfindung. In den Figuren dargestellte Elemente sind nicht notwendigerweise maßstabsgetreu dargestellt. Vielmehr sind die verschiedenen in den Figuren dargestellten Elemente derart wiedergegeben, dass ihre Funktion und genereller Zweck dem Fachmann verständlich wird.
  • Nachfolgend werden Techniken für elektronische Schaltungen beschrieben, mittels denen Logikoperationen implementiert werden können. In verschiedenen Beispielen werden Stromgeschaltete Schaltungen (engl. current-switched circuits) beschrieben.
  • Nachfolgend werden Techniken beschrieben, bei denen Logiksignale als differentielle Signalpaare verarbeitet werden können. Dazu können ein oder mehrere Eingangsanschlüsse vorgesehen sein, die jeweils eingerichtet sind, um ein entsprechendes differentielles Logiksignal zu empfangen (differentieller Eingang). Es können auch ein oder mehrere Ausgangsanschlüsse vorgesehen sein, die z.B. jeweils eingerichtet sein können, um ein entsprechendes differentielles Logiksignal auszugeben (differentieller Ausgang).
  • Verschiedene Beispiele betreffen insbesondere die Implementierung von Logikgatter-Schaltungen, bei denen mehrere differentielle Logiksignale (Eingangssignale) empfangen werden und z.B. ein oder mehrere differentielle Logiksignale (Ausgangssignale) basierend auf den mehreren Eingangssignalen ausgegeben werden. Die Logikgatter-Schaltungen können also logische Verknüpfungen zwischen den mehreren Eingangssignalen implementieren.
  • Verschiedene Beispiele betreffen Schaltungen, die eingerichtet sind, um Eingangssignale mit Frequenzanteilen von mehr als 3 GHz, oder mehr als 30 GHz, oder mehr als 300 GHz zu verarbeiten. Verschiedene Beispiele betreffen Schaltungen, die eingerichtet sind, um Ausgangssignale mit Frequenzanteilen von mehr als 3 GHz, oder mehr als 30 GHz, oder mehr als 300 GHz auszugeben. Das Eingangssignal und/oder das Ausgangssignal können im Millimeter-Wellen-Frequenzbereich liegen.
  • In verschiedenen Beispielen ist jedem Eingangssignal ein Zweig der Schaltung zugeordnet, der sich jeweils zwischen dem Spannungsanschluss für die Versorgungsspannung (Spannungsversorgung) und dem Masseanschluss erstreckt. Die verschiedenen Zweige können über eine Schnittstelle gekoppelt sein. Die Schnittstelle kann eingerichtet sein, um einen Stromfluss zwischen den Zweigen zu ermöglichen. Gleichzeitig kann die Schnittstelle eingerichtet sein, eine DC-Trennung der Zweige zu bewirken. Die Schnittstelle kann also eingerichtet sein, um einen differentiellen AC-Stromfluss zwischen den Zweigen zu ermöglichen, z.B. einen Hochfrequenz AC-Stromfluss. Beispielsweise kann die Schnittstelle dazu ein oder mehrere Kondensatoren umfassen. Der Stromfluss kann Frequenzanteile aufweisen, welche den Frequenzanteilen eines oder mehrerer der Eingangssignale entsprechen.
  • Durch das Vorsehen mehrerer Zweige ist es möglich, die Anzahl der Transistoren pro Zweig zu begrenzen. Insbesondere kann die Anzahl kaskadiert geschalteter Transistoren pro Zweig begrenzt werden. Dadurch kann eine besonders geringe Versorgungsspannung gewählt werden. Insbesondere kann die Anzahl der Transistoren pro Zweig im Vergleich mit einer entsprechenden Implementierung der Logik in CML reduziert werden. Dadurch kann ein besonders Energie-effizienter Betrieb der Schaltung erzielt werden.
  • Die hierein beschriebenen Techniken können für verschiedene Schaltungen, insbesondere für verschiedene Logikgatter-Schaltungen angewendet werden. Beispiele für Schaltungen umfassen: statische Frequenzteiler; AND; NOR; XOR; Multiplexer; Multiplikatoren; Latch; D-Latch; etc.
  • Die hierein beschriebenen Techniken können mit unterschiedlichen Schaltelementen verwendet werden. Insbesondere können die hierin beschriebenen Techniken mit unterschiedlichen aktiven Bauelement-Typen verwendet werden. Die hierin beschriebenen Techniken können mit unterschiedlichen Transistortypen verwendet werden. Beispielsweise können Bipolartransistoren, insbesondere HBTs, oder Feldeffekttransistoren (FETs) verwendet werden. Z.B. kann ein Metall-Oxid-FET (MOSFET) verwendet werden. Z.B. können die Schaltungen in Complementary metal-oxidesemiconductor (CMOS)-Technologie implementiert werden. Die Schaltungen können auch in SiGe-Technologie implementiert werden. In manchen Beispielen kann es derart möglich sein, Beschränkungen der herkömmlichen CML in SiGe-Technologie zu überwinden, z.B. betreffend die Möglichkeit mehrere HBTs kaskadiert anzuordnen.
  • Verschiedene Beispiele können als Weiterentwicklung der CML verstanden werden. Dabei können - entsprechend CML - Stromflüsse geschaltet werden. Andererseits können die unterschiedlichen differentiellen Eingänge getrennten Zweigen - anstatt einem gemeinsamen Zweig - zugeordnet sein.
  • 1 illustriert Aspekte in Bezug auf eine Schaltung 100 in CML gemäß Referenzimplementierungen. Ein differentieller Eingang 107, 108 empfängt ein Eingangssignal 96, 97 (mit CLK, - CLK in 1 bezeichnet). Ein differentieller Eingang 105, 106 empfängt ein Eingangssignal 95, 96 (mit DATA, - DATA, in 1 bezeichnet). Das Eingangssignal 97, 98 wird einem differentiellen Transistor-Paar 121, 122 zugeführt. Das Eingangssignal 95, 96 wird einem differentiellen Transistor-Paar 131, 132 zugeführt. Außerdem ist noch das kreuzgekoppelte differentielle Transistor-Paar 135, 136 vorhanden. Z.B. könnten die Transistoren 121, 122, 131, 132, 135, 136 als HBTs implementiert sein.
  • Es sind Lastwiderstände 171, 172 in üblicher Weise angrenzend an die Spannungsversorgung 171, 172 angeordnet. Außerdem ist eine Stromquelle 103 dargestellt, die angrenzend zum Masseanschluss 102 angeordnet ist (engl. tail current source).
  • Die Schaltung 100 kann z.B. eine Latch-Funktionalität in Bezug auf die beiden Eingangssignale 95-98 umsetzen und über einen entsprechenden Ausgang 109, 110 ein entsprechendes Ausgangssignal 88, 89 (in 1 mit -Q, Q bezeichnet) ausgeben. Insbesondere kann die Schaltung 100 eine D-Latch Funktionalität implementieren. Dann kann die Schaltung 100 z.B. in einem statischen Frequenzteiler bzw. einen Master-Slave D-Latch geschaltet als Flip-Flop gemäß 2A eingesetzt werden . Dabei wird eine negative Rückkopplung verwendet (gestrichelte Linie in 2B). Siehe Razavi, Behzad, Kwing F. Lee, and Ran H. Yan. „Design of high-speed, low-power frequency dividers and phase-locked loops in deep submicron CMOS.“ IEEE Journal of Solid-State Circuits 30.2 (1995): 101-109, insb. 6.
  • 2B entspricht der 2A, wobei aus Gründen der Übersichtlichkeit lediglich Spannungen im Arbeitspunkt eingezeichnet sind. Mittels 2B kann durch eine Betrachtung des DC-Betriebspunkts plausibilisiert werden, wieso für die CML ein Mindestwert für die Versorgungsspannung existiert, um einen bestimmungsgemäßen Betrieb des Frequenzteilers zu ermöglichen. Dies ist nachfolgend erläutert.
  • Das Potential am Emitter von Transistor 131 ist VCC -Vload -Vbe . Dasselbe Potential liegt auch am Kollektor von Transistor 121 an.
  • Typischerweise ist Vload ≥ 150 mV, um einen adäquaten Spannungshub (engl. voltage swing) zu erzielen. Außerdem ist für typische Transistoren die Basis-Emitter-Spannung Vbe ≈ 0,8 V.
  • Für das Potential an der Basis von Transistor 121 sollte gelten: Vbe+Vtail > 0,8 V + 0,15 V = 0,95 V.
  • Wenn beispielsweise die Versorgungsspannung VCC klein gewählt wird, also z.B. VCC= 1,5 V, so ergibt sich das Potential am Kollektor von Transistor 121 mit obigen Gleichungen zu 1,5 V - (0,8 V + 0,15 V)=0,45 V. Dies ist 0,5 V unterhalb des Potentials an der Basis von Transistor 121. Damit ist der Basis-Kollektor Übergang des Transistors 121 in Vorwärtsrichtung gepolt. Dies bewirkt, dass die Schaltung 100 und damit der Frequenzteiler nicht mehr bestimmungemäß betrieben werden kann.
  • Aus Obenstehendem ergibt sich, dass der Betrieb der Schaltung 100 in herkömmlicher CML Logik mit einer Versorgungsspannung von VCC = 1,5 V nicht möglich ist. Deshalb werden üblicherweise größere Versorgungsspannungen, z.B. VCC = 3,3 V, verwendet.
  • Nachfolgend werden Techniken beschrieben, die es ermöglichen, eine besonders geringe Versorgungsspannung zu verwenden.
  • 3 illustriert Aspekte einer Schaltung 200, die mehrere Zweige 291, 292 für die verschiedenen differentiellen Eingänge 205-208 aufweist. Die Schaltung 200 weist eine Funktionalität auf, welche der Funktionalität der Schaltung 100 der 1 entspricht. Die Schaltung 200 implementiert ein D-Latch. Es wird ein entsprechendes Ausgangssignal 88, 89 über den Ausgang 209, 210 ausgegeben.
  • Die Schaltung 200 umfasst wiederum drei differentielle Transistoren-Paare 221, 222; 231 232; sowie 235, 236. Das differentielle Transistor-Paar 221, 222 ist dabei dem Zweig 291 zugeordnet. Die differentiellen Transistor-Paare 231, 232 sowie 235, 236 sind parallel geschaltet und dem Zweig 292 zugeordnet. Das Eingangssignal 97, 98 wird dabei dem differentiellen Transistor-Paar 221, 222 des Zweigs 291 über den differentiellen Eingang 207, 208 zugeführt. Das differentielle Eingangssignal 95, 96 wird dabei dem differentiellen Transistor-Paar 231, 232 über den differentiellen Eingang 205, 206 zugeführt. Nur das Transistor-Paar 235, 236 ist kreuzgekoppelt. Der Zweig 291 weist weiterhin eine Stromquelle 203 auf, die Masse-seitig mit dem Zweig 291 gekoppelt ist. Entsprechend weist auch der Zweig 292 eine Masse-seitig gekoppelte Stromquelle 203 auf (in 3 ist eine Implementierung mit zwei Stromquellen 203 für den Zweig 292 dargestellt).
  • Die beiden Zweige 291, 292 sind über eine Schnittstelle 295 der Schaltung 200 gekoppelt. Die Schnittstelle 295 ist eingerichtet, um einen Stromfluss 299 zwischen den Zweigen 291, 292 zu leiten (in 3 ist insbesondere der Stromfluss 299 von dem Zweig 291 zu dem Zweig 292 dargestellt).
  • Dadurch wird erreicht, dass das Transistor-Paar 221, 222 den Stromfluss 299 schaltet - anstatt gemäß CML-Referenzimplementierungen das Transistor-Paar 231, 232 direkt zu schalten.
  • Die Schnittstelle 295 umfasst dabei ein differentielles Leiter-Paar mit Kondensatoren 296, 297. Jeder der beiden Leiter des differentiellen Leiter-Paares umfasst einen entsprechenden zugeordneten Kondensator 296, 297. Dadurch wird ein DC-Stromfluss 298 nicht über die Schnittstelle 295 geleitet. Die Schnittstelle 295 ist vielmehr eingerichtet, um einen differentiellen AC-Stromfluss 299 zwischen den Zweigen 291, 292 zu leiten.
  • Dabei ist ein erster Leiter der Schnittstelle 295 - mit dem Kondensator 297 - mit dem differentiellen Transistor-Paar 231, 232 gekoppelt; während ein zweiter Leiter der Schnittstelle 295 - mit dem Kondensator 296 - mit dem differentiellen Transistor-Paar 235, 236 gekoppelt ist. Die unterschiedlichen Leiter der Schnittstelle sind auch unterschiedlichen Transistoren 221, 222 zugeordnet.
  • Aus 3 ist ersichtlich, dass sich jeder der Zweige 291, 292 jeweils von der Spannungsversorgung 201 bis zum Masseanschluss 202 erstreckt. Keiner der Zweige 291, 292 weist eine Serienschaltung von Bipolartransistoren auf. Dadurch ist es möglich, besonders geringe Versorgungsspannungen zu verwenden.
  • Die Schaltung 200 ermöglicht die Implementierung der Latch-Funktionalität entsprechend der Schaltung 100 gemäß 1. Dabei kann aber aufgrund der Vermeidung einer Serienschaltung von Bipolartransistoren zwischen der Spannungsversorgung 201 und dem Masseanschluss 202 eine besonders geringe Versorgungsspannung VCC verwendet werden. Gleichzeitig wird die Leistungscharakteristik der Schaltung 200 gegenüber der Leistungscharakteristik der Schaltung 100 in CML nicht kompromittiert. Insbesondere ist es möglich, besonders einen hohen Versorgungsspannungsdurchgriff (engl. ower supply rejection ratio, PSRR) und eine besonders hohe Gleichtaktunterdrückung (engl. Common-Mode Rejection Ratio, CMRR) zu erzielen.
  • Die Schnittstelle 295 ist mit dem Zweig 291 zwischen der Spannungsversorgung 201 und dem differentiellen Transistor-Paar 221, 222 gekoppelt. Die Schnittstelle 295 ist mit dem Zweig 292 zwischen dem Masseanschluss 202 und den differentiellen Transistor-Paaren 231, 232 sowie 235, 236 gekoppelt. Dadurch wird erreicht, dass der Stromfluss 299 von der Stromquelle 203 des Zweigs 291 durch das differentielle Transistor-Paar 221, 222 hin zu dem Zweig 292 und dort durch die differentiellen Transistor-Paare 231, 232; 235, 236 fließt. Dadurch kann erreicht werden, dass Schalten des Transistor-Paares 221, 222 den Betrieb der Transistor-Paare 231, 232; 235, 236 beeinflusst.
  • Der Zweig 291 weist Lastwiderstände 271, 272 auf. Der Zweig 292 weist Lastwiderstände 275, 276 auf.
  • Zum Beispiel könnte bei einem Spannungsabfall über die Lastwiderstände 271, 272 des Zweigs 291 bzw. über die Lastwiderstände 275, 276 des Zweigs 292 jeweils von Vload=0,15 V und einem Spannungsabfall über die Stromquellen 203 von Vtail=0,15 V mit einer Basis-Emitter-Spannung von Vbe=0,8 V eine Versorgungsspannung von lediglich VCC=Vload+Vtail +Vbe+Vrd=1, 2 V oder größer erreicht werden, wobei Vrd = 0,1 V den Spannungsabfall über die Vorspannungswiderstände 281, 282 bezeichnet. In 3 ist der entsprechende DC-Stromfluss 298 eingezeichnet, der dieser Betrachtung zu Grunde liegt. Im Allgemeinen wäre es möglich, dass die Schaltung 200 eingerichtet ist, um mit einer Versorgungsspannung VCC von bis zu 0,7 V oder größer betrieben zu werden, optional von bis zu 0,9 V oder größer, weiter optional von bis zu 1,2 V oder größer. Dies kann beispielsweise durch geeignete Dimensionierung der Widerstandswerte der Lastwiderstände 271, 272; 275, 276 erreicht werden. Dies kann ferner durch geeignete Wahl der Transistor-Technologie für die differentielle Transistor-Paare 221, 222; 231, 232; 235, 236 erreicht werden. Dies kann ferner durch eine geeignete Implementierung der Stromquelle(n) erreicht werden.
  • Um den Stromfluss 299 vom Zweig 291 zum Zweig 292 zu führen, ist es möglich, dass mittels der Lastwiderstände 271, 272 des Zweigs 291 eine entsprechende große Impedanz am DC-Betriebspunkt erzeugt wird. Weiterhin kann es erstrebenswert sein, dass der Stromfluss 299 von der Schnittstelle 295 durch die differentielle Transistor-Paare 231, 232; 235, 236 geleitet wird. Z.B. kann die Schaltung eingerichtet sein, um mindestens 70% des Stromflusses 299 durch das differentielle Transistor-Paar 221, 222 und durch die differentiellen Transistor-Paare 231, 232; 235, 236 zu leiten, bevorzugt mindestens 90%, besonders bevorzugt mindestens 95%. Dazu kann es förderlich sein, wenn der Widerstandswert der Lastwiderstände 271, 272 größer dimensioniert ist, als der Widerstandswert der Lastwiderstände 275, 276.
  • Beispielsweise wäre es möglich, dass der Widerstandswert der Lastwiderstände 271, 272 mindestens um einen Faktor fünf größer ist als der Widerstandswert der Lastwiderstände 275, 276, bevorzugt um mindestens einen Faktor 10, besonders bevorzugt mindestens um einen Faktor 20. Derart kann eine besonders gute Führung des Stromflusses 299 wie obenstehend beschrieben erreicht werden.
  • Dadurch kann einen besonders geringen Eingangswiderstand bzw. eine besonders geringe Eingangsimpedanz in den Zweig 292 realisiert werden. Z.B. könnte jeder der Lastwiderstände 271, 272 einen Widerstandswert aufweisen, der mindestens um einen Faktor 2 kleiner ist als der Eingangswiderstand des Zweigs 292, bevorzugt mindestens um einen Faktor 5, besonders bevorzugt mindestens um einen Faktor 10.
  • In einem Beispiel kann der Widerstandswert jeder der Lastwiderstände 271, 272 mindestens 0,2 kOhm betragen, bevorzugt mindestens 0,8 kOhm, besonders bevorzugt mindestens 1 kOhm.
  • In dem Beispiel der 3 umfasst der Zweig 292 auch die Vorspannungswiderstände 281, 282, die jeweils zwischen dem differentielle Transistor-Paaren 231, 232; 235, 236 und den Stromquellen 203 bzw. den Masseanschlüssen 202 angeordnet sind. Durch die Vorspannungswiderstände 281, 282 kann wiederum erreicht werden, dass jedenfalls am DC-Betriebspunkt eine hohe Impedanz in Richtung des Masseanschluss 202 erzeugt wird. Dadurch kann es möglich sein, den Stromfluss 299 hin zu den differentielle Transistor-Paaren 231, 232; 235, 236 zu leiten.
  • Zum Beispiel könnte der Widerstandswert von jedem der Vorspannungswiderstände 281, 282 mindestens 1 kOhm betragen, bevorzugt mindestens 5 kOhm, besonders bevorzugt mindestens 20 kOhm.
  • Um innerhalb des Zweigs 292 den Stromfluss durch die Transistoren 231, 232 zu lenken, kann es erstrebenswert sein, dass die Widerstandswerte der Vorspannungswiderstände 281, 282 größer sind als die Widerstandswerte der Lastwiderstände 275, 276. Z.B. wäre es in den verschiedenen hier beschriebenen Beispielen möglich, dass die Widerstandswerte der Vorspannungswiderstände 281, 282 mindestens um einen Faktor 2 größer als die Widerstandswerte jeder der Lastwiderstände 275, 276, bevorzugt um einen Faktor 5, besonders bevorzugt um einen Faktor 10. Dadurch kann erreicht werden, dass die Impedanz in Richtung der Vorspannungswiderstände 281, 282 jeweils deutlich größer ist, als die Impedanz in Richtung der Emitter der Transistoren 231, 232. Dadurch wird der Stromfluss 299 durch die Transistoren 231, 232 geleitet.
  • 4 illustriert Aspekte in Bezug auf eine Anwendung der Schaltung 200 der 3. In 4 wird die Schaltung 200 verwendet, um einen Frequenzteiler zu implementieren. 4 entspricht dabei grundsätzlich 2A und 2B.
  • In dem Beispiel der 4 implementieren darüber hinaus die Vorspannungswiderstände 281, 282 die Stromquellen. Auch der Zweig 291 weist einen Vorspannungswiderstand 273 auf, der die entsprechende Stromquelle implementiert.
  • Im Zweig 291 ist es in manchen Beispielen nicht erforderlich, dass das differentielle Transistor-Paar 221, 222 eine geringe Eingangs-Impedanz in Richtung Masseanschluss 292 aufweist: deshalb kann es erstrebenswert sein, den Widerstandswert des Vorspannungswiderstand 273 vergleichsweise gering zu dimensionieren, insbesondere geringer zu dimensionieren, als die Widerstandswerte der Vorspannungswiderstände 281, 282 des Zweigs 292. Dadurch kann nämlich erreicht werden, dass eine geringe Versorgungsspannung VCC verwendet werden kann, da der Spannungsabfall über den Vorspannungswiderstand 273 vergleichsweise klein ist. Z.B. könnte der Widerstandswert der Vorspannungswiderstände 281, 282 jeweils mindestens um einen Faktor 5 größer sein, als der Widerstandswert des Vorspannungswiderstands 273, bevorzugt mindestens um einen Faktor 10, besonders bevorzugt mindestens um einen Faktor 20.
  • Zum Beispiel könnte bei einem Spannungsabfall über die Lastwiderstände 271, 272 des Zweigs 291 bzw. über die Lastwiderstände 275, 276 des Zweigs 292 von Vload=0,15 V mit einer Basis-Emitter-Spannung von Vbe=0,8 V eine Versorgungsspannung von lediglich VCC=Vload+Vbe+Vrd=1, 05 V erreicht werden. PSRR und CMRR können in einem entsprechenden Beispiel reduziert sein.
  • 5 illustriert Aspekte einer Schaltung 200, die mehrere Zweige 291, 292 für die verschiedenen differentiellen Eingänge 205-208 aufweist. 5 zeigt insbesondere eine Implementierung der Stromquellen 203 mittels MOSFETs 503. Ansonsten entspricht die Schaltung 200 gemäß 5 grundsätzlich der Schaltung 200 gemäß 3. Dadurch kann eine hohes PSRR und CMRR erreicht werden.
  • 6 illustriert Aspekte einer Schaltung 200, die mehrere Zweige 291, 292 für die verschiedenen differentiellen Eingänge 205-208 aufweist. 6 zeigt insbesondere eine Implementierung des Zweigs 292 mit Vorspannungsinduktivitäten 781, 782. darüber hinaus entspricht die Schaltung 200 gemäß 6 grundsätzlich der Schaltung 200 gemäß 3.
  • Die Vorspannungsinduktivitäten 781, 782 implementieren wiederum die Stromquellen 203. In anderen Beispielen wäre es möglich, zusätzlich zu den Vorspannungsinduktivitäten 781, 782 separate Stromquellen 203, beispielsweise durch Verwendung von MOSFETs 503 (vergleiche 5), vorzusehen.
  • Die Vorspannungsinduktivitäten 781, 782 bewirken, dass eine signifikante Impedanz im Zweig 292 von der Schnittstelle 295 zum Masseanschluss 202 vorliegt. Dadurch wird, vergleichbar zum Szenario der 3, bewirkt, dass der Stromfluss 299 durch die Transistor-Paare 231, 232; 235, 236 fließt.
  • Die Vorspannungsinduktivitäten 781, 782 weisen keinen signifikanten DC-Widerstandswert auf. Vrd=0, d.h. der Spannungsabfall über die Vorspannungsinduktivitäten 781, 782 ist 0 Volt, sodass kein Headroom verloren geht. Für hohe Frequenzen kann der Widerstandswert im Bereich von einigen hundert Ohm liegen. Dadurch kann eine noch geringere Versorgungsspannung Vcc an der Spannungsversorgung 201 angewendet werden.
  • Zum Beispiel könnte bei einem Spannungsabfall über die Lastwiderstände 271, 272 des Zweigs 291 bzw. über die Lastwiderstände 275, 276 des Zweigs 292 von Vload=0,15 V mit einer Basis-Emitter-Spannung von Vbe=0,8 V eine Versorgungsspannung von lediglich VCC=Vload+Vbe =0,95 V erreicht werden.
  • Gleichzeitig kann es aber im Vergleich zu Implementierungen, welche Vorspannungswiderstände aufweisen, ein erhöhter Platzbedarf für die Integration der Vorspannungsinduktivitäten 781, 782 resultieren.
  • 7 illustriert Aspekte einer Schaltung 200, die mehrere Zweige 291, 292 für die verschiedenen differentiellen Eingänge 205-208 aufweist. 7 zeigt insbesondere eine Implementierung mit Lastinduktivitäten 871, 872 im Zweig 291. Die Schaltung 200 gemäß der Implementierung der 7 entspricht grundsätzlich der Schaltung 200 gemäß der Implementierung der 6. Dabei erhöht die Verwendung der Lastinduktivitäten 871, 872 die Impedanz zur Spannungsversorgung 201 ausgehend von der Schnittstelle 295. Dies bewirkt, dass der Stromfluss 299 von dem differentiellen Transistor-Paar 221, 222 durch die Schnittstelle 295 fließt. Gleichzeitig weisen die Lastinduktivitäten 871, 872 keinen signifikanten DC-Widerstandswert auf; deshalb verändern die Lastinduktivitäten 871, 872 nicht die minimal verfügbare Versorgungsspannung an der Spannungsversorgung 201.
  • 8 illustriert Aspekte einer Schaltung 200, die mehrere Zweige 291, 292 für die verschiedenen differentiellen Eingänge 205-208 aufweist. 8 zeigt insbesondere eine Implementierung mit einer zusätzlichen Induktivität 999, welche die zwei parallel geschalteten differentiellen Transistor-Paare 231, 232; 235, 236 Masse-seitig miteinander koppelt. Durch die Induktivität 999 ist es möglich, parasitäre Einflüsse der Kondensatoren 296, 297 in einen nicht mit dem eigentlichen Signal interferierenden Spektralbereich zu schieben.
  • In dem Beispiel der 8 sind die Stromquellen 203 durch Vorspannungswiderstände 273, 781, 782 implementiert. Es wäre aber zum Beispiel auch möglich, dass - entsprechend den Implementierungen der 6 und 7 Vorspannungsinduktivitäten 781, 782 verwendet werden (in 8 nicht dargestellt).
  • Voranstehend wurden verschiedene Beispiele unter Bezugnahme auf eine Latch-Logik beschrieben. Dabei ist es aber möglich, entsprechende Techniken auf andere Schaltungen mit anderer Logikfunktionalität anzuwenden.
  • 9 illustriert Aspekte einer Schaltung 1000, die mehrere Zweige 291, 292 für die verschiedenen differentiellen Eingänge 205-208 aufweist. Die Schaltung 1000 implementiert eine 2:1 Multiplexer-Logik.
  • Voranstehend wurden verschiedene Beispiele beschrieben, welche HBTs als Schaltelemente verwenden. Diese Beispiele können aber auch unter Verwendung von MOSFETs verwendet werden. Durch die Verwendung von MOSFETs kann es möglich sein, noch geringere Versorgungsspannungen zu erzielen. Zum Beispiel kann es möglich sein, Versorgungsspannungen von weniger als 0,7 V zu erreichen. Solche geringen Versorgungsspannungen ermöglichen auch die Verwendung von hoch integrierten CMOS-Technologien, beispielsweise mit Gatelängen von 28 nm, 14 nm, etc. In den 3-9 können also anstatt der dargestellten bipolaren Transistoren 221, 222; 231, 232; 235, 236 auch Feldeffekttransistoren verwendet werden.
  • 10 ist ein Flussdiagramm eines beispielhaften Verfahrens. In Schritt 1001 wird ein erstes differentielles Logiksignal mittels eines ersten Zweigs empfangen. Dazu kann zum Beispiel ein Eingangsanschluss verwendet werden, der eingerichtet ist, um differentielle Signale zu empfangen.
  • In Schritt 1002 wird ein zweites differentielles Logiksignal mittels eines zweiten Zweigs empfangen. Dazu kann wiederum zum Beispiel ein Eingangsanschluss verwendet werden, der eingerichtet ist, um differentielle Signale zu empfangen.
  • In Schritt 1003 wird ein Stromfluss zwischen dem ersten Zweig und dem zweiten Zweig geleitet. Insbesondere kann es möglich sein, dass ein AC-Stromfluss in Schritt 1003 geleitet wird; gleichzeitig können der erste Zweig und der zweite Zweig DCentkoppelt sein.
  • In Schritt 1004 wird ein Ausgangssignal, beispielsweise ein differentielles Logiksignal, vom zweiten Zweig ausgegeben. Dabei kann das Ausgangssignal durch eine geeignete Schaltung basierend auf dem ersten und zweiten differentiellen Logiksignal bestimmt werden.
  • Im Beispiel der 10 können der erste Zweig und der zweite Zweig parallel zueinander zwischen einer Spannungsversorgung und einem Masseanschluss angeordnet sein (vgl. 3-9). Es ist möglich, dass der erste Zweig mindestens ein erstes differentielles Transistor-Paar aufweist; gleichzeitig kann der erste Zweig nicht mehr als einen kaskadiert geschalteten Transistor aufweisen. Entsprechend wäre es möglich, dass der zweite Zweig mindestens ein zweites differentielles Transistor-Paar aufweist; gleichzeitig kann der zweite Zweig nicht mehr als einen kaskadiert geschalteten Transistor aufweisen. Beispielsweise könnte der zweite Zweig mehrere parallel geschaltete differentielle Transistor-Paare aufweisen. Z.B. könnte ein Transistor-Paar des zweiten Zweigs kreuzgekoppelt sein.
  • Zusammenfassend wurden oben stehend Techniken beschrieben, die schnelle Logikschaltungen mit geringem DC-Energieverbrauch ermöglichen. Diese Techniken weisen insbesondere den Vorteil einer geringen Versorgungsspannung auf, z.B. im Vergleich zu CML-basierten Schaltungen: Die CML erfordert typischerweise das Vorhalten mehrerer kaskadiert geschalteter Transistoren, eines Lastwiderstands und oftmals auch einer Stromquelle zwischen Spannungsversorgung und Masseanschluss. Der entsprechende Spannungsabfall setzt ein unteres Limit für die Wahl der Versorgungsspannung, um die Transistoren am gewünschten Betriebspunkt betreiben zu können.
  • Die vorliegenden Techniken beruhen in einer Aufteilung der verschiedenen, in konventioneller CML kaskadiert geschalteten Transistor-Paare auf unterschiedliche Zweige einer Schaltung. Eine AC-Kopplung der Zweige wird durch eine entsprechende Schnittstelle implementiert. Gleichzeitig kann eine jedenfalls für die entsprechenden Frequenzen des AC-Stromflusses hohe Impedanz in die Last des einen Zweigs und eine hohe Impedanz in die Stromquelle des anderen Zweigs den AC-Stromfluss durch die nunmehr getrennten Transistor-Paare führen. Durch geringere Dimensionierung der Lastwiderstände des hinter der Schnittstelle angeordneten Zweigs, kann erreicht werden, dass der AC-Stromfluss durch das Transistor-Paar dieses Zweigs fließt: dieses Transistor-Paar weist dann eine geringe Eingangsimpendanz auf.
  • Selbstverständlich können die Merkmale der vorab beschriebenen Ausführungsformen und Aspekte der Erfindung miteinander kombiniert werden. Insbesondere können die Merkmale nicht nur in den beschriebenen Kombinationen, sondern auch in anderen Kombinationen oder für sich genommen verwendet werden, ohne das Gebiet der Erfindung zu verlassen.
  • Die folgenden Beispiele sind bevorzugte Ausführungsformen der Erfindung.
  • Beispiel 1. Schaltung (200, 1000), die umfasst:
    • - eine Spannungsversorgung (201),
    • - einen Masseanschluss (202),
    • - einen ersten Eingangsanschluss (207, 208), der eingerichtet ist, um ein erstes differentielles Logiksignal zu empfangen,
    • - einen zweiten Eingangsanschluss (205, 206), der eingerichtet ist, um ein zweites differentielles Logiksignal zu empfangen
    • - einen ersten Zweig (291), der sich von der Spannungsversorgung (201) bis zum Masseanschluss (202) erstreckt und mindestens ein erstes differentielles Transistor-Paar (221, 222) aufweist, wobei der erste Zweig (291) mit dem ersten Eingangsanschluss (207, 208) gekoppelt ist,
    • - einen zweiten Zweig (292), der sich von der Spannungsversorgung (201) bis zum Masseanschluss (202) erstreckt und mindestens ein zweites differentielles Transistor-Paar (231, 232, 235, 236) aufweist, wobei der zweite Zweig (292) mit dem zweiten Eingangsanschluss (205, 206) gekoppelt ist,
    • - eine Schnittstelle (295) zwischen dem ersten Zweig (291) und dem zweiten Zweig (292), die eingerichtet ist, um einen Stromfluss (299) zwischen dem ersten Zweig (291) und dem zweiten Zweig (292) zu leiten, und
    • - einen Ausgangsanschluss (209, 210), der mit dem zweiten Zweig (292) gekoppelt ist und der eingerichtet ist, um ein Ausgangssignal auszugeben.
  • Beispiel 2. Schaltung (200, 1000) nach Beispiel 1, wobei die Schnittstelle (295) einen ersten Leiter mit einem ersten Kondensator (296) und einen zweiten Leiter mit einem zweiten Kondensator (297) umfasst.
  • Beispiel 3. Schaltung (200, 1000) nach Beispiel 1 oder 2, wobei die Schnittstelle (295) eingerichtet ist, um einen differentiellen AC-Stromfluss (299) zwischen dem ersten Zweig (291) und dem zweiten Zweig (292) zu leiten.
  • Beispiel 4. Schaltung (200, 1000) nach einem der voranstehenden Beispiele,
    wobei die Schnittstelle (295) mit dem ersten Zweig (291) zwischen der Spannungsversorgung (201) und dem mindestens einen ersten differentiellen Transistor-Paar (221, 222) gekoppelt ist,
    wobei die Schnittstelle (295) mit dem zweiten Zweig (292) zwischen dem Masseanschluss (202) und dem mindestens einen zweiten differentiellen Transistor-Paar (231, 232, 235, 236) gekoppelt ist.
  • Beispiel 5. Schaltung (200, 1000) nach einem der voranstehenden Beispiele,
    wobei der erste Zweig (291) einen ersten Lastwiderstand (271, 272) aufweist,
    wobei der zweite Zweig (292) einen zweiten Lastwiderstand (275, 276) aufweist,
    wobei der Widerstandswert des ersten Lastwiderstands (271, 272) größer als der Widerstandswert des zweiten Lastwiderstands (275, 276) ist, bevorzugt um mindestens einen Faktor 5, besonders bevorzugt um mindestens einen Faktor 10.
  • Beispiel 6. Schaltung (200, 1000) nach einem der voranstehenden Beispiele, wobei der erste Zweig (291) einen ersten Lastwiderstand (271, 272) aufweist, der einen Widerstandswert von mindestens 0,2 kOhm aufweist, bevorzugt von mindestens 0,8 kOhm, besonders bevorzugt von mindestens 1 kOhm.
  • Beispiel 7. Schaltung (100, 1000) nach einem der voranstehenden Beispiele,
    wobei der erste Zweig (291) einen ersten Lastwiderstand (271, 272) aufweist,
    wobei ein Widerstandswert des ersten Lastwiderstands (271, 272) mindestens um einen Faktor 2 kleiner ist als ein Eingangswiderstand des zweiten Zweigs (292), bevorzugt mindestens um einen Faktor 5, besonders bevorzugt mindestens um einen Faktor 10.
  • Beispiel 8. Schaltung (200, 1000) nach einem der voranstehenden Beispiele,
    wobei der erste Zweig (291) einen ersten Vorspannungswiderstand (273) aufweist,
    wobei der zweite Zweig (292) einen zweiten Vorspannungswiderstand (281, 282) aufweist,
    wobei der Widerstandswert des zweiten Vorspannungswiderstands (281, 282) größer als der Widerstandswert des ersten Vorspannungswiderstands (273) ist, bevorzugt mindestens um einen Faktor 5, besonders bevorzugt mindestens um einen Faktor 10.
  • Beispiel 9. Schaltung (200, 1000) nach einem der voranstehenden Beispiele,
    wobei der zweite Zweig (292) einen zweiten Lastwiderstand (275, 276) und einen zweiten Vorspannungswiderstand (281, 282) aufweist,
    wobei der Widerstandswert des zweiten Lastwiderstands (275, 276) mindestens um einen Faktor 2 kleiner ist als der Widerstandswert des zweiten Vorspannungswiderstands (281, 282), bevorzugt um mindestens einen Faktor 5, besonders bevorzugt um mindestens einen Faktor 10. Beispiel 10. Schaltung (200, 1000) nach einem der voranstehenden Beispiele,
    wobei der zweite Zweig (292) einen zweiten Vorspannungswiderstand (281, 282) aufweist, der einen Widerstandswert von mindestens 1 kOhm aufweist, bevorzugt von mindestens 5 kOhm, besonders bevorzugt von mindestens 20 kOhm.
  • Beispiel 11. Schaltung (200, 1000) nach einem der voranstehenden Beispiele,
    wobei der erste Zweig (291) eine Lastinduktivität (871, 872) aufweist, und/oder
    wobei der zweite Zweig (292) eine Vorspannungsinduktivität (781, 782) aufweist.
  • Beispiel 12. Schaltung (200, 1000) nach einem der voranstehenden Beispiele, wobei die Schaltung (200, 1000) eingerichtet ist, um mit einer über die Spannungsversorgung (201) empfangenen Versorgungsspannung von 0,7 V oder größer betrieben zu werden, optional von 0,9 V oder größer, weiter optional von bis zu 1,2 V oder größer.
  • Beispiel 13. Schaltung (200, 1000) nach einem der voranstehenden Beispiele,
    wobei der erste Zweig (291) zwischen der Spannungsversorgung (201) und dem Masseanschluss (202) keine Serienschaltung von Bipolartransistoren umfasst, und/oder
    wobei der zweite Zweig (292) zwischen der Spannungsversorgung (201) und dem Masseanschluss (202) keine Serienschaltung von Bipolartransistoren umfasst. Beispiel 14. Schaltung (200) nach einem der voranstehenden Beispiele,
    wobei die Schaltung (200) ein Latchregister ist,
    wobei der zweite Zweig (292) zwei parallel geschaltete zweite differentielle Transistor-Paare (231, 232, 235, 236) umfasst,
    wobei eines der zwei zweiten differentiellen Transistor-Paare (231, 232, 235, 236) kreuzgekoppelt ist.
  • Beispiel 15. Schaltung (200) nach Beispiel 2 und 14,
    wobei der erste Leiter der Schnittstelle (295) mit einem ersten der zwei zweiten differentiellen Transistor-Paare (231, 232, 235, 236) gekoppelt ist,
    wobei der zweite Leiter der Schnittstelle (295) mit einem zweiten der zwei zweiten differentiellen Transistor-Paare (231, 232, 235, 236) gekoppelt ist.
  • Beispiel 16. Schaltung (200) nach Beispiel 14 oder 15,
    wobei die zwei parrallel geschalteten zweiten differentiellen Transistor-Paare (231, 232, 235, 236) Masse-seitig über eine Induktivität (999) miteinander gekoppelt sind.
  • Beispiel 17. Schaltung (200) nach einem der voranstehenden Beispiele, die weiterhin umfasst:
    • - eine erste Stromquelle (203), die mit dem ersten Zweig (291) Masse-seitig gekoppelt ist, und
    • - eine zweite Stromquelle (203), die mit dem zweiten Zweig (292) Masse-seitig gekoppelt ist,
    wobei die erste Stromquelle (203) und/oder die zweite Stromquelle (203) einen Metall-Oxid-Feldeffekttransistor umfassen.
  • Beispiel 18. Schaltung (200, 1000) nach einem der voranstehenden Beispiele, wobei die Schaltung (200, 1000) eingerichtet ist, um mindestens 70 % des Stromflusses (299) durch das mindestens eine erste differentielle Transistor-Paar (221, 222) und durch das zweite mindestens eine differentielle Transistor-Paar (231, 232, 235, 236) zu leiten, bevorzugt mindestens 90 %, besonders bevorzugt mindestens 95 %.
  • Beispiel 19. Verfahren, das umfasst:
    • - Empfangen eines ersten differentiellen Logiksignals mittels eines ersten Zweigs einer Schaltung, der sich von einer Spannungsversorgung der Schaltung bis zu einem Masseanschluss der Schaltung erstreckt und mindestens ein erstes differentielles Transistor-Paar aufweist,
    • - Empfangen eines zweiten differentiellen Logiksignals mittels eines zweiten Zweigs der Schaltung, der sich von der Spannungsversorgung bis zum Masseanschluss erstreckt und mindestens ein zweites differentielles Transistor-Paar aufweist,
    • - Leiten eines Stromflusses zwischen dem ersten Zweig und dem zweiten Zweig,
    • - Ausgeben eines Ausgangssignals von dem zweiten Zweig.
  • Beispiel 20. Verfahren nach Beispiel 19, wobei das Verfahren von der Schaltung nach einem der Beispiele 1-18 ausgeführt wird.

Claims (22)

  1. Schaltung (200, 1000), die umfasst: - eine Spannungsversorgung (201), - einen Masseanschluss (202), - einen ersten Eingangsanschluss (207, 208), der eingerichtet ist, um ein erstes differentielles Logiksignal zu empfangen, - einen zweiten Eingangsanschluss (205, 206), der eingerichtet ist, um ein zweites differentielles Logiksignal zu empfangen - einen ersten Zweig (291), der sich von der Spannungsversorgung (201) bis zum Masseanschluss (202) erstreckt und mindestens ein erstes differentielles Transistor-Paar (221, 222) aufweist, wobei der erste Zweig (291) mit dem ersten Eingangsanschluss (207, 208) gekoppelt ist, - einen zweiten Zweig (292), der sich von der Spannungsversorgung (201) bis zum Masseanschluss (202) erstreckt und mindestens ein zweites differentielles Transistor-Paar (231, 232, 235, 236) aufweist, wobei der zweite Zweig (292) mit dem zweiten Eingangsanschluss (205, 206) gekoppelt ist, - eine Schnittstelle (295) zwischen dem ersten Zweig (291) und dem zweiten Zweig (292), die eingerichtet ist, um einen Stromfluss (299) zwischen dem ersten Zweig (291) und dem zweiten Zweig (292) zu leiten, und - einen Ausgangsanschluss (209, 210), der mit dem zweiten Zweig (292) gekoppelt ist und der eingerichtet ist, um ein Ausgangssignal auszugeben, wobei der erste Zweig eine erste Impedanz ausgehend von der Schnittstelle zu der Spannungsversorgung aufweist, wobei der zweite Zweig eine zweite Impedanz ausgehend von der Schnittstelle zu dem Masseanschluss aufweist, wobei die Schnittstelle eine dritte Impedanz aufweist, die kleiner ist, als die erste Impedanz und die zweite Impedanz.
  2. Schaltung (200, 1000) nach Anspruch 1, wobei die Schnittstelle (295) einen ersten Leiter mit einem ersten Kondensator (296) und einen zweiten Leiter mit einem zweiten Kondensator (297) umfasst.
  3. Schaltung (200, 1000) nach Anspruch 1 oder 2, wobei die Schnittstelle (295) eingerichtet ist, um einen differentiellen AC-Stromfluss (299) zwischen dem ersten Zweig (291) und dem zweiten Zweig (292) zu leiten.
  4. Schaltung (200, 1000) nach einem der voranstehenden Ansprüche, wobei die Schnittstelle (295) mit dem ersten Zweig (291) zwischen der Spannungsversorgung (201) und dem mindestens einen ersten differentiellen Transistor-Paar (221, 222) gekoppelt ist, wobei die Schnittstelle (295) mit dem zweiten Zweig (292) zwischen dem Masseanschluss (202) und dem mindestens einen zweiten differentiellen Transistor-Paar (231, 232, 235, 236) gekoppelt ist.
  5. Schaltung (200, 1000) nach einem der voranstehenden Ansprüche, wobei der erste Zweig (291) einen ersten Lastwiderstand (271, 272) aufweist, wobei der zweite Zweig (292) einen zweiten Lastwiderstand (275, 276) aufweist, wobei der Widerstandswert des ersten Lastwiderstands (271, 272) größer als der Widerstandswert des zweiten Lastwiderstands (275, 276) ist, bevorzugt um mindestens einen Faktor 5, besonders bevorzugt um mindestens einen Faktor 10.
  6. Schaltung (200, 1000) nach einem der voranstehenden Ansprüche, wobei der erste Zweig (291) einen ersten Lastwiderstand (271, 272) aufweist, der einen Widerstandswert von mindestens 0,2 kOhm aufweist, bevorzugt von mindestens 0,8 kOhm, besonders bevorzugt von mindestens 1 kOhm.
  7. Schaltung (100, 1000) nach einem der voranstehenden Ansprüche, wobei der erste Zweig (291) einen ersten Lastwiderstand (271, 272) aufweist, wobei ein Widerstandswert des ersten Lastwiderstands (271, 272) mindestens um einen Faktor 2 kleiner ist als ein Eingangswiderstand des zweiten Zweigs (292), bevorzugt mindestens um einen Faktor 5, besonders bevorzugt mindestens um einen Faktor 10.
  8. Schaltung (200, 1000) nach einem der voranstehenden Ansprüche, wobei der erste Zweig (291) einen ersten Vorspannungswiderstand (273) aufweist, wobei der zweite Zweig (292) einen zweiten Vorspannungswiderstand (281, 282) aufweist, wobei der Widerstandswert des zweiten Vorspannungswiderstands (281, 282) größer als der Widerstandswert des ersten Vorspannungswiderstands (273) ist, bevorzugt mindestens um einen Faktor 5, besonders bevorzugt mindestens um einen Faktor 10.
  9. Schaltung (200, 1000) nach einem der voranstehenden Ansprüche, wobei der zweite Zweig (292) einen zweiten Lastwiderstand (275, 276) und einen zweiten Vorspannungswiderstand (281, 282) aufweist, wobei der Widerstandswert des zweiten Lastwiderstands (275, 276) mindestens um einen Faktor 2 kleiner ist als der Widerstandswert des zweiten Vorspannungswiderstands (281, 282), bevorzugt um mindestens einen Faktor 5, besonders bevorzugt um mindestens einen Faktor 10.
  10. Schaltung (200, 1000) nach einem der voranstehenden Ansprüche, wobei der zweite Zweig (292) einen zweiten Vorspannungswiderstand (281, 282) aufweist, der einen Widerstandswert von mindestens 1 kOhm aufweist, bevorzugt von mindestens 5 kOhm, besonders bevorzugt von mindestens 20 kOhm.
  11. Schaltung (200, 1000) nach einem der voranstehenden Ansprüche, wobei der erste Zweig (291) eine Lastinduktivität (871, 872) aufweist, und/oder wobei der zweite Zweig (292) eine Vorspannungsinduktivität (781, 782) aufweist.
  12. Schaltung (200, 1000) nach einem der voranstehenden Ansprüche, wobei die Schaltung (200, 1000) eingerichtet ist, um mit einer über die Spannungsversorgung (201) empfangenen Versorgungsspannung von 0,7 V oder größer betrieben zu werden, optional von 0,9 V oder größer, weiter optional von bis zu 1,2 V oder größer.
  13. Schaltung (200, 1000) nach einem der voranstehenden Ansprüche, wobei der erste Zweig (291) zwischen der Spannungsversorgung (201) und dem Masseanschluss (202) keine Serienschaltung von Bipolartransistoren umfasst, und/oder wobei der zweite Zweig (292) zwischen der Spannungsversorgung (201) und dem Masseanschluss (202) keine Serienschaltung von Bipolartransistoren umfasst.
  14. Schaltung (200) nach einem der voranstehenden Ansprüche, wobei die Schaltung (200) ein Latchregister ist, wobei der zweite Zweig (292) zwei parallel geschaltete zweite differentielle Transistor-Paare (231, 232, 235, 236) umfasst, wobei eines der zwei zweiten differentiellen Transistor-Paare (231, 232, 235, 236) kreuzgekoppelt ist.
  15. Schaltung (200) nach Anspruch 2 und 14, wobei der erste Leiter der Schnittstelle (295) mit einem ersten der zwei zweiten differentiellen Transistor-Paare (231, 232, 235, 236) gekoppelt ist, wobei der zweite Leiter der Schnittstelle (295) mit einem zweiten der zwei zweiten differentiellen Transistor-Paare (231, 232, 235, 236) gekoppelt ist.
  16. Schaltung (200) nach Anspruch 14 oder 15, wobei die zwei parallel geschalteten zweiten differentiellen Transistor-Paare (231, 232, 235, 236) Masse-seitig über eine Induktivität (999) miteinander gekoppelt sind.
  17. Schaltung (200) nach einem der voranstehenden Ansprüche, die weiterhin umfasst: - eine erste Stromquelle (203), die mit dem ersten Zweig (291) Masse-seitig gekoppelt ist, und - eine zweite Stromquelle (203), die mit dem zweiten Zweig (292) Masse-seitig gekoppelt ist, wobei die erste Stromquelle (203) und/oder die zweite Stromquelle (203) einen Metall-Oxid-Feldeffekttransistor umfassen.
  18. Schaltung (200, 1000) nach einem der voranstehenden Ansprüche, wobei die Schaltung (200, 1000) eingerichtet ist, um mindestens 70 % des Stromflusses (299) durch das mindestens eine erste differentielle Transistor-Paar (221, 222) und durch das zweite mindestens eine differentielle Transistor-Paar (231, 232, 235, 236) zu leiten, bevorzugt mindestens 90 %, besonders bevorzugt mindestens 95 %.
  19. Schaltung (200, 1000) nach einem der voranstehenden Ansprüche, wobei die Schnittstelle Last-seitig mit dem ersten differentiellen Transistor-Paar verbunden ist, wobei die Schnittstelle Masse-seitig mit dem zweiten differentielle Transistor-Paar verbunden ist.
  20. Schaltung (200, 1000) nach einem der voranstehenden Ansprüche, wobei die Schnittstelle eingerichtet ist, eine DC-Trennung des ersten Zweigs von dem zweiten Zweig bereit zu stellen.
  21. Verfahren, das umfasst: - Empfangen eines ersten differentiellen Logiksignals mittels eines ersten Zweigs einer Schaltung, der sich von einer Spannungsversorgung der Schaltung bis zu einem Masseanschluss der Schaltung erstreckt und mindestens ein erstes differentielles Transistor-Paar aufweist, - Empfangen eines zweiten differentiellen Logiksignals mittels eines zweiten Zweigs der Schaltung, der sich von der Spannungsversorgung bis zum Masseanschluss erstreckt und mindestens ein zweites differentielles Transistor-Paar aufweist, - Leiten eines Stromflusses zwischen dem ersten Zweig und dem zweiten Zweig über eine Schnittstelle, - Ausgeben eines Ausgangssignals von dem zweiten Zweig, wobei der erste Zweig eine erste Impedanz ausgehend von der Schnittstelle zu der Spannungsversorgung aufweist, wobei der zweite Zweig eine zweite Impedanz ausgehend von der Schnittstelle zu dem Masseanschluss aufweist, wobei die Schnittstelle eine dritte Impedanz aufweist, die kleiner ist, als die erste Impedanz und die zweite Impedanz.
  22. Verfahren nach Anspruch 21, wobei das Verfahren durch eine der Schaltungen nach einem der Ansprüche 1-20 ausgeführt wird.
DE102016115287.0A 2016-08-17 2016-08-17 Differentielle Logik mit niedriger Versorgungsspannung Active DE102016115287B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016115287.0A DE102016115287B4 (de) 2016-08-17 2016-08-17 Differentielle Logik mit niedriger Versorgungsspannung
US15/679,869 US10224885B2 (en) 2016-08-17 2017-08-17 Differential logic with low voltage supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016115287.0A DE102016115287B4 (de) 2016-08-17 2016-08-17 Differentielle Logik mit niedriger Versorgungsspannung

Publications (3)

Publication Number Publication Date
DE102016115287A1 DE102016115287A1 (de) 2018-02-22
DE102016115287A8 DE102016115287A8 (de) 2018-04-12
DE102016115287B4 true DE102016115287B4 (de) 2019-02-07

Family

ID=61083659

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016115287.0A Active DE102016115287B4 (de) 2016-08-17 2016-08-17 Differentielle Logik mit niedriger Versorgungsspannung

Country Status (2)

Country Link
US (1) US10224885B2 (de)
DE (1) DE102016115287B4 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268752B1 (en) 1999-07-15 2001-07-31 Mitsubishi Denki Kabushiki Kaisha Master-slave flip-flop circuit
US6559693B2 (en) 2001-09-05 2003-05-06 John C. Tung Integrated circuit designs for high speed signal processing
WO2005029703A1 (en) 2003-09-22 2005-03-31 Koninklijke Philips Electronics N.V. Circuit for providing a logic gate function and a latch function
DE102004009283B4 (de) 2004-02-26 2006-04-20 Infineon Technologies Ag Flip-Flop-Schaltungsanordnung und Verfahren zur Verarbeitung eines Signals
US20070018693A1 (en) 2005-07-12 2007-01-25 Agere Systems Inc. Cml circuit devices having improved headroom
US20070024330A1 (en) 2005-06-01 2007-02-01 Wilinx, Inc. High frequency divider circuits and methods
DE10319089B4 (de) 2003-04-28 2008-05-29 Austriamicrosystems Ag Flip-Flop-Schaltungsanordnung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614291B1 (en) * 2001-06-15 2003-09-02 Lattice Semiconductor Corp. Low voltage, high speed CMOS CML latch and MUX devices
US7161395B2 (en) * 2004-06-24 2007-01-09 Stmicroelectronics, Inc. Static frequency divider with low power supply
US7688125B2 (en) * 2006-12-19 2010-03-30 Texas Instruments Incorporated Latched comparator and methods for using such
US8410831B2 (en) * 2011-07-20 2013-04-02 National Semiconductor Corporation Low-voltage high-speed frequency divider with reduced power consumption

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268752B1 (en) 1999-07-15 2001-07-31 Mitsubishi Denki Kabushiki Kaisha Master-slave flip-flop circuit
US6559693B2 (en) 2001-09-05 2003-05-06 John C. Tung Integrated circuit designs for high speed signal processing
DE10319089B4 (de) 2003-04-28 2008-05-29 Austriamicrosystems Ag Flip-Flop-Schaltungsanordnung
WO2005029703A1 (en) 2003-09-22 2005-03-31 Koninklijke Philips Electronics N.V. Circuit for providing a logic gate function and a latch function
DE102004009283B4 (de) 2004-02-26 2006-04-20 Infineon Technologies Ag Flip-Flop-Schaltungsanordnung und Verfahren zur Verarbeitung eines Signals
US20070024330A1 (en) 2005-06-01 2007-02-01 Wilinx, Inc. High frequency divider circuits and methods
US20070018693A1 (en) 2005-07-12 2007-01-25 Agere Systems Inc. Cml circuit devices having improved headroom

Also Published As

Publication number Publication date
DE102016115287A8 (de) 2018-04-12
US20180054200A1 (en) 2018-02-22
DE102016115287A1 (de) 2018-02-22
US10224885B2 (en) 2019-03-05

Similar Documents

Publication Publication Date Title
DE69028730T2 (de) Ausgangstrennstufe zur Reduzierung von induziertem Schaltrauschen
EP0096944B1 (de) Schaltungsanordnung mit mehreren, durch aktive Schaltungen gebildeten Signalpfaden
DE69114027T2 (de) Ausgangspufferschaltung mit Messung der Ausgangsspannung zur Reduzierung des Schaltrauschens.
DE4344307C2 (de) Ausgangsschaltung einer integrierten Halbleiterschaltkreisvorrichtung
DE4034371C1 (de)
DE2555297A1 (de) Digitalschaltung mit feldeffekttransistoren
EP0353508B1 (de) ECL-CMOS-Wandler
DE102005058432A1 (de) Schaltungsanordnung zur Spannungsauswahl und Verfahren zum Betrieb einer Schaltungsanordnung zur Spannungsauswahl
DE1901804B2 (de) Stabilisierter differentialverstaerker
DE112010005352T5 (de) Schaltungseinheit, Vorspannungsschaltung mit Schaltungseinheit und Differenzverstärkerschaltung mit erster und zweiter Schaltungseinheit
DE2837853C3 (de) Differenzverstärker
DE10154170A1 (de) Differentialverstärker konstanter Transkonduktanz
DE19536217C2 (de) Stromgesteuerte Logikschaltung
DE2430126A1 (de) Hybride transistorschaltung
DE1762172B2 (de) Verknuepfungsschaltung mit stromuebernahmeschaltern
DE69209498T2 (de) Referenzspannungsgenerator für dynamischen Specher mit wahlfreien Zugriff
DE69018053T2 (de) CMOS-Treiberschaltung mit hoher Schaltgeschwindigkeit.
DE69931760T2 (de) Differentieller leitungstreiber
DE2524044C3 (de) Universelles Verknüpfungsglied für den Subnanosekundenbereich
WO2004017153A1 (de) Bandabstands-referenzschaltung
DE102016115287B4 (de) Differentielle Logik mit niedriger Versorgungsspannung
DE3210661A1 (de) Verstaerker
DE3810058A1 (de) Schmitt-trigger-schaltung
DE2525690C3 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE102013018076B4 (de) Vorrichtung zur Differenzverstärkung mit einer Erweiterung des Gleichtakteingangsspannungsbereiches

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative