DE69028730T2

DE69028730T2 - Ausgangstrennstufe zur Reduzierung von induziertem Schaltrauschen

Info

Publication number: DE69028730T2
Application number: DE69028730T
Authority: DE
Inventors: Jeffrey B Davis
Original assignee: National Semiconductor Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 1989-05-19
Filing date: 1990-05-06
Publication date: 1997-03-20
Anticipated expiration: 2010-05-07
Also published as: JPH0329413A; EP0398098B1; KR0136775B1; US4961010A; DE69028730D1; CA2017102A1; KR900019385A; EP0398098A2; EP0398098A3

Description

Diese Erfindung bezieht sich auf einen neuartigen Ausgangspuffer für die Herabsetzung des durch Schalten hervorgerufenen Rauschens in hochgeschwinden digitalen integrierten Schaltkreiskomponenten. Die Erfindung verringert das Rauschen während des Hoch-Niedrig- und Niedrig- Hoch-Übergangs an dem belasteten Ausgang der Komponente. Die Erfindung ist insbesondere für Mehrfachausgangskomponenten anwendbar, die relativ hohe Lasten auf einem gemeinsamen Bus ansteuern. Beispielsweise schafft die Erfindung Ausgangspuffer mit niedrigem Rauschen für oktale Pufferleitungstreiber.
Der grundsätzliche integrierte Schaltkreis als Ausgangspuffer umfaßt einen Eingang für den Empfang von Datensignalen hohen und niedrigen Potentials und einen Ausgang für die Abgabe von Datensignalen, die sich durch den Ausgangspuffer ausgebreitet haben. Ein primäres Niederzieh-Transistorelement mit relativ hoher Stromführungskapazität ist an den Ausgang angekoppelt, um einen relativ hohen Entladestrom vom Ausgang nach Masse abzuführen. Ein primäres Hochzieh-Transistorelement mit relativ hoher Stromführungskapazität ist an den Ausgang angekoppelt, um einen relativ hohen Ladestrom zum Ausgang von einer Leistungsversorgung zu speisen. Jedes Transistorelement hat einen primären Zuführ- oder Abführstrompfad zwischen ersten und zweiten Anschlußleitungen und einer dritten Steueranschlußleiter für die Steuerung des Leitungszustandes des primären Strompfades.
Sowohl MOS- als auch bipolare integrierte Schaltkreise als Ausgangspuffer und Komponenten schalten das Niederzieh-Transistorelement ein, um die Ausgangslastkapazität zu entladen und Strom vom Ausgang zur externen Masse abzuführen, wenn ein Übergang von hohem auf niedriges Potential am Ausgang erfolgt. Die Saugwirkung oder Beschleunigung der Ladung entwickelt eine Spannung über der Ausgangsmasseleitungsinduktivität proportional zu L di/dt, was zu einem positiven Masseanstieg in Potential oder einem Masserücksprung führt, wo ein statistisch niedriger Ausgang vorliegen sollte. Dieser Ausgangsmasserücksprung kann typischerweise in der Größenordnung von 0,5 bis 2,5 Volt über der externen O- Volt-Masse liegen bei Schaltkreisen mit einer Leistungsquelle Vcc, die bei 5 Volt arbeitet. Die Verzögerung des anfänglichen Anstiegs der Senkestromladung durch den Niederzieh-Transistor entwickelt eine weitere Spannung über der Ausgansmasseleitungsinduktanz, die einen negativen Massespannungsunterschuß des Potentials im Ausgangsleiter von entgegengesetzter Polarität gegenüber dem Masserücksprung aufweist. Der absolute Wert der negativen Ausgangsunterschußspitze kann größer sein als die positive Masserücksprungspitze.
In ähnlicher Weise schalten sowohl MOS- als auch bipolare Ausgangsschaltkreise das Hochzieh-Transistorelement für das Laden der Ausgangslastkapazität und für die Zufuhr von Strom von einer Leistungsversorgung zum Ausgang während eines Übergangs von niedrigem auf hohe; Potential am Ausgang durch. Der Anfangsstromstoß oder die Beschleunigung der zugeführten Stromladung entwickelt eine Spannung über der Ausgangsleistungsversorgungsleitungsinduktanz proportional zu L di/dt, was zu einem negativen Abfall der Ausgangsversorgungsspannung an dem statisch hochliegenden Ausgangsleiter führt. Dieser Abfall der Ausgangsleistungsversorgungsspannung wird als Versorgungsspannungsdurchhang oder Vcc- Durchhang bezeichnet. Der Leistungsversorgungsspannungsdurchhang kann bis zu beispielsweise 0,5 bis 2,5 Volt unter die externe Versorgungsspannung in Schaltungen mit einer Vcc-Leistungsversorgung von 5 Volt reichen. Die Verlangsamung des Stromstoßes bei dem zugeführten Strom für die Ladung durch das Hochzieh-Transistorelement entwickelt eine andere Spannung über der Ausgangsversorgungsleitungsinduktanz, die einen positiven Ausgangsversorgungsspannungsüberschuß des Potentials auf dem Ausgangsleiter mit entgegengesetzter Polarität gegenüber dem Vcc-Durchhang erzeugt. Die positive Spitze des Vcc-Überschusses über die externe Versorgungsspannung kann bis zu dem absoluten Wert der negativen Spitze des Vcc-Durchhangs auf der Ausgangsleitung reichen.
Die störenden Effekte dieses Rauschens auf den Ausgangsmasse- und Versorgungsleitungen umfassen Rauschimpulse auf Eingangs- und internen Schaltungsmasse- und Leistungsversorgungsleitungen; Funkfrequenzstrahlungsinterferenz (RFI) und elektromagnetische Induktionsinterferenz (EMI), welches Rauschen mit einem übergeordneten System interferieren kann; lokale Schwellenverschiebungen in den Referenzspannungen für hohes und niedriges Potential der Datensignale, was zu falschen Datensignalen führen kann; und Interferenz mit anderen niedrigliegenden oder ruhigen Ausgängen eines gemeinsamen Busses. Beispielsweise kann ein niedrigliegender Ausgang auf einem gemeinsamen Bus eines oktalen Pufferleitungstreibers einem Anstieg mit Masserücksprung unterliegen, was ein falsches Hochsignal hervorruft. Diese Probleme in Verbindung mit Ausgangsmasse- und Versorgungsrauschen werden zunehmend wichtiger bei jüngeren integrierten Schaltkreisen, die höhere Ströme mit höheren Geschwindigkeiten schalten.
Der Ausdruck "Transistorelement" wird hier benutzt, um integrierte Schaltkreistransistoren unterschiedlicher IC-Techniken zu bezeichnen einschließlich MOS-Transistoren, wie NMOS-, PMOS- und CMOS- Transistorelemente, und Bipolartransistoren einschließlich beispielsweise NPN- und PNP-Transistorelemente in TTL- und ECL-Schaltungen. Die Transistorelemente insgesamt sind dadurch gekennzeichnet, daß sie einen Primärstrompfad aufweisen mit ersten und zweiten Primärstrompfad-Anschlußleitungen oder Elektroden und einen dritten Steueranschlußleiter oder eine Elektrode aufweisen für die Steuerung des Leitungszustandes des Primärstrompfades. Im Falle eines NMOS-Transistorelements ist beispielsweise der erste Primärstrompfad-Anschlußleiter der Drainleiter, der zweite Anschlußleiter ist der Sourceleiter und der dritte Steueranschlußleiter ist der Gateleiter und so weiter. Im Falle eines bipolaren NPN-Transistorelements ist der erste Primärstrompfadanschlußleiter der Kollektorleiter, der zweite Anschlußleiter ist der Emitterleiter und der Steueranschlußleiter ist der Basisleiter und so weiter. Im Falle von PMOS- und PNP-Transistorelementen werden die Rollen der ersten und zweiten Anschlußleiter vertauscht gegenüber jenen von NMOS- bzw. NPN-Transistorelementen.
Es ist demgemäß ein Gegenstand der vorliegenden Erfindung, neuartige Ausgangspuffer für das Verringern des durch Schalten hervorgerufenen Rauschens in hochgeschwinden integrierten Schaltkreisen zu schaffen.
Eine bevorzugte Ausführungsform der Erfindung ermöglicht, einen gesteuerten Ausgangspuffer für die Verringerung von Rauschen in seinen Ausgangsmasse- und -versorgungsleitungen derart zu schaffen daß sowohl der Masserücksprung als auch der Vcc-Durchhang verringert werden, ebenso wie Masseunterschuß und Vcc-Überschuß, und ist anwendbar für integrierte Schaltkreise sowohl in MOS- als auch Bipolartechnik.
Die Erfindung ermöglicht, ein Verfahren unter Verwendung getrennter und unterschiedlicher Schaltungselemente mit Komponentenparameterwerten zu schaffen, die flexibel ausgewählt oder bei der Waferherstellung in den Masken "programmiert" werden können, um positive Masserücksprungspitzen und negative Vcc-Durchhangspitzen, negative Masseunterschußspitzen und positive Vcc-Überschußspitzen zu minimieren.
Die vorliegende Erfindung wird durch den Patentanspruch definiert; die Kombination von Merkmalen, die in seinem Oberbegriff genannt werden, ist aus dem Dokument US-A-4,638,187 bekannt.
Um diese Ergebnisse zu realisieren, verbessert die vorliegende Erfindung den grundsätzlichen Ausgangspuffer. Gemäß der Erfindung is ein sekundäres Niederzieh-Transistorelement mit relativ kleiner Stromführungskapazität mit seinem ersten und zweiten Strompfadanschlußleitern parallel zu den ersten und zweiten Strompfadanschlußleitern des primären Niederzieh-Transistorelements gekoppelt. Ein separates Niederzieh-Verzögerungswiderstandselement ausgewählten Wertes ist wirkgekoppelt in Serie zwischen die Steueranschlußleitungen des sekundären und des primären Niederzieh-Transistorelements.
Die Steueranschlußleitung des neuartigen sekundären Niederzieh-Transistorelements ist in den Ausgangspuffer gekoppelt, um ein Signal zu empfangen, das sich durch den Ausgangspuffer ausbreitet vor der Steueranschlußleitung des primären Niederzieh-Transistorelements, Das sekundäre Niederzieh-Transistorelement leitet demgemäß einen relativ kleinen Entladestrom von dem Ausgang ein, bevor der relativ große Entladestrom des primären Niederzieh-Transistorelements eingeschaltet wird. Das separate Niederzieh-Verzögerungswiderstandselement ist in seinen Wert ausgewählt, um das primäre Niederzieh-Transistorelement um eine spezifizierte konstante Zeitverzögerung nach dem sekundären Niederzieh- Transistorelement während des Übergangs von hohem auf niedriges Potential am Ausgang einzuschalten.
Ein Merkmal dieser Anordnung gemäß der Erfindung besteht darin, daß das frühe Durchschalten eines eine geringe Stromführungskapazität aufweisenden sekundären Niederzieh-Transistorelements das Niederziehen am Ausgang einleitet und das Abführen von Strom vom Ausgang mit nur einem niedrigen Stromabführpegel. Der anfängliche Senkestrompegel und die Ladungsbeschleunigung werden durch die Größe und den Innenwiderstand des Transistorelements mit niedriger Stromführungskapazität begrenzt. Als ein Ergebnis ist auch der positive Massepotentialanstieg proportional zu L di/dt auf einen niedrigen Pegel begrenzt, typischerweise weniger als die Hälfte dessen bei einem konventionellen Ausgangspuffer.
Das separate Niederzieh-Verzögerungswiderstandselement und die parasitäre Kapazität des primären Niederzieh-Transistorelements bilden ein RC-Verzögerungsnetzwerk, was das Durchschalten des primären Niederzieh-Transistorelements oder desjenigen mit hoher Stromführungskapazität verzögert. Diese Verzögerung wird bestimmt durch den ausgewählten Widerstandswert des Niederzieh-Verzögerungswiderstandselements und die daraus resultierende Zeitkonstante des RC-Verzögerungsnetzes. Ein Vorteil dieser Anordnung gemäß der Erfindung besteht darin, daß der kleine sekundäre Senkestrom weiter die Ladung entlädt, die in der Ausgangslastkapazität während der Zeitkonstantenverzögerung gespeichert ist. Bei Einschalten des primären Niederzieh-Transistorelements mit hoher Stromführungskapazität tritt ein zweiter positiver Masseanstieg des Potentials auf. Der zweite Masserücksprung ist jedoch nun begrenzt durch die Verringerung der Ladung in der Ausgangslastkapazität, die bereits durch den frühen kleinen sekundären Senkestrom bewirkt wurde. Der reduzierte Senkestrompegel und der Ladungspegel beschränken und begrenzen ebenfalls den nachfolgenden Masseunterschuß.
Der Ausdruck "separate Komponenten" oder "separate Komponentenelemente" und das Wort "separat" sollen im Kontext der vorliegenden Beschreibung distinkte Komponentenelemente einer integrierten Schaltkreisstruktur bezeichnen. Im einzelnen ist das separate Niederzieh-Verzögerungswiderstandselement oder der Widerstand eine IC-Komponente, die separat und unterscheidbar ist von dem sekundären Niederzieh-Transistorelement und dem Kanalwiderstand im Falle, daß das sekundäre Niederzieh- Transistorelement ein MOS ist. Die Parameterwerte des sekundären Niederzieh-Transistorelements und des separaten Niederzieh-Verzögerungswiderstandselements können deshalb getrennt gewählt oder in den Masken, verwendet für die IC-Chip-Waferfabrikation, "programmiert" werden, um die Ziele der Erfindung, wie nachstehend beschrieben, zu erreichen. Beispielsweise können die Parameterwerte der separaten Komponentenelemente gewählt werden, um die gewünschten RC-Netzcharakteristiken zu ergeben und um die ersten und zweiten Komponentenmasserücksprungspitzen, wie nachstehend ausgeführt, zu egalisieren.
Gemäß der bevorzugten Ausführungsform der Erfindung werden das Verhältnis der Stromführungskapazitäten der primären und sekundären Niederzieh-Transistorelemente und der Wert des Niederzieh-Verzögerungswiderstandselements so gewählt, daß die folgenden Ziele erreicht werden. Der erste positive Massepegelanstieg (erster Masserücksprung), hervorgerufen durch das frühe Einschalten des sekundären Niederzieh-Transistorelements, und der zweite positive Massepotentialanstieg (zweiter Masserücksprung), hervorgerufen durch das spätere Einschalten des primären Niederzieh-Transistorelements, werden so ausgebildet, daß sie im wesentlichen gleich werden dank der Auswahl der Parameterwerte. Die angemessene Auswahl der Parameterwerte sorgt für die Minimierung der positiven Masserücksprungspitze durch Aufteilen der Masserücksprungspitze in zwei Bestandteile. Die zwei Einzelspitzen werden egalisiert durch Einjustieren der Werte der maskenprogrammierbaren separaten Komponenten am Ausgang. Als ein Ergebnis können die beiden Phasen oder die beiden Einschaltschritte die Massespitzen auf einen Rauschpegel begrenzen, der typischerweise niedriger ist als die Hälfte jenes bei konventioneller Ausgangspuffern.
Der Ausdruck "maskenprogrammierbar" unter Bezugnahme auf die separaten IC-Komponenten und -Elemente am Pufferausgang wird im folgenden Kontext verwendet. Die verschiedenen IC-Komponenten werden bei den Maskenarbeiten, verwendet bei der IC-Chip-Waferfabrikation, in Umrissen festgelegt. Gemäß der Erfindung haben bestimmte separate Komponenten, wie das primäre Niederzieh-Transistorelement, das sekundäre Niederzieh- Transistorelement und das Niederzieh-Verzögerungswiderstandselement, Parameterwerte, die flexibel für die Umschreibung in den Maskenarbeiten gewählt werden können. Der Endbenutzer kann die Parameterwerte für diese separaten Komponenten gemäß den bei ihm vorliegenden Erfordernissen und den Erfordernissen eines übergeordneten Schaltkreises spezifizierer. Beispielsweise können die Kanalbreite des primären und des sekundären Niederzieh-Transistorelements und der Widerstandswert des separaten Niederzieh-Verzögerungswiderstandselements flexibel spezifiziert oder ausgewählt werden bei der Herstellung der Maske entsprechend bekannten Techniken. Diesbezüglich ist festzuhalten, daß spezifizierte Komponentenparameterwerte, insbesondere am Pufferausgang, "maskenprogrammierbar" gemäß der Anwendung sind. Das heißt, die separaten Komponentenparameterwerte können ausgewählt werden, um das Ziel der Verringerung des Masserücksprungs und des Vcc-Durchhangs auf etwa die Hälfte der konventionell vorliegenden Pegel zu erzielen.
In den bevorzugten Ausführungsbeispielen beträgt das Verhältnis der Stromführungskapazitäten des primären zum sekundären Niederzieh-Transistorelements mindestens etwa 4 zu 1 mit einem diskreten Verzögerungswiderstand mit einem Wert von beispielsweise 5 KOhm, um die ersten und zweiten Masserücksprungspitzenanteile zu egalisieren und zu minimieren. Typischerweise liegt das Verhältnis der Stromführungskapazitäten des primären zum sekundären Niederzieh-Transistorelement im Bereich von etwa 4/1 bis 7/1. Im Falle von MOS-Transistorelementen wird dies ermöglicht durch Einstellen des Verhältnisses der Kanalbreiten des primären zum sekundären Niederzieh-Transistorelement auf etwa 4 zu 1 und in dem Bereich von 4/1 bis 7/1 und so weiter.
Um das Ausschalten des primären Niederzieh-Transistorelements bei dem umgekehrten Übergang von niedrigem auf hohes Potential am Ausgang zu beschleunigen, sieht die Erfindung ein Niederzieh-Verzögerungsbypasstransistorelement vor, das mit seinen ersten und zweiten Strompfadanschlußleitern zwischen die Steueranschlußleitung des primären Niederzieh-Transistorelements und Masse gelegt ist. Eine Niederzieh- Verzögerungsbypass-Steuerschaltung steht in Wirkkopplung mit der Steueranschlußleitung des Bypasstransistorelements, um die Anschlußleitung des sekundären Niederzieh-Transistorelements zu steuern. Dies ermöglicht das Umgehen des Niederzieh-Verzögerungswiderstandselements für schnelles Ausschalten des primären Niederzieh-Transistorelements während des Übergangs von niedrigem auf hohes Potential am Ausgang. Typischerweise unfaßt die Steuerschaltung ein invertierendes Element für das Anlegen des Signals richtiger Polarität an die Steueranschlußleitung des Bypasstransistorelements.
Separate Ausgangskomponentenelemente einschließlich des sekundären Niederzieh-Transistorelements, des primären Niederzieh-Transistorelements und des Verzögerungswiderstandselements sind maskenprogrammierbar oder auswählbar zum Erzielen der gewünschten Schaltungsparameter. In Falle der MOS-Ausführung der Ausgangstransistorelemente und des Niederzieh-Verzögerungsbypasstransistorelements sind diese typischerweise NM0S-Transistorelemente und der Verzögerungswiderstand ist ein P+ -diffundierter Widerstand, der über einen Wertebereich von beispielsweise nahe 0 bis 5000 Ohm programmierbar ist.
Man wird ähnliche Maßnahmen für das Verringern von Rauschen auf der Versorgungsschienenseite des Ausgangspuffers in Erwägung ziehen. Ein sekundäres Hochzieh-Transistorelement mit relativ kleiner Stromführungskapazität ist mit seinen ersten und zweiten Primärstrompfadanschlußleitungen parallel den ersten und zweiten Strompfadanschlußleitungen des primären Hochzieh-Transistorelements gekoppelt. Ein separates Hochzieh-Verzögerungswiderstandselement ausgewählten Widerstandswertes ist in Serie zwischen die Steueranschlußleitungen des sekundären und des primären Hochzieh-Transistorelements gekoppelt.
In ähnlicher Weise ist die Steueranschlußleitung des sekundären Hochzieh-Transistorelements in den Ausgangspuffer gekoppelt, um ein sich durch den Ausgangspuffer ausbreitendes Signal vor dem Steueranschlußleiter des primären Hochzieh-Transistorelements zu empfangen. Das sekundäre Hochzieh-Transistorelement initiiert einen relativ kleiner Ladestrom von einer Leistungsversorgung zum Ausgang vor dem Durchschalten des relativ hohen Ladestromes des primären Hochzieh-Transistorelements beim Übergang von niedrigem auf hohes Potential am Ausgang. Der Widerstandswert des diskreten Verzögerungshochziehwiderstandselements wird ausgewählt, um das primäre Hochzieh-Transistorelement um eine spezifizierte konstante Zeitverzögerung nach dem sekundären Hochzieh-Transistorelement durchzuschalten, wie nachstehend beschrieben.
Das frühe Durchschalten des Hochzieh-Transistorelements mit kleiner Stromführungskapazität leitet das Hochziehen am Ausgang mit nur einem niedrigen Stromzufuhrpegel und mit verringerter Ladebeschleunigung ein, beschränkt durch die Größe und die kleine Stromführungskapazität des betreffenden Hochzieh-Transistorelements. Im Ergebnis wird die erste Vcc-Durchhangspitze an der Ausgangsversorgungsleitung auf einen Pegel begrenzt, der typischerweise niedriger ist als die Hälfte jenes bei konventionellen Ausgangspuffern. Der anfängliche frühe kleine Zufuhrstrom setzt das Laden der Ausgangslastkapazität während der Hochziehzeitverzögerung des Hochzieh-RC-Verzögerungsnetzwerks fort. Im Ergebnis ist bei Einschalten des primären Hochzieh-Transistorelements die zweite Vcc-Durchhangspitze ebenfalls begrenzt durch die Verringerung der Ladung, die benötigt wird, um das Laden und Hochziehen der Ausgangslastkapazität auf hohes Potential zu vervollständigen.
Das Verhältnis der Stromführungskapazitäten des primären und sekundären Hochzieh-Transistorelements und der Wert des Hochzieh-Verzögerungswiderstandselements werden so gewählt, daß die folgenden Ziele erreicht werden. Der erste negative Leistungsdurchhang im Potential (erster Vcc-Durchhang), bewirkt durch das frühe Einschalten des sekundären Hochzieh-Transistorelements, und der zweite negative Leistungsdurchhang im Potential (zweiter Vcc-Durchhang), bewirkt durch das spätere Einschalten des primären Hochzieh-Transistorelements, sind so arrangiert, daß sie im wesentlichen gleich sind, indem man die Parameterwerte wählt. Der bevorzugte Bereich des Verhältnisses der Stromführungskapazitäten des primären zum sekundären Hochzieh-Transistorelements beträgt mindestens etwa 4 zu 1, und vorzugsweise im Bereich von 4/1 bis 7/1, mit einem separaten Verzögerungswiderstandselement mit einem Wert von beispielsweise eintausend Ohm (1 KOhm).
Für rapides Ausschalten des Hochzieh-Transistorelements beim Übergang von hohem auf niedriges Potential am Ausgang sieht man ein Hochzieh-Verzögerungsbypasstransistorelement vor, das mit seinem ersten und zweiten Anschlußleiter des Strompfades zwischen die Leistungsversorgung und die Steueranschlußleitung des primären Hochzieh-Transistorelements gekoppelt ist. Ein Hochzieh-Verzögerungsbypass-Steuerschaltkreis steht in Wirkkopplung mit dem Steueranschlußleiter des Hochzieh- Verzögerungsbypasstransistorelements, um den Anschlußleiter des sekundären Hochzieh-Transistorelements zu steuern. Dies ermöglicht das Umgehen des Hochzieh-Verzögerungswiderstandselements für schnelles Ausschalten des primären Hochzieh-Transistorelements beim Übergang von hohem Potential auf niedriges Potential am Ausgang.
Im Fall einer MOS-Realisierung der Ausgangspufferschaltung können typischerweise die primären und sekundären Hochzieh-Transistorelemtene und Hochzieh-Verzögerungsbypasstransistorelemente PMOS-Transistorelemente umfassen. Ein invertierendes Element ist in der Steuerschaltung für das Hochzieh-Verzögerungsbypasstransistorelement eingefügt, um ein Signal richtiger Polarität an die Steueranschlußleitung des Bypasstransistorelements anzulegen. Das Hochzieh-Verzögerungswider standselement ist beispielsweise ein P+-diffundiertes Widerstandselement, das über einen Bereich von nahe 0 bis 5000 Ohm und typischerweise in der Größenordnung von 1 KOhm programmierbar ist.
Vergleichsweise kann ein konventioneller Ausgangspuffer einer Masseanstieg oder Masserücksprung in der Größenordnung von 0,5 bis 2,5 Volt über das externe O-Volt-Massepotential aufweisen. Die charakteristische Ausbreitungsverzögerung eines Signals vom Eingang zum Ausgang beträgt beispielsweise 4 ns, wobei auf eine Standard-Lastkapazität vor beispielsweise 50 pF gearbeitet wird. Nach dem Stand der Technik ausgeführte Verfahren für das Verzögern der Durchschaltung des Niederzieh- Transistorelements umfassen die Steuerung der Flankenrate des Übergangs von hoch auf niedrig. Dies kann erheblich den Masserücksprung um 50 % verringern, jedoch nur mit erheblicher zusätzlicher Ausbreitungsverzögerung, wobei beispielsweise die Ausbreitungsverzögerung von 4 ns auf 8 ns verdoppelt wird, womit die Schaltgeschwindigkeit um 50 % verschlechtert wird.
Demgemäß kann die Masserücksprung- oder Masseanstiegsspannung auf die Hälfte des konventionellen Wertes begrenzt werden auf Kosten der Erhöhung der Schaltgeschwindigkeitsausbreitungsverzögerung von nur etwa 1,5 ns. Dies ist günstig im Vergleich mit der konventionellen Erhöhung der Ausbreitungsverzögerung von 3-4 ns. Demgemäß wird eine Verringerung des Masserücksprungs von 1 bis 1,5 Volt von einer Verschlechterung in der Schaltgeschwindigkeit von nur 1,5 ns über die typische charakteristische Ausbreitungsverzögerung von 4 ns hinaus begleitet. Man erhält demgemäß eine deutliche Verbesserung beim Abwägen zwischen Geschwindigkeitsverschlechterung und Rauschverringerung.
Indem man nämlich jedes der Hochzieh- und Niederzieh-Transistorelemente in einem frühen sekundären mit kleiner Stromführungskapazität und einem späteren primären mit großer Stromführungskapazität aufweisenden unterteilt, erreicht man wirksam einen ungleichen aktiven Spannungsteiler auf jeder der hohen und niedrigen Potentialseiten des Ausgangs. Ein Verzögerungsnetzwerk zwischen den aktiven Zweigen jedes Spannungsteilers führt zu einer Verzögerung beim Einschalten der ungleichen Zweige jedes Spannungsteilers. Als ein Ergebnis wird entweder das Abführen von Strom durch den Niederzieh-Spannungsteiler oder das Zuführen von Strom durch den Hochzieh-Spannungsteiler in zwei Schritten oder Phasen initiiert. Ein früher kleiner Strom fließt durch einen Zweig und ein später hoher Strom fließt durch den anderen Zweig des jeweiligen Spannungsteilers.
Andere Ziele, Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung und beigefügten Zeichnungen.
Figur 1 ist ein schematisches Schaltungsdiagramm eines MOS- Ausgangspuffers nach dem Stand der Technik.
Figur 2 ist eine vereinfachte diagrammartige Draufsicht auf eine konventionelle MOS-Niederzieh-Transistorelementsauslegung unter Darstellung von vier NMOS-Transistorabschnitten oder -längen in einer Matrix, wobei die Gates gleichzeitig parallel arbeiten.
Figur 3 ist eine vereinfachte diagrammartige Draufsicht auf ein verteiltes MOS-Niederzieh-Transistorelement nach dem Stand der Technik, wobei die Gates der vier verteilten NMOS-Transistorabschnitte in Serie gekoppelt sind unter Bildung einer Verzögerungsleitung, die sequentiell arbeitet.
Figur 4 ist ein schematisches Schaltungsdiagramm eines Ausgangspuffers für die Verringerung von durch Schalten hervorgerufenem Rauschen gemäß der Erfindung.
Figur 5 ist eine vereinfachte diagrammartige Draufsicht auf die separaten programmierbaren Ausgangsniederziehkomponenten für den Ausgangspuffer einschließlich des sekundären Niederzieh-Transistorelements des Niederzieh-Verzögerungswiderstandselements und des primären Niederzieh-Transistorelements.
Ein konventioneller MOS-Transistorausgangspuffer 10 nach dem Stand der Technik ist in Figur 1 gezeigt. Mehrere Ausgangspuffer dieses Typs können beispielsweise als Ausgangspuffer in einem oktalen Pufferleitungstreiber eingefügt sein. Das Niederzieh-Transistorelement wird durch den NMOS-Transistor N3 mit relativ hoher Stromführungskapazität gebildet. Das Hochzieh-Transistorelement wird durch das PMOS-Transistor element P3 mit relativ hoher Stromführungskapazität gebildet. Der Ausgangspuffer 10 ist eine nichtinvertierende Dreizustands-Ausgangskomponente, und Datensignale breiten sich vom Eingang Vin zum Ausgang Vout aus. Die Entsperr- und Sperrsignale für den dritten Zuszand am Ausgang werden an den OE-Eingangsanschluß angelegt.
Ein Datensignal am Eingang Vin gelangt durch zwei invertierende Stromverstärkungsstufen 12, 14 und wird dann mit derselben Polarität wie der Eingang an das NICHTUND-Gatter 15 und an das NICHTODER- Gatter 16 angelegt. Das NICHTUND-Gatter 15 steuert das Hochzieh-Transistorelement P3. Das NICHTODER-Gatter 16 steuert das Niederzieh-Transistorelement N3. Der zweite Eingang zu jedem der Gatter 15, 16 wird von der -Eingangsklemme abgeleitet.
Ein Ausgangsentsperrsignal OE wird mit invertierter Polarität an den Drittzustands- -Anschluß angelegt. Das Drittzustandssignal gelangt durch die ersten und zweiten invertierenden Stromverstärkungsstufen 18, 20 und wird mit derselben Polarität wie das -Signal an der Eingang des NICHTODER-Gatters 16 angelegt. Das Drittzustandssignal gelangt auch durch erste und zweite invertierende Stufen der Stromverstärkung 18, 20 und eine dritte Inverterstufe 22, bevor es an den Eingang des NICHTUND-Gatters 15 angelegt wird. Das Drittzustandssignal, angelegt an den Eingang des NICHTUND-Gatters 15, ist demgemäß von entgegensetzter Polarität gegenüber dem -Signal und liegt in Phase mit dem Ausgangsentsperrsignal OE.
Die Logikgatteranordnung des Ausgangspuffers 10 in der Fig. 1 liefert Ausgangsdatensignale hohen bzw. niedrigen Potentials am Ausgang Vout in Phase mit den Datensignalen am Eingang V. während des Zweizustandsbetriebs, wenn das Ausgangsentsperrsignal OE hoch liegt (OE tief). Wenn das OE-Signal tief liegt (OE hoch) während des hochimpedanten dritten Zustands, sind sowohl das Hochzieh-Transistorelement P3 als auch das Niederzieh-Transistorelement N3 gesperrt. Der Ausgang Vout erscheint als eine hohe Impedanz für andere Ausgangspuffer auf einem gemeinsamen Bus.
Ein MOS-Transistorelement 25 nach dem Stand der Technik für das Implementieren der Ausgangstransistoren N3 bzw. P3 ist in Figur 2 dargestellt. Der MOS-Transistor wird mit alternierenden beabstandeten Source- und Drainregionen, die mit S bzw. D in Figur 2 markiert sind, hergestellt. Die Sourceregionen S und die Drainregionen D werden aus Halbleitermaterial derselben Polarität gebildet, die in ein Halbleiter substrat der entgegengesetzten Polarität diffundiert oder implantiert sind. Demgemäß sind die Sourceregionen S und Drainregionen D einer Polarität voneinander beabstandet und getrennt durch einen schmalen Kanal von Halbleitermaterial der entgegengesetzten Polarität. Eine isolierende Schicht wie eine Oxidschicht wird über den Source- und Drainregionen und den sie trennenden Kanälen gebildet. Leitende Streifen 26, beispielsweise aus Polysilicium oder Metall, werden über den Kanälen, die die verschiedenen Source- und Drainregionen trennen, aufgebracht, wobei sie die entsprechenden Source- und Drainregionen überlappen, um ein Gate zu bilden. Mehrere Transistorelementabschnitte sind deshalb vorgesehen. In dem Beispiel der Figur 2 sind die leitenden Streifen oder Längen 26 des Gates miteinander parallel gekoppelt. Im Ergebnis arbeiten alle Streifen oder Längen 26 des Gates G1 effizient gleichzeitig für das Steuern des Leitungszustandes zwischen den verschiedenen Source- und Drainregionen.
Im Falle eines NMOS-Transistorelements oder N-Kanal-Anreicherungstyp-Feldeffekttransistors werden die Source- und Drain-N-Regionen in die Oberfläche eines Siliciumsubstrats vom P-Typ diffundiert oder implantiert. In einem solchen N-Kanal-Anreicherungstyp-Feldeffekttransistor bewirkt ein positives oder hochliegendes Signal am Gate G1, daß sich eine Schicht aus N-Trägern in dem P-Kanal, der Source- und Drainregionen trennt, bildet. Das Transistorelement wird deshalb leitend durch den Primärstrompfad zwischen Source-S-Regionen und Drain-D-Regionen.
Im Falle eines PMOS-Transistorelements oder P-Kanal-Anreicherungstyp-Feldeffekttransistors sind die Source-Regionen S und Drain- Regionen D P-Typ-Regionen, die in ein N-Typ-Siliciumsubstrat diffundiert oder implantiert sind. Die trennenden Kanäle sind deshalb aus Siliciummaterial vom N-Typ gebildet. Im Falle eines PMOS-Transistorelement) bewirkt ein an das Gate G1 angelegtes negatives oder Niedrigpegelsignal daß eine Schicht von P-Trägern sich in dem trennenden N-Kanal bildet. Im Ergebnis wird der PMOS-Transistor durch seinen primären Strompfad zwischen den Source- und Drainregionen D leitend bei Anlegen des negativen oder tiefliegenden Signals an das Gate G1.
Ein konventioneller MOS-Ausgangspuffer mit MOS-Ausgangstransistoren des in Fig. 2 dargestellten Typs ist typischerweise charakterisiert durch eine Ausbreitungsverzögerung vom Eingang bis zum Ausgang von beispielsweise 4 ns. Das Schalten der Ausgangstransistoren der Fig. 2 wird begleitet von den Problemen des Masserücksprungs und des Vcc- Durchhangs, wie oben diskutiert. Im Ergebnis sind verteilte oder Serpentinen-MOS-Transistorkonfigurationen des in Fig. 3 illustrierten Typs für die Ausgangstransistoren verwendet worden, um den Masserücksprung und den Vcc-Durchhang durch Verlangsamen der inhärenten Schaltgeschwindigkeit der Ausgangstransistoren zu verringern. In dem Beispiel des Standes der Technik nach Fig. 3 wird das Gate G2 des MOS-Transistors 30 durch Gatestreifen oder -längen 32 gebildet, die in Serie anstatt parallel geschaltet sind. Das MOS-Transistorelement 30 ist ein echtes verteiltes Transistorelement mit tatsächlich vier Transistorelementabschnitten, die mit den entsprechenden Gatestreifen oder -längen 32 assoziiert sind und die in Serie geschaltet sind. Das Gate G2 arbeitet als eine Übertragungsleitung oder Verzögerungsleitung mit einer Ausbreitungsverzögerung durch die aufeinanderfolgenden Transistorelementsektionen. Das Problem mit diesen konventionellen verteilten MOS-Ausgangstransistorelementen ist die inhärente Verzögerung der Schaltgeschwindigkeit, welche typischerweise eine weitere Ausbreitungsverzögerung von 4 ns bis 6 ns für den Ausgangspuffer hinzufügt.
Eine verbesserte Ausgangspufferschaltung 40 gemäß der Erfindung ist in Fig. 4 dargestellt. Die integrierten Schaltkreiselemente und Komponenten, die dieselben sind wie bei dem Ausgangspuffer 10 der Fig. 1, sind mit den gleichen Bezugszeichen oder Referenzen versehen. Zusätzlich zu diesen gemeinsamen Schaltungskomponenten und Elementen umfaßt der verbesserte Ausgangspufferschaltkreis 40 ein sekundäres Hochzieh-Transistorelement relativ kleiner Stromführungsfähigkeit, nämlich PMOS-Transistor P1. Das sekundäre Niederzieh-Transistorelement mit relativ kleiner Stromführungsfähigkeit wird vom NMOS-Transistor N1 gebildet. Wie oben beschrieben, ist das Verhältnis der Stromführungsfähigkeiten oder -kapazitäten des primären Niederzieh-Transistorelements N3 zu den sekundären Niederzieh-Transistorelement N1 vorzugsweise mindestens 4 zu 1 oder größer und typischerweise im Bereich von 4/1 bis 7/1. Dasselbe Verhältnis der Stromführungsfähigkeiten oder -kapazitäten wird für das primäre zum sekundären Hochzieh-Transistorelement verwendet.
Im Falle von MOS-Transistoren ist die Stromführungsfähigkeit unter anderem eine Funktion des Kanalwiderstandswertes der MOS-Transistoren. Der Kanalwiderstand seinerseits hängt von der Geometrie des Kanals ab. Beispielsweise kann der Kanalwiderstand reduziert werden durch Verringern der Länge der Distanz quer über den Kanal zwischen Source- und Drainregionen. Wenn diese Distanz festliegt, kann der Kanalwiderstand auch verringert werden durch Vergrößern der Kanalbreite längs der zusammenwirkenden Seiten der Source- und Drainregionen. Demgemäß ist die Stromführungsfähigkeit proportional der Kanalbreite.
Beispielsweise können das primäre Ausgangstransistorelement das heißt das primäre Niederzieh-Transistorelement N3 und das primäre Hochzieh-Transistorelement P3 mit einer Kanalbreite von beispielsweise 688 µ (Mikron) gebildet werden. Die sekundären Ausgangstransistoren, das heißt das sekundäre Hochzieh-Transistorelement P1 und das sekundäre Niederzieh-Transistorelement N1 können mit einer Kanalbreite von 160 µ gebildet werden. Bei derselben Kanallänge oder Distanz zwischen Sourceregion S und Drainregion D von beispielsweise 1,6 µ beträgt das Verhältnis der Kanalbreiten und damit die Stromführungsfähigkeiten von primären Ausgangstransistoren zu den sekundären Ausgangstransistoren etwa 4,3 zu 1, etwas größer als 4 zu 1.
Im Falle von bipolaren Schaltungen, wie TTL-Ausgangskomponenten mit NPN-Ausgangstransistoren, wird das Verhältnis der Stromführungsfähigkeiten für beispielsweise zwischen dem primären und dem sekundären Niederzieh-Transistorelement durch Kollektorwiderstände und Basiswiderstände gesteuert. Demgemäß wird das Verhältnis der Stromführungsfähigkeiten innerhalb des bevorzugten Bereichs eingestellt, indem man die Basistreiberwiderstände und die Kollektorwiderstände auswählt. Das spätere Einschalten des primären Niederzieh-Transistorelements mit hohe Stromführungsfähigkeit wird geschaffen durch einen kleineren Basistreiberwiderstand und einen kleineren Kollektorwiderstand, um einen hohen Basistreiberstrom und hohen Kollektorstrom zu erzielen. Das frühe Einschalten des sekundären Niederzieh-Transistorelements mit kleine Stromführungsfähigkeit wird mittels eines relativ großen Basistreiberwiderstandes für kleineren Basistreiberstrom erreicht, um den Kollektorstrom zu begrenzen. Im Falle einer bipolaren TTL-Ausgangsschaltungsrealisierung kann entweder eines oder beide des primären und sekundären Ausgangstransistorelements durch ein Darlington-Paar von Transistorelementen gebildet werden.
Indem nun wieder auf Fig. 4 eingegangen wird, wird die Zeitkonstantenverzögerung zwischen dem frühen Einschalten des sekundären Niederzieh-Transistorelements N1 und dem primären Niederzieh-Transistorelement N3 erzielt durch den separaten Widerstand oder das Widerstandselement R1, das zwischen den Steueranschlußleitern des sekundären und des primären Niederzieh-Transistorelements N1 bzw. N3 gekoppelt ist. In der Schaltung der Fig. 4 wird der Widerstandswert des separaten Widerstandes R1 bei beispielsweise 5 KOhm gewählt. Der Widerstand R1 wirkt mit der inhärenten Eingangsgate-Oxidkapazität des Niederzieh-Transistors N3 zusammen, um ein RC-Netz zu bilden mit einer Zeitkonstantenverzögerung von beispielsweise 1 bis 5 ns.
In ähnlicher Weise ist auf der Versorgungsseite das separate Widerstandselement R2 zwischen die Steueranschlußleitung oder die Gates des sekundären und des primären Hochzieh-Transistorelements P1 und P3 gekoppelt. Der Widerstand R2 wird typischerweise mit einem Wert von beispielsweise 1000 Ohm ausgewählt, der mit der höheren Ausgangskapazität des primären Hochzieh-Elements P3 zusammenwirkt, um die gewünschte RC-Zeitkonstantenverzögerung zwischen dem frühen Einschalten des sekundären Hochzieh-Transistors P1 und dem späten Einschalten des primären Hochzieh-Transistorelements P3 zu schaffen.
Mit dem Abführen bzw. Zuführen von Strömen in der Größenordnung von 24 mA werden die Parameter in den vorstehenden Beispielen für sequentielles Einschalten des sekundären und primären Ausgangstransistors mit einer Erhöhung der Ausbreitungsverzögerung von nur beispielsweise 1,5 ns gewählt, wobei auf eine Standard-Ausgangslastkapazität von 50 pF gearbeitet wird. Für den Betrieb in höherer Ausgangskapazität nimmt natürlich die Verzögerung zu. Als eine Daumenregel verdoppelt eine gegebene Ausbreitungsverzögerung in eine Ausgangslastkapazität von 50 pF sich, wenn die höhere Ausgangslastkapazität 300 pF beträgt, und verdoppelt sich erneut bei Arbeiten auf eine Ausgangslastkapazität von 1000 pF. In dem vorangehenden Beispiel ergibt jedoch der Betrieb auf eine Standard-Lastkapazität von 50 pF die zusätzliche Verzögerung von 1,5 ns, eingeführt durch das sekundäre Ausgangstransistorelement mit kleiner Stromführungsfähigkeit und separatem Verzögerungswiderstand zusätzlich zu der grundsätzlichen Ausgangspufferausbreitungsverzögerung von 4 ns eine Gesamtausbreitungsverzögerung von 5,5 ns. Dies schneidet im Vergleich mit der Gesamtausbreitungsverzögerung von beispielsweise 8 bis 10 ns günstig ab, welche mit einem konventionellen verteilten oder Serpentinenausgangstransistorelement des in Fig. 3 dargestellten Typs einhergeht.
Indem nun auf das Niederzieh-Transistorelement N3 eingegangen wird, so reduziert die absichtliche Verzögerung, eingeführt durch das zweistufige oder zweiphasige Einschalten des sekundären Niederzieh-Transistorelements N1 und des primären Niederzieh-Transistorelements N3, getrennt durch den separaten Gatewiderstand R1 und das wirksame RC-Netz den Massepotentialanstieg oder Masserücksprung um 50 %. Um zu verhindem, daß eine RC-Netzverzögerung beim Ausschalten des Niederzieh-Transistorelements N3 mit hoher Stromführungsfähigkeit beim Schalten von niedrigem auf hohes Potential am Ausgang verhindert wird, ist eine Bypass-Schaltung vorgesehen, um das Widerstandselement R1 und das wirksame RC-Netzwerk zu umgehen. Der Verzögerungsbypass-Schaltkreis für das Ausschalten des Niederzieh-Transistors N3 wird von dem NMOS-Bypasstransistor N2 und MOS-Inverter 42 gebildet. Der Inverter ist mit dem Steueranschluß oder Gate des sekundären Transistorelements N1 gekoppelt, um ein Signal, das sich durch den Ausgangspuffer ausbreitet, direkt an der Steueranschluß oder das Gate des primären Niederzieh-Transistors N3 über den Inverter 42 und den Bypasstransistor N2 anzulegen.
Die Ausgangspufferschaltung 40 ist ein nichtinvertierender Puffer. Wenn das Dateneingangssignal am Eingang Vin von niedrigem auf hohes Potential schaltet, ist das Datensignal, das durch die Logikgatter läuft, von niedrigem Potential oder logisch niedrigem Pegel, wenn es das Gate des sekundären Niederzieh-Transistors N1 erreicht. Der Inverter 42 invertiert dieses Signal auf hohes Potential oder logisch hochliegenden Pegel, so daß der Bypasstransistor N2 leitend wird und rapid das Gate des primären Niederzieh-Transistors N3 entlädt und diesen ausschaltet. Auf diese Weise werden das sekundäre Niederzieh-Transistorelement N1, der Verzögerungswiderstand R1 und das wirksame RC-Netzwerk für schnelles Ausschalten des primären Niederzieh-Transistorelements N3 und schnelles Schalten am Ausgang Vout von niedrigem auf hohes Potential umgangen. Natürlich ist während des Übergangs von hohem auf niedriges Potential am Ausgang die Bypass-Schaltung unwirksam, und der Bypasstransistor N2 ist aus.
In ähnlicher Weise ist auf der Versorgungsseite des Ausgangspuffers 40 ein Hochzieh-Verzögerungsbypass-Schaltkreis von dem Gate des sekundären Hochzieh-Transistors P1 direkt zum Gate des primären Hochzieh-Transistors P3 mit relativ hoher Stromführungsfähigkeit vorgesehen. Diese Versorgungsverzögerungsbypass-Schaltung umfaßt den Hochzieh-Verzögerungs-PMOS-Bypasstransistor P2 und den Inverter 44. Diese Versorgungsverzögerungsbypass-Schaltungselemente P2 und 44 arbeiten in derselben Weise wie die Niederzieh-Verzögerungsbypass-Schaltungselemente N2 und 42, wobei eins ein "Spiegelbild" des anderen ist.
In der Schaltung nach Fig. 4 werden die sekundären Ausgangstransistoren und zugeordneten Rauschunterdrückungsschaltungen für sowohl das Niederzieh- als auch das Hochzieh-Transistorelement auf der Masseseite bzw. Versorgungsseite beschrieben. Es ist jedoch offensichtlich, daß gemäß der Erfindung entweder das sekundäre Ausgangstransistorelement und zugeordnete Rauschunterdrückungsschaltungselemente entweder auf der Masseseite oder auf der Versorgungsseite allein vorgesehen werden können. Masserauschen ist typischerweise von größerer Bedeutung, und ein MOS-Ausgangspuffer kann typischerweise mit den zusätzlichen Rauschunterdrückungskomponenten N1, R1, N2 und 42 auf der Masseseite alleine versehen werden, ohne die zugefügten Versorgungsseitenkomponenten P1, R2, P2 und 44.
Ein verteiltes Transistorelement für das Implementieren der sekundären und primären Ausgangstransistorelemente, beispielsweise sekundäre und primäre Niederzieh-Transistorelemente N1 und N3 zusammen mit Verzögerungswiderstand R1, sind in Fig. 5 dargestellt. In dieser zusammengesetzten Transistorelementkonfiguration oder Layout 50 ist der primäre Niederzieh-Transistor N3 mit hoher Stromführungsfähigkeit allein ähnlich dem Transistorelement 25 der Fig. 2. Demgemäß umfaßt der Transistor N3 mit großer Kanalbreite und großer Stromführungsfähigkeit mehrere Transistorsektionen, wobei die Gatesektionen oder -längen 52 parallel geschaltet sind. Die Gateleitung G3 jedoch, welche den Leitungszustand des primären Niederzieh-Transistorelements N3 steuert, verläuft zunächst längs der schmaleren Kanalbreite und dem sekundärer Niederzieh-Transistor N1 mit kleinerer Stromführungsfähigkeit. Die Leitung von Gate G3, nachdem sie längs des sekundären Transistorelements N1 verlaufen ist, verläuft durch den Verzögerungswiderstand R1, der ein diffundierter oder implantierter Widerstand sein kann, wie ein P+ -diffundierter Widerstand. Der Widerstand R1 in Kombination mit der Kapazität des primären Niederzieh-Transistors N3, angedeutet durch den Äquivalenzschaltungskondensator C der Fig. 4, bildet das RC-Verzögerungsnetzwerk und die RC-Zeitkonstantenverzögerung zwischen dem frühen Einschalten des sekundären Niederzieh-Transistors N1 und dem späten Einschalten des primären Niederzieh-Transistorelements N3.
Bei der Herstellung des Ausgangspuffers mit verringertem schaltbedingtem Rauschen werden die getrennten Komponenten in angemessener Weise in den Masken für die Waferherstellung begrenzt. Der Verzögerungswiderstand R1 kann durch ein Segment eines Serpentinentransistors gebildet werden, angemessen für separate Verwendung als ein separates Widerstandselement mit ausgewähltem Widerstandswert. Ein flexibles Layout kann auf den Masken für flexible Auswahl der separaten Parameterwerte entsprechend den Schaltungserfordernissen und -anwendungen vorgesehen sein. Insgesamt werden die Parameter ausgewählt, um das Ziel der Erfindung der Egalisierung des ersten und zweiten Masserücksprungs zwischen frühem und spätem Durchschalten der entsprechenden sekundären bzw. primären Niederzieh-Transistorelemente zu erreichen oder das Egalisieren der ersten und zweiten Vcc-Durchhänge, um schaltbedingtes Masse- und Versorgungsschienenrauschen um einen Faktor von im wesentlichen einhalb zu verringern.

Claims

1. Ein Ausgangspuffer (40) für die Verringerung von durch Schalten induziertem Rauschen in hochgeschwinden integrierten Schaltkreiskomponenten, welcher Ausgangspuffer einen Eingang (Vin) für den Empfang von Datensignalen hohen und niedrigen Potentials, einen Ausgang (Vout) für die Abgabe von Datensignalen, die sich durch den Ausgangspuffer ausgebreitet haben, ein primäres Niederzieh-Transistorelement (N3) mit relativ hoher Stromführungsfähigkeit in Wirkkopplung mit dem Ausgang (Vout) für das Absenken eines relativ hohen Entladestromes von dem Ausgang gegen Masse und ein primäres Hochzieh-Transistorelement (P3) mit relativ hoher Stromführungsfähigkeit in Wirkkopplung an dem Ausgang für das Zuführen eines relativ hohen Ladestromes zu dem Ausgang von einer Leistungsversorgung (Vcc) umfaßt, wobei jedes Transistorelement (N3, P3) einen Zuführ- oder Absenkstrompfad zwischen ersten und zweiten Anschlußklemmen bereitstellt, und eine dritte Steuerklemmenleitung für das Steuern des Leitungszustandes des Strompfades, wobei ein sekundäres Niederzieh-Transistorelement (N1) mit seinen ersten und zweiten Strompfadanschlußklemmen parallel zu den ersten und zweiten Strompfanschlußklemmen des primären Niederzieh-Transistorelements (N3) geschaltet ist und ein separates Niederzieh-Verzögerungswiderstandskomponentenelement (R1) ausgewählten Widerstandswertes in Wirkkopplung in Serie liegt zwischen den Steuerklemmenleitern des sekundären und des primären Niederzieh- Transistorelements (N1, N3) für das Durchschalten des primären Niederzieh-Transistorelements (N3) um eine spezifizierte Zeitverzögerung nach dem sekundären Niederzieh-Transistorelement (N1) während des Übergangs von hohem auf niedriges Potential am Ausgang (Vout), dadurch gekennzeichnet,

daß das sekundäre Niederzieh-Transistorelement (N1) eine kleine Stromführungsfähigkeit relativ zu der des primären Niederzieh- Transistorelements aufweist und mit einer Steueranschlußklemme in den Ausgangspuffer (40) gekoppelt ist zum Empfang eines Signals, das sich durch den Ausgangspuffer vor der Steueranschlußklemme des primären Niederzieh-Transistorelements (N3) ausbreitet zum Einleiten eines relativ kleinen Entladestromes von dem Ausgang (Vout) vor dem Durchschalten des relativ hohen Entladestromes des primären Niederzieh-Transistorelements (N3),

wobei das Verhältnis der Stromführungsfähigkeiten des primären und des sekundären Niederzieh-Transistorelements (N3, N1) und des Widerstandswertes des Niederzieh-Verzögerungswiderstandskomponentenelements (R1) so gewählt ist, daß der erste positive Masseanstieg im Potential (erster Masserücksprung), hervorgerufen durch das Durchschalten des sekundären Niederzieh-Transistorelements (N1), und der zweite positive Masseanstieg im Potential (zweiter Masserücksprung), hervorgerufen durch das Durchschalten des primären Niederzieh-Transistorelements (N3), im wesentlichen gleich sind.

2. Der Ausgangspuffer nach Anspruch 1, bei dem das primäre und das sekundäre Niederzieh-Transistorelement (N3, N1) MOS-Transistorelemente umfassen.

3. Der Ausgangspuffer nach Anspruch 2, bei dem das Verhältnis der Stromführungsfähigkeiten des ersten zum zweiten Niederzieh-Transistorelement (N3, N1) mindestens etwa 4/1 beträgt.

4. Der Ausgangspuffer nach Anspruch 3, bei dem das Verhältnis der Stromführungsfähigkeiten des primären zum sekundären Niederzieh- Transistorelement (N3, N1) im Bereich von etwa 4/1 bis 7/1 liegt.

5. Der Ausgangspuffer nach Anspruch 1, ferner umfassend ein Niederzieh-Verzögerungsbypasstransistorelement, das mit seinen ersten und zweiten Strompfadanschlußklemmen zwischen die Steueranschlußleitung des primären Niederzieh-Transistorelements (N3) und Masse geschaltet ist, und ein Niederzieh-Verzögerungsbypass-Steuerschaltkreis (42), den Steuerklemmenanschluß des Bypasstransistorelements (N3) mit dem Steuerklemmenanschluß des sekundären Niederzieh-Transistorelements (N1) koppelt unter Umgehung des Niederzieh-Verzögerungswiderstandskomponentenelements (R1) für das schnelle Ausschalten des primären Niederzieh-Transistorelements (N3) während des Übergangs von niedrigen auf hohes Potential am Ausgang.

6. Der Ausgangspuffer nach Anspruch 5, bei dem die Transistorelemente MOS-Transistorelemente umfassen, bei dem das primäre und das sekundäre Niederzieh-Transistorelement (N3, N1) und Bypasstransistorelement (N2) NMOS-Transistorelemente umfassen und bei dem der Niederzieh- Verzögerungsbypass-Steuerschaltkreis des Bypasstransistorelements (R1) einen Inverter (42) umfaßt.

7. Der Ausgangspuffer nach Anspruch 1, bei dem das Niederzieh- Verzögerungswiderstandskomponentenelement (R1) ein diffundiertes Widerstandselement umfaßt.

8. Der Ausgangspuffer nach Anspruch 6, bei dem das Niederzieh- Verzögerungwiderstandskomponentenelement (R1) ein P+ diffundiertes Widerstandselements umfaßt.

9. Der Ausgangspuffer nach Anspruch 1, umfassend ein sekundäres Hochzieh-Transistorelement (P1), das mit seinen primären ersten und zweiten Strompfadanschlüssen parallelgekoppelt ist mit den ersten und zweiten Strompfadanschlüssen des primären Hochzieh-Transistorelements (P3), und ein separates Hochzieh-Verzögerungswiderstandskomponentenelement (R2) ausgewählten Widerstandswertes in Wirkkopplung in Serie zwischen den Steueranschlußleitungen des sekundären und des primären Hochzieh-Transistorelements (P1, P3) für das Durchschalten des primären Hochzieh-Transistorelements (P3) um einen spezifizierte Zeitverzögerung nach dem sekundären Hochzieh-Transistorelement (P1) während des Übergangs von niedrigem auf hohes Potential am Ausgang, wobei die Verbesserung ferner umfaßt:

das sekundäre Hochzieh-Transistorelement (P1) hat eine relativ kleine Stromführungsfähigkeit und ist mit einer Steueranschlußleitung in den Ausgangspuffer (40) gekoppelt zum Empfang eines Signals, das sich durch den Ausgangspuffer vor dem Steueranschluß des primären Hochzieh- Transistorelements (P3) ausbreitet zum Einleiten eines relativ kleinen Ladestromes von einer Leistungsversorgung (Vcc) zu dem Ausgang (Vout) vor dem Durchschalten des relativ hohen Ladestromes des primären Hochzieh-Transistorelements (P3) während des Übergangs von niedrigem auf hohes Potential am Ausgang;

das Verhältnis der Stromführungsfähigkeiten des primären und sekundären Hochzieh-Transistorelements (P3, Pl) und des Widerstandswertes des Hochzieh-Verzögerungswiderstandskomponentenelementes (R2) sind so ausgewählt, daß der erste negative Leistungsdurchhang im Potential (erster Vcc-Abfall), hervorgerufen durch das Einschalten des sekundärer Hochziehtransistorelements (P1), und der zweite negative Leistungsdurchhang im Potential (zweiter Vcc-Durchhang), hervorgerufen durch Einschalten des primären Hochzieh-Transistorelements (P3), im wesentlicher gleich sind.

10. Der Ausgangspuffer nach Anspruch 9, bei dem das primäre und sekundäre Hochzieh-Transistorelement MOS-Transistorelemente sind.

11. Der Ausgangspuffer nach Anspruch 10, bei dem das Verhältnis der Stromführungsfähigkeiten des primären zu dem sekundären Hochzieh-Transistorelement (P3, Pl) mindestens etwa 4/1 ist.

12. Der Ausgangspuffer nach Anspruch 10, bei dem das Verhältnis der Stromführungsfähigkeiten des primären zum sekundären Hochzieh- Transistorelement (P3, P1) im Bereich von etwa 4/1 bis 7/1 liegt.

13. Der Ausgangspuffer nach Anspruch 9, bei dem das separate Hochzieh-Verzögerungswiderstandskomponentelement (R2) ein diffundiertes Widerstandselement ist.

14. Der Ausgangspuffer nach Anspruch 9, ferner umfassend ein Hochzieh-Verzögerungsbypasstransistorelement (P2), das mit seinen ersten und zweiten Strompfadklemmenanschlüssen wirkgekoppelt zwischen die Leistungsversorgung (Vcc) und die Steueranschlußleitung des primären Hochzieh-Transistorelements (P3) gekoppelt ist, und ferner umfassend einen Hochzieh-Verzögerungsbypass-Steuerschaltkreis (44), der die Steueranschlußleitung des Hochzieh-Verzögerungsbypasstransistorelemenst (P2) mit der Steueranschlußleitung des sekundären Hochzieh-Transistorelements (P1) unter Umgehung des Hochzieh-Verzögerungswiderstandskomponentenelements (R2) koppelt für rapides Ausschalten des primären Hochzieh-Transistorelements (P3) während des Übergangs von hohem auf niedriges Potential am Ausgang.

15. Der Ausgangspuffer nach Anspruch 14, bei dem die Transistorelemente MOS-Transistorelemente umfassen.

16. Der Ausgangspuffer nach Anspruch 15, bei dem das primäre und das sekundäre Hochzieh-Transistorelement (P3, P1) und Hochzieh-Verzögerungsbypasstransistorelement (P2) PMOS-Iransistorelemente umfassen, und bei dem der Hochzieh-Verzögerungsbypass-Steuerschaltkreis (44) ein invertierendes Element umfaßt.

17. Der Ausgangspuffer nach Anspruch 16, bei dem das Hochzieh- Verzögerungswiderstandskomponentenelement ein P+ diffundiertes Widerstandselement umfaßt.