DE3904910A1 - Integrierte gegentakt-ausgangsstufe - Google Patents
Integrierte gegentakt-ausgangsstufeInfo
- Publication number
- DE3904910A1 DE3904910A1 DE3904910A DE3904910A DE3904910A1 DE 3904910 A1 DE3904910 A1 DE 3904910A1 DE 3904910 A DE3904910 A DE 3904910A DE 3904910 A DE3904910 A DE 3904910A DE 3904910 A1 DE3904910 A1 DE 3904910A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- current
- transistors
- signal
- output stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine integrierte Gegentakt-
Ausgangsstufe zum Erzeugen eines impulsförmigen Ausgangssignals
in Abhängigkeit von einem impulsförmigen Eingangssignal
mit Ausgangs-Feldeffekttransistoren, die aus zwei Gruppen
parallelgeschalteter Teiltransistoren bestehen, deren
Gate-Zonen miteinander verbunden sind, wobei mit den verbundenen
Gate-Zonen der Teiltransistoren wenigstens einer der
beiden Gruppen ein Stromableittransistor verbunden ist.
Bei integrierten Halbleiterschaltungen, die speziell zur Erzielung
hoher Schaltgeschwindigkeiten entwickelt wurden, haben
sich parasitäre Induktivitäten der Zuleitungen zu den
aktiven Schaltungselementen als sehr nachteilig erwiesen, da
sie eine Umsetzung der theoretisch möglichen hohen Schaltgeschwindigkeiten
in die Praxis verhindern. Insbesondere in
den Ausgangsstufen integrierter Schaltungen, in denen relativ
hohe Ströme fließen, werden in den parasitären Leitungsinduktivitäten
bei schnellen Schaltvorgängen, also beispielsweise
beim schnellen Umschalten zwischen einem hohen Spannungspegel
und einem niedrigen Spannungspegel, hohe Spannungsspitzen
erzeugt, die zu einem starken Überschwingen an
den von der jeweiligen Ausgangsstufe abgegebenen Impulsen
führen. Dieses Überschwingen kann zu fehlerhaften Ausgangssignalen
führen, da es vor allem beim niedrigem Signalwert,
der im Bereich des Massepotentials liegt, zu einem unerwünschten
Anheben dieses Potentials kommt, das von nachfolgenden
Schaltungsstufen im ungünstigen Fall dazu führt, daß
das von der Ausgangsstufe abgegebene Signal wegen der
Überschwingerscheinungen als Signal mit hohem Wert interpretiert
wird, während es eigentlich ein Signal mit niedrigem Wert
sein sollte. Diese Erscheinung wird im englischen Sprachgebrauch
als "ground bounce" bezeichnet.
Das Überschwingen kann natürlich dadurch reduziert werden,
daß die Schaltflanken der impulsförmigen Signale langsamer
gemacht werden, was allerdings dem Ziel der Erreichung hoher
Schaltgeschwindigkeiten entgegensteht. In dem von der Firma
Texas Instruments herausgegebenen Buch "Advanced CMOS Logic,
Designers Handbook", das 1987 herausgegeben wurde, ist im
Kapitel 3.1.5, Seite 3-9, eine Ausgangsstufe beschrieben, in
der Maßnahmen angewendet sind, um das ungünstige Überschwingen
zu reduzieren. In dieser Ausgangsstufe sind die Ausgangstransistoren
jeweils aus mehreren Einzeltransistoren gebildet,
die zueinander parallel geschaltet sind. Die Gate-Zonen
dieser Einzeltransistoren sind in Serie geschaltet und wirken
wie eine widerstandsbehaftete Leitung. Da diese Leitung
auch eine gewisse Kapazität hat, wirkt die Serienschaltung
der Gate-Zonen wie eine Verzögerungsleitung, so daß das Signal
vom ersten Transistor bis zum letzten Transistor der
parallelgeschalteten Einzeltransistoren eine gewisse Laufzeit
benötigt. Ohne besondere Maßnahmen ist diese Verzögerung
aber nicht groß genug, um die Flanken der Schaltimpulse
so weit zu verlangsamen, daß unerwünschte Überschwingungen
nicht mehr auftreten. Die besondere Maßnahme, Reduzierung der
Überschwingung umfaßt bei dieser bekannten Ausgangsstufe
die Verwendung eines Stromableittransistors, der an die Serienschaltung
der Gate-Zonen der Ausgangstransistoren einer
der beiden Gruppen von Einzeltransistoren in der Gegentakt-
Ausgangsstufe angeschlossen ist und im eingeschalteten Zustand
das Fließen eines Stroms durch die Serienschaltung der
Gate-Zonen nach Masse hervorruft.
Das Fließen des Stroms durch die Serienschaltung der Gate-
Zonen hat zur Folge, daß an den einzelnen Gate-Zonen, die
wie einzelne Widerstände wirken, Spannungsabfälle auftreten,
so daß sich die Gate-Spannungen vom ersten Transistor der
Gruppe bei zum letzten nacheinander verringern. Dieser durch
den Stromableittransistor hervorgerufene zusätzliche Strom
durch die Serienschaltung der Gate-Zonen wirkt aufgrund der
an den einzelnen Gate-Zonen auftretenden Spannungsabfälle
dem Entstehen der Überschwingungen entgegen. Der Stromableittransistor
muß aber nach einer definierten Zeit auch wieder
gesperrt werden, damit nicht ständig durch die Gate-Zonen
Strom fließt. Dieses Sperren wird in Abhängigkeit vom Eingangssignal
der Ausgangsstufe durchgeführt, aus dem mittels
einer Verzögerungsschaltung ein Steuersignal erzeugt wird,
das nach der von der Verzögerungsschaltung erzeugten Verzögerungszeit
den Stromableittransistor wieder sperrt. Im günstigsten
Fall, also dann, wenn die herstellungsbedingten
Parameter der Ausgangsstufe gute Werte haben, muß die
Verzögerungsschaltung den Stromableittransistor lang genug leitend
halten, damit der Strom durch die Serienschaltung der
Gate-Zonen lange genug fließt, um den gewünschten Effekt der
Gate-Spannungsreduzierung für eine genügend lange Zeitdauer
aufrechtzuerhalten. Dieser Stromfluß mit dem damit verbundenen
Spannungsabfall an den Gate-Zonen ist die Voraussetzung
dafür, daß die unerwünschten Überschwingungen stark
reduziert werden. Wenn allerdings die herstellungsbedingten
Parameter der integrierten Ausgangsstufe ungünstige Werte
haben, ist die Laufzeit des Signals durch die Gate-Zonen von
vornherein bereits relativ lang, so daß der durch den Stromableittransistor
zusätzlich hervorgerufene Strom mit der damit
verbundenen weiteren Verlängerung der Laufzeit zu einer
zu starken Verlangsamung der Flanken des Ausgangssignals der
Ausgangsstufe führt, was höchst unerwünscht ist, da der
Stromableittransistor zwar das Überschwingen reduzieren
soll, nicht aber die Flankensteilheit der Ausgangsimpulse zu
stark verlangsamen darf.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte
Gegentakt-Ausgangsstufe zu schaffen, bei der mit geringem
Schaltungsaufwand das Überschwingen an den Impulsen des Ausgangssignals
wesentlich reduziert wird, ohne daß die Schaltgeschwindigkeit
der Ausgangsstufe merklich beeinträchtigt
wird.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß der
Stromableittransistor der Ausgangstransistor einer ausschließlich
aus Feldeffekttransistoren aufgebauten Stromspiegelschaltungen
ist, deren Eingangstransistor ein vom Eingangssignal
abhängiger Strom zur Steuerung des Stromableittransistors
zugeführt wird.
Die Erfindung wird nun anhand der Zeichnung beispielshalber
erläutert, deren einzige Figur ein Schaltbild der erfindungsgemäßen
Ausgangsstufe zeigt.
Die in der Zeichnung dargestellte Ausgangsstufe 10 enthält
Ausgangstransistoren, die jeweils aus einer Gruppe von in
Serie geschalteten Teiltransistoren bestehen. Die Gruppe 12
enthält mehrere N-Kanal-Teiltransistoren TN 1 bis TNn, die
zueinander parallelgeschaltet sind, wobei ihre Gate-Zonen
jeweils in Serie geschaltet sind. Die Gruppe 14 enthält mehrere
P-Kanal-Teiltransistoren TP 1 bis TPn, die in der gleichen
Weise wie die Transistoren der Gruppe 12 miteinander
verbunden sind. Wie zu erkennen ist, ist jeweils ein Teiltransistor
der einen Gruppe mit einem Teiltransistor der anderen
Gruppe in Serie geschaltet, also beispielsweise der
Transistor TP 1 mit dem Transistor TN 1. Schaltungstechnisch
gesehen verhalten sich die Transistoren einer Gruppe jeweils
wie ein Ausgangstransistor, wobei die beiden Gruppen so miteinander
verbunden sind, daß eine herkömmliche Gegentakt-
Ausgangsstufe in CMOS-Technologie entsteht.
Das Eingangssignal wird den beiden Zweigen der Gegentakt-
Ausgangsstufe jeweils über Negatoren 16, 17 zugeführt. Die
verbundenen Eingänge der Negatoren 16, 17 bilden den Signaleingang
18. Der Signalausgang 20 wird von den miteinander
verbundenen Source- und Drain-Anschlüssen der Teiltransistoren
der beiden Gruppen 12, 14 gebildet.
In der Gruppe 12 ist mit gestrichelten Linien angedeutet,
daß die in Serie geschalteten Gate-Zonen der Teiltransistoren
TN 1 bis TNn wie ein Verzögerungsglied mit einem Serienwiderstand
R und einer Kapazität C wirken.
Mit den in Serie geschalteten Gate-Zonen der Teiltransistoren
TN 1 bis TNn der Gruppe 12 ist ein Stromableittransistor
TS 1 verbunden, wobei dessen Drain-Source-Strecke zwischen
den verbundenen Gate-Zonen und Masse liegt. Dieser Stromableittransistor
TS 1 ist ein Teil einer Stromspiegelschaltung,
zu der außerdem die Transistoren TS 2, TS 3 und TS 4 gehören.
Wie dem Schaltbild zu entnehmen ist, sind diese drei zuletzt
genannten Transistoren in Serie geschaltet. Die Gate-Zone
des Transistors TS 2 ist mit der Gate-Zone des Stromableittransistors
TS 1 verbunden, und es besteht eine direkte Verbindung
zwischen der Drain-Zone und der Gate-Zone am Transistor
TS 2. Der Stromableittransistor TS 1 und der Transistor
TS 2 sind N-Kanal-Transistoren, während es sich bei den Transistoren
TS 3 und TS 4 um P-Kanal-Transistoren handelt.
Vom Verbindungspunkt der beiden Gate-Zonen der Transistoren
TS 1 und TS 2 führt die Drain-Source-Strecke eines weiteren
N-Kanal-Transistors TS 5 nach Masse. Mit der Gate-Zone des
Transistors TS 5 ist der Ausgang einer Verzögerungsschaltung
22 verbunden, deren Eingang mit dem Ausgang des Negators 16
verbunden ist. In der Ausgangsstufe, die in der Zeichnung
dargestellt ist, sind außer den die eigentlichen Ausgangstransistoren
bildenden Gruppen 12 und 14 aus jeweils mehreren
Teiltransistoren lediglich noch Schaltungsteile hinzugefügt,
die für eine Abhilfe beim Problem des Überschwingens
bei abfallenden Flanken des Eingangssignals sorgen, also
dann, wenn das Eingangssignal von einem hohen Signalwert auf
einen niedrigen Signalwert umgeschaltet wird. Da es gerade
bei abfallenden Flanken zu der unerwünschten Anhebung des
Massepotentials aufgrund des auftretenden Überschwingens
kommt, sind besonders für die Verbesserung des Verhaltens in
diesem Signalbereich Schaltungsmaßnahmen erforderlich. Falls
es jedoch erwünscht ist, das Überschwingen auch bei ansteigenden
Flanken zu reduzieren, könnte der Gruppe 14 ebenfalls
eine Stromspiegelschaltung entsprechend der Stromspiegelschaltung
aus den Transistoren TS 1, TS 2, TS 3 und TS 4 sowie
eine Verzögerungsschaltung entsprechend der Verzögerungsschaltung
22 und ein davon gesteuerter Transistor wie der
Transistor TS 5 zugeordnet werden.
Die in der Zeichnung dargestellte Ausgangstufe arbeitet wie
folgt:
Es wird angenommen, daß an den Signaleingang 18 ein impulsförmiges
Signal angelegt wird, das einen hohen Signalwert
hat und auf den niedrigen Signalwert umgeschaltet wird. Bei
Vorhandensein des hohen Signalwerts am Eingang 18 ist der
Transistor TS 4 gesperrt, so daß durch die Serienschaltung
aus den Transistoren TS 4, TS 3 und TS 2 kein Strom fließt.
Aufgrund der bekannten Eigenschaften der Stromspiegelschaltung
fließt daher auch kein Strom durch den Stromableittransistor
TS 1, da sich die Transistoren TS 2 und TS 1 hinsichtlich
des Fließens von Strom gleich verhalten. Am Ausgang 20
gibt die Ausgangsstufe ebenfalls ein Signal mit hohem Wert
ab.
Wenn nun das Eingangssignal am Eingang 18 beginnt, auf einen
niedrigen Wert umzuschalten, wird der Transistor TS 4 eingeschaltet,
so daß durch ihn der Strom I fließt. Dieser Strom
fließt auch durch den Transistor TS 3, der sich im leitenden
Zustand befindet, weil in seiner Gate-Elektrode eine niedrige
Spannung liegt. Der Strom I durchfließt auch den Transistor
TS 2, was wiederum das Fließen des gleichen Stroms I
durch den Transistor TS 1 zur Folge hat. Gleichzeitig mit dem
Übergang des Signalwerts am Eingang 18 auf den niedrigen
Wert geht auch das Signal am Ausgang des Negators 16 auf
einen hohen Wert über, so daß auch die Transistoren TN 1 bis
TNn der Gruppe 12 leitend werden. Infolge des Widerstandes
der in Serie geschalteten Gate-Zonen der Transistoren TN 1
bis TNn sowie der vorhandenen Streukapazität C werden die
Transistoren TN 1 bis TNn nicht gleichzeitig leitend, sondern
der Transistor TNn wird um die sich aus dem Widerstand R und
dem Kondensator C ergebende Zeitkonstante später leitend.
Infolge des durch den leitenden Stromableittransistors TS 1
fließenden Stroms wird an dem verteilten Widerstand R der
einzelnen Gate-Zonen jeweils ein Spannungsabfall erzeugt, so
daß die wirksamen Gate-Spannungen vom Transistor TN 1 bis zum
Transistor TNn nacheinander immer kleiner werden. Dies wirkt
sich wie eine Verlangsamung der abfallenden Flanke des Eingangssignals
aus, so daß das Überschwingen des am Ausgang 20
abgegebenen impulsförmigen Signals im Bereich des Massewerts
verringert wird. Sobald nach der durch den Widerstand R und
den Kondensator C hervorgerufenen Verzögerung die Spannung
an der Gate-Elektrode des Transistors TS 3 auf den hohen Wert
angestiegen ist, wird der Transistor TS 3 gesperrt, so daß
der Stromausfluß durch den Transistor TS 2 unterbrochen wird.
Dies hat zur Folge, daß auch durch den Stromableittransistor
TS 1 kein Strom mehr fließt, so daß im statischen Zustand,
also dann, wenn das Eingangssignal keine Änderung erfährt,
in der Ausgangsstufe kein Gleichstrom fließt.
Um sicherzustellen, daß in der Ausgangsstufe im statischen
Zustand kein Gleichstrom fließen kann, wird die Verbindung
der Gate-Zonen der Transistoren TS 1 und TS 2 über den Transistor
TS 5 an Masse gelegt, sobald das Signal am Ausgang der
Verzögerungsschaltung 22 einen hohen Wert angenommen hat.
Die Verzögerungsdauer der Verzögerungsschaltung 22 ist auf
einen längeren Wert eingestellt als die Laufzeit, die sich
aufgrund des Widerstands R und des Kondensators C in der
Serienschaltung der Gate-Zonen der Transistoren TN 1 und TN 3
ergibt.
Die den Stromableittransistor TS 1 enthaltende Stromspiegelschaltung
wirkt sich günstig auf das Überschwingverhalten
aus, wenn die herstellungsbedingten Parameter der Ausgangsstufe
optimale Werte haben, aber auch dann, wenn diese Parameter
die ungünstigsten Werte haben. Im zuerst genannten
Fall ist die durch den Widerstand R und den Kondensator C
bedingte Laufzeit des Signals von der Gate-Zone des Transistors
TN 1 bis zur Gate-Zone des Transistors TS 3 sehr kurz,
jedoch wird wegen des vom Stromableittransistor TS 1 hervorgerufenen
Spannungsabfalls an den Gate-Zonen der Transistoren
TN 1 bis TNn die jeweilige Gate-Spannung an den Teiltransistoren
nacheinander immer kleiner, so daß dem Überschwingen
wirksam entgegengewirkt wird. Das Abschalten des Stromableittransistors
TS 1 erfolgt, wenn der Transistor TS 3 aufgrund
des Anstiegs der Spannung an seiner Gate-Zone gesperrt
wird. Im Fall der ungünstigsten Parameter fließt ein kleinerer
Strom durch die Transistoren TS 4 und TS 3, was auch einen
kleineren Strom durch den Stromableittransistor TS 1 zur Folge
hat. Dadurch ergibt sich an den Gate-Zonen der Transistoren
TN 1 bis TNn ein geringerer Spannungsabfall, so daß keine
unnötige Zunahme der Signallaufzeit bewirkt wird. Wie im zuvor
geschilderten Fall wird der Stromableittransistor TS 1
gesperrt, sobald aufgrund des Spannungsanstiegs an der Gate-Zone
des Transistors TS 3 dieser Transistor gesperrt wird.
Auch hier sorgt die Verzögerungsschaltung 22 wieder dafür,
daß ein unnötiger Gleichstrom in der Ausgangsstufe im statischen
Zustand, also bei gleichbleibender Eingangsspannung
verhindert wird.
Claims (3)
1. Integrierte Gegentakt-Ausgangsstufe zum Erzeugen eines
impulsförmigen Ausgangssignals in Abhängigkeit von einem impulsförmigen
Eingangssignal mit Ausgangs-Feldeffekttransistoren,
die aus zwei Gruppen parallelgeschalteter Teiltransistoren
bestehen, deren Gate-Zonen miteinander verbunden
sind, wobei mit den verbundenen Gate-Zonen der Teiltransistoren
wenigstens einer der beiden Gruppen ein Stromableittransistor
verbunden ist, dadurch gekennzeichnet, daß der
Stromableittransistor (TS 1) der Ausgangstransistor einer
ausschließlich aus Feldeffekttransistoren aufgebauten
Stromspiegelschaltungen (TS 1, TS 2, TS 3, TS 4) ist, deren Eingangstransistor
(TS 2) ein vom Eingangssignal abhängiger Strom zur
Steuerung des Stromableittransistors (TS 1) zugeführt wird.
2. Integrierte Gegentakt-Ausgangsstufe nach Anspruch 1,
dadurch gekennzeichnet, daß mit dem Eingangstransistor (TS 2)
der Stromspiegelschaltung (TS 1, TS 2, TS 3, TS 4) ein Steuertransistor
(TS 3) in Serie geschaltet ist, der den dem
Eingangstransistor (TS 1) der Stromspiegelschaltung (TS 1, TS 2,
TS 3, TS 4) zugeführten Strom in Abhängigkeit vom Eingangssignal
steuert.
3. Integrierte Gegentakt-Ausgangsstufe nach Anspruch 2,
dadurch gekennzeichnet, daß der durch den Stromspiegel (TS 1,
TS 2, TS 3, TS 4) fließende Strom durch einen weiteren, mit dem
Steuertransistor (TS 3) in Serie geschalteten Schalttransistor
(TS 4) in Abhängigkeit vom Eingangssignal steuerbar ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3904910A DE3904910A1 (de) | 1989-02-17 | 1989-02-17 | Integrierte gegentakt-ausgangsstufe |
US07/481,006 US5034637A (en) | 1989-02-17 | 1990-02-15 | Push-pull output stage of integrated circuit for reducing ground bounce noise |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3904910A DE3904910A1 (de) | 1989-02-17 | 1989-02-17 | Integrierte gegentakt-ausgangsstufe |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3904910A1 true DE3904910A1 (de) | 1990-08-23 |
DE3904910C2 DE3904910C2 (de) | 1991-08-01 |
Family
ID=6374357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3904910A Granted DE3904910A1 (de) | 1989-02-17 | 1989-02-17 | Integrierte gegentakt-ausgangsstufe |
Country Status (2)
Country | Link |
---|---|
US (1) | US5034637A (de) |
DE (1) | DE3904910A1 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3024774B2 (ja) * | 1990-03-16 | 2000-03-21 | 沖電気工業株式会社 | 回路素子 |
IT1250908B (it) * | 1990-06-22 | 1995-04-21 | St Microelectronics Srl | Struttura di porta d'uscita a tre stati particolarmente per circuiti integrati cmos |
US5124579A (en) * | 1990-12-31 | 1992-06-23 | Kianoosh Naghshineh | Cmos output buffer circuit with improved ground bounce |
US5206545A (en) * | 1991-02-05 | 1993-04-27 | Vlsi Technology, Inc. | Method and apparatus for providing output contention relief for digital buffers |
DE4324855C1 (de) * | 1993-07-23 | 1994-09-22 | Siemens Ag | Ladungspumpe |
US5428303A (en) * | 1994-05-20 | 1995-06-27 | National Semiconductor Corporation | Bias generator for low ground bounce output driver |
US5486782A (en) * | 1994-09-27 | 1996-01-23 | International Business Machines Corporation | Transmission line output driver |
US5726589A (en) * | 1995-11-01 | 1998-03-10 | International Business Machines Corporation | Off-chip driver circuit with reduced hot-electron degradation |
JP3068482B2 (ja) * | 1997-01-30 | 2000-07-24 | 日本電気アイシーマイコンシステム株式会社 | 定電圧回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771195A (en) * | 1986-08-29 | 1988-09-13 | Texas Instruments Incorporated | Integrated circuit to reduce switching noise |
US4789793A (en) * | 1987-02-24 | 1988-12-06 | Texas Instruments Incorporated | Integrated FET circuit to reduce switching noise |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4785201A (en) * | 1986-12-29 | 1988-11-15 | Integrated Device Technology, Inc. | High speed/high drive CMOS output buffer with inductive bounce suppression |
JPS63234622A (ja) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | デ−タ出力回路 |
US4820942A (en) * | 1988-01-27 | 1989-04-11 | Advanced Micro Devices, Inc. | High-speed, high-drive output buffer circuits with reduced ground bounce |
US4908528A (en) * | 1988-07-21 | 1990-03-13 | Vlsi Technology, Inc. | Input circuit having improved noise immunity |
US4885485A (en) * | 1988-08-30 | 1989-12-05 | Vtc Incorporated | CMOS Output buffer providing mask programmable output drive current |
US4961010A (en) * | 1989-05-19 | 1990-10-02 | National Semiconductor Corporation | Output buffer for reducing switching induced noise |
-
1989
- 1989-02-17 DE DE3904910A patent/DE3904910A1/de active Granted
-
1990
- 1990-02-15 US US07/481,006 patent/US5034637A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771195A (en) * | 1986-08-29 | 1988-09-13 | Texas Instruments Incorporated | Integrated circuit to reduce switching noise |
US4789793A (en) * | 1987-02-24 | 1988-12-06 | Texas Instruments Incorporated | Integrated FET circuit to reduce switching noise |
Non-Patent Citations (1)
Title |
---|
Texas Instruments: Advanced CMOS Logic Designers Handbook, 1987, Kapitel 3.1.5, S. 3-9 * |
Also Published As
Publication number | Publication date |
---|---|
US5034637A (en) | 1991-07-23 |
DE3904910C2 (de) | 1991-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69003554T2 (de) | Integrierte Gegentaktausgangsstufe. | |
DE69218537T2 (de) | CMOS-Ausgangspufferschaltung mit wählbarem Flankenanstieg | |
DE112007000857B4 (de) | Drei Treiberschaltungen für Halbleiterelemente mit Kurzschlusserfassung | |
DE3627681C2 (de) | ||
DE68910711T2 (de) | Zeitlich abweichende Ansteuerung zur Verwendung in integrierten Schaltungen. | |
DE69122541T2 (de) | Statischer Schalter für mittlere Spannung | |
DE2834110C2 (de) | ||
DE60009322T2 (de) | Ausgangspuffer mit Konstantschaltstrom | |
EP0591750B1 (de) | Verfahren zur Stromeinstellung eines monolithisch integrierten Padtreibers | |
DE2659207B2 (de) | In einem integrierten MOSFET-Schaltkreis ausgebildete Verzögerungsstufe | |
DE2553517B2 (de) | Verzögerungsschaltung mit Feldeffekttransistoren | |
EP0044066A2 (de) | Treiberstufe in integrierter MOS-Schaltkreistechnik mit grossem Ausgangssignalverhältnis | |
DE102014108576A1 (de) | Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke | |
EP0499673B1 (de) | Regelschaltung für einen Substratvorspannungsgenerator | |
DE69310162T2 (de) | Pegelumsetzungsschaltung | |
DE3904910C2 (de) | ||
DE10223763B4 (de) | Halbleitervorrichtung | |
DE3323446A1 (de) | Eingangssignalpegelwandler fuer eine mos-digitalschaltung | |
DE1942420B2 (de) | Exclusiv-und/oder-schaltung | |
DE69838631T2 (de) | Leistungsauswahl in einer integrierten Schaltung | |
DE19829487C1 (de) | Ausgangstreiber eines integrierten Halbleiterchips | |
DE2929383A1 (de) | Schaltungsanordnung zur spannungspegelumsetzung und zugehoeriges verfahren | |
EP0134527A1 (de) | Dynamischer MOS-Schaltkreis | |
DE69023358T2 (de) | Logische Schaltung. | |
DE3323284C2 (de) | Verzögerungsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |