DE69114027T2

DE69114027T2 - Ausgangspufferschaltung mit Messung der Ausgangsspannung zur Reduzierung des Schaltrauschens.

Info

Publication number: DE69114027T2
Application number: DE69114027T
Authority: DE
Inventors: Jeffrey B Davis
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1990-02-22
Filing date: 1991-02-14
Publication date: 1996-06-05
Anticipated expiration: 2011-02-15
Also published as: KR920000176A; EP0443435A1; JPH04227321A; US5036222A; DE69114027D1; EP0443435B1

Description

Diese Erfindung bezieht sich auf eine Ausgangspufferschaltung für die Herabsetzung durch Umschalten induzierten Rauschens bei hochgeschwinden digitalen integrierten Schaltungskomponenten. Die Erfindung verringert das Rauschen während der Übergänge von hoch nach niedrig sowie von niedrig nach hoch an dem belasteten Ausgang der Komponente. Die Erfindung ist insbesondere für Mehrfachausgangskomponenten, die relativ hohe Lasten auf einem gemeinsamen Bus ansteuern, und generell für Fälle mit hohen Lastkapazitäten anwendbar. Beispielsweise schafft die Erfindung Ausgangspuffer mit niedrigem Rauschen für oktale Pufferleitungstreiber.
Der grundsätzliche integrierte Ausgangspufferschaltkreis umfaßt einen Eingang für den Empfang von Datensignalen hohen und niedrigen Potentials, einen Ausgang für die Abgabe von Datensignalen, die sich durch den Ausgangspuffer ausgebreitet haben, und Zwischenschaltungselemente, die Verstärkerstufen und Vortreiber umfassen können. Ein Signal an dem Eingang breitet sich durch den Datenpfad aus, definiert durch die Zwischenschaltungselemente zu dem Ausgang mit einer charakteristischen Ausbreitungsverzögerung. Ein primäres Niederziehtransistorelement mit relativ großer Stromführungskapazität ist an den Ausgang angekoppelt für das Abführen von Entladestrom von dem Ausgang nach Masse. Ein eine relativ hohe Stromführungskapazität aufweisendes primäres Hochziehtransistorelement ist an den Ausgang angekoppelt für das Liefern von Ladestrom zum Ausgang von einer Leistungsversorgung.
Sowohl bei MOS- als auch bipolaren integrierten Ausgangspufferschaltkreisen und -komponenten leitet das Niederziehtransistorelement einen relativ hohen Senkestrom von dem Ausgang zur externen Masse ab, um die Ausgangslastkapazität während des Übergangs von hohem zu niedrigem Potential am Ausgang zu entladen. Die Saugwirkung oder Beschleunigung der Ladung entwickelt eine Spannung über der Ausgangsmasseleitungsinduktivität proportional zu L di/dt, was zu einem positiven Massepotentialanstieg oder einem Masserücksprung führt, wo ein statischer niedriger Ausgang vorliegen sollte. Dieser Ausgangsmasserücksprung kann typischerweise in der Größenordnung von 0,5 bis 2,5 Volt über den externen 0 Volt der Masse für Schaltungen mit einer Leistungsquelle VCC, die bei 5 Volt arbeiten, liegen. Die Verzögerung der anfänglichen Saugwirkung des Abführens von Stromladung durch das Niederziehtransistorelement entwickelt eine andere Spannung über der Ausgangsmasseleitungsinduktivität, was einen negativen Massespannungsunterschuß des Potentials in der Ausgangsleitung mit entgegengesetzter Polarität gegenüber dem Masserücksprung bewirkt. Der Absolutwert der negativen Spitze des Ausgangsunterschusses kann ebenso groß oder größer sein als die positive Masserücksprungspitze.
In ähnlicher Weise leitet sowohl in MOS- als auch in bipolaren Ausgangsschaltungen das Hochziehtransistorelement einen relativ hohen Zufuhrstrom von einer Leistungsversorgung zum Ausgang ein, um die Ausgangslastkapazität während des Übergangs von niedrigem zu hohem Potential am Ausgang zu laden. Die anfängliche Saugwirkung oder Beschleunigung der Zufuhrstromladung entwickelt eine Spannung über der Ausgangsleistungsversorgungszuleitungsinduktivität proportional zu L di/dt, was zu einem negativen Abfall in der Ausgangsversorgungsspannung am statisch hochliegenden Ausgang führt. Dieser Abfall in der Ausgangsleistungsversorgungsspannung wird als Versorgungsspannungsdurchhänger oder VCC- Durchhänger bezeichnet. Der Leistungsversorgungsspannungsdurchhänger kann bis zu beispielsweise 0,5 bis 2,5 V unter der externen Versorgungsspannung liegen bei Schaltungen mit einer VCC-Leistungsversorgung von 5 Volt. Die Verzögerung der Saugwirkung der Versorgungsstromladung durch das Hochziehtransistorelement bewirkt eine andere Spannung über der Ausgangsversorgungsleitungsinduktivität, was einen positiven Ausgangsversorgungsspannungsüberschuß von Potential in der Ausgangsleitung von entgegengesetzter Polarität gegenüber dem VCC-Durchhänger bewirkt. Die positive Spitze des VCC-Überschusses über der externen Versorgungsspannung kann bis zum Absolutwert der negativen Spitze des VCC-Durchhängers in der Ausgangsleitung reichen.
Die störenden Effekte dieses Rauschens an den Ausgangsmasse- und -versorgungsleitungen umfassen pulsierendes Rauschen an Eingang und internen Schaltkreismasse- und -leistungsversorgungsleitungen, Funkfrequenzstrahlungsinterferenz (RFI) und elektromagnetische Induktionsinterferenz (EMI), welche mit einem Hostsystem interferierendes Rauschen sein können, lokale Schwellenverschiebungen in den Referenzspannungen für Hochpotential- und Niederpotential-Datensignale unter Erzeugung von falschen Datensignalen und Interferenz mit anderen niedrig liegenden oder still liegenden Ausgängen auf einem gemeinsamen Bus. Beispielsweise kann ein niedrig liegender Ausgang auf einem gemeinsamen Bus eines oktalen Pufferleitungstreibers einem Anstieg unterliegen mit Masserücksprung unter Erzeugung eines falschen Hochsignals. Diese Probleme in Verbindung mit Ausgangsmasse- und -versorgungsrauschen sind zunehmend zu beachten bei jüngeren integrierten Schaltkreisen mit höheren geschalteten Strömen bei höheren Geschwindigkeiten.
Der Begriff "Transistorelement" wird hier verwendet, um integrierte Schaltkreistransistoren von unterschiedlichen IC-Techniken zu bezeichnen einschließlich MOS-Transistoren, wie NMOS-, PMOS- und NMOS- Transistorelemente, wie auch bipolare Transistoren einschließlich beispielsweise NPN- und PNP-Transistorelemente in Transistor-Transistor-Logik (TTL) und emittergekoppelter-Logik-(ECL)-Schaltkreisen. Die Transistorelemente sind generell als einen primären Strompfad aufweisend charakterisiert mit ersten und zweiten Anschlußleitungen oder Elektroden des primären Strompfades und mit einer dritten Steueranschlußleitung oder -elektrode für die Steuerung des Leitungszustandes des primären Strompfades. Im Falle eines NMOS-Transistorelementes beispielsweise ist die erste Anschlußleitung des primären Strompfades die Drainleitung, die zweite Anschlußleitung ist die Sourceleitung und die dritte Steueranschlußleitung ist die Gateleitung usw. Im Falle eines bipolaren NPN- Transistorelements ist die erste Anschlußleitung des primären Strompfades die Kollektorleitung, die zweite Anschlußleitung ist die Emitterleitung, und die Steueranschlußleitung ist die Basisleitung usw. Im Falle von PMOS- bzw. PNP-Transistorelementen sind erste und zweite Anschlußleitungen umgekehrt gegenüber jenen bei NMOS- bzw. NPN-Transistorelementen.
Eine frühere europäische Patentanmeldung, hinterlegt von der Anmelderin am 6. Mai 1990, Nr. 90108489.9 (nachstehend "die frühere Anmeldung") beschreibt eine Verbesserung bei Basisausgangspuffern. Ein sekundäres Niederziehtransistorelement mit relativ kleiner Stromverarbeitungskapazität ist mit seinen ersten und zweiten Zuleitungen des Strompfades parallel zu den ersten und zweiten Anschlußleitungen des Strompfades des primären Niederziehtransistorelements gekoppelt. Ein separates Niederziehverzögerungswiderstandselement ausgewählten Wertes ist in Serie wirkgekoppelt zwischen die Steueranschlußleitungen des sekundären und des primären Niederziehtransistorelements.
Das sekundäre Niederziehtransistorelement ist mit seiner Steuerzuleitung in den Ausgangspuffer gekoppelt zum Empfang eines Signals, das sich durch den Ausgangspuffer ausbreitet nach der charakteristischen Ausbreitungsverzögerung und vor der Steueranschlußleitung des primären Niederziehtransistorelements. Das sekundäre Niederziehtransistorelement leitet demgemäß einen relativ kleinen Entladestrom vom Ausgang ein, bevor der relativ hohe Entladestrom des primären Niederziehtransistorelements eingschaltet wird. Der Wert des getrennten Niederziehverzögerungswiderstandselements wird gewählt für das Einschalten des primären Niederziehtransistorelements um eine spezifizierte Zeitkonstantenverzögerung nach dem sekundären Niederziehtransistorelement während des Übergangs von Hoch- auf Niederigpotential am Ausgang.
Ein Merkmal der Anordnung, beschrieben in der früheren Anmeldung, besteht darin, daß das frühe Durchschalten eines sekundären Niederziehtransistorelements mit kleiner Stromführkapazität das Niederziehen am Ausgang einleitet und das Abführen von Strom vom Ausgang bei nur einen kleinen Stromabführpegel. Der anfängliche Abfuhrstrompegel und die Ladebeschleunigung werden begrenzt durch Größe und internen Widerstand des Transistorelements mit kleiner Stromführkapazität. Im Ergebnis wird auch der positive Massenanstieg des Potentials proprotional zu L di/dt auf einen niedrigeren Pegel begrenzt, typischerweise weniger als die Hälfte von dem eines konventionellen Ausgangspuffers. Der nachfolgende Masseunterschuß ist in ähnlicher Weise kleiner. Es ist festzuhalten, daß der kleine Abfuhrstrom erst eingeleitet wird nach der vollständigen Ausbreitungsverzögerung eines Eingangssignals, das sich durch den Datenpfad der Zwischenschaltkreiselemente zum Ausgang der Pufferschaltung ausbreitet.
Das separate Niederziehverzögerungswiderstandselement und die parasitäre Kapazität des primären Niederziehtransistorelements bilden ein RC-Verzögerungsnetzwerk, das das Durchschalten des primären oder mit hoher Stromführkapazität ausgestatteten Niederziehtransistorelements verzögert. Diese Verzögerung wird bestimmt durch den ausgewählten Widerstandswert des Niederziehverzögerungswiderstandselements und daraus resultierende Zeitkonstante des RC-Verzögerungsnetzwerks. Ein Vorteil dieser Anordnung besteht darin, daß die kleine sekundäre Stromabfuhr sich fortsetzt bei der Entladung der in der Ausgangslastkapazität gespeicherten Ladung während der Zeitkonstantenverzögerung. Beim Einschalten des primären hohe Stromführkapazität besitzenden Niederziehtransistorelements tritt ein zweiter positiver Potentialmasseanstieg an. Der sekundäre Masserücksprung wird nun ebenfalls begrenzt durch die Herabsetzung der Ladung in der Ausgangslastkapazität, bereits bewirkt durch den frühen kleinen sekundären Abfuhrstrom. Der reduzierte Abfuhrstrompegel und Ladungspegel begrenzt und beschränkt auch den nachfolgenden Masseunterschuß.
Gemäß der früheren Anmeldung werden das Verhältnis der Stromführkapazitäten des primären und des sekundären Niederziehtransistorelements und der Wert des Niederziehverzögerungswiderstandselements ausgewählt, um die folgenden Ziele zu erreichen. Der erste positive Massepotentialanstieg (erster Masserücksprung), bewirkt durch das frühe Durchschalten des sekundären Niederziehtransistorelements, und der zweite positive Massepotentialanstieg (zweite Masserücksprung), bewirkt durch das spätere Durchschalten des primären Niederziehtransistorelements, werden so ausgebildet, daß sie im wesentlichen gleich sind entsprechen der Auswahl der Parameterwerte. Die frühere Anmeldung schafft ein neues Verfahren und eine neue IC-Struktur für das Minimieren der positiven Masserücksprungspitze durch Aufteilen oder Verzweigen der Masserücksprungspitze in zwei Komponenten. Die Zwei-Komponenten-Spitzen werden egalisiert durch Einstellen der Werte von maskenprogrammierbaren separaten Komponenten an dem Ausgang. Als ein Ergebnis können die zweiphasigen, zweischrittigen oder verzweigten Durchschaltkomponenten-Massespitzen begrenzt werden auf einem Rauschpegel, der typischerweise niedriger liegt als die Hälfte von jenen bei konventionellen Ausgangspuffern.
In der Schaltung der früheren Anmeldung beträgt das Verhältnis der Stromführkapazitäten des primären zum sekundären Niederziehtransistorelements mindestens etwa 4 zu 1 mit einem diskreten Verzögerungswiderstand mit dem Wert von beispielsweise 5 KOhm zum Egalisieren und Minimieren der Komponenten der ersten und zweiten Masserücksprungspitzen. Typischerweise ist das Verhältnis der Stromführkapazitäten des primären zum sekundären Niederziehtransistorelement im Bereich von etwa 4 zu 1 bis 7 zu 1. Im Falle von MOS-Transistorelementen wird dies erreicht durch Einstellen des Verhältnisses der Kanalbreiten des primären zum sekundären Niederziehtransistorelement auf etwa mindestens 4 zu 1 und im Bereich von 4/1 bis 7/1 usw..
Um das Ausschalten des primären Niederziehtransistorelements während des umgekehrten Übergangs von Niedrigpotential auf Hochpotential am Ausgang zu beschleunigen, sieht die Schaltung der früheren Anmeldung ein Niederziehverzögerungsbypaßtransistorelement vor, das mit seinen ersten und zweiten Strompfadanschlußleitungen zwischen die Steueranschlußleitung des primären Niederziehtransistorelements und Masse gekoppelt ist. Ein Niederziehverzögerungsbypaßsteuerschaltkreis koppelt die Steueranschlußleitung des Bypaßtransistorelements betriebsmäßig mit der Steueranschlußleitung des sekundären Niederziehtransistorelements. Dies ermöglicht das Umgehen des Niederziehverzögerungswiderstandselements für schnelles Ausschalten des primären Niederziehtransistorelements während des Übergang von niedrigem auf hohes Potential am Ausgang. Typischerweise umfaßt die Bypaßsteuerschaltung ein invertierendes Element für das Anlegen des Signals richtiger Polarität an die Steueranschlußleitung des Bypaßtransistorelements.
Die frühere Anmeldung beschreibt ähnliche Maßnahmen für die Verringerung des Rauschens auf der Versorgungsschienenseite des Ausgangspuffers. Ein sekundäres Hochziehtransistorelement mit relativ kleiner Stromführkapazität ist mit seinem ersten und zweiten Anschluß des primären Strompfades parallel zu den ersten und zweiten Anschlußleitungen des Strompfades des primären Hochziehtransistorelements gekoppelt.
Ein separates Hochziehverzögerungswiderstandselements ausgewählten Widerstandswertes ist in Serie zwischen die Steueranschlußleitungen des sekundären und des primären Hochziehtransistorelements gekoppelt.
Die Steueranschlußleitung des sekundären Hochziehtransistorelements ist in dem Ausgangspuffer angekoppelt zum Empfang eines Signals, das sich durch den Ausgangspuffer ausbreitet nach der charakteristischen Ausbreitungsverzögerung, jedoch vor der Steueranschlußleitung des primären Hochziehtransistorelements. Das sekundäre Hochziehtransistorelement leitet einen relativ kleinen Ladestrom von einer Leistungsversorgung zu dem Ausgang ein, bevor der relativ große Ladestrom des primären Hochziehtransistorelements eingeschaltet wird bei einem Übergang von niedrigem auf hohes Potential am Ausgang.
Der Widerstandswert des diskreten Verzögerungshochziehwiderstandselementes wird ausgewählt, um das primäre Hochziehtransistorelement um eine spezifizierte Zeitkonstantenverzögerung nach dem sekundären Hochziehtransistorelement durchzuschalten.
Das Verhältnis der Stromführungskapazitäten des primären und des sekundären Hochziehtransistorelements und der Wert des Hochziehverzögerungswiderstandselements werden ausgewählt, um ein ähnliches Ziel der Verzweigung sowohl des Leistungsdurchhängers als auch des nachfolgenden Überschießens zu erzielen. Der erste negative Leistungsdurchhänger im Potential (erster VCC-Durchhänger), hervorgerufen durch das Einschalten des sekundären Hochziehtransistorelements, und der zweite negative Leistungsdurchhänger im Potential (zweiter VCC-Durchhänger), bewirkt durch das spätere Durchschalten des primären Hochziehtransistorelements, werden so ausgebildet, daß sie im wesentlchen gleich sind durch die Auswahl der Parameterwerte. Zu diesem Zweck beträgt das Verhältnis der Stromführungskapazitäten des primären zum sekundären Hochziehtransistorelement mindenstens etwa 4 zu 1 und vorzugsweise von 4/1 bis 7/1 mit einem getrennten Verzögerungswiderstandselement mit einem Wert von beispielsweise 1000 Ohm (1 KOhm). Für das schnelle Ausschalten des Hochziehtransistorelements während des Übergangs von hohem auf niedriges Potential am Ausgang überbrückt ein Hochziehverzögerungsbypaßtransistorelement und Hochziehverzögerungsbypaßsteuerschaltkreis das Hochziehverzögerungswiderstandselement.
Bei einem typischen Ausgangspufferleitertreiber beträgt die charakteristische Ausbreitungsverzögerung eines Signals vom Eingang zum Ausgang beispielsweise 4 ns bei Betrieb in eine Standardlastkapazität von beispielsweise 50 pf. Unter Verwendung der Schaltung der früheren Anmeldung können der Masserücksprung oder die ansteigende Massespannung beschränkt werden auf eine Hälfte des konventionellen Wertes ohne wesentliches Hinzufügen von Schaltgeschwindigkeitsausbreitungsverzögerung. Solche Schaltungen werden nachstehend als verzweigte Einschaltsausgangspufferschaltkreise (BTO = bifurcated turn on) bezeichnet.
Ein Puffer mit den Merkmalen, wie sie in der Präambel des Patentanspruchs 1 genannt sind, ist bekannt aus US-A 4,638,187, wobei die Mittel, die zwischen die Steuerelektroden des primären und des sekundären Transistorelements gekoppelt sind, ein Widerstand sind. Eine ähnliche Schaltung ist in IBC TDB, Band 28, Nr. 9, Februar 1986, offenbart.
Die allgemeine Idee der Erfassung des Ausgangsspannungspegels des Puffers, um eine verzweigte Einschaltung von Hochzieh- oder Niederziehtransistoren zu bewirken, ist durch IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE, Mai 1988, Seiten 551 bis 554 sowie PATENT ABSTRACT OF JAPAN, Bancl 10, Nr. 289 (E-443)< 2345> , 2. Oktober 1986, offenbart.
Es ist ein Ziel der vorliegenden Erfindung, wie sie in den unabhängigen Ansprüchen definiert ist, verbesserte Schaltungsanordnungen für die Implementierung des Konzepts des zweiphasigen oder zweischrittigen oder verzweigten Einschaltens von Senke- und Quellenströmen in Ausgangspufferschaltungen für die Herabsetzung durch Schalten induzierten Rauschens zu schaffen. Die neuen Schaltungsanordnungen unterteilen und verringern in ähnlicher Weise die Spitzen des Masserücksprungs und Unterschusses und VCC-Durchhängers und Überschusses, indem man den relativ hohen primären Senke- und Quelleströmen frühe kleine sekundäre Senke- und Quelleströme vorausschickt.
Ein Merkmal der Erfindung besteht darin, den Spannungspegel am Ausgang von Ausgangspufferschaltungen während Schaltübergängen zu erfassen. Nach Einleitung des frühen kleinen sekundären Senke- oder Quellentroms wird dann der primäre Senke- oder Quellenstrom eingeleitet bei Erfassung eines ausgewählten Schwellenspannungspegels am Ausgang.
Demgemäß ermöglicht die Erfindung das Einschalten des Niederziehtransistorelements und vorzugsweise auch des Hochziehtransistorelements eines Ausgangspufferschaltkreises mit Verzweigung und Phasenlage. Durch Erfassen des Spannungspegels am Ausgang nach Einleitung des frühen kleinen sekundären Senke- oder Quellenstromes kann das Stromabführen bzw. Stromzuführen entsprechend dem am Ausgang erfaßten Spannungspegel eingeleitet werden.
Die Erfindung ermöglicht die Realisierung von verzweigt einschaltenden Ausgangspufferschaltkreisen ohne die Notwendigkeit von RC- Verzögerungsnetzwerken, so daß die primären Senke- und Quellenströme am Ende der Standardausbreitungsverzögerung ohne irgendwelche weiteren RC- Zeitkonstantenverzögerung eingeleitet werden.
Eine bevorzugte Ausführungsform der Erfindung realisiert diese Ergebnisse durch eine Verbesserung bezüglich des Basisausgangspuffers. Ein relativ kleine Stromführungskapazität aufweisendes sekundäres Niederziehtransistorelement ist mit seinen ersten und zweiten Anschlußleitungen des Strompfades parallelgelegt zu den ersten und zweiten Anschlußleitungen des Strompfades des relativ große Stromführungskapazität aufweisenden primären Niederziehtransistorelements. Gemäß der Erfindung ist ein erster ausgangsspannungsabtastender Schalterkreis in Serie geschaltet zwischen die Steueranschlußleitungen des sekundären und primären Niederziehtransistorelements für das Steuern des Leitungszustandes des primären Niederziehtransistorelements entsprechend dem Spannungspegel am Ausgang.
Das sekundäre Niederziehtransistorelement ist mit seiner Steueranschlußleitung in den Ausgangspufferschaltkreis gekoppelt zum Empfang eines Signals, das sich durch den Ausgangspufferschaltkreis ausbreitet vor der Steueranschlußleitung des primären Niederziehtransistorelements. Das sekundäre Niederziehtransistorelement leitet demgemäß einen relativ kleinen Entladestrom von dem Ausgang ein, bevor der relativ hohe Entladestrom des primären Niederziehtransistorelements durchgeschaltet wird. Das primäre Niederziehtransistorelement wird dann eingeschaltet durch den ersten Ausgangsspannungserfassungsschalterkreis.
Der erste Ausgangsspannungserfassungsschalterkeis reagiert auf den Ausgangsspannungspegel für das Einschalten des primären Niederziehtransistorelements. Der erste Ausgangsspannungserfassungsschalterkreis schaltet das primäre Niederziehtransistorelement während des Übergangs von hohem auf niedriges Potential am Ausgang ein, wenn der Ausgangsspannungspegel auf einen ersten Schwellenspannungspegel unter dem hohen Potential fällt. Beispielsweise kann der erste Ausgangsspannungserfassungsschalterkreis aufgebaut und angeordnet werden für das Einschalten des primären Niederziehtransistorelements, wenn die Ausgansspannung auf etwa 1 Volt unter das hohe Potential VCC fällt.
In der bevorzugten Schaltungsausführung der Erfindung ist das Verhältnis der Stromführungskapazitäten des primären zum sekundären Niederziehtransistorelements mindestens etwa 4 zu 1 und vorzugsweise im Bereich von etwa 4/1 zu 7/1. Für die Realisierung mit MOS-Transistorelementen mit festliegenden Kanallängen ist deshalb das Verhältnis der Kanalbreiten des primären zum sekundären Niederziehtransistorelement ebenfalls mindestens 4 zu 1 und vorzugsweise im Bereich von etwa 4/1 bis 7/1.
Wenn das primäre und das sekundäre Niederziehtransistorelement NMOS-Transistorelemente sind, ist der bevorzugte erste Ausgangsspannungserfassungsschalterkreis ein PMOS-Transistorelement mit einer und einer zweiten Anschlußleitung des Strompfades in Serie gekoppelt zwischen die Steueranschlußleitung des sekundären und primären Niederziehtransistorelements. Die dritte Steueranschlußleitung des PMOS-Transistorelements ist mit dem Ausgang gekoppelt für das Erfassen des Ausgangsspannungspegels. Ein Merkmal dieser Anordnung ist, daß das die Ausgangsspannung erfassende PMOS-Transistorelement als Schalter leitend wird während des Überganges von hohem auf niedriges Potential am Ausgang, wenn der Ausgangsspannungspegel auf eine Spannungsdifferenz von hohem Potential abfällt gleich der Durchschaltspannung des PMOS-Transistorelements. Beispielsweise wird das PMOS-Transistorelement leitend, wenn der Ausgangsspannungspegel etwa 1 Volt unter das hochliegende Potential VCC gefallen ist. Das Steuersignal kann sich deshalb von der Steueranschlußleitung des sekundären Niederziehtransistorelements zu der Steueranschlußleitung des primären Niederziehtransistorelements ausbreiten. Das primäre Niederziehtransistorelement wird deshalb leitend zum Vervollständigen der Entladung der Lastkapazität am Ausgang.
Die vorliegende Erfindung erreicht demgemäß das Ziel des gespaltenen Durchschaltens der Niederziehtransistorelemente und der Entladung der in der Lastkapazität gespeicherten Ladung in zwei Schritten, wie in der früheren Anmeldung. Die Masserauschspitzen des Masserücksprungs und des Masseunterschusses werden demgemäß aufgespalten in ein erstes und ein zweites Rücksprungereignis und Unterschußereignis bei im wesentlichen 50% des Rauschpegels von konventionellen Schaltkreisen.
Dies wird jedoch erreicht ohne die Notwendigkeit der Verwendung eines separaten Niederziehverzögerungswiderstandselements mit begleitender RC-Zeitkonstantenverzögerung in der Signalausbreitung. Darüberhinaus stellt sich die Schaltung der vorliegenden Erfindung selbst ein bei der Ausspaltung der Rauschspitzen in zwei Unterspitzen von im wesentlichen gleichem Wert für Anwendungsfälle hohe Lastkapazitäten. Für Anwendungsfälle hoher Lastkapazitäten mit größerer Ladungsspeicherung wird eine größere Entladung ermöglicht während des ersten Ereignisses, bevor das primäre Niederziehtransistorelement durchgeschaltet wird, was eine Einstellung bezüglich größerer Lastkapazitäten und größerer Ladungsspeicherung am Ausgang bedeutet.
Die Erfindung verwendet einen ersten Spannungserfassungskreis am Ausgang für das Erfassen des Abfalls des Spannungspegels am Ausgang während des Überganges von hohem auf niedriges Potential. Der erste Spannungserfassungsschaltkreis umfaßt außerdem eine Schaltung mit einem aktiven schaltenden Element in dem Steuerkreis zwischen dem sekundären und dem primären Niederziehtransistorelement. Bei Verringerung des Spannungspegels am Ausgang während des Abführens von Strom durch das sekundäre Niederziehtransistorelement auf einen ausgewählten Schwellenspannungspegel schaltet der aktive Schalterkreis das primäre Niederziehtransistorelement durch. In dem bevorzugten Beispiel der Ausführung führt ein einziges Transistorelement, wie ein PMOS- oder NMOS-Transistorelement, beide Erfassungsfunktionen der Erfassung des Spannungspegels am Ausgang wie auch der aktiven Elementschaltfunktion aus zum Ermöglichen der Steuersignalausbreitung zu der Steuerklemmenleitung des primären Niederziehtransistorelement.
Um das Ausschalten des primären Niederziehtransistorelementes während des umgekehrten Überganges von niedrigem auf hohes Potential am Ausgang zu beschleunigen, sieht die Erfindung ein erstes Schaltkreisbypaßtransistorelement vor, das mit seiner ersten und zweiten Anschlußleitung des Strompfades zwischen die Steueranschlußleitung des primären Niederziehtransistorelements und Masse geschaltet ist. Eine erste Schaltungsbypaßsteuerschaltung koppelt die Steueranschlußleitung des Bypaßtransistorelements wirksam an die Steueranschlußleitung des sekundären Niederziehtransistorelements. Dies ermöglicht das Umgehen der ersten Ausgangsspannungserfassungs- und Schalterschaltung für schnelles Ausschalten des primären Niederziehtransistorelements während des Übergangs von niedrigem auf hohes Potential am Ausgang. Typischerweise umfaßt die Bypaßsteuerschaltung ein invertierendes Element für das Anlegen des Signals richtiger Polarität an die Steueranschlußleitung des Bypaßtransistorelements.
Gemäß einer beispielhaften alternativen Ausführungsform kann die erste Ausgangsspannungserfassungsschalterschaltung eine oder mehrere Verstärkerstufen umfassen. Beispielsweise kann die Ausgangsspannungserfassungsschalterschaltung eine CMOS-Verstärkerinverterstufe umfassen, wobei die gemeinsamen Steueranschlußleitungen der CMOS-Transistorelemente an den Ausgang gekoppelt sind. Der Ausgang dieser CMOS-Verstärkerinverterstufe kann seinerseits angekoppelt sein an die Steueranschlußleitung eines NMOS-Transistorelements. Die erste und die zweite Anschlußleitung des Strompfades des NMOS-Transistorelements sind in Serie gekoppelt zwischen die Steueranschlußleitung des sekundären und des primären Niederziehtransistorelements für das Ein- bzw. Ausschalten des Steuersignalausbreitungspfades zu der Steueranschlußleitung des primären Niederziehtransistorelements.
Gemäß einem anderen Merkmal der Erfindung kann ein separates Niederziehverzögerungswiderstandselements ausgewählten Widerstandswertes in Serie zwischen die Steueranschlußleitungen des sekundären und des primären Niederziehtransistorelements gekoppelt sein. Das separate Niederziehverzögerungswiderstandselement ist parallel gekoppelt mit dem ersten Ausgangsspannungserfassungsschalterkreis. Auf diese Weise kann die Schaltung in derselben Weise arbeiten wie die Schaltung nach der früheren Anmeldung unter Verwendung der RC-Zeitkonstanten-Steuersignalausbreitungsverzögerung für Anwendungsfälle mit relativ kleinen Ausgangslastkapazitäten, beispielsweise in der Größenordnung von 50 pf. Für sehr hohe Lastkapazitäten CL ist die Ausgangsspannungserfassungsschalterschaltung wie das PMOS-Transistorelement in der Lage, einzuschalten und die RC-Zeitkonstantenverzögerung des Niederziehverzögerungswiderstandselements zu umgehen. Für Anwendungen mit sehr niedrigem Rauschen und leichten Lastbedingungen ist demgemäß die ursprüngliche Schaltungsanordnung der früheren Anmeldung wirksam. Für exzessive Verzögerung herrührend von hohen Lastkapazitätsladungsspeicherungen überwindet andererseits die Ausgangsspannungserfassungs- und Schalterschaltungsanordnung der vorliegenden Erfindung den ursprünglichen Schaltkreis und ist wirksam zum Einleiten des hohen Senkestromes des primären Niederziehtransistorelements.
Die Schaltungsanordnung der vorliegenden Erfindung kann optimiert werden bezüglich Fällen unterschiedlicher Belastung. Demgemäß wird das Verhältnis der Kanalbreiten oder allgemeiner das Verhältnis der Stromführungskapazitäten des primären und des sekundären Niederziehtransistorelements eingestellt entsprechend der erwarteten Ausgangslastkapazität CL des jeweiligen Anwendungsfalles. Der Ausgangsspannungserfassungs- und Schalterschaltkreis der vorliegenden Erfindung parallel mit dem Niederziehverzögerungswiderstandselement schafft wirksam ein Ausgangslogik-ODER-Gatter, welches das primäre Niederziehtransistorelement steuert. Entweder fällt der Spannungspegel am Ausgang auf den gewählten Schwellenspannungspegel unter Einschaltung des Ausgangsspannungserfassungsschalterschaltkreises, was das primäre Niederziehtransistorelement mit hoher Stromführungskapazität einschaltet, oder das primäre Niederziehtransistorelement schaltet ein nach der RC-Zeitkonstantenverzögerung des separaten parallelen Niederziehverzögerungswiderstandselements.
Ähnliche Schaltungsanordnungen sind gemäß der Erfindung für die Speiseseite der Ausgangspufferschaltung vorgesehen. Ein sekundäres Hochziehtransistorelement mit relativ kleiner Stromführungskapazität ist mit seiner ersten und zweiten Anschlußleitung seines primären Strompfades parallelgeschaltet den ersten und zweiten Anschlußleitungen des Strompfades des primären Hochziehtransistorelements. Eine zweite Ausgangsspannungserfassungs- und Schalterschaltung ist in Serie geschaltet zwischen die Steueranschlußleitungen des sekundären und primären Hochziehtransistorelements für die Steuerung des Leitungszustandes des primären Hochziehtransistorelements.
Der zweite Ausgangsspannungserfassungs- und Schalterschaltkreis reagiert in ähnlicher Weise auf den Ausgangsspannungspegel für das Durchschalten des primären Hochziehtransistorelements während des Überganges von niedrigem auf hohes Potential am Ausgang bei einem ausgewählten Schwellenspannungspegel oberhalb des niedrigen Potentials. In ähnlicher Weise sind bevorzugte Parameterwertanordnungen anwendbar auf den zweiten Ausgangsspannungserfassungs- und Schalterschaltkreis auf der Leistungsversorgungsseite des Ausgangspufferschaltkreises. Der zweite Ausgangsspannungserfassungs- und Schalterschaltkreis kann auch angewandt werden in Parallelkombination mit einem zweiten getrennten Hochziehverzögerungswiderstandselement ausgewählten Widerstandswertes, zwischen die Steueranschlußleitung des sekundären und des primären Hochziehtransistorelements gekoppelt.
Für schnelles Abschalten des Hochziehtransistorelements während des Überganges von hohem auf niedriges Potential am Ausgang umgeht ein zweites Schaltungsbypaßtransistorelement und ein zweiter Schaltungsbypaßsteuerschaltkreis den zweiten Ausgangsspannungserfassungs- und Schalterschaltkreis.
Andere Ziele, Merkmale und Vorteile der Erfindung werden deutlich aus der nachfolgenden Beschreibung und den begleitenden Zeichnungen.
Fig. 1 ist ein schematisches Schaltungsdiagramm eines MOS-Ausgangspuffers nach dem Stand der Technik.
Fig. 2 ist ein schematisches Schaltungsdiagramm einer Ausgangspufferschaltung mit einer Ausgangsspannungserfassung gemäß der Erfindung zwecks Verringerung des durch Umschalten hervorgerufenen Rauschens.
Fig. 3 ist ein weiteres detailliertes schematisches Schaltungsdiagramm einer Ausgangspufferschaltung mit Ausgangsspannungserfassung gemäß der Erfindung.
Fig. 4 ist ein detailliertes fragmentarisches schematisches Schaltungsdiagramm eines alternativen Ausgangsspannungserfassungs- und Schalterschaltkreises unter Verwendung einer Leseverstärkerstufe oder einer invertierenden Verstärkerstufe.
Fig. 5 ist ein detailliertes fragmentarisches schematisches Schaltungsdiagramm einer anderen Ausgangsspannungserfassungs- und Schalterschaltung in paralleler Kombination mit einem Niederziehverzögerungswiderstandselement.
Ein konventioneller MOS-Transistorausgangspuffer 10 nach dem Stand der Technik ist in Fig. 1 wiedergegeben. Mehrere Ausgangspuffer dieses Typs können beispielsweise als Ausgangspuffer in einem oktalen Pufferleitungstreiber eingefügt sein. Das Niederziehtransistorelement wird von dem NMOS-Transistor N3 mit relativ großer Stromführungskapazität gebildet. Das Hochtransistorelement wird von dem PMOS-Transistorelement P3 mit relativ großer Stromführungskapazität gebildet. Der Ausgangspuffer 10 ist eine nichtinvertierende Dreizustandsausgangskomponente, und Datensignale breiten sich vom Eingang VIN zum Ausgang VOUT aus. Das Dreizustandsausgangsentsperr- bzw. sperrsignal wird angelegt an die OE-Eingangsklemme.
Ein Datensignal am Eingang VIN gelangt durch zwei invertierende Stromverstärkerstufen 12, 14 und wird dann mit derselben Polarität wie der Eingang an NAND-Gatter und NOR-Gatter 16 angelegt. NAND-Gatter 15 steuert das Hochziehtransistorelement P3. NOR-Gatter 16 steuert das Niederziehtransistorelement N3. Der zweite Eingang zu jedem der Gatter 15, 16 wird von der OE-Eingangsklemme abgeleitet.
Ein Ausgangsentsperrsignal DE wird in invertierender Polarität an die Dreizustands-OE-Klemme angelegt. Dieses Dreizustandssignal gelangt durch erste und zweite invertierende Stromverstärkerstufen 18, 20 und wird mit gleicher Polarität wie das -Signal an den Eingang von NOR-Gatter 16 angelegt. Das Dreizustandssignal gelangt auch durch erste und zweite invertierende Stufen von Stromverstärkern 18, 20 und eine dritte Inverterstufe 22, bevor es an den Eingang von NAND-Gatter 15 angelegt wird. Das Dreizustandssignal, angelegt an den Eingang von NAND- Gatter 15, hat demgemäß entgegengesetzte Polarität gegenüber dem -Signal und liegt in Phase mit dem Ausgangsentsperrsignal OE.
Die Logikgatteranordnung des Ausgangspuffers 10 der Fig. 1 liefert Ausgangsdatensignale hohen bzw. niedrigen Potentials an den Ausgang VOUT in Phase mit den Datensignalen vom Eingang VIN während des Zweizustandsbetriebes, wenn das Ausgangsentsperrsignal OE hoch liegt ( niedrig). Wenn das OE-Signal niedrig liegt ( hoch) während des hochimpedanten dritten Zustandes, wird sowohl das Hochziehtransistorelement P3 als auch das Niederziehtransistorelement N3 gesperrt. Der Ausgang VOUT erscheint als eine hohe Impedanz gegenüber anderen Ausgangspuffern auf einem gemeinsamen Bus.
Ein verbesserter Ausgangspufferschaltkreis 40 gemäß der Erfindung ist in Fig. 2 dargestellt. Integrierte Schaltkreiselemente und Komponenten, welche dieselben Funktionen ausführen wie im Ausgangspufferschaltkreis 10 der Fig. 1, sind mit den gleichen Bezugszeichen oder Bezugsbezeichnungen versehen. Da Fig. 1 aus der früheren Anmeldung reproduziert wurde, werden die MOS-Transistorsymbole, die dort für PMOS- Transistorelement P3 und NMOS-Transistorelement N3 verwendet wurden, in Fig. 1 wieder aufgegriffen. In den Schaltkreisen der vorliegenden Erfindung, illustriert in Fig. 2 bis 5, werden vereinfachte Symbole für die PMOS- und NMOS-Transistorelemente verwendet.
Zusätzlich zu den Schaltkreiskomponenten und Elementen, die mit Fig. 1 übereinstimmen, umfaßt der verbesserte Ausgangspufferschaltkreis der Fig. 2 das sekundäre Hochziehtransistorelement P1 und sekundäre Niederziehtransistorelement N1. Das sekundäre Niederziehtransistorelement N1 ist mit seinen ersten und zweiten Anschlußleitungen des Strompfades parallel mit den ersten und zweiten Anschlußleitungen des primären Niederziehtranistorelements N3 zwischen den Ausgang VOUT und Masse gekoppelt. Die entsprechenden Steueranschlußleitungen der Transistorelemente N1 und N3 sind in eine Serienschaltung gekoppelt mit den ersten und zweiten Anschlußleitungen des Strompfades des Ausgangsspannungserfassungsniederzieh-Steuerschaltertransistorelements P4. Ein Datensignal am Eingang VIN, das sich durch den Datenpfad des Ausgangspufferschaltkreises ausbreitet, trifft deshalb zuerst auf das sekundäre Niederziehtransistorelement N1.
Für einen Übergang von hohem zu niedrigem Potential am Ausgang VOUT erscheint ein Signal hohen Potentials an dem Steuergate des sekundären Niederziehtransistorelements N1, schaltet N1 durch zum Einleiten eines relativ kleinen Abfuhrstroms für das Entladen der Ausgangslastkapazität. Die Steuergateanschlußleitung des Ausgangsspannungserfassungstransistorelements P4 erfaßt den Spannungsabfall am Ausgang VOUT und folgt diesem. Wenn die Spannung am Ausgang um eine Spannungsdifferenz gefallen ist gleich der Einschaltspannung des Transistorelements P4, angelegt über dem P4-Gate und seiner Source, schaltet das Transistorelement P4 durch. Das Ausgangsspannungserfassungstransistorelement P4 dient auch als primärer Niederziehschalter, welcher das Hochpotentialpegelsignal zum Gate des primären Niederziehtransistorelements N3 überträgt. Das primäre Niederziehtransistorelement N3 leitet und vollendet die Entladung der Ausgangslastkapazität. Die Abfuhr von Strom von dem Ausgang und die Entladung der Ausgangslastkapazität wird demgemäß in zwei Stufen bewirkt mit "verzweigtem" Einschalten der entsprechenden Niederziehtransistorelemente.
Ein Merkmale des erste Ausgangsspannungserfassungsschaltkreises, gebildet durch das Ausgangsspannungserfassungs- und Primärniederziehsteuerschaltertransistorelement P4, besteht darin, daß er als ein positiver Rückkopplungsschaltkreis wirkt. Mit zunehmendem Spannungsabfall am Ausgang nimmt die Leitung von P4 zu unter "härterem" Durchschalten des primären Niederziehtransistorelements N3, womit der Senkestrom zunimmt und die Ausgangsspannung weiter abfällt.
In ähnlicher Weise ist auf der Leistungsversorgungsseite des Ausgangspufferschaltkreises das sekundäre Hochziehtransistorelement P1 mit seinen ersten und zweiten Anschlußleitungen seines Strompfades parellelgekoppelt mit den Strompfanschlußleitungen des primären Hochziehtransistorelements P3 zwischen der hohen Potentialleistungsversorgung VCC und dem Ausgang VOUT. Die entsprechenden Steueranschlußleitungen des sekundären und primären Hochziehtransistorelements P1 und P3 sind in Serie gekoppelt mit den ersten und zweiten Anschlußleitungen des Strompfades des Ausgangsspannungserfassungs- und Hochziehsteuerschaltertransistorelements N4. Ein Datensignal am Eingang VIN, das sich durch den Datenpfad des Ausgangspufferschaltkreises ausbreitet, trifft deshalb zuerst auf das Steuergate des sekundären Hochziehtransistorelements P1.
Im Falle eines Potentialübergangs von niedrig nach hoch am Ausgang VOUT trifft ein Signal niedrigen Potentials am Steuergate des sekundären Hochziehtransistorelements P1 ein. Das Transistorelement P1 schaltet ein und leitet einen relativ kleinen Versorgungsstrom ein zum Initiieren der Ladung der Ausgangskapazität. Die Steuergateanschlußleitung des Ausgangsspannungserfassungstransistorelements N4 ist mit dem Ausgang VOUT gekoppelt und erfaßt den Anstieg des Spannungspegels am Ausgang und folgt diesem. Wenn die Spannungsdifferenz in dem Anstieg am Ausgang VOUT gleich der Durchschaltspannung des Transistorelements N4 ist, angelegt über Gate- und Sourceanschlüssen des N4, schaltet das Transistorelement N4 durch. Das Ausgangsspannungserfassungstransistorelement N4 arbeitet deshalb ebenfalls als primäres Hochziehsteuerschaltertransistorelement, welches das Signal niedrigen Potentials zum Steuergate des primären Hochziehtransistorelements P3 überträgt. Das primäre Hochziehtransistorelement P3 wird leitend und vollendet das Laden der Ausgangskapazität mit dem relativ hohen Versorgungsstrom unter Hochziehen des Ausgangsspannungspegels auf hohes Potential. Die Einspeisung von Strom zu dem Ausgang VOUT und das Laden der Ausgangskapazität wird deshalb in zwei Stufen bewirkt mit "verzweigter Einschaltung" der Ausgangshochziehtransistorelemente.
Ein Merkmal des zweiten Ausgangsspannungserfassungsschaltkreises, gebildet durch das Ausgangsspannungserfassungs- und Primärhochziehsteuerschaltertransistorelement N4, besteht darin, daß es ebenfalls als ein positiver Rückkopplungsschaltkreis wirkt.
Zum Beschleunigen des Abschaltens des primären Niederziehtransistorelements N3 während des Übergang von niedrigem auf hohes Potential am Ausgang ist ein Niederziehverzögerungsbypaßtransistorelement N2 mit seinen ersten und zweiten Anschlußleitungen des Strompfades zwischen die Steuergateanschlußleitung des primären Niederziehtransistorelements N3 und Masse gekoppelt. Ein erster Bypaßsteuerschaltkreis koppelt die Gateanschlußleitung des ersten Bypaßtransistorelements N2 mit der Gateanschlußleitung des sekundären Niederziehtransistorelements N1. Der erste Bypaßsteuerschaltkreis umfaßt eine invertierende Verstärkerstufe 42 für das Anlegen des Signals richtiger Polarität an die Steuer- oder Gateanschlußleitung des Bypaßtransistorelements N2. Im Ergebnis wird der erste Ausgangsspannungserfassungs- und Niederziehsteuerschalterschaltkreis, gebildet vom Transistorelement P4, für rapides Ausschalten des primären Niederziehtransistorelements N3 während des Übergangs von niedrigem auf hohes Potential am Ausgang umgangen.
In ähnlicher Weise ist zur Beschleunigung des Ausschaltens des primären Hochziehtransistorelements P3 während des Übergangs von hohem auf niedriges Potential am Ausgang ein zweites Bypaßtransistorelement P2 mit seinen ersten und zweiten Anschlußleitungen seines Strompfades zwischen die Steuergateanschlußleitung des primären Hochziehtransistorelements P3 und die hohes Potential führende Leistungsversorgung VCC gekoppelt. Ein zweiter Bypaßsteuerschaltkreis, der die invertierende Verstärkerstufe 44 umfaßt, koppelt die Steuergateanschlußleitung des zweiten Bypaßtransistorelements P2 mit der Steuergateanschlußleitung des sekundären Hochziehtransistorelements P1. Dieser zweite Bypaßschaltkreis umgeht den zweiten Ausgangsspannungserfassungs- und Hochziehsteuerschalterschaltkreis, gebildet durch Transistorelement N4, für rapides Abschalten des primären Hochziehtransistorelements P3 während des Übergang von hohem auf niedriges Potential am Ausgang.
Der Ausgangspufferschaltkreis der Fig. 2 ist ein nichtinvertierender Puffer. Beispielsweise führt ein Datensignal hohen Potentials, das am Eingang VIN erscheint, zu einem Datensignal hohen Potentials am Ausgang VOUT. Der Schaltkreis der vorliegenden Erfindung ist auch wiedergegeben in einem anderen nichtinvertierenden Ausgangspuffer, wie in Fig. 3 gezeigt. Die gleichen wirksamen Komponenten des Ausgangsspannungserfassungs- und Hochzieh- bzw. Niederziehsteuerschalterschaltkreises sind mit den gleichen Bezugszeichen und Bezugsbezeichnungen gezeigt. Der Datenpfad der Ausgangspufferschaltung der Fig. 3 umfaßt jedoch vereinfachte Verstärkungseingangsstufen 50, 52 anstelle der sequentiellen invertierenden Verstärker und Vortreiberstufen der Fig. 2.
Eine Variation in dem Ausgangsspannungserfassungs- und Niederziehsteuerschalterschaltkreis für die Masseseite der Ausgangspufferschaltung ist in dem fragmentarischen Schaltungsabschnitt der Fig. 4 wiedergegeben. Das einzige Spannungserfassungs- und Schaltertransistorelement P4 der Fig. 2 und 3 ist ersetzt durch eine Ausgangsspannungserfassungsinvertierverstärkerstufe, gebildet durch Transistorelemente N5 und P5, und ein aktives Steuerschaltertransistorelement N6 in dem Steuergateanschlußpfad des primären Niederziehtransistorelements N3. Wie in Fig. 4 gezeigt, erfaßt, wenn das sekundäre Niederziehtransistorelement N1 leitend ist, der Erfassungsverstärker N5, P5 den Spannungsabfall am Ausgang VOUT und folgt diesem und liefert ein invertiertes verstärktes Signal an das Steuergate von Niederziehsteuerschaltertransistorelement N6. Wenn der Spannungspegel am Ausgang VOUT um den gewünschten Schwellenspannungsdifferenzpegel unter hohes Potential VCC gefallen ist, wird das Niederziehsteuerschaltertransistorelement N6 leitend und überträgt ein Signal hohen Potentials zum Steuergate des primären Niederziehtransistorelements N3. Das primäre Niederziehtransistorelement N3 wird leitend und vervollständigt die Entladung und das Niederziehen des Ausgangs mit einem relativ hohen Abführstrom. Eine ähnliche Anordnung kann auf der Versorgungsseite des Ausgangspufferschaltkreises vorgesehen werden mit einer Erfassungsverstärkerstufe, in der die Positionen der Transistorelemente N5, P5 umgekehrt oder invertiert sind und worin das Niederziehsteuerschaltertransistorelement N6 ersetzt ist durch ein PMOS-Hochziehsteuerschaltertransistorelement P6. Andere Schaltungsanordnungen für die Ausgangsspannungserfassung und Niederzieh- und Hochziehsteuerschalter können ebenfalls vorgesehen sein.
Ein anderer alternativer Ausgangsspannungserfassungs- und Niederziehsteuerschalterschaltkreis für die Masseseite des Ausgangspuffers ist fragmentarisch in Fig. 5 wiedergegeben. In diesem Beispiel wird der Ausgangsspannungserfassungs- und Niederziehschalterschaltkreis von PMOS-Transistorelement P4 wie in den Beispielen der Fig. 2 und 3 gebildet. Ein Niederziehverzögerungswiderstandselement R1 der Bauart wie beispielsweise in der früheren Anmeldung beschrieben ist jedoch parallel gekoppelt mit dem Ausgangsspannungserfassungs- und Niederziehsteuerschalterschaltkreis zwischen die Steuergateanschlußleitungen des sekundären und primären Niederziehtransistorelements N1 bzw. N3. Das Ausgangsspannungserfassungs- und Niederziehsteuerschaltertransistorelement P4 und das parallele Niederziehverzögerungswiderstandselement R1 bewirken ein logisches ODER für die Verarbeitung von Umschaltvorgängen am Ausgang und das Steuern des Leitungszustandes des primären Niederziehtransistorelements N3.
In bestimmten Anwendungsfällen mit relativ kleiner Ausgangslastkapazität CL initiiert das sekundäre Niederziehtransistorelement N1 den kleinen Senkestrom und die erste Stufe oder den ersten Schritt des Abführens von Strom und die erste Stufe oder den ersten Schritt des verzweigten Einschaltens der Niederziehtransistorelemente. Nach der RC- Zeitkonstantenverzögerung, eingeführt durch das RC-Netzwerk von Niederziehverzögerungswiderstandselement R1 und der Kanalkapazität des primären Niederziehtransistorelements N3 gelangt ein Signal hohen Potentials von dem Steuergate des sekundären Transistorelements N1 zum Gate des Transistorelements N3. Das primäre Niederziehtransistorelement N3 beendet den zweiten Schritt oder die zweite Stufe des verzweigten Einschaltens der Niederziehtransistorelemente und des verzweigten Niederziehens am Ausgang mit dem relativ hohen Senkestrom.
Im Anwendungsfall mit relativ hohen Ausgangslastschaltkreisen und relativ großen Ausgangslastkapazitäten CL erfaßt das Ausgangsspannungserfassungstransistorelement P4 den Spannungsabfall am Ausgang VOUT und folgt diesem. Wenn die Ausgangsspannung VOUT unter das hohe Potential VCC um eine Spannungsdifferenz abfällt gleich der Durchschaltspannung des Transistorelements P4 wird der parallele Zweig der Niederziehschalterschaltung durch das Transistorelement P4 leitend und umgeht das RC- Netzwerk und die RC-Zeitkonstantenverzögerung. Das primäre Niederziehtransistorelement N3 schaltet prompt ein zum Vollenden der Entladung der hohen Ausgangslastkapazität mit dem relativ hohen Senkestrom.

Claims

1. Ein Ausgangspuffer (40) für das Verringern von durch Schalten induziertem Rauschen in Hochgeschwindigkeits-integrierten-Schaltkreiskomponenten, welcher Ausgangspuffer einen Eingang (Vin) hat für den Empfang von Datensignalen hohen bzw. niedrigen Potentials, einen Ausgang (Vout) für die Abgabe von Datensignalen, die sich durch den Ausgangspuffer ausgebreitet haben, relativ hohe Stromführungskapazität aufweisende primäre Augangstransistorelemente (N3, P3), die in Wirkkopplung stehen mit dem Ausgang für das Abführen eines relativ hohen Entladestroms von dem Ausgang an Masse und Zuführen eines relativ hohen Ladestromes zu dem Ausgang von einer Leistungsversorgung (VCC), wobei jedes Transistorelement eine Zuführungs- oder Abführungsstromleitung aufweist zwischen einer ersten und einer zweiten Anschlußklemme,und mit einer dritten Steuerklemmenleitung für die Steuerung des Leitungszustandes des Strompfades;

mit mindestens einem relativ kleine Stromführungskapazität aufweisenden sekundären Ausgangstransistorelement (N1, P1), das mit seiner ersten und zweiten stromführenden Anschlußleitung parallel zu den ersten und zweiten stromführenden Anschlußklemmen jeweils eines der Ausgangstransistorelemente geschaltet ist und mit seiner Steuerklemmenleitung in den Ausgangspuffer gekoppelt ist zum Empfang eines Signals, das sich durch den Ausgangspuffer vor der Steuerklemmenleitung des primären Ausgangstransistorelements ausbreitet zum Initiieren eines relativ kleinen Abführ- oder Zuführstromes an dem Ausgang vor dem Schalten des relativ hohen Abführ- oder Zuführstromes des primären Ausgangstransistorelements, und

mit Mitteln, die in Serie geschaltet sind zwischen die Steuerklemmenleitungen der entsprechenden sekundären und primären Ausgangstransistorelemente für die Steuerung des Leitungszustandes des primären Ausgangstransistorelements, dadurch gekennzeichnet, daß die Mittel mindestens einen Strompfad eines Transistorelements (N4, P4) umfassen mit einer Steuerklemmenleitung angekoppelt an den Ausgang, wodurch das mindestens eine Transistorelement zur Reaktion gebracht wird auf den Ausgangsspannungspegel für das Einschalten des primären Ausgangstransistorelements während des Überganges am Ausgang bei einem ausgewählten ersten Schwellenspannungspegel.

2. Der Ausgangspuffer nach Anspruch 1, bei dem das Verhältnis der Stromführungskapazitäten der primären und sekundären Ausgangstransistorelemente und die Werte des ersten Schwellenspannungspegels so ausgewählt sind, daß die erste Rauschspitze, hervorgerufen durch das Einschalten des sekundären Ausgangstransistorelementes, und die zweite Rauschspitze, hervorgerufen durch das Einschalten des jeweiligen primären Ausgangstransistorelementes, im wesentlichen gleich sind.

3. Der Ausgangspuffer nach Anspruch 1, bei dem das primäre und das sekundäre Transistorelement MOS-Transistorelemente umfassen und bei dem das Verhältnis der Kanalbreiten des primären zum sekundären Transistorelement und damit das Verhältnis der Stromführungskapazität mindestens etwa 4 : 1 beträgt.

4. Der Ausgangspuffer nach Anspruch 3, bei dem das Verhältnis der Kanalbreite und damit der Stromführungskapazitäten des primären zum sekundären Transistorelement im Bereich von etwa 4 : 1 bis 7 : 1 ist.

5. Der Ausgangspuffer nach einem der vorangehenden Ansprüche, bei dem die Transistorelemente MOS-Transistorelemente umfassen, wobei primäre und sekundäre Herabziehtransistorelemente NMOS-Transistorelemente umfassen und bei dem das auf den Ausgangsspannungspegel reagierende Transistorelement ein PMOS-Transistorelement P4 umfaßt.

6. Der Ausgangspuffer nach einem der vorangehenden Ansprüche, ferner umfassend ein getrenntes Verzögerungswiderstandselement (R1) ausgewählten Widerstandswertes, das in Wirkkopplung in Serie liegt zwischen den Steuerklemmenleitungen des sekundären und des primären Niederziehtransistorelements und parallel zu dem Spannungspegel reagierenden Transistorelement (P4).

7. Der Ausgangspuffer nach Anspruch 6, bei dem das Verzögerungselement ein P+ diffundiertes Widerstandselement umfaßt.

8. Der Ausgangspuffer nach Anspruch 2, bei dem das Verhältnis der Stromführungskapazitäten eines primären und eines sekundären Niederziehtransistorelements und der Wert des ersten Schwellenspannungspegels so ausgewählt sind, daß der erste positive Masseanstieg des Potentials (erster Masseabprall), hervorgerufen durch Einschalten des sekundären Niederziehtransistorelements, und der zweite positive Massepotentialanstieg (zweiter Masseabprall), hervorgerufen durch das Einschalten des primären Niederziehtransistorelements im wesentlichen gleich sind.

9. Der Ausgangspuffer nach einem der vorangehenden Ansprüche mit einer Verstärkerstufe (N5, P5), die zwischen den Ausgang und die Steuerklemmleitung des spannungspegelreagierenden Transistorelements gekoppelt ist.

10. Der Ausgangspuffer nach einem der Ansprüche 1 bis 9, bei dem ein erstes spannungspegelreagierendes Transistorelement (P4) in Serie geschaltet ist zwischen die Steuerklemmenleitung des primären (N3) und sekundären (N1) Niederziehtransistorelements und ein zweites spannungspegelreagierendes Transistorelement (N4) in Serie gekoppelt ist zwischen die Steuerklemmenleitungen eines primären (P3) und sekundären (P1) Hochziehtransistorelements.

11. Der Ausgangspuffer nach Ansprüchen 5 und 10, bei dem das primäre und das sekundäre Hochziehtransistorelement PMOS-Transistorelemente umfassen und bei dem das zweite spannungspegelreagierende Transistorelement ein NMOS-Transistorelement umfaßt.

12. Der Ausgangspuffer nach Anspruch 11, bei dem das Verhältnis der Stromführungskapazitäten des primären und des sekundären Hochziehtransistorelements und der Wert des Schwellenspannungspegels so gewählt sind, daß der erste negative Leistungspotentialabfall (erster VCC- Abfall), hevorgerufen durch das Einschalten des sekundären Hochziehtransistorelements), und der zweite negative Leistungspotentialabfall (zweiter VCC-Abfall), hervorgerufen durch das Einschalten des primären Hochziehtransistorelements, im wesentlichen gleich sind.

13. Der Ausgangspuffer nach Anspruch 5, ferner umfassend ein erstes Niederzieh-Bypass-Transistorelement (N2), das mit seinen stromführenden ersten und zweiten Anschlußleitungen zwischen die Steuerklemmenleitung des primären Niederziehtransistorelements (N3) und Masse gekoppelt ist, und ferner umfassend eine Niederzieh-Bypass-Steuerschaltung (42), die die Steuerklemmenleitung des ersten Bypass-Transistorelements wirkkoppelt mit der Steuerklemmenleitung des sekundären Niederziehtransistorelements (N1) für schnelles Abschalten des primären Niederziehtransistorelements während des Überganges von niedrigem zu hohem Potential am Ausgang.

14. Der Ausgangspuffer nach Anspruch 11, ferner umfassend ein zweites Hochzieh-Bypass-Transistorelement (P2), das mit seinen stromführenden ersten und zweiten Klemmenleitungen zwischen die Steuerklemmenleitung des primären Hochziehtransistorelements (P3) und eine Hochpotentialleistungsversorgung (VCC) gekoppelt ist, und mit einem Hochzieh-Bypass-Steuerschaltkreis (44), der die Steuerklemmenleitung des zweiten Bypass-Transistorelements mit der Steuerklemmenleitung des sekundären Hochziehtransistorelements (P1) wirkkoppelt für schnelles Ausschalten des primären Hochziehtransistorelements während des Übergangs von hohem zu niedrigem Potential am Ausgang.