KR100888203B1 - 버퍼 회로 - Google Patents

버퍼 회로 Download PDF

Info

Publication number
KR100888203B1
KR100888203B1 KR1020070075255A KR20070075255A KR100888203B1 KR 100888203 B1 KR100888203 B1 KR 100888203B1 KR 1020070075255 A KR1020070075255 A KR 1020070075255A KR 20070075255 A KR20070075255 A KR 20070075255A KR 100888203 B1 KR100888203 B1 KR 100888203B1
Authority
KR
South Korea
Prior art keywords
pull
driving
signal
output
output signal
Prior art date
Application number
KR1020070075255A
Other languages
English (en)
Other versions
KR20090011558A (ko
Inventor
공용호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070075255A priority Critical patent/KR100888203B1/ko
Priority to US12/110,654 priority patent/US20090027084A1/en
Publication of KR20090011558A publication Critical patent/KR20090011558A/ko
Application granted granted Critical
Publication of KR100888203B1 publication Critical patent/KR100888203B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Abstract

본 발명은 반도체 메모리 장치의 출력 버퍼로 이용될 수 있는 버퍼 회로에 관한 것으로서, 입력 신호에 응답하여 구동 신호를 출력하는 프리 드라이버; 및 상기 구동 신호에 의해 풀 업 또는 풀 다운 구동하여 출력 신호를 출력하며, 상기 출력 신호의 레벨에 따라 상기 풀 업 또는 풀 다운 구동 세기가 조절되는 출력 드라이버;를 포함함을 특징으로 한다.

Description

버퍼 회로{BUFFER CIRCUIT}
도 1은 종래의 반도체 메모리 장치의 출력 버퍼로 이용되는 버퍼 회로를 나타내는 도면.
도 2는 본 발명의 버퍼 회로를 나타내는 도면.
도 3은 구동 세기와 시간[t]에 따른 출력 신호 OUT의 레벨[V] 변화를 나타내는 도면.
본 발명은 버퍼 회로에 관한 것으로, 더욱 상세하게는 반도체 메모리 장치의 출력 버퍼로 이용될 수 있는 버퍼 회로에 관한 것이다.
일반적으로, 반도체 메모리 장치에는 다양한 버퍼 회로들이 존재하며, 일 예로, 내부 데이터를 패드를 통해 외부로 출력하고자 할 때 상기 데이터를 충분한 레벨로 증폭하여 출력하기 위한 출력 버퍼가 개시될 수 있다.
이러한 출력 버퍼는 종래에, 도 1에 도시된 바와 같이, 프리 드라이버(12)를 통해 데이터 DATA를 구동하여 풀 업 구동 신호 ENP1와 풀 다운 구동 신호 ENN1 중 어느 하나를 생성하고, 생성된 풀 업 구동 신호 ENP1 또는 풀 다운 구동 신호 ENN1 에 의해 출력 드라이버(14)에서 풀 업 또는 풀 다운 구동이 발생하여 소정 전압 레벨을 갖는 출력 데이터 DOUT가 출력된다.
이때, 풀 업 구동 신호 ENP1에 의해 동작이 제어되는 출력 드라이버(14)의 피모스(PMOS) 트랜지스터(P1)의 풀 업 구동 세기(strength)와, 풀 다운 구동 신호 ENN1에 의해 동작이 제어되는 출력 드라이버(14)의 엔모스(NMOS) 트랜지스터(N1)의 풀 다운 구동 세기가 충분하지 않은 경우, 출력 데이터 DOUT가 충분한 레벨로 상승 또는 하강하는 시간이 지연되거나, 정상적인 출력 데이터 DOUT가 출력되지 못할 수 있는 문제점이 있다.
이러한 문제점을 해결하기 위해, 종래의 출력 버퍼에는 퓨즈 박스(10)가 구비되며, 퓨즈 박스(10)에 구비되는 퓨즈가 커팅(cutting)되면, 퓨즈 신호 FUSEP와 퓨즈 신호 FUSEN 중 어느 하나가 프리 드라이버(12)로 제공되어 서브 풀 업 구동 신호 ENP2 또는 서브 풀 다운 구동 신호 ENN2가 출력된다.
그리고, 서브 풀 업 구동 신호 ENP2가 출력되는 경우 서브 풀 업 구동 신호 ENP2에 의해 피모스 트랜지스터(P2)가 턴 온되어 출력 드라이버(14)의 풀 업 구동 세기가 커지고, 서브 풀 다운 구동 신호 ENN2가 출력되는 경우 서브 풀 다운 구동 신호 ENN2에 의해 엔모스 트랜지스터(N2)가 턴 온되어 출력 드라이버(14)의 풀 다운 구동 세기가 커진다.
하지만, 종래의 출력 버퍼와 같은 버퍼 회로에는 이러한 퓨즈 박스(10)가 추가로 구비되므로, 버퍼 회로의 면적이 증가하는 문제점이 있다.
또한, 출력 드라이버(14)의 구동 세기를 조절하기 위해서는 퓨즈 커팅 작업 이 수반되어야 하므로, 작업이 번거롭고 시간 측면에서 비효율적인 문제점이 있다.
본 발명의 목적은 드라이버 구동 세기를 조절할 수 있으면서 면적이 감소된 버퍼 회로를 제공함에 있다.
본 발명의 다른 목적은 드라이버 구동 세기를 간단하게 조절할 수 있는 버퍼 회로를 제공함에 있다.
본 발명의 또 다른 목적은 드라이버 구동 세기 조절 시간이 단축된 버퍼 회로를 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 버퍼 회로는, 입력 신호에 응답하여 구동 신호를 출력하는 프리 드라이버; 및 상기 구동 신호에 의해 풀 업 또는 풀 다운 구동하여 출력 신호를 출력하며, 상기 출력 신호의 레벨에 따라 상기 풀 업 또는 풀 다운 구동 세기가 조절되는 출력 드라이버;를 포함함을 특징으로 한다.
여기서, 상기 프리 드라이버는 상기 입력 신호의 레벨에 대응하여 풀 업 구동 신호와 풀 다운 구동 신호 중 어느 하나를 상기 구동 신호로 출력함이 바람직하다.
그리고, 상기 출력 드라이버는 상기 출력 신호의 레벨에 따라 서브 풀 업 또는 풀 다운 구동하여 상기 풀 업 또는 풀 다운 구동 세기를 조절하는 서브 구동부를 포함이 바람직하다.
또한, 상기 출력 드라이버는, 상기 구동 신호에 응답하여 풀 업 또는 풀 다운 구동하여서 상기 출력 신호를 출력하는 메인 구동부; 상기 출력 신호의 레벨에 따라 상기 구동 신호의 전달을 스위칭하는 스위칭부; 및 상기 스위칭부에서 상기 구동 신호가 전달될 때 상기 구동 신호에 응답하여 상기 출력 신호를 풀 업 또는 풀 다운시키는 서브 구동부;를 포함함이 바람직하다.
여기서, 상기 메인 구동부는, 상기 구동 신호에 응답하여 풀 업 구동하여 상기 출력 신호를 출력하는 풀 업 트랜지스터; 및 상기 구동 신호에 응답하여 풀 다운 구동하여 상기 출력 신호를 출력하는 풀 다운 트랜지스터;를 포함함이 바람직하다.
그리고, 상기 스위칭부는, 상기 출력 신호의 레벨에 따라 상기 풀 업 구동에 대응되는 상기 구동 신호의 전달을 스위칭하는 제 1 스위치; 및 상기 출력 신호의 레벨에 따라 상기 풀 다운 구동에 대응되는 상기 구동 신호의 전달을 스위칭하는 제 2 스위치;를 포함함이 바람직하다. 상기 제 1 스위치는 게이트로 상기 출력 신호를 입력받아서 상기 풀 업 구동에 대응되는 상기 구동 신호의 전달을 스위칭하는 피모스 트랜지스터를 포함하며, 상기 제 2 스위치는 게이트로 상기 출력 신호를 입력받아서 상기 풀 다운 구동에 대응되는 상기 구동 신호의 전달을 스위칭하는 엔모스 트랜지스터를 포함함이 바람직하다.
또한, 상기 서브 구동부는, 상기 스위칭부에서 전달되는 상기 구동 신호에 응답하여 상기 출력 신호를 풀 업시키는 풀 업 트랜지스터; 및 상기 스위칭부에서 전달되는 상기 구동 신호에 응답하여 상기 출력 신호를 풀 다운시키는 풀 다운 트 랜지스터;를 포함함이 바람직하다.
한편, 상기 입력 신호는 반도체 메모리 장치의 내부 데이터에 대응됨이 바람직하다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 다른 일면에 따른 버퍼 회로는, 입력 신호에 응답하여 풀 업 구동 신호와 풀 다운 구동 신호 중 어느 하나를 출력하는 프리 드라이버; 상기 풀 업 구동 신호에 응답하여 출력단을 풀 업 구동하며, 상기 출력단의 레벨에 따라 상기 풀 업 구동의 세기가 조절되는 풀 업 드라이버; 및 상기 풀 다운 구동 신호에 응답하여 상기 출력단을 풀 다운 구동하며, 상기 출력단의 레벨에 따라 상기 풀 다운 구동의 세기가 조절되는 풀 다운 드라이버;를 포함하며, 상기 출력단을 통해 출력 신호가 출력됨을 특징으로 한다.
여기서, 상기 풀 업 드라이버는 상기 출력 신호의 레벨에 따라 서브 풀 업 구동하여 상기 풀 업 구동 세기를 조절하는 서브 풀 업 구동부를 포함함이 바람직하다.
또한, 상기 풀 업 드라이버는, 상기 풀 업 구동 신호에 응답하여 풀 업 구동하여 상기 출력 신호를 출력하는 메인 풀 업 트랜지스터; 상기 출력 신호의 레벨에 따라 상기 풀 업 구동 신호의 전달을 스위칭하는 스위치; 및 상기 스위치에서 전달되는 상기 풀 업 구동 신호에 응답하여 상기 출력 신호를 추가로 풀 업시키는 서브 풀 업 트랜지스터;를 포함함이 바람직하다. 상기 스위치는 상기 출력 신호를 게이트로 입력받아서 상기 풀 업 구동 신호의 전달을 스위칭하는 피모스 트랜지스터를 포함함이 바람직하다.
그리고, 상기 풀 다운 드라이버는 상기 출력 신호의 레벨에 따라 서브 풀 다운 구동하여 상기 풀 다운 구동 세기를 조절하는 서브 풀 다운 구동부를 포함함이 바람직하다.
또한, 상기 풀 다운 드라이버는, 상기 풀 다운 구동 신호에 응답하여 풀 다운 구동하여 상기 출력 신호를 출력하는 메인 풀 다운 트랜지스터; 상기 출력 신호의 레벨에 따라 상기 풀 다운 구동 신호의 전달을 스위칭하는 스위치; 및 상기 스위치에서 전달되는 상기 풀 다운 구동 신호에 응답하여 상기 출력 신호를 추가로 풀 다운시키는 서브 풀 다운 트랜지스터;를 포함함이 바람직하다. 상기 스위치는 상기 출력 신호를 게이트로 입력받아서 상기 풀 다운 구동 신호의 전달을 스위칭하는 엔모스 트랜지스터를 포함함이 바람직하다.
한편, 상기 입력 신호는 반도체 메모리 장치의 내부 데이터에 대응됨이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하기로 한다.
본 발명의 버퍼 회로는 소정 신호를 입력받아 풀 업 또는 풀 다운 구동하여 출력하며, 상기 출력의 레벨에 따라 상기 풀 업 또는 풀 다운 구동 세기가 조절됨을 특징으로 한다.
구체적으로, 도 2를 참조하면, 본 발명의 버퍼 회로는 프리 드라이버(20)와 출력 드라이버(24)를 포함한다.
프리 드라이버(20)는 입력 신호 IN에 응답하여 풀 업 구동 신호 ENP와 풀 다 운 구동 신호 ENN 중 어느 하나를 출력한다. 여기서, 본 발명의 버퍼 회로가 반도체 메모리 장치의 출력 버퍼로 이용되는 경우, 입력 신호 IN는 내부 데이터에 대응될 수 있다.
이러한 프리 드라이버(20)는 일 예로, 입력 신호 IN가 하이 레벨일 때 풀 다운 구동하여 풀 다운 구동 신호 ENN를 출력하고, 입력 신호 IN가 로우 레벨일 때 풀 업 구동하여 풀 업 구동 신호 ENP를 출력하는 구성을 가질 수 있다.
출력 드라이버(24)는 프리 드라이버(20)에서 풀 업 구동 신호 ENP가 출력될 때 풀 업 구동 신호 ENP에 응답하여 풀 업 구동하여 출력 신호 OUT를 출력하고, 프리 드라이버(20)에서 풀 다운 구동 신호 ENN가 출력될 때 풀 다운 구동 신호 ENN에 응답하여 풀 다운 구동하여 출력 신호 OUT를 출력한다. 또한, 출력 드라이버(24)는 출력 신호 OUT의 레벨에 따라 상기 풀 업 구동의 세기와 상기 풀 다운 구동의 세기가 조절된다.
이러한 출력 드라이버(24)는 일 예로, 풀 업 구동 신호 ENP 또는 풀 다운 구동 신호 ENN에 응답하여 풀 업 또는 풀 다운 구동하여서 출력 신호 OUT를 출력하는 메인 구동부, 출력 신호 OUT의 레벨에 따라 풀 업 구동 신호 ENP 또는 풀 다운 구동 신호 ENN의 전달을 스위칭하는 스위칭부, 및 상기 스위칭부에서 전달되는 풀 업 구동 신호 ENP 또는 풀 다운 구동 신호 ENN에 응답하여 출력 신호 OUT를 추가로 풀 업 또는 풀 다운시키는 서브 구동부를 포함하여 구성될 수 있다.
여기서, 상기 메인 구동부는 풀 업 구동 신호 ENP에 응답하여 풀 업 구동하여서 출력 신호 OUT를 출력하는 풀 업 트랜지스터와, 풀 다운 구동 신호 ENN에 응답하여 풀 다운 구동하여서 출력 신호 OUT를 출력하는 풀 다운 트랜지스터를 포함한다. 상기 풀 업 트랜지스터는 게이트로 풀 업 구동 신호 ENP를 입력받아 출력 신호 OUT를 전원 전압 VDD 레벨로 풀 업시키는 피모스 트랜지스터(P3)에 대응될 수 있고, 상기 풀 다운 트랜지스터는 게이트로 풀 다운 구동 신호 ENN를 입력받아 출력 신호 OUT를 접지 전압 VSS 레벨로 풀 다운시키는 엔모스 트랜지스터(N3)에 대응될 수 있다.
그리고, 상기 스위칭부는 출력 신호 OUT의 레벨에 따라 풀 업 구동 신호 ENP의 전달을 스위칭하는 제 1 스위치와, 출력 신호 OUT의 레벨에 따라 풀 다운 구동 신호 ENN의 전달을 스위칭하는 제 2 스위치를 포함한다. 상기 제 1 스위치는 게이트로 출력 신호 OUT를 입력받아서 풀 업 구동 신호 ENP의 전달을 스위칭하는 피모스 트랜지스터(P4)에 대응될 수 있고, 상기 제 2 스위치는 게이트로 출력 신호 OUT를 입력받아서 풀 다운 구동 신호 ENN의 전달을 스위칭하는 엔모스 트랜지스터(N4)에 대응될 수 있다.
그리고, 상기 서브 구동부는 상기 스위칭부에서 전달되는 풀 업 구동 신호 ENP에 응답하여 출력 신호 OUT를 풀 업시키는 풀 업 트랜지스터와, 상기 스위칭부에서 전달되는 풀 다운 구동 신호 ENN에 응답하여 출력 신호 OUT를 풀 다운시키는 풀 다운 트랜지스터를 포함한다. 풀 업 트랜지스터는 피모스 트랜지스터(P4)에서 전달되는 풀 업 구동 신호 ENP를 게이트로 입력받아 출력 신호 OUT를 전원 전압 VDD 레벨로 풀 업시키는 피모스 트랜지스터(P5)에 대응될 수 있고, 풀 다운 트랜지스터는 엔모스 트랜지스터(N4)에서 전달되는 풀 다운 구동 신호 ENN를 게이트로 입 력받아 출력 신호 OUT를 접지 전압 VSS 레벨로 풀 다운시키는 엔모스 트랜지스터(N5)에 대응될 수 있다.
또한, 출력 드라이버(24)는 다른 예로, 풀 업 구동 신호 ENP에 응답하여 풀 업 구동하여 출력 신호 OUT를 출력하며, 출력 신호 OUT의 레벨에 따라 상기 풀 업 구동의 세기가 조절되는 풀 업 드라이버와, 풀 다운 구동 신호 ENN에 응답하여 풀 다운 구동하여 출력 신호 OUT를 출력하며, 출력 신호 OUT의 레벨에 따라 상기 풀 다운 구동의 세기가 조절되는 풀 다운 드라이버를 포함하여 구성될 수도 있다.
여기서, 풀 업 드라이버는 풀 업 구동 신호 ENP에 응답하여 풀 업 구동하여 출력 신호 OUT를 출력하는 메인 풀 업 트랜지스터, 출력 신호 OUT의 레벨에 따라 풀 업 구동 신호 ENP의 전달을 스위칭하는 스위치, 및 상기 스위치에서 전달되는 풀 업 구동 신호 ENP에 응답하여 출력 신호 OUT를 추가로 풀 업시키는 서브 풀 업 트랜지스터를 포함한다. 상기 메인 풀 업 트랜지스터는 피모스 트랜지스터(P3)에 대응될 수 있고, 상기 스위치는 피모스 트랜지스터(P4)에 대응될 수 있으며, 상기 서브 풀 업 트랜지스터는 피모스 트랜지스터(P5)에 대응될 수 있다.
그리고, 풀 다운 드라이버는 풀 다운 구동 신호 ENN에 응답하여 풀 다운 구동하여 출력 신호 OUT를 출력하는 메인 풀 다운 트랜지스터, 출력 신호 OUT의 레벨에 따라 풀 다운 구동 신호 ENN의 전달을 스위칭하는 스위치, 및 상기 스위치에서 전달되는 풀 다운 구동 신호 ENN에 응답하여 출력 신호 OUT를 추가로 풀 다운시키는 서브 풀 다운 트랜지스터를 포함한다. 상기 메인 풀 다운 트랜지스터는 엔모스 트랜지스터(N3)에 대응될 수 있고, 상기 스위치는 엔모스 트랜지스터(N4)에 대응될 수 있으며, 상기 서브 풀 다운 트랜지스터는 엔모스 트랜지스터(N5)에 대응될 수 있다.
이하, 도 2를 참조하여 본 발명의 버퍼 회로의 동작을 상세히 살펴보기로 한다.
우선, 입력 신호 IN가 로우 레벨로 입력되는 경우, 프리 드라이버(20)는 풀 업 구동 신호 ENP를 출력하고, 출력 드라이버(24)는 풀 업 구동 신호 ENP를 입력받아 풀 업 구동한다.
즉, 풀 업 구동 신호 ENP가 피모스 트랜지스터(P3)의 게이트로 입력됨에 따라 피모스 트랜지스터(P3)가 풀 업 구동하여 출력 신호 OUT가 전원 전압 VDD 레벨로 상승한다.
이때, 피모스 트랜지스터(P3)의 크기가 충분히 커서 출력 신호 OUT를 빠르게 하이 레벨로 만들어주면, 피모스 트랜지스터(P4)가 턴 오프 상태로 유지되어 출력 드라이버(24)의 구동 세기가 변하지 않는다.
반면에, 피모스 트랜지스터(P3)의 크기가 충분히 크지 않은 경우, 출력 신호 OUT가 로우 레벨(여기서, 로우 레벨은 피모스 트랜지스터(P4)의 문턱 전압 이하의 레벨을 의미한다) 상태로 유지되는 동안 피모스 트랜지스터(P4)가 턴 온된다. 그리고, 피모스 트랜지스터(P4)가 턴 온됨에 따라 풀 업 구동 신호 ENP가 피모스 트랜지스터(P5)의 게이트로 전달되어 피모스 트랜지스터(P5)가 턴 온된다.
즉, 출력 신호 OUT가 로우 레벨 상태인 동안 피모스 트랜지스터(P3)와 피모스 트랜지스터(P5) 둘 다 턴 온되므로, 출력 드라이버(24)의 구동 세기가 증가하여 출력 신호 OUT가 더 빨리 하이 레벨로 상승할 수 있다.
다음, 입력 신호 IN가 로우 레벨로 입력되는 경우, 프리 드라이버(20)는 풀 다운 구동 신호 ENN를 출력하고, 출력 드라이버(24)는 풀 다운 구동 신호 ENN를 입력받아 풀 다운 구동한다.
즉, 풀 다운 구동 신호 ENN가 엔모스 트랜지스터(N3)의 게이트로 입력됨에 따라 엔모스 트랜지스터(N3)가 풀 업 구동하여 출력 신호 OUT가 접지 전압 VSS 레벨로 하강한다.
이때, 엔모스 트랜지스터(N3)의 크기가 충분히 커서 출력 신호 OUT를 빠르게 로우 레벨로 만들어주면, 엔모스 트랜지스터(N4)가 턴 오프 상태로 유지되어 출력 드라이버(24)의 구동 세기가 변하지 않는다.
반면에, 엔모스 트랜지스터(N3)의 크기가 충분히 크지 않은 경우, 출력 신호 OUT가 하이 레벨(여기서, 로우 레벨은 엔모스 트랜지스터(N4)의 문턱 전압 이상의 레벨을 의미한다) 상태로 유지되는 동안 엔모스 트랜지스터(N4)가 턴 온된다. 그리고, 엔모스 트랜지스터(N4)가 턴 온됨에 따라 풀 다운 구동 신호 ENN가 엔모스 트랜지스터(N5)의 게이트로 전달되어 엔모스 트랜지스터(N5)가 턴 온된다.
즉, 출력 신호 OUT가 하이 레벨 상태인 동안 엔모스 트랜지스터(N3)와 엔모스 트랜지스터(N5) 둘 다 턴 온되므로, 출력 드라이버(24)의 구동 세기가 증가하여 출력 신호 OUT가 더 빨리 로우 레벨로 하강할 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 버퍼 회로는 출력 드라이버(24)의 메인 트랜지스터들(P3,N3)의 구동 세기가 충분하지 않아서 출력 신호 OUT가 빠르게 소정 레벨로 도달하지 못하는 경우, 출력 신호 OUT의 레벨에 따라 자동으로 턴 온되는 서브 트랜지스터들(P5,N5)에 의해 구동 세기가 증가하여 출력 신호 OUT가 빨리 소정 레벨로 도달할 수 있도록 동작한다.
즉, 도 3에 도시된 바와 같이, 서브 트랜지스터들(P5,N5) 없이 메인 트랜지스터들(P3,N3)만 존재하는 경우(a), 메인 트랜지스터들(P3,N3)의 구동 세기가 충분하지 않을 때 출력 신호 OUT가 소정 레벨에 도달하기까지의 라이징 타임(rising time)과 폴링 타입(falling time)이 길어진다. 하지만, 본 발명의 버퍼 회로와 같이 출력 신호 OUT의 레벨에 따라 서브 트랜지스터들(P5,N5)이 턴 온되는 경우(b), 구동 세기가 증가하여 출력 신호 OUT의 라이징 타임과 폴링 타임이 짧아질 수 있다.
이러한 서브 트랜지스터들(P5,N5)의 구동을 위해 출력 신호 OUT의 레벨에 따라 풀 업 구동 신호 ENP 또는 풀 다운 구동 신호 ENN의 전달을 스위칭하는 트랜지스터들(P4,N4)만이 필요하므로, 퓨즈 박스(10)를 구비하는 종래의 래치 회로보다 면적이 줄어들 수 있는 효과가 있다.
그리고, 본 발명의 버퍼 회로는 출력 신호 OUT의 레벨에 따라 자동으로 서브 트랜지스터들(P5,N5)이 턴 온되어 구동 세기가 조절되므로, 종래와 같이 퓨즈를 따로 커팅하는 번거로움이 해소될 수 있는 효과가 있다.
또한, 다른 작업(예컨대, 퓨즈 커팅 작업) 없이 출력 신호 OUT의 레벨에 따라 구동 세기가 자동으로 조절되므로, 구동 세기 조절 시간이 단축될 수 있는 효과가 있다.
본 발명은 출력 신호의 레벨에 따라 구동 신호의 전달을 스위칭하는 스위치와, 상기 스위치의 출력에 의해 추가 구동하는 트랜지스터들로써 드라이버 구동 세기를 조절하는 구성을 가지므로, 드라이버 구동 세기를 조절할 수 있는 기능을 가지면서 면적이 줄어들 수 있는 효과가 있다.
그리고, 본 발명은 출력 신호의 레벨에 따라 자동으로 추가 풀 업 또는 풀 다운 구동이 발생하므로, 드라이버 구동 세기를 간단하게 조절할 수 있는 효과가 있다.
또한, 본 발명은 드라이버 구동 세기 조절을 위한 추가 작업이 필요하지 않으므로, 드라이버 구동 세기 조절 시간이 단축될 수 있는 효과가 있다.
본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (17)

  1. 입력 신호에 응답하여 구동 신호를 출력하는 프리 드라이버; 및
    상기 구동 신호에 의해 풀 업 또는 풀 다운 구동하여 출력 신호를 출력하며, 상기 출력 신호의 레벨에 따라 상기 풀 업 또는 풀 다운 구동 세기가 조절되는 출력 드라이버;를 포함함을 특징으로 하는 버퍼 회로.
  2. 제 1 항에 있어서,
    상기 프리 드라이버는 상기 입력 신호의 레벨에 대응하여 풀 업 구동 신호와 풀 다운 구동 신호 중 어느 하나를 상기 구동 신호로 출력함을 특징으로 하는 버퍼 회로.
  3. 제 1 항에 있어서,
    상기 출력 드라이버는 상기 출력 신호의 레벨에 따라 서브 풀 업 또는 풀 다운 구동하여 상기 풀 업 또는 풀 다운 구동 세기를 조절하는 서브 구동부를 포함함을 특징으로 하는 버퍼 회로.
  4. 제 1 항에 있어서,
    상기 출력 드라이버는,
    상기 구동 신호에 응답하여 풀 업 또는 풀 다운 구동하여서 상기 출력 신호 를 출력하는 메인 구동부;
    상기 출력 신호의 레벨에 따라 상기 구동 신호의 전달을 스위칭하는 스위칭부; 및
    상기 스위칭부에서 상기 구동 신호가 전달될 때 상기 구동 신호에 응답하여 상기 출력 신호를 풀 업 또는 풀 다운시키는 서브 구동부;를 포함함을 특징으로 하는 버퍼 회로.
  5. 제 4 항에 있어서,
    상기 메인 구동부는,
    상기 구동 신호에 응답하여 풀 업 구동하여 상기 출력 신호를 출력하는 풀 업 트랜지스터; 및
    상기 구동 신호에 응답하여 풀 다운 구동하여 상기 출력 신호를 출력하는 풀 다운 트랜지스터;를 포함함을 특징으로 하는 버퍼 회로.
  6. 제 4 항에 있어서,
    상기 스위칭부는,
    상기 출력 신호의 레벨에 따라 상기 풀 업 구동에 대응되는 상기 구동 신호의 전달을 스위칭하는 제 1 스위치; 및
    상기 출력 신호의 레벨에 따라 상기 풀 다운 구동에 대응되는 상기 구동 신호의 전달을 스위칭하는 제 2 스위치;를 포함함을 특징으로 하는 버퍼 회로.
  7. 제 6 항에 있어서,
    상기 제 1 스위치는 게이트로 상기 출력 신호를 입력받아서 상기 풀 업 구동에 대응되는 상기 구동 신호의 전달을 스위칭하는 피모스 트랜지스터를 포함하며, 상기 제 2 스위치는 게이트로 상기 출력 신호를 입력받아서 상기 풀 다운 구동에 대응되는 상기 구동 신호의 전달을 스위칭하는 엔모스 트랜지스터를 포함함을 특징으로 하는 버퍼 회로.
  8. 제 4 항에 있어서,
    상기 서브 구동부는,
    상기 스위칭부에서 전달되는 상기 구동 신호에 응답하여 상기 출력 신호를 풀 업시키는 풀 업 트랜지스터; 및
    상기 스위칭부에서 전달되는 상기 구동 신호에 응답하여 상기 출력 신호를 풀 다운시키는 풀 다운 트랜지스터;를 포함함을 특징으로 하는 버퍼 회로.
  9. 제 1 항에 있어서,
    상기 입력 신호는 반도체 메모리 장치의 내부 데이터에 대응됨을 특징으로 하는 버퍼 회로.
  10. 입력 신호에 응답하여 풀 업 구동 신호와 풀 다운 구동 신호 중 어느 하나를 출력하는 프리 드라이버;
    상기 풀 업 구동 신호에 응답하여 출력단을 풀 업 구동하며, 상기 출력단의 레벨에 따라 상기 풀 업 구동의 세기가 조절되는 풀 업 드라이버; 및
    상기 풀 다운 구동 신호에 응답하여 상기 출력단을 풀 다운 구동하며, 상기 출력단의 레벨에 따라 상기 풀 다운 구동의 세기가 조절되는 풀 다운 드라이버;를 포함하며,
    상기 출력단을 통해 출력 신호가 출력됨을 특징으로 하는 버퍼 회로.
  11. 제 10 항에 있어서,
    상기 풀 업 드라이버는 상기 출력 신호의 레벨에 따라 서브 풀 업 구동하여 상기 풀 업 구동 세기를 조절하는 서브 풀 업 구동부를 포함함을 특징으로 하는 버퍼 회로.
  12. 제 10 항에 있어서,
    상기 풀 업 드라이버는,
    상기 풀 업 구동 신호에 응답하여 풀 업 구동하여 상기 출력 신호를 출력하는 메인 풀 업 트랜지스터;
    상기 출력 신호의 레벨에 따라 상기 풀 업 구동 신호의 전달을 스위칭하는 스위치; 및
    상기 스위치에서 전달되는 상기 풀 업 구동 신호에 응답하여 상기 출력 신호 를 풀 업시키는 서브 풀 업 트랜지스터;를 포함함을 특징으로 하는 버퍼 회로.
  13. 제 12 항에 있어서,
    상기 스위치는 상기 출력 신호를 게이트로 입력받아서 상기 풀 업 구동 신호의 전달을 스위칭하는 피모스 트랜지스터를 포함함을 특징으로 하는 버퍼 회로.
  14. 제 10 항에 있어서,
    상기 풀 다운 드라이버는 상기 출력 신호의 레벨에 따라 서브 풀 다운 구동하여 상기 풀 다운 구동 세기를 조절하는 서브 풀 다운 구동부를 포함함을 특징으로 하는 버퍼 회로.
  15. 제 10 항에 있어서,
    상기 풀 다운 드라이버는,
    상기 풀 다운 구동 신호에 응답하여 풀 다운 구동하여 상기 출력 신호를 출력하는 메인 풀 다운 트랜지스터;
    상기 출력 신호의 레벨에 따라 상기 풀 다운 구동 신호의 전달을 스위칭하는 스위치; 및
    상기 스위치에서 전달되는 상기 풀 다운 구동 신호에 응답하여 상기 출력 신호를 풀 다운시키는 서브 풀 다운 트랜지스터;를 포함함을 특징으로 하는 버퍼 회로.
  16. 제 15 항에 있어서,
    상기 스위치는 상기 출력 신호를 게이트로 입력받아서 상기 풀 다운 구동 신호의 전달을 스위칭하는 엔모스 트랜지스터를 포함함을 특징으로 하는 버퍼 회로.
  17. 제 10 항에 있어서,
    상기 입력 신호는 반도체 메모리 장치의 내부 데이터에 대응됨을 특징으로 하는 버퍼 회로.
KR1020070075255A 2007-07-26 2007-07-26 버퍼 회로 KR100888203B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070075255A KR100888203B1 (ko) 2007-07-26 2007-07-26 버퍼 회로
US12/110,654 US20090027084A1 (en) 2007-07-26 2008-04-28 Rapid response push-up pull-down buffer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070075255A KR100888203B1 (ko) 2007-07-26 2007-07-26 버퍼 회로

Publications (2)

Publication Number Publication Date
KR20090011558A KR20090011558A (ko) 2009-02-02
KR100888203B1 true KR100888203B1 (ko) 2009-03-12

Family

ID=40294741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070075255A KR100888203B1 (ko) 2007-07-26 2007-07-26 버퍼 회로

Country Status (2)

Country Link
US (1) US20090027084A1 (ko)
KR (1) KR100888203B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047004B1 (ko) * 2009-08-28 2011-07-06 주식회사 하이닉스반도체 입력버퍼
KR101053542B1 (ko) 2010-04-12 2011-08-03 주식회사 하이닉스반도체 데이터 스트로브 신호 출력 드라이버
GB201215095D0 (en) * 2012-08-24 2012-10-10 Gyrus Medical Ltd Electrosurgical system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000042419A (ko) * 1998-12-24 2000-07-15 김영환 저잡음 출력 버퍼
KR20030079297A (ko) * 2002-04-03 2003-10-10 삼성전자주식회사 업-슬루율 및 다운-슬루율, 업-드라이빙 세기 및다운-드라이빙 세기가 상호 독립적으로 조절되는 출력드라이버 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036222A (en) * 1990-02-22 1991-07-30 National Semiconductor Corporation Output buffer circuit with output voltage sensing for reducing switching induced noise
US5717343A (en) * 1996-07-23 1998-02-10 Pericom Semiconductor Corp. High-drive CMOS output buffer with noise supression using pulsed drivers and neighbor-sensing
TW415145B (en) * 1998-06-03 2000-12-11 Texas Instruments Inc Dynamic output control circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000042419A (ko) * 1998-12-24 2000-07-15 김영환 저잡음 출력 버퍼
KR20030079297A (ko) * 2002-04-03 2003-10-10 삼성전자주식회사 업-슬루율 및 다운-슬루율, 업-드라이빙 세기 및다운-드라이빙 세기가 상호 독립적으로 조절되는 출력드라이버 회로

Also Published As

Publication number Publication date
KR20090011558A (ko) 2009-02-02
US20090027084A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
EP0621694A2 (en) Low power interface circuit
US7786761B2 (en) Output buffer device
US7053679B2 (en) Output driver for controlling slew rate in a semiconductor device
JP5184326B2 (ja) 低電圧での能力を備えた高速出力回路
US20100301905A1 (en) Output circuit having pre-emphasis function
US8896354B1 (en) Driving device
JPH11298313A (ja) トライステ―トバッファ回路
JP2005333618A (ja) 出力バッファ回路
US7560972B1 (en) Methods and apparatus to reduce propagation delay of circuits
US20110187411A1 (en) Semiconductor integrated circuit for controlling output driving force
TWI394372B (zh) 具有可控制之迴轉率的晶片外驅動器系統及其相關方法
KR20110060720A (ko) 출력 드라이버
KR100888203B1 (ko) 버퍼 회로
KR100881195B1 (ko) 고주파 성능을 개선한 ｏｄｔ 회로
TWI389454B (zh) 晶片外驅動電路與補償晶片外驅動電路中製程、電壓以及溫度之變化的方法
US7471113B1 (en) Low crowbar current slew rate controlled driver
KR20040048036A (ko) 슬루레이트 조정이 이루어지는 반도체메모리장치의데이터출력버퍼회로
US7205809B2 (en) Low power bus-hold circuit
US8045399B2 (en) Data output circuit in a semiconductor memory apparatus
US20060284997A1 (en) Line driving circuit of semiconductor device
KR20170082956A (ko) 반도체 장치
US20140306738A1 (en) Input/output line driver circuit
JP2007150991A (ja) 出力回路
KR100303770B1 (ko) 저잡음 출력 버퍼
KR20140086675A (ko) 데이터 출력 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee