KR100881195B1 - 고주파 성능을 개선한 ｏｄｔ 회로 - Google Patents

고주파 성능을 개선한 ｏｄｔ 회로 Download PDF

Info

Publication number
KR100881195B1
KR100881195B1 KR1020070049937A KR20070049937A KR100881195B1 KR 100881195 B1 KR100881195 B1 KR 100881195B1 KR 1020070049937 A KR1020070049937 A KR 1020070049937A KR 20070049937 A KR20070049937 A KR 20070049937A KR 100881195 B1 KR100881195 B1 KR 100881195B1
Authority
KR
South Korea
Prior art keywords
odt
transistor
driver
resistor
circuit
Prior art date
Application number
KR1020070049937A
Other languages
English (en)
Other versions
KR20080102892A (ko
Inventor
손영수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070049937A priority Critical patent/KR100881195B1/ko
Priority to US12/125,489 priority patent/US7795905B2/en
Publication of KR20080102892A publication Critical patent/KR20080102892A/ko
Application granted granted Critical
Publication of KR100881195B1 publication Critical patent/KR100881195B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Abstract

고주파 성능을 개선한 ODT(On Die Termination) 회로가 개시된다. 상기 ODT 회로는 ODT 동작을 수행하는 ODT 회로에 있어서, 제 1 드라이버, 제 2 드라이버, 저항 및 스위치부를 구비한다. 상기 제 1 드라이버는 ODT 인에이블 신호에 응답하여 상기 ODT 동작의 수행 여부를 제어하는 제 1 제어 신호를 출력한다. 상기 제 2 드라이버는 상기 ODT 인에이블 신호가 트랜지션(transition)하는 동안 상기 ODT 동작의 수행 여부를 제어하는 제 2 제어 신호를 출력한다. 상기 저항은 일단이 상기 제 1 드라이버의 출력단에 연결되고 타단이 상기 제 2 드라이버의 출력단에 연결된다. 상기 스위치부는 상기 저항의 타단 및 상기 제 2 드라이버의 출력단과 연결되고 상기 제 1 제어 신호 또는 상기 제 2 제어 신호에 응답하여 상기 ODT 동작의 수행 여부를 결정한다. 상기 ODT 회로는 상기 트랜지스터가 인덕터와 같이 동작함으로써 기생 커패시턴스 성분을 보상하고 고주파에서 임피던스를 보다 일정하게 유지하여 선형성을 개선한다. 또한, 별도의 드라이버를 부가하여 상기 ODT 회로가 보다 빠르게 온 오프할 수 있도록 한다. 따라서, 종래기술에 비하여 신호 반사를 감소하여 신호 충실도가 개선되는 장점이 있다.

Description

고주파 성능을 개선한 ＯＤＴ 회로{On Die Termination circuit improving performance in high frequency}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1(a)는 종래의 ODT(On Die Termination) 회로를 도시한 회로도이다.
도 1(b)는 종래의 ODT 회로의 다른 예를 도시한 회로도이다.
도 2(a)는 도 1(a)의 ODT 회로가 출력단으로 사용되는 경우를 도시한 회로도이다.
도 2(b)는 도 1(b)의 ODT 회로가 출력단으로 사용되는 경우를 도시한 회로도이다.
도 3은 본 발명의 실시예에 따른 ODT 회로의 회로도이다.
도 4는 본 발명의 다른 실시예에 따른 ODT 회로의 회로도이다.
도 5는 본 발명 및 종래기술에서 주파수의 변화에 따른 임피던스의 변화를 나타내는 그래프이다.
도 6은 도 3의 ODT 회로를 출력단으로 사용하는 경우를 나타내는 회로도이다.
도 7은 도 4의 ODT 회로를 출력단으로 사용하는 경우를 나타내는 회로도이 다.
본 발명은 ODT(On Die Termination Mode) 회로에 관한 것으로, 특히 고주파 성능을 개선하고 데이터의 출력단으로도 사용할 수 있는 ODT 회로에 관한 것이다.
온 다이 터미네이션(ODT : On Die Termination Mode) 기술은 시스템과 메모리간의 인터페이스에서 신호 반사(signal reflection)등을 최소화함으로써 신호 충실도(SI : Signal Integrity)를 향상시키기 위하여 도입되었다. 상기 신호 반사는 신호 충실도(SI)에 부정적인 영향을 미친다. 특히, 고속 동작을 지원하는 메모리 시스템에서 상기 신호 반사는 더욱 부정적인 영향을 미친다. 상기 신호 반사를 억제하기 위하여 시스템과 메모리간의 신호 전송을 위하여 사용되는 라인은 터미네이션 저항(Termination Resister)으로 종단된다.
일반적으로, 메모리 시스템에서 메모리 콘트롤러 또는 메모리의 입출력(I/O) 단자들은 터미네이션 저항(RTT)으로 종단된 ODT 회로로 구현된다. 상기 터미네이션 저항은 전송 라인의 임피던스와 매칭되도록 설정한다.
반도체 메모리 장치에서 ODT 회로를 사용하는 경우 다음과 같은 사항을 만족하여야 한다. 첫째로, 부가적인 커패시턴스(capacitance)의 크기가 작아야 한다. 정션 커패시턴스(junction capacitance) 또는 기생 커패시턴스(parasitic capacitance)의 크기가 클 경우 고주파의 신호가 입력되면 ODT 회로의 터미네이션 성능이 떨어져 신호의 감쇄가 심해진다. 따라서, 상기 ODT 회로는 상기 정션 커패시턴스 또는 상기 기생 커패시턴스의 크기를 최소화하는 것이 바람직하다.
두 번째로, 선형성(linearity)이 좋아야 한다. 즉, 넓은 범위에서 일정한 임피던스 값을 가질 것이 요구된다. 만약, 상기 임피던스 값의 변화가 심한 경우 스윙(swing) 폭이 큰 입력 신호가 들어오면 신호의 감쇄가 발생하게 된다.
세 번째로, ODT 회로는 빠르게 온-오프(on-off) 될 수 있어야 한다. DRAM과 같이 하나의 데이터 핀을 통하여 입력과 출력을 모두 수행하는 경우, ODT 회로는 리드 동작 또는 라이트 동작에 따라 빠르게 온-오프 되어야 한다.
도 1(a)는 종래의 ODT 회로(100)를 도시한 회로도이다.
도 1(a)를 참조하면, ODT 회로(100)는 PMOS 트랜지스터(P100) 및 저항(R)을 구비한다. PMOS 트랜지스터(P100)의 게이트에는 접지 전압(VSS)이 인가되고 드레인에는 전원 전압(VDDIO)이 인가되며 소스에는 저항(R)의 일단이 연결된다. 저항(R)의 타단에는 반도체 메모리 장치의 입출력단(I/O)이 연결된다.
도 1의 경우, 간단하게 구현할 수 있으나, PMOS 트랜지스터(P100)의 성능 열화로 인하여 기생 커패시턴스 성분이 커지는 문제가 있다. 또한, 스윙 폭이 커질 경우, PMOS 트랜지스터(P100)가 트라이오드 영역(triode region)에서 새츄레이션 영역(saturation region)으로 변하여 선형성이 악화되는 문제가 있다.
도 1(b)는 종래의 ODT 회로(150)의 다른 예를 도시한 회로도이다.
도 1(b)를 참조하면, ODT 회로(150)는 도 1(a)의 ODT 회로(100)의 문제점을 해결하기 위하여 NMOS 트랜지스터(N150)를 추가하였다. 즉, PMOS 트랜지스터(P150) 와 저항(R1)이 직렬 연결된 도 1과 같은 회로와 NMOS 트랜지스터(N150)와 저항(R2)이 직렬 연결된 회로가 병렬로 연결되어 있다.
도 1(b)의 경우, ODT 회로(150)의 NMOS 트랜지스터(N150)를 연결함으로써, 도 1(a)의 ODT 회로(100)에 비하여 선형성이 개선되었다. 그러나, 여전히 기생 커패시턴스 성분이 커지는 문제는 해결하지 못하였다.
도 2(a)는 도 1(a)의 ODT 회로(100)가 출력단으로 사용되는 경우를 도시한 회로도이다.
도 2(a)를 참조하면, 도 1(a)의 ODT 회로(100)를 출력단으로 사용하고 있다. 즉, ODT 회로(200)의 PMOS 트랜지스터(P200)의 게이트로 반전된 데이터(/DATA)가 입력된다. ODT 회로(200)는 전송선의 저항과 매칭되는 저항(R)을 이용하여 ODT 동작을 수행하면서 출력단(OUT)으로 데이터를 출력한다.
도 2(b)는 ODT 회로가 출력단으로 사용되는 다른 경우를 도시한 회로도이다.
도 2(b)를 참조하면, ODT 회로(250)의 PMOS 트랜지스터(P250) 및 NMOS 트랜지스터(N250)의 게이트로 반전된 데이터(/DATA)가 입력된다. ODT 회로(250)는 전송선의 저항과 매칭되는 저항(R1, R2)을 이용하여 ODT 동작을 수행하면서 출력단(OUT)으로 데이터를 출력한다.
일반적으로 반도체 메모리 장치에서는 상기 ODT 동작을 수행하는 ODT 회로를 상기 반도체 메모리 장치의 출력단으로 같이 사용한다. 상기 ODT 회로를 출력단으로 사용하는 경우에도 앞서 설명한 것과 동일한 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는 기생 커패시턴스(parasitic capacitance) 성분을 감소시키고 선형성을 개선하며 ODT(On Die Termination) 회로를 빠르게 온-오프할 수 있는 ODT 회로를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 데이터를 출력하는 출력단으로써 ODT 동작을 수행하는 상기 ODT 회로를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 ODT(On Die Termination) 회로는 ODT 동작을 수행하는 ODT 회로에 있어서, 제 1 드라이버, 제 2 드라이버, 저항 및 스위치부를 구비한다. 상기 제 1 드라이버는 ODT 인에이블 신호에 응답하여 상기 ODT 동작의 수행 여부를 제어하는 제 1 제어 신호를 출력한다. 상기 제 2 드라이버는 상기 ODT 인에이블 신호가 트랜지션(transition)하는 동안 상기 ODT 동작의 수행 여부를 제어하는 제 2 제어 신호를 출력한다. 상기 저항은 일단이 상기 제 1 드라이버의 출력단에 연결되고 타단이 상기 제 2 드라이버의 출력단에 연결된다. 상기 스위치부는 상기 저항의 타단 및 상기 제 2 드라이버의 출력단과 연결되고 상기 제 1 제어 신호 또는 상기 제 2 제어 신호에 응답하여 상기 ODT 동작의 수행 여부를 결정한다.
상기 스위치부는 게이트에 상기 저항의 타단 및 상기 제 2 드라이버의 출력단이 연결되고 제 1 단에 전원 전압이 인가되는 트랜지스터 및 일단이 상기 트랜지스터의 제 2 단에 연결되고 타단이 상기 ODT 회로의 입출력단에 연결되는 터미네이션 저항을 구비하는 것이 바람직하다.
상기 ODT 회로는 일단이 상기 트랜지스터의 게이트에 연결되고 타단이 상기 트랜지스터의 제 2 단 및 상기 터미네이션 저항의 일단에 연결되는 커패시터를 더 구비하는 것이 바람직하다.
상기 저항은 상기 트랜지스터의 트랜스임피던스의 역수보다 큰 것이 바람직하고, 상기 제 1 드라이버는 인버터인 것이 바람직하다.
상기 제 2 드라이버는 상기 ODT 인에이블 신호를 반전하는 적어도 하나의 인버터, 게이트에 상기 적어도 하나의 인버터를 통하여 출력되는 출력 신호가 인가되고 제 1 단에 전원 전압이 인가되는 제 1 트랜지스터, 게이트에 상기 ODT 인에이블 신호가 인가되고 제 1 단이 상기 제 1 트랜지스터의 제 2 단과 연결되는 제 2 트랜지스터 및 게이트에 상기 ODT 인에이블 신호가 인가되고 제 1 단이 상기 제 2 트랜지스터의 제 2 단과 연결되며 제 2 단에 접지전압이 인가되는 제 3 트랜지스터를 구비하는 것이 바람직하다.
상기 제 2 드라이버는 상기 ODT 인에이블 신호가 트랜지션(transition)할 때부터 일정 시간 동안만 상기 제 2 제어 신호를 출력하는 것이 바람직하다.
상기 ODT 인에이블 신호는 상기 ODT 회로의 입출력단으로 데이터가 입력되지 않는 경우 제 1 논리 상태이고, 상기 ODT 회로의 입출력단으로 데이터가 입력되는 경우 제 2 논리 상태인 것이 바람직하다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 ODT(On Die Termination) 회로는 ODT(On Die Termination) 동작을 수행하는 ODT 회로에 있어서, ODT 인에이블 신호가 인가되는 저항 및 상기 저항과 연결되고 상기 저항을 통과한 ODT 인에이블 신호에 응답하여 상기 ODT 동작의 수행 여부를 결정하는 스위치부를 구비한다.
상기 스위치부는 게이트에 상기 저항이 연결되고 제 1 단에 전원 전압이 인가되는 트랜지스터 및 일단이 상기 트랜지스터의 제 2 단에 연결되고 타단이 상기 ODT 회로의 입출력단에 연결되는 터미네이션 저항을 구비하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 ODT(On Die Termination) 회로는 출력 드라이버(output driver)로써 데이터를 출력하는 동시에 ODT(On Die Termination) 동작을 수행하는 ODT 회로에 있어서, 제 1 드라이버, 제 2 드라이버, 저항 및 스위치부를 구비한다. 상기 제 1 드라이버는 ODT 인에이블 신호에 응답하여 상기 ODT 동작의 수행 여부를 제어하는 제 1 제어 신호를 출력한다. 상기 제 2 드라이버는 상기 ODT 인에이블 신호가 트랜지션(transition)하는 동안 상기 ODT 동작의 수행 여부를 제어하는 제 2 제어 신호를 출력한다. 상기 저항은 상기 제 1 제어 신호를 전송하고 일단이 상기 제 1 드라이버의 출력단에 연결되고 타단이 상기 제 2 드라이버의 출력단에 연결된다. 상기 스위치부는 상기 저항의 타단 및 상기 제 2 드라이버의 출력단과 연결되고 상기 제 1 제어 신호 또는 상기 제 2 제어 신호에 응답하여 상기 ODT 동작의 수행 여부를 결정하고 입력받은 상기 데이터를 상기 ODT 동작을 수행하면서 출력한다.
상기 스위치부는 게이트에 상기 저항의 타단 및 상기 제 2 드라이버의 출력단이 연결되고 상기 데이터가 인가되며, 제 1 단에 전원 전압이 인가되는 트랜지스터 및 일단이 상기 트랜지스터의 제 2 단에 연결되고 타단이 상기 ODT 회로의 입출 력단에 연결되는 터미네이션 저항을 구비하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 ODT(On Die Termination) 회로는 출력 드라이버(output driver)로써 데이터를 출력하는 동시에 ODT(On Die Termination) 동작을 수행하는 ODT 회로에 있어서, ODT 인에이블 신호가 인가되는 저항 및 상기 저항과 연결되고 상기 저항을 통과한 ODT 인에이블 신호에 응답하여 상기 ODT 동작의 수행 여부를 결정하는 스위치부를 구비하고, 상기 스위치부는 입력받은 상기 데이터를 상기 ODT 동작을 수행하면서 출력한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 실시예에 따른 ODT(On Die Termination) 회로(300)의 회로도이다.
도 3을 참조하면, ODT 회로(300)는 저항(R) 및 스위치부(350)를 구비할 수 있다. 저항(R)에는 ODT 인에이블 신호(ODT_EN)가 인가된다. 스위치부(350)는 저항(R)과 연결되고 저항(R)을 통과한 ODT 인에이블 신호에 응답하여 ODT 동작의 수행 여부를 결정한다. 스위치부(350)는 트랜지스터(N350) 및 터미네이션 저항(RT)을 구비할 수 있다. 트랜지스터(N350)는 게이트에 저항(R)이 연결되고 제 1 단에 제 1 전원 전압(VDDIO)이 인가된다. 터미네이션 저항(RT)은 일단이 트랜지스터(N350)의 제 2 단에 연결되고 타단이 ODT 회로(300)의 입출력단(I/O)에 연결된다.
이하에서는, 도 3을 참조하여 ODT 회로(300)가 ODT 동작을 수행하는 경우를 설명한다. ODT 인에이블 신호(ODT_EN)는 ODT 회로(300)의 입출력단(I/O)으로 데이터가 입력되지 않는 경우 제 1 논리 상태이고, ODT 회로(300)의 입출력단(I/O)으로 데이터가 입력되는 경우 제 2 논리 상태를 가진다. 이하에서, 제 1 논리 상태는 논리 로우 상태를 의미하고 제 2 논리 상태는 논리 하이 상태를 의미한다. 다만, 상기 정의는 일 실시예일 뿐 제 1 논리 상태가 논리 하이 상태를 의미하고 제 2 논리 상태가 논리 로우 상태를 의미하여도 본 발명과 동일한 효과를 얻을 수 있음은 당업자에게 자명한 사항이다.
즉, ODT 회로(300)의 입출력단(I/O)으로 데이터가 입력되는 않는 경우, ODT 인에이블 신호(ODT_EN)는 제 1 논리 상태이므로, 스위치부(350)의 트랜지스터(N350)는 턴 오프되어 ODT 회로(300)는 ODT 동작을 수행하지 않는다. 이후, ODT 인에이블 신호(ODT_EN)가 제 2 논리 상태로 트랜지션(transition)되면, 스위치부(350)의 트랜지스터(N350)는 턴 온되어 ODT 회로(300)는 ODT 동작을 수행하게 된다.
트랜지스터(N350)의 게이트에 저항(R)을 삽입하는 경우 트랜지스터(N350)는 인덕터(inductor)의 동작 특성을 가지게 된다. 트랜지스터(N350)의 게이트와 제 2 단 사이에는 오버랩 커패시턴스 성분(C)이 존재한다. 오버랩 커패시턴스 성분(C)에 의하여 트랜지스터(N350)의 게이트의 전압이 트랜지스터(N350)의 제 2 단의 전압의 변화에 따라 커플링(coupling)을 받아 같이 변화하게 된다. 그러므로, 트랜지스터(N350)의 게이트와 제 2 단 사이의 전압이 일정하게 유지되어 트랜지스터(N350)의 제 1 단과 제 2 단 사이에 흐르는 전류의 변화량이 작아지게 된다. 따라서, 트랜지스터(N350)는 인덕터와 같이 동작하게 된다.
수학식 1에서, ID는 트랜지스터의 드레인과 소스사이의 전류이고, Vgs는 게이트와 소스사이의 전압이고, Vth는 문턱 전압(threshold voltage)이고, λ는 트랜지스터(MOSFET) 파라미터이며, Vds는 드레인과 소스사이의 전압이다.
수학식 1을 참조하면, 본 발명에서 트랜지스터(N350)의 게이트와 제 2 단 사이의 전압(Vgs)이 일정해지면 트랜지스터(N350)의 제 1 단과 제 2 단에 흐르는 전류(ID)의 변화량이 줄어들어 트랜지스터는 인덕터와 같이 동작하게 된다.
오버랩 커패시턴스 성분(C)이 클수록 상기 전압간에 커플링이 잘 이루어져 게이트와 제 2 단 사이의 전압이 일정하게 유지되므로, 트랜지스터(N350)의 인덕터 동작이 좋아진다. 만약, 오버랩 커패시턴스 성분(C)이 너무 작다면 트랜지스터(N350)의 게이트와 제 2 단 사이에 부가적으로 커패시터(capacitor)를 추가할 수도 있다. 또한, 저항(R)은 큰 저항값을 가지는 것이 바람직하다. 저항(R)을 통과한 신호의 전압 레벨이 상기 커플링되는 전압 레벨보다 높은 경우, 게이트와 저항(R) 사이의 노드(node)의 전압은 빠르게 상승한다. 그러므로, 큰 저항값을 가지는 저항(R)을 통하여 상기 전압의 상승을 보다 느리게 할 수 있다. 트랜지스터(N350)가 인덕터 동작을 하는 경우 인덕턴스(inductance)는 수학식 2와 같이 정의된다.
Figure 112007037645039-pat00002
Cgs는 게이트와 소스간의 커패시턴스이고, R은 게이트에 연결된 저항값, gm은 트랜지스터의 트랜스임피던스(transimpedance)이다. 수학식 2를 참조하면, 저항(R)은 트랜지스터(N350)의 트랜스임피던스의 역수보다 큰 저항값을 가지는 것이 바람직하다.
도 4는 본 발명의 다른 실시예에 따른 ODT 회로(400)의 회로도이다.
도 4를 참조하면, ODT 회로(400)는 제 1 드라이버(410), 제 2 드라이버(430), 저항(R) 및 스위치부(450)를 구비할 수 있다.
제 1 드라이버(410)는 ODT 인에이블 신호(ODT_EN)에 응답하여 ODT 회로(400)의 ODT 동작의 수행 여부를 제어하는 제 1 제어 신호(CON_1)를 출력한다. 제 1 드라이버(410)는 인버터(INV_410)로 구현할 수 있다.
제 2 드라이버(430)는 ODT 인에이블 신호(ODT_EN)가 트랜지션(transition)하는 동안 ODT 회로(400)의 ODT 동작의 수행 여부를 제어하는 제 2 제어 신호(CON_2)를 출력한다.
제 2 드라이버(430)는 복수의 인버터들(INV_1, INV_2, INV_3) 및 제 1 트랜지스터 내지 제 3 트랜지스터(P431, P432, N433)를 구비할 수 있다. 도 4에서는 세 개의 인버터들(INV_1, INV_2, INV_3)로 구현하는 실시예에 대하여 개시하고 있으나, 이는 일실시예에 불과할 뿐 적어도 하나 이상의 인버터가 있다면 본 발명과 동일한 효과를 얻을 수 있음은 당업자에게 자명한 사항이다.
각각의 인버터(INV_1, INV_2, INV_3)는 ODT 인에이블 신호(ODT_EN)를 반전하여 출력한다. 상기 인버터가 복수개인 경우, 복수의 인버터들(INV_1, INV_2, INV_3)은 직렬로 연결되는 것이 바람직하다.
제 1 트랜지스터(P431)는 게이트에 인버터들(INV_1, INV_2, INV_3)을 통하여 출력되는 출력신호가 인가되고 제 1 단에 제 2 전원 전압(VDD)이 인가되며 제 2 단에 제 2 트랜지스터(P432)의 제 1 단이 연결된다. 제 2 트랜지스터(P432)는 게이트에 ODT 인에이블 신호(ODT_EN)가 인가되고 제 2 단에 제 3 트랜지스터(N433)의 제 1 단이 연결된다. 제 3 트랜지스터(N433)는 게이트에 ODT 인에이블 신호(ODT_EN)가 인가되고 제 2 단에 접지전압(VSS)이 인가된다. 제 1 트랜지스터(P431) 및 제 2 트랜지스터(P432)는 PMOS 트랜지스터인 것이 바람직하고, 제 3 트랜지스터(N433)는 NMOS 트랜지스터인 것이 바람직하다.
저항(R)은 일단이 제 1 드라이버(410)의 출력단에 연결되고 타단이 제 2 드라이버(430)의 출력단에 연결된다.
스위치부(450)는 저항(R)의 타단 및 제 2 드라이버(430)의 출력단과 연결되고, 제 1 제어 신호(CON_1) 또는 제 2 제어 신호(CON_2)에 응답하여 상기 ODT 동작 의 수행 여부를 결정한다. 스위치부(450)는 트랜지스터(N450) 및 터미네이션 저항(RT)을 구비할 수 있다. 트랜지스터(N450)는 게이트에 저항(R)의 타단 및 제 2 드라이버(430)의 출력단이 연결되고 제 1 단에 제 1 전원 전압(VDDIO)이 인가된다. 터미네이션 저항(RT)은 일단이 트랜지스터(N450)의 제 2 단에 연결되고 타단이 ODT 회로(400)의 입출력단(I/O)에 연결된다.
이하에서는, 도 4를 참조하여 ODT 회로(400)가 ODT 동작을 수행하는 경우를 설명한다. ODT 인에이블 신호(ODT_EN)는 ODT 회로(300)의 입출력단(I/O)으로 데이터가 입력되지 않는 경우 제 1 논리 상태이고, ODT 회로(300)의 입출력단(I/O)으로 데이터가 입력되는 경우 제 2 논리 상태를 가진다. 이하에서, 제 1 논리 상태는 논리 하이 상태를 의미하고 제 2 논리 상태는 논리 로우 상태를 의미한다.
즉, ODT 회로(300)의 입출력단(I/O)으로 데이터가 입력되지 않는 경우, 제 1 드라이버(310)의 출력 신호인 제 1 제어 신호(CON_1) 및 제 2 드라이버(320)의 출력 신호인 제 2 제어 신호(CON_2)는 제 1 논리 상태를 가진다. 따라서, 스위치부(450)의 트랜지스터(N450)는 턴 오프되어 ODT 회로(400)는 ODT 동작을 수행하지 않는다.
ODT 회로(400)의 입출력단(I/O)으로 데이터가 입력되는 경우, 제 1 제어 신호(CON_1)는 제 1 논리 상태에서 제 2 논리 상태로 트랜지션하게 된다. 제 2 드라이버(430)의 동작을 보면, ODT 인에이블 신호(ODT_EN)가 제 2 논리 상태로 트랜지션하면, 제 2 트랜지스터(P432)는 턴 온되고, 제 3 트랜지스터(N433)는 턴 오프된다. 이 때, 제 1 제어 신호(CON_1)는 인버터들(INV_1, INV_2, INV_3)에 의하여 반 전되면서 소정의 시간이 지연된 후 제 1 트랜지스터(P431)의 게이트에 인가된다. 그러므로, 제 1 트랜지스터(P431)는 턴 온 상태에서 바로 턴 오프되지 않고 소정이 시간이 경과한 후 턴 오프된다. 즉, 제 2 트랜지스터(P332)의 턴 온 동작 및 제 3 트랜지스터(N333)의 턴 오프 동작이 이루어진 후, 제 1 트랜지스터(P331)는 소정의 시간동안 턴 온되어 있다가 턴 오프된다. 따라서, 상기 소정의 시간동안 제 2 제어 신호(CON_2)는 제 1 논리 상태가 되어 스위치부(450)의 트랜지스터(N450)를 턴 온 시키므로 ODT 회로(400)는 상기 ODT 동작을 수행한다. 상기 소정의 시간이 경과하면, 제 2 제어 신호(CON_2)는 제 2 논리 상태가 되지만, 이때부터는 저항(R)을 통과한 제 1 논리 상태의 제 1 제어 신호(CON_1)에 의하여 ODT 회로(300)는 계속 ODT 동작을 수행하게 된다.
즉, 제 2 드라이버(430)는 ODT 회로(400)가 빠르게 온 오프될 수 있도록 한다. 제 1 드라이버(410)의 출력 신호인 제 1 제어 신호(CON_1)가 저항(R)을 통과하여야 하므로 트랜지스터(N450)는 빠르게 온 오프되지 못한다. 따라서, 더욱 빠른 동작을 위하여 제 2 드라이버(430)에서 상기 소정의 시간동안 트랜지스터(N450)의 온 오프 동작을 제어하는 제 2 제어 신호를 출력하여 주는 것이다.
트랜지스터(N450)가 인덕터와 같이 동작하는 원리에 대하여는 도 3에서 설명하였다. 도 3 및 도 4의 트랜지스터(N350, N450)가 인덕터와 같이 동작함에 따라, 기생 커패시턴스 성분(Cpa)을 보상할 수 있다.
도 5는 본 발명 및 종래기술에서 주파수의 변화에 따른 임피던스의 변화를 나타내는 그래프이다.
도 3 내지 도 5를 참조하면, 종래기술(a)의 경우 f1 주파수를 지나면서 임피던스(impedance)가 감소하기 시작한다. 상기 임피던스는 ODT 회로의 전체 임피던스를 의미한다. 그러나, 본 발명(b)의 경우 f2 주파수를 지나면서 임피던스가 감소하기 시작하므로, 종래기술에 비하여 f1 주파수에서 f2 주파수까지의 구간에서 더 일정하게 임피던스를 유지한다. 즉, ODT 회로(300, 400)의 트랜지스터(N350, N450)가 인덕터처럼 동작을 하므로 종래기술에 비하여 보다 높은 주파수에서도 임피던스가 일정하게 유지된다. 따라서, 본 발명은 종래기술에 비하여 선형성이 개선되고, 신호 반사는 감소된다.
도 6은 도 3의 ODT 회로(300)를 출력 드라이버(output driver)로 사용하는 경우를 나타내는 회로도이다.
도 6을 참조하면, ODT 회로(600)가 ODT 인에이블 신호(ODT_EN)에 응답하여 ODT 동작을 수행하는 것은 도 3의 ODT 회로(300)와 동일하다. 다만, 도 6의 경우는 ODT 회로(600)가 출력 드라이버로 사용되므로, 데이터(DATA)가 스위치부(350)의 트랜지스터(N350)의 게이트에 인가되고, ODT 회로(600)는 데이터(DATA)를 출력단(OUT)으로 출력한다. ODT 회로(600)가 출력 드라이버로 동작하면서 데이터(DATA)를 출력하는 경우에도 도 3의 ODT 회로(300)와 동일하게 상기 ODT 동작을 함으로써 개선된 상기 ODT 동작을 수행하면서 데이터를 출력할 수 있다.
도 7은 도 4의 ODT 회로(400)를 출력 드라이버로 사용하는 경우를 나타내는 회로도이다.
도 7을 참조하면, ODT 회로(700)가 ODT 인에이블 신호(ODT_EN)에 응답하여 ODT 동작을 수행하는 것은 도 4의 ODT 회로(400)와 동일하다. 다만, 도 7의 경우는 ODT 회로(700)가 출력 드라이버로 사용되므로, 데이터(DATA)가 스위치부(450)의 트랜지스터(N450)의 게이트에 인가되고, ODT 회로(700)는 데이터(DATA)를 출력단(OUT)으로 출력한다. ODT 회로(700)가 출력 드라이버로 동작하면서 데이터(DATA)를 출력하는 경우에도 도 4의 ODT 회로(400)와 동일하게 상기 ODT 동작을 함으로써 개선된 상기 ODT 동작을 수행하면서 데이터를 출력할 수 있다
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 ODT 회로는 상기 트랜지스터가 인덕터와 같이 동작함으로써 기생 커패시턴스 성분을 보상하고 고주파에서 임피던스를 보다 일정하게 유지하여 선형성을 개선한다. 또한, 별도의 드라이버를 부가하여 상기 ODT 회로가 보다 빠르게 온 오프할 수 있도록 한다. 따라서, 종래기술에 비하여 신호 반사를 감소하여 신호 충실도가 개선되는 장점이 있다.

Claims (34)

  1. ODT(On Die Termination) 동작을 수행하는 ODT 회로에 있어서,
    ODT 인에이블 신호에 응답하여 상기 ODT 동작의 수행 여부를 제어하는 제 1 제어 신호를 출력하는 제 1 드라이버;
    상기 ODT 인에이블 신호가 트랜지션(transition)하는 동안 상기 ODT 동작의 수행 여부를 제어하는 제 2 제어 신호를 출력하는 제 2 드라이버;
    일단이 상기 제 1 드라이버의 출력단에 연결되고 타단이 상기 제 2 드라이버의 출력단에 연결되는 저항; 및
    상기 저항의 타단 및 상기 제 2 드라이버의 출력단과 연결되고 상기 제 1 제어 신호 또는 상기 제 2 제어 신호에 응답하여 상기 ODT 동작의 수행 여부를 결정하는 스위치부를 구비하는 것을 특징으로 하는 ODT 회로.
  2. 제1항에 있어서, 상기 스위치부는,
    게이트에 상기 저항의 타단 및 상기 제 2 드라이버의 출력단이 연결되고 제 1 단에 전원 전압이 인가되는 트랜지스터; 및
    일단이 상기 트랜지스터의 제 2 단에 연결되고 타단이 상기 ODT 회로의 입출력단에 연결되는 터미네이션 저항을 구비하는 것을 특징으로 하는 ODT 회로.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제2항에 있어서, 상기 트랜지스터는,
  4. 제2항에 있어서, 상기 ODT 회로는,
    일단이 상기 트랜지스터의 게이트에 연결되고 타단이 상기 트랜지스터의 제 2 단 및 상기 터미네이션 저항의 일단에 연결되는 커패시터를 더 구비하는 것을 특징으로 하는 ODT 회로.
  5. 제2항에 있어서, 상기 저항은,
    상기 트랜지스터의 트랜스임피던스의 역수보다 큰 것을 특징으로 하는 ODT 회로.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 상기 제 1 드라이버는,
    인버터인 것을 특징으로 하는 ODT 회로.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 상기 제 2 드라이버는,
    상기 ODT 인에이블 신호를 반전하는 적어도 하나의 인버터;
    게이트에 상기 적어도 하나의 인버터를 통하여 출력되는 출력 신호가 인가되고 제 1 단에 전원 전압이 인가되는 제 1 트랜지스터;
    게이트에 상기 ODT 인에이블 신호가 인가되고 제 1 단이 상기 제 1 트랜지스터의 제 2 단과 연결되는 제 2 트랜지스터; 및
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제7항에 있어서, 상기 제 1 트랜지스터 및 제 2 트랜지스터는,
    PMOS 트랜지스터이고,
    상기 제 3 트랜지스터는,
    NMOS 트랜지스터인 것을 특징으로 하는 ODT 회로.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제7항에 있어서,
    상기 인버터가 복수 개인 경우, 상기 인버터들은 직렬로 연결되는 것을 특징으로 하는 ODT 회로.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 상기 제 2 드라이버는,
    상기 ODT 인에이블 신호가 트랜지션(transition)할 때부터 일정 시간 동안만 상기 제 2 제어 신호를 출력하는 것을 특징으로 하는 ODT 회로.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 상기 ODT 인에이블 신호는,
    상기 ODT 회로의 입출력단으로 데이터가 입력되지 않는 경우 제 1 논리 상태이고, 상기 ODT 회로의 입출력단으로 데이터가 입력되는 경우 제 2 논리 상태인 것 을 특징으로 하는 ODT 회로.
  12. ODT(On Die Termination) 동작을 수행하는 ODT 회로에 있어서,
    ODT 인에이블 신호가 인가되는 저항; 및
    상기 저항과 연결되고 상기 저항을 통과한 ODT 인에이블 신호에 응답하여 상기 ODT 동작의 수행 여부를 결정하는 스위치부를 구비하는 것을 특징으로 하는 ODT 회로.
  13. 제12항에 있어서, 상기 스위치부는,
    게이트에 상기 저항이 연결되고 제 1 단에 전원 전압이 인가되는 트랜지스터; 및
    일단이 상기 트랜지스터의 제 2 단에 연결되고 타단이 상기 ODT 회로의 입출력단에 연결되는 터미네이션 저항을 구비하는 것을 특징으로 하는 ODT 회로.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서, 상기 트랜지스터는,
    NMOS 트랜지스터인 것을 특징으로 하는 ODT 회로.
  15. 제13항에 있어서, 상기 ODT 회로는,
    일단이 상기 트랜지스터의 게이트에 연결되고 타단이 상기 트랜지스터의 제 2 단 및 상기 터미네이션 저항의 일단에 연결되는 커패시터를 더 구비하는 것을 특 징으로 하는 ODT 회로.
  16. 제13항에 있어서, 상기 저항은,
    상기 트랜지스터의 트랜스임피던스의 역수보다 큰 것을 특징으로 하는 ODT 회로.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제12항에 있어서, 상기 ODT 인에이블 신호는,
    상기 ODT 회로의 입출력단으로 데이터가 입력되지 않는 경우 제 1 논리 상태이고, 상기 ODT 회로의 입출력단으로 데이터가 입력되는 경우 제 2 논리 상태인 것을 특징으로 하는 ODT 회로.
  18. 출력 드라이버(output driver)로써 데이터를 출력하는 동시에 ODT(On Die Termination) 동작을 수행하는 ODT 회로에 있어서,
    ODT 인에이블 신호에 응답하여 상기 ODT 동작의 수행 여부를 제어하는 제 1 제어 신호를 출력하는 제 1 드라이버;
    상기 ODT 인에이블 신호가 트랜지션(transition)하는 동안 상기 ODT 동작의 수행 여부를 제어하는 제 2 제어 신호를 출력하는 제 2 드라이버;
    상기 제 1 제어 신호를 전송하고 일단이 상기 제 1 드라이버의 출력단에 연결되고 타단이 상기 제 2 드라이버의 출력단에 연결되는 저항; 및
    상기 저항의 타단 및 상기 제 2 드라이버의 출력단과 연결되고 상기 제 1 제 어 신호 또는 상기 제 2 제어 신호에 응답하여 상기 ODT 동작의 수행 여부를 결정하는 스위치부를 구비하고,
    상기 스위치부는,
    입력받은 상기 데이터를 상기 ODT 동작을 수행하면서 출력하는 것을 특징으로 하는 ODT 회로.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제18항에 있어서, 상기 스위치부는,
    게이트에 상기 저항의 타단 및 상기 제 2 드라이버의 출력단이 연결되고 상기 데이터가 인가되며, 제 1 단에 전원 전압이 인가되는 트랜지스터; 및
    일단이 상기 트랜지스터의 제 2 단에 연결되고 타단이 상기 ODT 회로의 입출력단에 연결되는 터미네이션 저항을 구비하는 것을 특징으로 하는 ODT 회로.
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제19항에 있어서, 상기 트랜지스터는,
    NMOS 트랜지스터인 것을 특징으로 하는 ODT 회로.
  21. 청구항 21은(는) 설정등록료 납부시 포기되었습니다.
    제19항에 있어서, 상기 ODT 회로는,
    일단이 상기 트랜지스터의 게이트에 연결되고 타단이 상기 트랜지스터의 제 2 단 및 상기 터미네이션 저항의 일단에 연결되는 커패시터를 더 구비하는 것을 특징으로 하는 ODT 회로.
  22. 청구항 22은(는) 설정등록료 납부시 포기되었습니다.
    상기 트랜지스터의 트랜스임피던스의 역수보다 큰 것을 특징으로 하는 ODT 회로.
  23. 청구항 23은(는) 설정등록료 납부시 포기되었습니다.
    제18항에 있어서, 상기 제 1 드라이버는,
    인버터인 것을 특징으로 하는 ODT 회로.
  24. 청구항 24은(는) 설정등록료 납부시 포기되었습니다.
    제18항에 있어서, 상기 제 2 드라이버는,
    상기 ODT 인에이블 신호를 반전하는 적어도 하나의 인버터;
    게이트에 상기 적어도 하나의 인버터를 통하여 출력되는 출력 신호가 인가되고 제 1 단에 전원 전압이 인가되는 제 1 트랜지스터;
    게이트에 상기 ODT 인에이블 신호가 인가되고 제 1 단이 상기 제 1 트랜지스터의 제 2 단과 연결되는 제 2 트랜지스터; 및
    게이트에 상기 ODT 인에이블 신호가 인가되고 제 1 단이 상기 제 2 트랜지스터의 제 2 단과 연결되며 제 2 단에 접지전압이 인가되는 제 3 트랜지스터를 구비하는 것을 특징으로 하는 ODT 회로
  25. 청구항 25은(는) 설정등록료 납부시 포기되었습니다.
    제24항에 있어서, 상기 제 1 트랜지스터 및 제 2 트랜지스터는,
    PMOS 트랜지스터이고,
    상기 제 3 트랜지스터는,
  26. 청구항 26은(는) 설정등록료 납부시 포기되었습니다.
    제24항에 있어서,
    상기 인버터가 복수 개인 경우, 상기 인버터들은 직렬로 연결되는 것을 특징으로 하는 ODT 회로.
  27. 청구항 27은(는) 설정등록료 납부시 포기되었습니다.
    제18항에 있어서, 상기 제 2 드라이버는,
    상기 ODT 인에이블 신호가 트랜지션(transition)할 때부터 일정 시간 동안만 상기 제 2 제어 신호를 출력하는 것을 특징으로 하는 ODT 회로.
  28. 청구항 28은(는) 설정등록료 납부시 포기되었습니다.
    제18항에 있어서, 상기 ODT 인에이블 신호는,
    상기 데이터를 출력하는 경우 제 1 논리 상태이고, 상기 데이터를 출력하지 않는 경우 제 2 논리 상태인 것을 특징으로 하는 ODT 회로.
  29. 출력 드라이버(output driver)로써 데이터를 출력하는 동시에 ODT(On Die Termination) 동작을 수행하는 ODT 회로에 있어서,
    ODT 인에이블 신호가 인가되는 저항; 및
    상기 저항과 연결되고 상기 저항을 통과한 ODT 인에이블 신호에 응답하여 상기 ODT 동작의 수행 여부를 결정하는 스위치부를 구비하고,
    상기 스위치부는,
    입력받은 상기 데이터를 상기 ODT 동작을 수행하면서 출력하는 것을 특징으로 하는 ODT 회로.
  30. 청구항 30은(는) 설정등록료 납부시 포기되었습니다.
    제29항에 있어서, 상기 스위치부는,
    게이트에 상기 저항이 연결되고 상기 데이터가 인가되며, 제 1 단에 전원 전압이 인가되는 트랜지스터; 및
    일단이 상기 트랜지스터의 제 2 단에 연결되고 타단이 상기 ODT 회로의 입출력단에 연결되는 터미네이션 저항을 구비하는 것을 특징으로 하는 ODT 회로.
  31. 청구항 31은(는) 설정등록료 납부시 포기되었습니다.
    제30항에 있어서, 상기 트랜지스터는,
    NMOS 트랜지스터인 것을 특징으로 하는 ODT 회로.
  32. 청구항 32은(는) 설정등록료 납부시 포기되었습니다.
    제30항에 있어서, 상기 ODT 회로는,
    일단이 상기 트랜지스터의 게이트에 연결되고 타단이 상기 트랜지스터의 제 2 단 및 상기 터미네이션 저항의 일단에 연결되는 커패시터를 더 구비하는 것을 특징으로 하는 ODT 회로.
  33. 청구항 33은(는) 설정등록료 납부시 포기되었습니다.
    제30항에 있어서, 상기 저항은,
    상기 트랜지스터의 트랜스임피던스의 역수보다 큰 것을 특징으로 하는 ODT 회로.
  34. 청구항 34은(는) 설정등록료 납부시 포기되었습니다.
    제29항에 있어서, 상기 ODT 인에이블 신호는,
    상기 데이터를 출력하는 경우 제 1 논리 상태이고, 상기 데이터를 출력하지 않는 경우 제 2 논리 상태인 것을 특징으로 하는 ODT 회로.
KR1020070049937A 2007-05-22 2007-05-22 고주파 성능을 개선한 ｏｄｔ 회로 KR100881195B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070049937A KR100881195B1 (ko) 2007-05-22 2007-05-22 고주파 성능을 개선한 ｏｄｔ 회로
US12/125,489 US7795905B2 (en) 2007-05-22 2008-05-22 On die termination (ODT) circuit having improved high frequency performance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070049937A KR100881195B1 (ko) 2007-05-22 2007-05-22 고주파 성능을 개선한 ｏｄｔ 회로

Publications (2)

Publication Number Publication Date
KR20080102892A KR20080102892A (ko) 2008-11-26
KR100881195B1 true KR100881195B1 (ko) 2009-02-05

Family

ID=40071815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070049937A KR100881195B1 (ko) 2007-05-22 2007-05-22 고주파 성능을 개선한 ｏｄｔ 회로

Country Status (2)

Country Link
US (1) US7795905B2 (ko)
KR (1) KR100881195B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100980417B1 (ko) * 2008-12-09 2010-09-07 주식회사 하이닉스반도체 데이터 드라이버
TWI416869B (zh) 2009-02-12 2013-11-21 Mosaid Technologies Inc 晶片上終止之終止電路
US20140304445A1 (en) * 2013-04-09 2014-10-09 William Michael Gervasi Memory bus loading and conditioning module
US10141935B2 (en) 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
US11302645B2 (en) 2020-06-30 2022-04-12 Western Digital Technologies, Inc. Printed circuit board compensation structure for high bandwidth and high die-count memory stacks
US11456022B2 (en) 2020-06-30 2022-09-27 Western Digital Technologies, Inc. Distributed grouped terminations for multiple memory integrated circuit systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040043995A (ko) * 2002-11-20 2004-05-27 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859877A (en) * 1988-01-04 1989-08-22 Gte Laboratories Incorporated Bidirectional digital signal transmission system
JPH073958B2 (ja) * 1992-01-31 1995-01-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 終端回路
US5585744A (en) * 1995-10-13 1996-12-17 Cirrus Logic, Inc. Circuits systems and methods for reducing power loss during transfer of data across a conductive line
SG68690A1 (en) * 1997-10-29 1999-11-16 Hewlett Packard Co Integrated circuit assembly having output pads with application specific characteristics and method of operation
JP4198792B2 (ja) * 1998-08-31 2008-12-17 テキサス インスツルメンツ インコーポレイテツド 信号線駆動回路
US6265893B1 (en) * 1998-09-29 2001-07-24 Intel Corporation Signal line drivers
US6556040B2 (en) 2000-11-10 2003-04-29 California Micro Devices Method and apparatus for non-linear termination of a transmission line
US7102200B2 (en) 2001-09-04 2006-09-05 Intel Corporation On-die termination resistor with analog compensation
US6731137B1 (en) * 2002-04-24 2004-05-04 Altera Corporation Programmable, staged, bus hold and weak pull-up for bi-directional I/O
KR100882117B1 (ko) 2002-12-23 2009-02-05 주식회사 하이닉스반도체 온 다이 터미네이션 회로
KR100486301B1 (ko) 2003-01-27 2005-04-29 삼성전자주식회사 전력 소비를 감소시키는 종단 회로.
US7019554B2 (en) * 2003-12-03 2006-03-28 Infineon Technologies Ag Methods and apparatus for active termination of high-frequency signals
US7429871B2 (en) * 2005-09-29 2008-09-30 Hynix Semiconductor Inc. Device for controlling on die termination

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040043995A (ko) * 2002-11-20 2004-05-27 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템

Also Published As

Publication number Publication date
US20080290894A1 (en) 2008-11-27
KR20080102892A (ko) 2008-11-26
US7795905B2 (en) 2010-09-14

Similar Documents

Publication Publication Date Title
US5414312A (en) Advanced signal driving buffer with directional input transition detection
KR100881195B1 (ko) 고주파 성능을 개선한 ｏｄｔ 회로
US8253445B2 (en) Output circuit having pre-emphasis function
US20020149392A1 (en) Level adjustment circuit and data output circuit thereof
US7053679B2 (en) Output driver for controlling slew rate in a semiconductor device
KR100453760B1 (ko) 다중 반사의 발생을 방지할 수 있는 반도체 장치, 이장치의 구동 방법 및 세팅 방법
KR20110060720A (ko) 출력 드라이버
JP4627928B2 (ja) 半導体集積回路
US6172524B1 (en) Data input buffer
KR100486301B1 (ko) 전력 소비를 감소시키는 종단 회로.
US6556040B2 (en) Method and apparatus for non-linear termination of a transmission line
US7768311B2 (en) Suppressing ringing in high speed CMOS output buffers driving transmission line load
US5418477A (en) Data output buffer pull-down circuit for TTL interface
EP1378997A2 (en) Output buffer apparatus capable of adjusting output impedance in synchronization with data signal
US5442304A (en) CMOS logic gate clamping circuit
KR100888203B1 (ko) 버퍼 회로
KR20020091803A (ko) 씨모스 출력 회로
US6265914B1 (en) Predriver for high frequency data transceiver
KR100500946B1 (ko) 전자기 방해를 개선한 데이터 입출력 버퍼
US20040119510A1 (en) Bus driver
US8102722B2 (en) Data output device for semiconductor memory apparatus
US20080024162A1 (en) Constant impedance cmos output buffer
US20060097760A1 (en) Differential signal generating circuit, differential signal transmitting circuit and differential signal transceiver system
US6828608B2 (en) Semiconductor integrated circuit device
KR100472729B1 (ko) 데이터 출력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee