KR100453760B1 - 다중 반사의 발생을 방지할 수 있는 반도체 장치, 이장치의 구동 방법 및 세팅 방법 - Google Patents

다중 반사의 발생을 방지할 수 있는 반도체 장치, 이장치의 구동 방법 및 세팅 방법 Download PDF

Info

Publication number
KR100453760B1
KR100453760B1 KR10-2002-0049725A KR20020049725A KR100453760B1 KR 100453760 B1 KR100453760 B1 KR 100453760B1 KR 20020049725 A KR20020049725 A KR 20020049725A KR 100453760 B1 KR100453760 B1 KR 100453760B1
Authority
KR
South Korea
Prior art keywords
driver
transmission line
impedance
resistor
drive signal
Prior art date
Application number
KR10-2002-0049725A
Other languages
English (en)
Other versions
KR20030017398A (ko
Inventor
이사사또시
후나바세이지
Original Assignee
엘피다 메모리 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘피다 메모리 가부시키가이샤 filed Critical 엘피다 메모리 가부시키가이샤
Publication of KR20030017398A publication Critical patent/KR20030017398A/ko
Application granted granted Critical
Publication of KR100453760B1 publication Critical patent/KR100453760B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/16—Control of transmission; Equalising characterised by the negative-impedance network used
    • H04B3/18—Control of transmission; Equalising characterised by the negative-impedance network used wherein the network comprises semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Abstract

반도체 장치는, 구동기와 수신기를 접속시키는 송신 선로에 구동 소자를 접속시키기 위해 구동기 내에 형성되는 저항기를 구비한다. 이 저항기가 구동기의 출력 임피던스와 송신 선로의 임피던스를 정합시킨다는 조건하에서, 저항기의 레지스턴스는 구동 소자의 온 상태 레지스턴스보다 현저히 크다. 송신 선로의 길이는, 구동기에 제공되는 구동 신호의 논리 레벨이 하이 레벨이거나 로우 레벨인 동안에 송신 선로의 수신기측 종단으로부터의 반사파가 구동기에 도달하도록 결정된다.

Description

다중 반사의 발생을 방지할 수 있는 반도체 장치, 이 장치의 구동 방법 및 세팅 방법 {SEMICONDUCTOR APPARATUS CAPABLE OF PREVENTING MULTIPLE REFLECTION FROM OCCURRING, DRIVING METHOD AND SETTING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 구체적으로는, 송신 선로에 접속되는 구동 장치 (driving device) 및 피구동 장치 (driven device) 를 구비하는 반도체 장치에 관한 것이다.
종래의 반도체 장치는, 구동기 (또는 구동 소자), 수신기 (또는 피구동 소자) 및 그 구동기와 그 수신기 간에 접속되는 송신 선로 (또는 버스) 로 구성된다. 구동기의 출력 임피던스는 Zout 이며, 송신 선로의 임피던스는 ZO 이다.
구동기, 수신기 및 송신 선로가 이상적인 경우에는, 구동기의 출력 신호가 송신 선로 상에서 감쇠 (damp) 되지 않으면서 수신기로 전달된다. 그 후, 그신호는 수신기 (송신 선로의 수신기측 단부 (end)) 에 의해 완전히 반사되어 감쇠되지 않으면서 구동기로 되돌아온다. 출력 임피던스 Zout 와 임피던스 ZO 가 동일하면, 반사된 신호는 송신 선로의 구동기측 단부 (또는 송신 선로와 구동기 간의 접속점) 에서 종단 (terminate) (또는 흡수) 된다.
그러나, 실제로는, 구동기가 이상적이지 않으므로, 출력 임피던스 Zout 는 출력 신호의 전압에 의존한다. 따라서, 반사된 신호의 일부가 구동기 (송신 선로의 구동기측 단부) 에 의해 또 반사되어, 수신기측으로 다시 전달된다. 따라서, 수신기와 구동기에 의해 구동기의 출력 신호가 반복적으로 반사된다.
상술한 구동기와 수신기 간의 다중 반사를 억제하기 위해, 또 다른 종래의 반도체 장치는, 송신 선로의 수신기측 종단에 접속되는 종단 저항기 (terminating resistor) 를 갖고 있다.
그러나, 종단 저항기는 전력을 쓸데없이 소비한다. 즉, 종단 저항기를 갖는 반도체 장치는 전력 소비가 많다. 또한, 종단 레지스턴스 (resistance) 에 의해 반도체 장치의 제조 단계들이 증가하기 때문에, 반도체 장치의 제조 비용이 증대한다.
따라서, 본 발명의 목적은, 전력 소비와 제조 비용을 증가시키지 않으면서, 구동기와 수신기를 접속하는 송신 선로 상에서 다중 반사가 발생하는 것을 방지할 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 또 다른 목적은, 설명을 진행함에 따라 명확해질 것이다.
본 발명의 제 1 양태에 따르면, 반도체 장치는, 구동 소자를 갖는 구동기와 이 구동기의 출력측에 접속되는 송신 선로를 갖는다. 구동기는 출력 임피던스를 갖는다. 구동 소자는 온-상태 레지스턴스를 갖는다. 송신 선로는 임피던스를 갖는다. 반도체 장치는, 구동기 내에 형성되어 구동 소자를 송신 선로에 접속시키는 저항기를 구비한다. 이 저항기는, 구동기의 출력 임피던스와 송신 선로의 임피던스가 정합된다는 조건하에서, 온-상태 레지스턴스보다 더 큰 레지스턴스를 갖는다.
본 발명의 제 2 양태에 따르면, 반도체 장치는, 구동 소자를 갖는 구동기와 이 구동기의 출력측에 접속되는 송신 선로를 갖는다. 구동기는, 출력 임피던스 및 전류-전압 특성을 갖는다. 구동 소자는 온-상태 레지스턴스를 갖는다. 송신 선로는 임피던스를 갖는다. 반도체 장치는, 구동기 내에 위치하여 구동 소자를 송신 선로에 접속시키고 구동기의 출력 임피던스와 송신 선로의 임피던스를 정합시키는 저항기를 구비한다. 이 저항기는, 그 전류-전압 특성을 선형 특성으로 근사화시킬 수 있도록, 온-상태 레지스턴스보다 더 큰 레지스턴스를 갖는다.
본 발명의 제 3 양태에 따르면, 논리적 하이 레벨과 논리적 로우 레벨 사이에서 변하는 구동 신호를 사용하여 반도체 장치를 구동하는 구동 방법이 제공된다. 반도체 장치는, 구동 소자를 갖는 구동기와 이 구동기에 접속되는 송신 선로를 갖는다. 구동기는 전류-전압 특성 및 출력 임피던스를 갖는다. 구동 소자는 온-상태 레지스턴스를 갖는다. 송신 선로는, 구동기로부터의 출력 신호를 반사파로서 반사시키는 단부 및 임피던스를 갖는다. 이 구동 방법은, 전류-전압 특성을 선형 특성으로 근사화시키도록 온-상태 레지스턴스보다 더 큰 레지스턴스를 가지며 구동 소자와 송신 선로를 접속시키는 저항기를 구동기 내에 사전에 배치하여, 구동 신호의 논리 레벨이 하이 레벨이거나 로우 레벨일 때 구동기의 출력 임피던스와 송신 선로의 임피던스를 정합시키는 단계; 및 상기 구동기에 반사파가 도달할 때 구동 신호의 논리 레벨이 하이 레벨이거나 로우 레벨이 되도록 결정된 소정의 데이터 레이트를 갖는 구동 신호를 구동기에 제공하는 단계를 포함한다.
본 발명의 제 4 양태에 따르면, 반도체 장치는, 구동 신호가 제공되는 게이트를 갖는 MOS 트랜지스터, 및 송신 선로의 한 종단과 MOS 트랜지스터의 소스 또는 드레인에 접속되는 2 개의 단자를 갖는 저항기를 구비한다. 수신기는, 그 송신 선로의 나머지 종단에 접속된다. 저항기는, 구동 신호의 논리 레벨이 하이 레벨이거나 로우 레벨인 동안에 송신 선로의 임피던스와 구동기의 출력 임피던스를 실질적으로 정합시키는 레지스턴스를 갖는다.
본 발명의 제 5 양태에 따르면, 구동기 및 수신기를 구비하는 반도체 장치를 세팅하는 세팅 방법이 제공된다. 구동기는, 구동 신호가 제공되는 게이트를 갖는 MOS 트랜지스터, 및 송신 선로의 한 종단과 MOS 트랜지스터의 소스 또는 드레인에 접속되는 2 개의 단자를 갖는 저항기를 갖는다. 수신기는 송신 선로의 나머지 종단에 접속된다. 이 세팅 방법은, 저항기 없이 반도체 장치의 전기적 특성을 사전에 알아내는 단계, 및 이 전기적 특성에 기초하여, 구동 신호의 논리 레벨이 하이 레벨이거나 로우 레벨인 동안에 구동기의 출력 임피던와 송신 선로의 임피던스가 실질적으로 정합되도록, 저항기의 레지스턴스를 세팅하는 단계를 구비한다.
도 1 은 한 종래의 반도체 장치의 회로도.
도 2 는 도 1 의 종래의 반도체 장치에서 사용된 구동기의 출력 임피던스 특성을 나타내는 그래프.
도 3a 는 도 1 의 종래의 반도체 장치의 이상적 등가 회로를 나타내는 도면.
도 3b 는 도 3a 의 이상적 등가 회로에서의 신호 송신을 나타내는 도면.
도 4 는 실제 구동기의 출력 임피던스 특성을 나타내는 그래프.
도 5a 는 도 1 의 종래의 반도체 장치의 실제 등가 회로를 나타내는 도면.
도 5b 는 도 3b 의 실제 등가 회로에서의 신호 송신을 나타내는 도면.
도 6 은 또 다른 종래의 반도체 장치의 회로도.
도 7 은 본 발명의 바람직한 실시예에 따른 반도체 장치의 회로도.
도 8a 는 도 7 의 반도체 장치의 등가 회로를 나타내는 도면.
도 8b 는 도 3b 의 등가 회로에서 출력 신호의 송신을 나타내는 도면.
도 9a 는 도 7 의 반도체 장치에 적용할 수 있는 NMOS 트랜지스터의 전류-전압 특성을 나타내는 그래프.
도 9b 는 도 7 의 반도체 장치에 적용할 수 있는 CMOS 인버터의 출력 임피던스 특성을 나타내는 그래프.
도 10 은 도 7 의 반도체 장치의 구동기의 출력 임피던스 특성을 나타내는 그래프.
도 11 은 도 7 의 반도체 장치의 구동기의 동작을 나타내는 타이밍 차트.
도 12 는 본 발명의 또 다른 실시예에 따른 CMOS 인버터의 회로도.
※도면의 주요 부분에 대한 부호의 설명※
71 : 구동기 72 : 수신기
73 : 송신 선로 74 : 저항기
먼저, 본 발명을 더 잘 파악하기 위해, 도 1 내지 도 5 를 참조하여, 종래의 반도체 장치에 대해 설명한다.
도 1 에서, 종래의 반도체 장치는, 구동기 (또는 구동 소자) (11), 수신기 (또는 수신 소자) (12), 및 구동기 (11) 를 수신기 (12) 에 접속시키는 송신 선로 (또는 버스) (13) 로 구성된다.
구동기 (11) 및 수신기 (12) 각각은, p-채널 MOS 트랜지스터 및 n-채널 MOS 트랜지스터를 갖는 CMOS 인버터로 구성된다. 송신 선로 (13) 는, 예를 들어, 알루미늄 배선으로 이루어진다.
구동기 (11) 가 이상적인 선형 구동기이면, 도 2 에 나타낸 바와 같은 출력 임피던스를 갖는다. 즉, 출력 임피던스 Zout 은, 출력 레벨 (또는 전압) Vout 에 무관하게 레지스턴스 Rout 을 갖는 고정 저항기로 간주할 수 있다. 이 경우, 도 1 의 반도체 장치의 이상적 등가 회로는 도 3a 에 나타낸 바와 같다.
구동기 (11) 의 출력 임피던스 Zout (=Rout) 가 송신 선로 (13) 의 임피던스 ZO 와 동일하면, 구동기 (11) 는, 도 3b 에 나타낸 바와 같이, Vddq/2 volts의 출력 레벨을 갖는 출력 신호를 생성한다. 송신 선로 상에서 전달되는 신호 파형이 그 송신 선로에 의해 제동 (dump) 되지 않으면, 구동기 (11) 의 출력 신호는 감쇠되지 않으면서 수신기 (12) 로 전달된다. 수신기 (12) 는 개방 단부로 간주되므로, 구동기 (11) 의 출력 신호는 그 개방 단부에서 완전히 반사된다. 즉, 송신 선로 (13) 의 수신기측 단부에서 출력 신호가 완전히 반사된다. 그 결과,출력 신호가 반사파로서 구동기 (11) 로 되돌아온다.
그 단부에서 수신기 (12) 에 의해 반사된 반사파와 구동기 (11) 의 출력 신호가 중첩되므로, 수신기 (12) 는 Vddq volts 의 입력 신호를 수신한다.
상술한 바와 같이, 구동기 (11) 의 출력 신호는, 수신기 (12) 에 의해 반사되는 반사파로서 구동기 (11) 로 되돌아온다. 이 경우, 출력 임피던스 Zout (=Rout) 가 특성 임피던스 ZO (=Rout) 와 동일하므로, 반사파는 구동기 (11) 에 의해 전혀 반사되지 않는다. 즉, 송신 선로 (13) 의 구동기측 단부에서 반사파가 완전히 종단되거나 흡수된다.
그러나, 실제로는, 구동기 (11) 가 도 4 에 나타낸 출력 특성을 갖는다. 즉, 구동기 (11) 의 게이트 전압 Vgate 과 출력 전압 Vout 에 따라 구동기 (11) 의 출력 임피던스 Zout 가 변하므로, 구동기 (11) 의 출력 임피던스 Zout 는 송신 선로 (13) 의 특성 임피던스 ZO 와 항상 동일하지는 않다. 따라서, 도 1 의 반도체 장치의 실제 등가회로는 도 5a 에 나타낸 바와 같다.
도 5a 의 반도체 장치에서는, 수신기 (12) 에 의해 반사된 반사파가 구동기 (11) 로 되돌아온다. 출력 임피던스 Zout 와 송신 선로 (13) 의 임피던스 ZO 간의 임피던스 부정합으로 인해, 구동기 (11) 는, 도 5b 에 나타낸 바와 같이, 수신기 (12) 로부터의 반사파를 부분적으로 반사시킨다. 구동기 (11) 에 의해 반사된 반사파는, 송신 선로 (13) 상에서 수신기 (12) 로 다시 전달된다. 따라서, 반사파는 구동기 (11) 와 수신기 (12) 에 의해 반복적으로 반사되어, 구동기 (11) 와 수신기 (12) 사이를 여러 번 왕복한다. 즉, 도 5a 의 반도체 장치에서는, 구동기 (11) 와 수신기 (12) 사이에 다중 반사가 일어난다.
이러한 다중 반사의 발생을 방지할 수 있는 또 다른 종래의 반도체 장치가 일본 특개평 제 1-169946 호에 개시되어 있다. 상기 공보에 개시된 반도체 장치를 도 6 에 나타내었다.
도 6 에 나타낸 바와 같이, 반도체 장치는 구동기 (61), 수신기 (62), 구동기 (61) 와 수신기 (62) 를 접속시키는 송신 선로 (63), 및 송신 선로 (63) 의 수신기측 단부에 한 종단이 접속되는 종단 저항기 (64) 로 구성된다. 종단 저항기 (64) 는 송신 선로 (63) 의 임피던스와 동일한 레지스턴스를 가짐으로써, 반사파의 발생을 방지한다.
이하, 도 7 내지 도 11 을 참조하여, 본 발명의 바람직한 실시예에 따른 반도체 장치에 대해 계속 설명한다.
도 7 에서, 반도체 장치는 구동기 (71), 수신기 (72), 및 구동기 (71) 의 출력 단자를 수신기 (72) 에 접속시키는 송신 선로 (73) 를 구비한다. 구동기 (71) 는 제 1 CMOS 인버터 (또는 구동 소자) 및 저항기 (74) 를 구비한다. 수신기 (72) 는 제 2 CMOS 인버터를 구비한다. 제 1 CMOS 인버터 및 제 2 CMOS 인버터 각각은, 전원선과 접지선 사이에서 서로 직렬로 접속되는 PMOS 트랜지스터와 NMOS 트랜지스터를 구비한다. 제 1 CMOS 인버터와 제 2 CMOS 인버터는, 공통 공정 (common process) 에 의해 반도체 기판 (미도시함) 상에 동시에 형성되며, 저항기 (74) 는 온-칩 (on-chip) 형 저항기로서 CMOS 인버터용 공통 공정시에 제조된다.
도 8a 는 상기 반도체 장치의 등가회로를 나타내며, 도 8b 는 송신 선로 (73) 상에서 전달되는 신호의 신호파형을 나타낸다. 구동기 (71) 의 출력 임피던스는 Zout 이다. 제 1 CMOS 인버터의 출력 임피던스가 Z1 이고 저항기 (74) 의 레지스턴스가 Rs 이면, 구동기 (71) 의 출력 임피던스 Zout 는, 도 8a 에 나타낸 바와 같이, 제 1 CMOS 인버터의 출력 임피던스 Z1 과 저항기 (74) 의 레지스턴스 Rs 의 합이 된다. 즉, 구동기 (71) 의 출력 임피던스 Zout 는 아래의 식으로 표현된다.
송신 선로 (73) 상에서 구동기 (71) 로 전달되는 반사파가 구동기 (71) 에 의해 반사되는 것을 방지하기 위해선, 구동기 (71) 의 출력 임피던스 Zout 가 송신 선로 (73) 의 임피던스 Z0 와 동일해야 한다. 따라서, 저항기 (74) 의 레지스턴스 Rs 는 아래의 식을 만족하도록 결정된다.
그러나, 제 1 CMOS 인버터의 출력 임피던스 Z1 은 그의 동작 상태에 따라 변한다. 제 1 CMOS 인버터용으로 사용되는 NMOS 트랜지스터는 도 9a 에 나타낸 전류-전압 (I-V) 특성을 갖는다.
도 9a 에서, 횡축은 NMOS 트랜지스터의 드레인-소스 전압 Vout 을 나타내고, 종축은 NMOS 트랜지스터의 드레인-소스 전류 Iout 를 나타낸다. NMOS 트랜지스터의 게이트 전압 Vgate 이 전압 Vddq 와 같아지면, 드레인-소스 전류 Iout 는 전류 Ion 과 같아진다.
NMOS 트랜지스터가 도 9a 의 I-V 특성을 가지므로, 도 9b 에 나타낸 바와 같이, 제 1 CMOS 인버터의 출력 전압에 따라 제 1 CMOS 인버터의 출력 임피던스 Z1 가 변한다. 도 9a 에 나타낸 온-상태 (ON-state) 레지스턴스 Ron 은 아래의 식으로 구해진다.
저항기 (74) 가 제 1 CMOS 인버터에 접속되어 있는 경우, 구동기 (71) 의 출력 임피던스 Zout (=Z1 + Rs) 은, 도 9b 의 그래프가 위쪽으로 Rs 만큼 쉬프트된 특성을 갖는다. 즉, 구동기 (71) 의 출력 임피던스 Zout 는 구동기 (71) 의 출력 전압에 따라 변한다.
저항기 (71) 의 레지스턴스 Rs 가 NMOS 트랜지스터의 온-상태 레지스턴스 Ron 보다 현저히 큰 경우에는, 구동기의 출력 임피던스 Zout 의 변화가 상대적으로 작아진다. 따라서, 제 1 CMOS 인버터의 출력 임피던스 Z1 에 대한 저항기 (74) 의 레지스턴스 Rs 의 비율이 커지므로, 제 1 CMOS 인버터의 출력 임피던스 Z1 의 변화를 무시할 수 있게 된다.
그러나, 구동기 (71) 의 출력 임피던스 Zout 는 송신 선로 (73) 의 임피던스 ZO 와 (거의) 동일해야 한다. 따라서, 출력 임피던스 Z1 에 대한 저항기 (74) 의 레지스턴스 Rs 의 비율을 증가시키기 위해선, NMOS 트랜지스터의 온-상태 레지스턴스 Ron 을 감소시켜야 한다. NMOS 트랜지스터의 레지스턴스 Ron 을 감소시키기 위해서는, NMOS 트랜지스터의 크기를 크게 만들어야 한다. 그러나, 이는 소형화의 요구에 역행하는 것이다.
따라서, CMOS 인버터의 출력 임피던스 Z1 에 대한 NMOS 트랜지스터의 레지스턴스 Rs 의 비율은, NMOS 트랜지스터의 크기는 크게 하지 않으면서 구동기 (71) 의 I-V 특성이 선형 특성으로 간주될 수 있도록 결정된다. 예를 들면, 구동기 (71) 의 출력 임피던스 Zout 가, 구동기의 전체 동작 범위 (또는 전체 출력 전압 범위) 에 걸쳐, 송신 선로 (73) 임피던스 Z0 의 ±10 퍼센트 이내인 경우를 들 수 있다.
제 1 CMOS 인버터의 출력 임피던스 Z1 에 대한 저항기 (74) 의 레지스턴스 Rs 의 비율이 상술한 예와 같이 결정되더라도, 구동기 (71) 의 출력 임피던스 Zout 와 송신 선로 (73) 의 임피던스 Z0 간에는 최대 10 퍼센트가 차이난다. 따라서, 구동기 (71) 의 출력 임피던스 Zout 와 송신 선로 (73) 의 특성 임피던스 ZO 가 같아지는 기간을 가능한 오래 늘리도록 저항기 (74) 의 레지스턴스 Rs 를 결정해야 한다.
즉, 저항기 (74) 의 레지스턴스 Rs 는, 구동기 (71) 의 CMOS 인버터에 제공되는 구동 신호의 논리 레벨이 로우 (low) 레벨이나 하이 (high) 레벨일 때, 구동기 (71) 의 출력 임피던스 Zout 와 송신 선로 (73) 의 특성 임피던스 Z0 가 (거의) 같아지도록 결정되어야 한다. 또한, 출력 임피던스 Zout 와 특성 임피던스 Z0 간의 동일 (equality) 정도는, 구동기 (71) 의 온-상태 레지스턴스와 저항기 (74)의 레지스턴스 Rs 간의 평형 (balance) 에 기초하여 결정되어야 한다.
상기의 경우에서, 구동 신호의 논리 레벨이 로우 레벨이나 하이 레벨이 아닐 때 (또는 구동 신호의 논리 레벨이 로우 레벨이나 하이 레벨에서 하이 레벨이나 로우 레벨로 변할 때), 구동기 (71) 의 출력 임피던스 Zout 가 송신 선로 (73) 의 특성 임피던스 ZO 에 근접하기는 하지만, 송신 선로 (73) 의 특성 임피던스 Z0 에 정합 (match) 되지는 않는다. 구동기 (71) 의 출력 임피던스 Zout 가 송신 선로 (73) 의 특성 임피던스 Z0 에 정합되지 않으면, 구동기 (71) 로 되돌아오는 반사파가 구동기 (71) 에 의해 (또는 송신 선로 (73) 의 구동기측 단부에서) 반사된다. 송신 선로 (73) 의 길이는, 구동기 (71) 에 의해 반사파가 반사되는 것을 방지하도록 결정한다. 즉, 구동기 (71) 의 출력 임피던스 Zout 와 송신 선로 (73) 의 특성 임피던스 Z0 가 정합되는 동안에 수신기 (72) 로부터의 반사파가 구동기 (71) 에 도달하도록, 송신 선로 (73) 의 길이를 결정한다. 구체적으로 말하면, 송신 선로 (73) 의 길이는, 구동 신호의 논리 레벨이 하이 레벨이나 로우 레벨인 동안에 수신기 (72) 로부터의 반사파가 구동기 (71) 에 도달하도록, 구동기 (71) 에 제공되는 구동 신호의 소정의 데이터 레이트, 상승 시간 및 하강 시간에 기초하여 결정함으로써, 도 10 에 나타낸 바와 같이, 출력 전압 Vout 에 무관하게 구동기 (71) 의 출력 임피던스 Zout 가 특성 임피던스 Z0 와 동등한 것으로 간주된다.
도 11 은, 구동 신호 (즉, Vgate), 구동기 (71) 의 출력 신호 및 수신기 (72) 로부터의 반사파에 대한 타이밍 차트를 나타낸 것이다. 도 11 로부터 용이하게 알 수 있는 바와 같이, 구동 신호의 논리 레벨이 하이 레벨이거나 로우 레벨인 동안에 수신기 (72) 로부터의 반사파가 구동기 (71) 에 도달하도록, 송신 선로의 길이를 결정한다.
역으로, 수신기 (72) 로부터의 반사파가 구동기 (71) 에 도달할 때 구동 신호의 논리 레벨이 하이 레벨이거나 로우 레벨이 되도록, 구동 신호의 상승 시간 및 하강 시간을 고려하여 송신 선로 (73) 의 길이에 따라 구동 신호의 소정의 데이터 레이트를 결정할 수도 있다.
상술한 바와 같이, 이 실시예의 반도체 장치는, 구동기 (71) 내에 위치한 (또는 형성된) 저항기 (74) 를 사용하여 구동기 (71) 의 출력 임피던스를 송신 선로 (73) 의 특성 임피던스 ZO 에 정합시킬 수 있다. 따라서, 반도체 장치는 출력 신호의 오버슈팅 (overshooting) 을 방지할 수 있고, 구동기 (71) 와 수신기 (72) 간에 발생하는 다중 반사를 방지할 수 있다. 또한, 저항기 (74) 의 레지스턴스 Rs 가 구동기 (71) 의 CMOS 인버터 (또는 MOS 트랜지스터) 의 온-상태 레지스턴스보다 현저히 크기 때문에, 구동기 (71) 의 I-V 특성은 선형 특성에 가까워진다. 종래의 반도체 장치의 종단 저항기와는 달리, 저항기 (74) 는 전력을 낭비하지 않는다. 또한, 저항기 (74) 를 CMOS 인버터를 형성하는 공정 중에 제조하기 때문에, 반도체 장치의 제조 공정수 및 생산 비용이 거의 증가하지 않는다. 또한, 저항기 (74) 를 송신 선로 (73) 의 종단용으로 사용하기 때문에, 송신 선로 (73) 의 종단 (termination) 을 특별히 제어할 필요가 없다. 또한, 구동기 (71) 의 소정의 DC 특성이 필요 조건들을 만족하는 것으로 충분하므로, 구동기 (71) 의 테스트가 용이하다.
본 발명은, 특히, 구동기에 제공되는 구동 신호가 기가 헤르쯔 이상의 주파수를 갖는 논리 (또는 펄스) 신호인 경우를 위한 것이다. 이는, 다음과 같은 이유들에 근거한다.
구동기 및 수신기가 상이한 장치들로서 형성되고 이 구동기와 수신기가 송신 선로에 의해 접속되는 경우, 송신 선로의 임피던스 Z 는,
(1)
로 주어지며, 여기서 R 은 레지스턴스, G 는 컨덕턴스, L 은 인덕턴스, C 는 커패시턴스이고,이다.
통상적으로, 송신 선로는 프린트 회로 기판 (PCB) 상에 제조된다. 이 경우, 레지스턴스와 컨덕턴스가, 각각 인덕턴스와 커패시턴스보다 훨씬 더 크다. 따라서, 식 (1) 은 다음과 같은 식으로 간주된다.
(2)
송신 선로의 임피던스가 식 (2) 와 같이 주어지면, 그 송신 선로 상에서 송신되는 신호의 속도는,
로 주어진다.
속도는, 진공에서의 광속도 c 와 동일하며, 실제적인 비유도 용량 (specific inductive capacity)의 경우에는와 동일하다. 따라서, 상이한 장치들 간에 신호를 고속으로 송신할 수 있다.
한편, 구동기와 수신기가 하나의 장치 내에 형성되는 경우, 그 구동기와 수신기를 접속시키는 송신 선로는 매우 큰 레지스턴스를 갖는다. 즉, 레지스턴스 R 이 인덕턴스 L 보다 더 크다 (즉, R > L). 이 경우, 송신 선로가 시정수를 가지므로, 낮은 주파수를 갖는 신호의 속도는 레지스턴스 R 에 의존한다. 따라서, 상술한 바와 같은 상이한 장치들 간에 실현될 수 있는 고속 송신을 실현하기 위해서는, 다음과 같은 부등식을 만족해야 한다.
따라서, 구동 신호가 수 기가 헤르쯔의 주파수를 가져야 한다.
따라서, 본 발명의 구동기 및 수신기는 기가 헤르쯔 이상의 높은 주파수를 갖는 논리 (또는 펄스) 신호에 의해 구동된다.
기가 헤르쯔 이상의 높은 주파수를 갖는 논리 신호로 구동기를 구동하는 경우, 도 1 에 나타낸 종래의 반도체 장치에서는 (다중 반사에 의해 발생되는) 전압 노이즈가 심각해진다. 다중 반사는 다음과 같은 문제들을 일으킨다.
(Ⅰ) 다중 반사는, 수신기에 제공되는 입력 신호의 전압 진폭을 감소시킨다. 그 결과, 수신기에서 충분한 이득 (gain) 을 얻을 수 없다.
(Ⅱ) 다중 반사는, 수신기로 가는 입력 신호의 슬루율 (slew rate) (dV/dt) 을 감소시킨다. 슬루율이 낮으므로, 입력 신호에 대한 수신기의 응답이 느려진다. 따라서, 수신기는 구동기의 고주파 구동 신호를 따라갈 수 없다.
(Ⅲ) 다중 반사는, 수신기의 입력 신호에 링잉 (ringing) 을 일으킨다. 링잉 레벨이 수신기의 판단 레벨 (judging level) 을 넘어가면서 변하는 경우, 수신기는 판단 오류를 일으키고/거나 수신기의 응답이 느려진다.
따라서, 다중 반사로 인해 수신기에 오류가 발생한다.
이상, 본 발명의 바람직한 실시예를 통하여 본 발명을 설명하였으며, 당업자는 본 발명을 다른 다양한 방식으로도 용이하게 실시할 수 있다. 예를 들어, 도 12 에 나타낸 바와 같이, 저항기 (74) 대신에, 구동기 (71) 용 CMOS 인버터의 PMOS 트랜지스터와 NMOS 트랜지스터에 접속되는 2 개의 저항기를 사용할 수도 있다. 구동기 (71) 는, 단 하나의 NMOS 트랜지스터로 구성되는 버퍼, 차동 증폭기 등을 구비할 수도 있다. 어느 경우든지, 구동기 (71) 는 구동 신호를 수신하기 위한 게이트를 갖는 하나의 MOS 트랜지스터, 및 이 MOS 트랜지스터의 소스나 드레인에 접속되는 저항기 (74) 를 포함하는 것으로 충분하다. 수신기 (72) 도 구동기 (71) 와 마찬가지이다.
또한, 송신 선로 (73) 의 총 길이에 비해 각각의 브렌치 길이가 무시할 수 있을 정도라면, 송신 선로 (73) 는 수신기측에 복수의 수신기에 접속되는 복수의 브렌치를 가질 수 있다. 예를 들어, 각각의 브렌치 길이가 송신 선로 (73) 길이의 0.1 퍼센트 미만이면, 그 브렌치들은 무시할 수 있다. 복수의 수신기들은 서로 상이할 수 있다. 예를 들어, 복수의 수신기 중 하나는 구동기 출력 신호의 상승 에지 (rising edge) 용이고, 다른 하나는 구동기 출력 신호의 하강 에지 (falling edge) 용이다. 구동기의 출력 신호는 클록 신호일 수도 있다.
또한, 구동기의 앞쪽과 수신기 뒤쪽에 위치하는 회로들에 대해서는 특별한 제한은 없다. 또한, 본 발명은, 장치의 내부 송신 뿐만 아니라 장치-대-장치 송신 (또는 구동기, 수신기, 및 이 구동기와 수신기를 접속시키는 신호선을 구비하는 송신 장치) 에도 적용될 수 있다.
본 발명의 반도체 장치는, 구동기 (71) 내에 위치한 (형성된) 저항기 (74) 를 사용하여 구동기 (71) 의 출력 임피던스를 송신 선로 (73) 의 특성 임피던스 ZO 에 정합시킴으로써, 출력 신호의 오버슈팅 (overshooting) 을 방지할 수 있고, 구동기 (71) 와 수신기 (72) 간에 발생하는 다중 반사를 방지할 수 있다. 또한, 저항기 (74) 의 레지스턴스 Rs 가 구동기 (71) 의 CMOS 인버터 (또는 MOS 트랜지스터) 의 온-상태 레지스턴스보다 현저히 크기 때문에, 구동기 (71) 의 I-V 특성은 선형 특성에 가까워진다. 종래의 반도체 장치의 종단 저항기와는 달리, 저항기 (74) 는 전력을 낭비하지 않는다. 또한, 저항기 (74) 가 CMOS 인버터를 형성하는 공정 중에 제조되므로, 반도체 장치의 제조 공정수 및 생산 비용이 거의 증가하지 않는다. 또한, 저항기 (74) 는 송신 선로 (73) 의 종단용으로 사용되므로, 송신 선로 (73) 의 종단 (termination) 을 특별히 제어할 필요가 없다. 또한, 구동기 (71) 의 소정의 DC 특성이 필요 조건들을 만족하는 것으로 충분하므로, 구동기 (71) 의 테스트가 용이하다.

Claims (15)

  1. 온-상태 레지스턴스를 갖는 구동 소자를 가지며 출력 임피던스를 갖는 구동기, 및 상기 구동기의 출력측에 접속되며 임피던스를 갖는 송신 선로를 가지는 반도체 장치로서,
    상기 구동기 내에 형성되어 상기 구동 소자와 상기 송신 선로를 접속시키는 저항기를 구비하며,
    상기 저항기는, 상기 구동기의 상기 출력 임피던스와 상기 송신 선로의 상기 임피던스가 정합된다는 조건하에서 상기 온-상태 레지스턴스보다 더 큰 레지스턴스를 갖는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 구동기는, 논리적 하이 레벨과 논리적 로우 레벨 사이에서 변하는 구동 신호에 의해 구동되며,
    상기 온-상태 레지스턴스와 상기 저항기의 상기 레지스턴스는, 상기 구동 신호가 상기 논리적 하이 레벨이거나 상기 논리적 로우 레벨일 때 상기 출력 임피던스와 상기 송신 선로의 상기 임피던스가 정합되도록, 결정되는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 구동 신호는 소정의 데이터 레이트, 상승 시간 및 하강 시간을 가지며,
    상기 구동기는 상기 구동 신호에 응답하여 상기 송신 선로 상에서 출력 신호를 송신하고,
    상기 송신 선로는 상기 출력 신호를 반사파로서 상기 구동기 쪽으로 반사시키는 일 단부를 가지며,
    상기 송신 선로의 길이는, 상기 구동 신호가 상기 논리적 하이 레벨이나 상기 논리적 로우 레벨인 동안에 상기 반사파가 상기 구동기에 도달하도록 상기 구동 신호의 상기 소정의 데이터 레이트, 상기 상승 시간 및 상기 하강 시간에 기초하여 결정되는 것을 특징으로 하는 반도체 장치.
  4. 온-상태 레지스턴스를 갖는 구동 소자를 가지며 출력 임피던스 및 전류-전압 특성을 갖는 구동기, 및 상기 구동기의 출력측에 접속되며 임피던스를 갖는 송신 선로를 가지는 반도체 장치로서,
    상기 구동기 내에 위치하여 상기 구동 소자와 상기 송신 선로를 접속시키며 상기 출력 임피던스와 상기 송신 선로의 상기 임피던스를 정합시키는 저항기를 구비하며,
    상기 저항기는, 상기 전류-전압 특성을 선형 특성으로 근사화시키도록 상기 온-상태 레지스턴스보다 더 큰 레지스턴스를 갖는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 구동기는 논리적 하이 레벨과 논리적 로우 레벨 사이에서 변하는 구동 신호에 의해 구동되며,
    상기 온-상태 레지스턴스 및 상기 저항기의 레지스턴스는, 상기 구동 신호가 상기 논리적 하이 레벨이나 상기 논리적 로우 레벨일 때 상기 출력 임피던스와 상기 송신 선로의 상기 임피던스가 정합되도록 결정되는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 구동 신호는 소정의 데이터 레이트, 상승 시간 및 하강 시간을 가지며,
    상기 구동기는 상기 구동 신호에 응답하여 상기 송신 선로 상에서 출력 신호를 송신하고,
    상기 송신 선로는 상기 출력 신호를 반사파로서 상기 구동기 쪽으로 반사시키는 일 단부를 가지며,
    상기 송신 선로의 길이는, 상기 구동 신호가 상기 논리적 하이 레벨이나 상기 논리적 로우 레벨인 동안에 상기 반사파가 상기 구동기에 도달하도록, 상기 구동 신호의 상기 소정의 데이터 레이트, 상기 상승 시간 및 상기 하강 시간에 기초하여 결정되는 것을 특징으로 하는 반도체 장치.
  7. 제 4 항에 있어서,
    상기 구동 소자는 CMOS 인버터를 구비하는 것을 특징으로 하는 반도체 장치.
  8. 제 4 항에 있어서,
    상기 반도체 장치는, 상기 송신 선로의 상기 단부에 접속되며 CMOS 인버터를 구비하는 피구동 소자를 더 구비하는 것을 특징으로 하는 반도체 장치.
  9. 논리적 하이 레벨과 논리적 로우 레벨 사이에서 변하는 구동 신호를 사용하여, 온-상태 레지스턴스를 갖는 구동 소자를 가지며 전류-전압 특성 및 출력 임피던스를 갖는 구동기 및 상기 구동기에 접속되며 상기 구동기로부터의 출력 신호를 반사파로서 반사시키는 일 단부 및 임피던스를 가지는 송신 선로를 갖는 반도체 장치를 구동하는 구동 방법으로서,
    상기 전류-전압 특성을 선형 특성으로 근사화시키기 위해 상기 온-상태 레지스턴스보다 더 큰 레지스턴스를 가지며 상기 구동 소자와 상기 송신 선로를 접속시키는 저항기를 상기 구동기 내에 사전에 위치시켜, 상기 구동 신호가 상기 논리적 하이 레벨이거나 상기 로우 레벨일 때 상기 출력 임피던스와 상기 송신 선로의 상기 임피던스를 정합시키는 단계; 및
    상기 반사파가 상기 구동기에 도달할 때 상기 구동 신호가 상기 논리적 하이 레벨이거나 상기 논리적 로우 레벨이 되도록 결정된 소정의 데이터 레이트를 갖는 상기 구동 신호를 상기 구동기에 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동 방법.
  10. 구동 신호가 제공되는 게이트를 갖는 MOS 트랜지스터, 및 상기 MOS 트랜지스터의 소스 또는 드레인과 송신 선로의 일 단부에 접속되는 2 개의 단자를 가지는 저항기를 갖는 구동기;
    상기 송신 선로의 타 단부에 접속되는 수신기를 구비하며,
    상기 저항기는, 상기 구동 신호가 논리적 하이 레벨이거나 논리적 로우 레벨인 동안에 상기 구동기의 출력 임피던스와 상기 송신 선로의 임피던스를 실질적으로 정합시키는 레지스턴스를 갖는 것을 특징으로 하는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 송신 선로는, 상기 구동기의 상기 출력 임피던스와 상기 저항기의 상기 임피던스가 정합되는 동안 상기 수신기로부터의 반사파가 상기 구동기에 도달할 수 있게 하는 길이를 갖는 것을 특징으로 하는 반도체 장치.
  12. 구동 신호가 제공되는 게이트를 갖는 MOS 트랜지스터 및 상기 MOS 트랜지스터의 소스 또는 드레인과 송신 선로의 일 단부에 접속되는 2 개의 단자를 갖는 저항기를 갖는 구동기, 및 상기 송신 선로의 타 단부에 접속되는 수신기를 구비하는 반도체 장치의 세팅 방법으로서,
    상기 저항기 없이 상기 반도체 장치의 전기적 특성을 사전에 알아내는 단계; 및
    상기 전기적 특성에 기초하여, 상기 구동 신호가 논리적 하이 레벨이거나 논리적 로우 레벨인 동안 상기 구동기의 출력 임피던스와 상기 송신 선로의 임피던스가 실질적으로 정합되도록, 상기 저항기의 레지스턴스를 세팅하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 세팅 방법.
  13. 제 12 항에 있어서,
    상기 구동기의 상기 출력 임피던스와 상기 송신 선로의 상기 임피던스가 정합되는 동안에 상기 수신기로부터의 반사파가 상기 구동기에 도달하도록 상기 송신 선로의 길이를 세팅하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 세팅 방법.
  14. 제 12 항에 있어서,
    상기 세팅 단계는, 상기 수신기로부터의 반사파가 상기 구동기에 도달할 때 상기 구동 신호가 논리적 하이 레벨이나 논리적 로우 레벨이 되도록 수행하는 것을 특징으로 하는 반도체 장치의 세팅 방법.
  15. 제 12 항에 있어서,
    상기 저항기의 상기 레지스턴스를 상기 MOS 트랜지스터의 온-상태 레지스턴스보다 더 크게 세팅하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 세팅 방법.
KR10-2002-0049725A 2001-08-23 2002-08-22 다중 반사의 발생을 방지할 수 있는 반도체 장치, 이장치의 구동 방법 및 세팅 방법 KR100453760B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001252434A JP3571013B2 (ja) 2001-08-23 2001-08-23 半導体装置、その駆動方法及びその設定方法
JPJP-P-2001-00252434 2001-08-23

Publications (2)

Publication Number Publication Date
KR20030017398A KR20030017398A (ko) 2003-03-03
KR100453760B1 true KR100453760B1 (ko) 2004-10-20

Family

ID=19080911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0049725A KR100453760B1 (ko) 2001-08-23 2002-08-22 다중 반사의 발생을 방지할 수 있는 반도체 장치, 이장치의 구동 방법 및 세팅 방법

Country Status (6)

Country Link
US (1) US7239169B2 (ko)
JP (1) JP3571013B2 (ko)
KR (1) KR100453760B1 (ko)
CN (1) CN1187828C (ko)
DE (1) DE10239626A1 (ko)
TW (1) TWI220567B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587814B2 (ja) * 2001-11-28 2004-11-10 ローム株式会社 データ伝送システム及びケーブル
JP2007037316A (ja) * 2005-07-28 2007-02-08 Matsushita Electric Ind Co Ltd チャージポンプ回路及びこれを搭載した半導体集積回路
US7671630B2 (en) * 2005-07-29 2010-03-02 Synopsys, Inc. USB 2.0 HS voltage-mode transmitter with tuned termination resistance
US20070229115A1 (en) * 2006-01-25 2007-10-04 International Business Machines Corporation Method and apparatus for correcting duty cycle error in a clock distribution network
KR100738961B1 (ko) * 2006-02-22 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 출력 드라이빙 장치
JP4994775B2 (ja) 2006-10-12 2012-08-08 日本コヴィディエン株式会社 針先保護具
JP5088043B2 (ja) * 2007-08-17 2012-12-05 ソニー株式会社 信号出力回路、光ピックアップ、および光装置
JP4966803B2 (ja) * 2007-09-28 2012-07-04 株式会社日立製作所 半導体回路およびそれを用いた計算機ならびに通信装置
JP5465376B2 (ja) 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、およびドライバ制御方法
US7902882B2 (en) * 2008-12-29 2011-03-08 Daniele Vimercati Apparatus including a follower output buffer having an output impedance that adapts to a transmission line impedance
US8486024B2 (en) 2011-04-27 2013-07-16 Covidien Lp Safety IV catheter assemblies
US9111894B2 (en) * 2011-08-31 2015-08-18 Freescale Semiconductor, Inc. MOFSET mismatch characterization circuit
EP2760520A1 (en) 2011-09-26 2014-08-06 Covidien LP Safety catheter
US8834422B2 (en) 2011-10-14 2014-09-16 Covidien Lp Vascular access assembly and safety device
JP6389655B2 (ja) * 2014-06-18 2018-09-12 キヤノン株式会社 プリント回路板および電子機器
CN106231987B (zh) * 2014-10-07 2018-05-08 奥林巴斯株式会社 摄像装置、驱动信号调整方法及内窥镜系统
JP6424847B2 (ja) * 2016-02-16 2018-11-21 京セラドキュメントソリューションズ株式会社 伝送装置及びこれを備えた画像形成装置
JP6780296B2 (ja) * 2016-05-31 2020-11-04 ソニー株式会社 送信装置および通信システム
US10826497B2 (en) 2018-06-05 2020-11-03 Samsung Electronics Co., Ltd. Impedance matched clock driver with amplitude control
US10411703B1 (en) 2018-06-05 2019-09-10 Samsung Electronics Co., Ltd. Impedance matched clock driver with amplitude control

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5263020A (en) * 1991-03-14 1993-11-16 Kokusai Denshin Denwa Co., Ltd. Echo canceller
JPH08251085A (ja) * 1995-01-04 1996-09-27 At & T Corp サブバンドエコーキャンセラ
KR20000051747A (ko) * 1999-01-26 2000-08-16 윤종용 더블토크 상황에서 안정되게 동작하는 반향제거장치
WO2000076081A2 (en) * 1999-06-03 2000-12-14 Telefonaktiebolaget Lm Ericsson (Publ) Methods and apparatus for improved sub-band adaptive filtering in echo cancellation systems
WO2000076195A1 (en) * 1999-06-04 2000-12-14 Telefonaktiebolaget Lm Ericsson (Publ) Symmetry based subband acoustic echo cancellation
US6442275B1 (en) * 1998-09-17 2002-08-27 Lucent Technologies Inc. Echo canceler including subband echo suppressor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760292A (en) * 1986-10-29 1988-07-26 Eta Systems, Inc. Temperature compensated output buffer
JPH01169946A (ja) 1987-12-24 1989-07-05 Fujitsu Ltd 半導体集積回路及びその半導体装置
US4859877A (en) * 1988-01-04 1989-08-22 Gte Laboratories Incorporated Bidirectional digital signal transmission system
JP2882266B2 (ja) 1993-12-28 1999-04-12 株式会社日立製作所 信号伝送装置及び回路ブロック
US5686872A (en) 1995-03-13 1997-11-11 National Semiconductor Corporation Termination circuit for computer parallel data port
US6265893B1 (en) * 1998-09-29 2001-07-24 Intel Corporation Signal line drivers
US6473886B2 (en) * 2000-04-03 2002-10-29 Matsushita Electric Industrial Co., Ltd. Constant impedance driver circuit including impedance matching with load and a method for designing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5263020A (en) * 1991-03-14 1993-11-16 Kokusai Denshin Denwa Co., Ltd. Echo canceller
JPH08251085A (ja) * 1995-01-04 1996-09-27 At & T Corp サブバンドエコーキャンセラ
US6442275B1 (en) * 1998-09-17 2002-08-27 Lucent Technologies Inc. Echo canceler including subband echo suppressor
KR20000051747A (ko) * 1999-01-26 2000-08-16 윤종용 더블토크 상황에서 안정되게 동작하는 반향제거장치
WO2000076081A2 (en) * 1999-06-03 2000-12-14 Telefonaktiebolaget Lm Ericsson (Publ) Methods and apparatus for improved sub-band adaptive filtering in echo cancellation systems
WO2000076195A1 (en) * 1999-06-04 2000-12-14 Telefonaktiebolaget Lm Ericsson (Publ) Symmetry based subband acoustic echo cancellation

Also Published As

Publication number Publication date
US20030052345A1 (en) 2003-03-20
CN1402350A (zh) 2003-03-12
US7239169B2 (en) 2007-07-03
TWI220567B (en) 2004-08-21
KR20030017398A (ko) 2003-03-03
DE10239626A1 (de) 2003-05-08
JP2003069413A (ja) 2003-03-07
CN1187828C (zh) 2005-02-02
JP3571013B2 (ja) 2004-09-29

Similar Documents

Publication Publication Date Title
KR100453760B1 (ko) 다중 반사의 발생을 방지할 수 있는 반도체 장치, 이장치의 구동 방법 및 세팅 방법
US6008665A (en) Termination circuits and methods therefor
US6759868B2 (en) Circuit and method for compensation if high-frequency signal loss on a transmission line
US6369605B1 (en) Self-terminated driver to prevent signal reflections of transmissions between electronic devices
US6118310A (en) Digitally controlled output driver and method for impedance matching
US8324925B2 (en) Output buffer circuit and differential output buffer circuit, and transmission method
US6504417B1 (en) Active trim circuit for CMOS on-chip resistors
US6424170B1 (en) Apparatus and method for linear on-die termination in an open drain bus architecture system
US7499479B2 (en) Laser diode driver circuit and optical communication device
US6331787B1 (en) Termination circuits and methods therefor
US6157215A (en) Method and apparatus for controlling impedance
US5369313A (en) High frequency gain differential signal circuit employing a level shift device
US7157931B2 (en) Termination circuits having pull-down and pull-up circuits and related methods
US7276939B2 (en) Semiconductor integrated circuit
US5343099A (en) Output device capable of high speed operation and operating method thereof
EP1378997A2 (en) Output buffer apparatus capable of adjusting output impedance in synchronization with data signal
US7768311B2 (en) Suppressing ringing in high speed CMOS output buffers driving transmission line load
US5852372A (en) Apparatus and method for signal handling on GTL-type buses
US6323675B1 (en) Termination circuits and methods therefor
KR20050073982A (ko) 반도체 장치에서의 출력 드라이버
US6847235B2 (en) Bus driver
US6329837B1 (en) Termination circuits and methods therefor
US6331786B1 (en) Termination circuits and methods therefor
JPH08204539A (ja) 信号伝送回路
JPH11122089A (ja) 出力駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 12