JP2007037316A - チャージポンプ回路及びこれを搭載した半導体集積回路 - Google Patents

Abstract

【課題】チャージポンプ回路において、フライング容量、充電容量に繋がる能力の高いMOSトランジスタのゲート制御信号の立ち上がり、立ち下がりが急峻な場合、短時間にフライング容量に充電をするため、チャージポンプ回路にスパイク状の電流が発生する。
【解決手段】スパイク状の電流を抑えるために出力駆動バッファ６に出力インピーダンス１４を付加することで、駆動MOSトランジスタ３のゲート制御信号va0の立ち上がり、立ち下がりを緩やかにする。更に、駆動MOSトランジスタ３の遮断時にゲート制御信号が変動しないように、駆動MOSトランジスタ３のゲートにスイッチ５を追加し、駆動MOSトランジスタ３がオフするタイミングで、スイッチ５をオンさせる。それにより、ゲート制御信号va0の変動を抑制し、安定供給が実現される。
【選択図】図１

Description

本発明は、電源供給回路、特にチャージポンプ昇降圧回路を用いて、電源電圧と異なる電圧供給を行う電圧供給回路に関するものである。

従来の降圧型チャージポンプ回路についての動作の説明を行う。図４は、従来の降圧型チャージポンプ回路の構成を示す図である。

図４において、クロックジェネレータ１８からゲート制御信号va40(Lレベル)を駆動PMOSトランジスタ３に、ゲート制御信号va41(Hレベル)を駆動NMOSトランジスタ１６に、ゲート制御信号va42(Lレベル)を駆動NMOSトランジスタ４および駆動NMOSトランジスタ１７に印加した時、駆動PMOSトランジスタ３、駆動NMOSトランジスタ１６がオンし、駆動NMOSトランジスタ４、駆動NMOSトランジスタ１７がOFFする。

駆動PMOSトランジスタ３のソースにVDD、ドレインにフライング容量１のプラス端子、ゲートにゲート駆動バッファ６の出力が接続されている。また、駆動NMOSトランジスタ１６のドレインはフライング容量１のマイナス端子、ソースはGNDに接続され、フライング容量１はVDD-GND間電圧で充電される(以下、この期間を「充電モード」と呼ぶ。)。

次に、クロックジェネレータ１８からゲート制御信号va40(Hレベル)を駆動PMOSトランジスタ３に、ゲート制御信号va41(Lレベル)を駆動NMOSトランジスタ１６に、ゲート制御信号va42(Hレベル)を駆動NMOSトランジスタ４及び駆動NMOSトランジスタ１７にそれぞれ印加した時、駆動NMOSトランジスタ４、駆動NMOSトランジスタ１７がオンし、駆動PMOSトランジスタ３、駆動NMOSトランジスタ１６がOFFする。

駆動NMOSトランジスタ４のドレインは、フライング容量１のプラス端子、ソースはGNDに接続されている。また、駆動NMOSトランジスタ１７のドレインは、フライング容量１のマイナス端子、ソースは充電容量２のマイナス端子に接続されている。この充電容量２のプラス端子はGNDに接続されている。この時、充電モードで蓄えられたフライング容量１の電荷を充電容量２に電荷を受け渡す(以下、この期間を「放電モード」と呼ぶ。)。

これらの充放電の動作を繰り返すことで、負電源VSSが駆動NMOSトランジスタ１７のソースと充電容量２のマイナス端子との間で発生する。仮に、フライング容量１と充電容量２が同じ容量のコンデンサを使用した場合、一回目の充放電で‐(1/2)VDD、二回目の充放電で‐(3/4)VDD、三回目の充放電で‐(7/8)VDDとなる。充放電を繰り返すことで、チャージポンプ回路に負荷が無ければ、理想的には‐VDDとなる。

図５は、図４のチャージポンプ回路１０のクロックジェネレータ１８からのクロック波形を示す図である。図５に示すように、クロックジェネレータ１８からの制御信号va40，va4１及びva42のそれぞれにはデッドタイムを設けている。この期間中、駆動MOSトランジスタ３，４，１６及び１７を全てオフさせ、チャージポンプ回路１０が貫通状態になるのを防止している。

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１、２が知られている。
特開平７−１０６９６３号公報 特開２００３−１５３５２４号公報

しかしながら、図４に示した従来のチャージポンプ回路１０には次のような不具合を有していた。

すなわち、図４のチャージポンプ回路１０では、充電モード時、制御信号va40がＬレベル、制御信号va41がＨレベル、制御信号va42がＬレベルとなる。それにより、フライング容量１がVDD-GND間電圧で充電される。この時、図５に示すように、制御信号va40の立ち下がり及びva41の立ち上がりが鋭いため、フライング容量１が短時間で充電されてしまう。その結果、立ち上がりの鋭いスパイク状の電流i50がフライング容量１に流れ込んでしまうことになる。

また、信号処理回路の出力ダイナミックレンジの拡大を目的として、その信号処理回路とチャージポンプ回路を同一基板上に配置する構成を採用する場合がある。このような場合において、チャージポンプ回路から上述したスパイク状の電流が発生すると、信号処理回路の出力信号にスパイク状のノイズ（以下、「スパイクノイズ」と呼ぶ。）として重畳されてしまう。上記の内容は、図４に示すような降圧型チャージポンプ回路だけでなく昇圧型チャージポンプ回路においても同様の問題が生じる。

このように、前述した従来のチャージポンプ回路の動作時、スパイク状の電流が発生してしまう。また、同一基板上で信号処理回路などのアナログ回路に付加した場合、チャージポンプ回路にスパイク状の電流が流れることで、電源電圧を変動させ、出力信号にノイズが重畳する恐れがある。

本発明は、上記事情に鑑みて成されたものであり、動作時にスパイク状の電流を容易な方法で抑制することができるチャージポンプ回路を提供することを目的とする。

本発明の他の目的は、同一基板上の信号処理回路等のアナログ回路に及ぼす影響を低減することを可能とするチャージポンプ回路を備えた半導体集積回路を提供することである。

上記目的を達成するために、本発明は、第１の容量と、この第１の容量に電荷を転送するべく充放電動作を繰り返す第２の容量と、この第２の容量を充放電するべく配置されたトランジスタ群と、このトランジスタ群のうちのいずれかのトランジスタのゲートに出力が接続された駆動バッファと、この駆動バッファの出力と駆動バッファが接続されたトランジスタのゲートとの間に配置されたインピーダンス素子と、そのトランジスタの遮断時に、そのトランジスタのゲートを強制的に低インピーダンスに切換えるべく構成された切換素子とを備えるチャージポンプ回路であることを第１の特徴とする。

ここで、「第１の容量」は他の回路に接続され、その回路に電圧を供給する容量であり、例えば「充電容量」と呼ばれるものである。「第２の容量」は第１の容量に電荷を転送するために、電源電圧で充電され、第１の容量に対して放電を行うものであり、例えば「フライング容量」と呼ばれるものである。

本発明の第１の特徴では、駆動バッファの出力にインピーダンス素子を付加することで、そのバッファに接続されたトランジスタに与えられるゲート制御信号の立ち上がり、立ち下がりを緩やかにすることができる。更に、そのトランジスタのゲートに切換素子を接続し、トランジスタの遮断時において、そのトランジスタのゲートを切換素子でVDDとショートし、ゲート制御信号の変動を抑制する。このような構成により、スパイク電流を抑制することが可能となる。

本発明の第１の特徴では、駆動バッファの出力にインピーダンス素子を配置されるが、このインピーダンス素子は例えば抵抗素子を用いればよい。また、切換素子としては、そのトランジスタのゲートと電源電圧との間に接続されたスイッチを用い、その遮断時においてそのスイッチを導通させることで、低インピーダンスとすればよい。

本発明の第２の特徴は、第１の特徴のチャージポンプ回路と、このチャージポンプ回路と同一基板上で接続され、チャージポンプ回路と同一電源電圧で駆動可能な信号処理回路とを具備する半導体集積回路であることである。

本発明の第２の特徴によれば、同一基板上にアナログ回路等の信号処理回路を設けた場合であっても、その回路に及ぼす影響を低減することが可能となる。

本発明によれば、動作時にスパイク状の電流を容易な方法で抑制することができるチャージポンプ回路を提供することができる。

本発明によれば、同一基板上の信号処理回路等のアナログ回路に及ぼす影響を低減することを可能とするチャージポンプ回路を備えた半導体集積回路を提供することができる。

（第１の実施の形態）
以下、本発明の第１の実施の形態のチャージポンプ回路について、図１を参照しながら説明する。なお、図４と同一又は類似の部分については同一又は類似の符号が付してある。

図１において、本実施の形態のチャージポンプ回路は、充放電されるフライング容量１と、フライング容量１から電荷を受け取る充電容量２と、フライング容量１のプラス端子と電源電圧ＶＤＤとの間に接続される駆動PMOSトランジスタ３と、フライング容量１のプラス端子と接地電圧ＧＮＤとの間に接続される駆動NMOSトランジスタ４と、トランジスタ３のゲート電圧を保持するためのゲート電圧保持スイッチ５と、トランジスタ３を駆動するゲート駆動バッファ６と、バッファ６とトランジスタ３との間に接続されるゲート抵抗１４と、フライング容量１のマイナス端子とＧＮＤとの間に接続される駆動NMOSトランジスタ１６と、フライング容量１のマイナス端子と充電容量２のマイナス端子との間に接続される駆動NMOSトランジスタ１７と、トランジスタ３,４,５,１６及び１７のそれぞれのゲート制御信号を生成するクロックジェネレータ１８で構成される。

本発明の第１の実施形態のチャージポンプ回路１００は、図４の従来のチャージポンプ回路１０にゲート電圧保持スイッチ５とゲート抵抗１４を付加した構成を有する。

スイッチ５は、駆動PMOSトランジスタ３のゲートをVDDに短絡するためのスイッチである。スイッチ５は、例えば図１に示すように、PMOSトランジスタで構成され、トランジスタ３のゲートとＶＤＤとの間に接続される。その開閉はゲートに入力される制御信号vcで制御される。制御信号vcは制御信号va2と同一タイミングを有するものである。

ゲート抵抗１４は、ゲート駆動バッファ６の出力インピーダンスである。ここでは、ゲート駆動バッファ６の出力と駆動PMOSトランジスタ３のゲート間に付加される。

次に、上記のゲート電圧保持スイッチ５及びゲート抵抗１４の動作について説明する。

まず、ゲート抵抗１４のみ付加した場合を考える。図２は、図１のチャージポンプ回路１００のクロックジェネレータ１８からのクロック波形を示す図である。図２に示すように、トランジスタ３のゲート・ドレイン間寄生容量、ゲート・ソース間寄生容量及びゲート抵抗１４の時定数により、ゲート制御信号va0の立ち上がり、立ち下がりを緩やかにすることができる。

しかし、ゲート抵抗１４を付加したことで次のような不具合が生じてしまう。すなわち、チャージポンプ回路が充電モードから放電モードに変わる瞬間に、ゲート制御信号va2はLレベルからHレベルに遷移する。それにより、駆動NMOSトランジスタ４及び１７がオンすることになる。この時、ゲート駆動バッファ６、ゲート抵抗１４、駆動PMOSトランジスタ３のゲート・ドレイン間寄生容量及び駆動NMOSトランジスタ４を介して、ＶＤＤとGND間で電流が発生する。この電流の発生がゲート制御信号va0を降下させ、トランジスタ３をＯＮさせてしまう。その結果、チャージポンプ回路が貫通状態となり、VDDからGND,VSSに流れるスパイク状の電流が発生する。

そこで、本実施形態ではさらに、駆動PMOSトランジスタ３が放電モード中にＯＮしないように、そのモード中ゲート制御信号va0をVDDに保持するゲート電圧保持スイッチ５を付加する構成を採用する。スイッチ５は放電モード中にＯＮする必要があることから、その制御信号vcはトランジスタ４及び１７を制御するゲート制御信号va2と同一タイミングを有することになる。

以上説明したように、本発明の第１の実施形態によれば、ゲート抵抗１４とゲート電圧保持スイッチ５を付加することで、駆動PMOSトランジスタ３のゲート制御信号va0の立ち上がり、立ち下がりを緩やかにすることができる。さらに、ゲート電圧保持スイッチ５によりゲート抵抗１４を付加したために生じるゲート制御信号va0の電圧降下を防止する。その結果、従来回路で生じていた充電時のスパイク状の電流を抑制することが可能となる。

本実施形態では、駆動PMOSトランジスタ３のゲートにゲート電圧保持スイッチ５及びゲート抵抗１４を付加した構成について説明したが、本発明はこの構成に限るものではない。トランジスタ４，１６及び１７のいずれであっても、それらのゲートにゲート電圧保持スイッチ５及びゲート抵抗１４と同様のスイッチ及び抵抗を付加することで、それぞれの駆動タイミングにおけるスパイク電流の抑制が可能となる。

また、本実施形態では、降圧型チャージポンプ回路で説明を行ったが、昇圧型チャージポンプ回路でも実施可能である。昇圧型チャージポンプ回路を用いた場合でもスパイクノイズのアナログ信号処理回路へ及ぼす悪影響が少ないチャージポンプ回路を実現可能となる。

（第２の実施の形態）
以下、本発明の第２の実施形態について、図３を参照しながら説明する。図３は、本実施形態の半導体集積回路の構成を示す図である。

図３において、本実施形態の半導体集積回路は、抵抗７と、出力ドライバー回路８と、終端抵抗９と、図１のチャージポンプ回路１００と、入力信号源１１と、入力容量１２とから構成され、チャージポンプ回路内蔵信号処理回路１３を実現するものである。

本実施形態では、信号処理回路１５とチャージポンプ回路１００から構成されており、信号処理回路１５の電源にVCC及びチャージポンプ回路１００の充電容量２のマイナス端子に接続したVSSを用いている。

チャージポンプ回路１００を内蔵しているため、ダイナミックレンジを約２倍に広げることが可能となる。また、チャージポンプ回路１００のスパイクノイズを抑制したことにより、チャージポンプ回路１００と信号処理回路１５を同一電源電圧で駆動することが可能となり、さらに信号処理回路１５へのスパイクノイズの影響を抑制される。

本発明は、チャージポンプ回路を使用する半導体集積回路に有用である。

本発明の第１の実施形態のチャージポンプ回路の構成を示す図 図１のチャージポンプ回路１００のクロックジェネレータ１８からのクロック波形を示す図 本発明の第２の実施形態の半導体集積回路の構成を示す図 従来のチャージポンプ回路の構成を示す図 図４のチャージポンプ回路１０のクロックジェネレータ１８からのクロック波形を示す図

符号の説明

１ フライング容量
２ 充電容量
３ 駆動PMOSトランジスタ
４，１６，１７ 駆動NMOSトランジスタ
５ ゲート電圧保持スイッチ
６ ゲート駆動バッファ
７ 抵抗
８ 出力ドライバー回路
９ 終端抵抗
１０，１００ チャージポンプ回路
１１ 入力信号源
１２ 入力容量
１３ チャージポンプ回路内蔵信号処理回路
１４ ゲート抵抗
１５ 信号処理回路
１８ クロックジェネレータ

Claims (4)

1. 第１の容量と、
   前記第１の容量に電荷を転送するべく充放電動作を繰り返す第２の容量と、
   前記第２の容量を充放電するべく配置されたトランジスタ群と、
   前記トランジスタ群のうちのいずれかのトランジスタのゲートに出力が接続された駆動バッファと、
   前記駆動バッファの出力と前記トランジスタのゲートとの間に配置されたインピーダンス素子と、
   前記トランジスタの遮断時に、前記トランジスタのゲートを強制的に低インピーダンスに切換えるべく構成された切換素子と
   を備えることを特徴とするチャージポンプ回路。
2. 充電容量と、
   蓄えられた電荷を前記充電容量に転送するフライング容量と、
   前記フライング容量を駆動させる第１、第２、第３及び第４の駆動トランジスタと、
   前記駆動トランジスタのうちのいずれかをゲート制御可能で、出力に抵抗素子を有する駆動バッファと、
   前記駆動バッファが接続された駆動トランジスタの遮断時に、前記駆動トランジスタのゲートと電源電圧との間を電気的に接続するスイッチと
   を備えることを特徴とするチャージポンプ回路。
3. 第１の容量と、
   前記第１の容量に電荷を転送するべく充放電動作を繰り返す第２の容量と、
   前記第２の容量を充放電するべく配置されたトランジスタ群と、
   前記トランジスタ群のうちのいずれかのトランジスタのゲートに出力が接続された駆動バッファと、
   前記駆動バッファの出力と前記トランジスタのゲートとの間に配置されたインピーダンス素子と、
   前記トランジスタの遮断時に、前記トランジスタのゲートを強制的に低インピーダンスに切換えるべく構成された切換素子と、を備えるチャージポンプ回路と、
   前記チャージポンプ回路と同一基板上で接続され、前記チャージポンプ回路と同一電源電圧で駆動可能な信号処理回路と
   を具備することを特徴とする半導体集積回路。
4. 充電容量と、
   蓄えられた電荷を前記充電容量に転送するフライング容量と、
   前記フライング容量を駆動させる第１、第２、第３及び第４の駆動トランジスタと、
   前記駆動トランジスタのうちのいずれかをゲート制御可能で、出力に抵抗素子を有する駆動バッファと、
   前記駆動バッファが接続された駆動トランジスタの遮断時に、前記駆動トランジスタのゲートと電源電圧との間を電気的に接続するスイッチと、を備えるチャージポンプ回路と、
   前記チャージポンプ回路と同一基板上で接続され、前記チャージポンプ回路と同一電源電圧で駆動可能な信号処理回路と
   を具備することを特徴とする半導体集積回路。

Images