DE10239626A1

DE10239626A1 - Halbleitervorrichtung, die zum Verhindern des Autretens von mehrfacher Reflexion geeignet ist, Treiberverfahren und Einstellverfahren dafür

Info

Publication number: DE10239626A1
Application number: DE10239626A
Authority: DE
Inventors: Satoshi Isa; Seiji Funaba
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2001-08-23
Filing date: 2002-08-23
Publication date: 2003-05-08
Also published as: CN1187828C; TWI220567B; JP2003069413A; KR20030017398A; CN1402350A; US7239169B2; KR100453760B1; US20030052345A1; JP3571013B2

Abstract

Eine Halbleitervorrichtung umfaßt einen Widerstand, der in einem Treiber gebildet ist, um eine Treibereinrichtung mit einer den Treiber mit einem Empfänger verbindenden Übertragungsleitung zu verbinden. Der Widerstand hat einen Widerstandswert, der wesentlich höher ist als der Durchlaß-Widerstand der Treibereinrichtung unter der Bedingung, daß der Widerstand die Ausgangsimpedanz des Treibers auf die Impedanz der Übertragungsleitung abstimmt. Die Übertragungsleitung weist eine Länge auf, die so bestimmt ist, daß eine reflektierte Welle von einem empfängerseitigen Ende der Übertragungsleitung den Treiber erreicht, während ein dem Treiber zugeführtes Treibersignal ein logisch hohes oder niedriges Niveau aufweist.

Description

Hintergrund der Erfindung

Die Erfindung bezieht sich auf eine Halbleitervorrichtung, insbesondere auf eine Halbleitervorrichtung umfassend eine Treibereinrichtung und eine getriebene Einrichtung, die mit einer Übertragungsleitung verbunden sind.

Eine bekannte Halbleitervorrichtung umfaßt einen Treiber (oder eine Treibereinrichtung), einen Empfänger (oder eine getriebene Einrichtung) und eine Übertragungsleitung (oder einen Bus), die zwischen dem Treiber und dem Empfänger verbunden ist. Der Treiber weist eine Ausgangsimpedanz Zout auf, während die Übertragungsleitung eine Impedanz Z0 aufweist.

Wenn der Treiber, der Empfänger und die Übertragungsleitung ideal sind, läuft ein Ausgangssignal des Treibers auf der Übertragungsleitung zum Empfänger, ohne gedämpft zu werden. Danach wird das Signal von dem Empfänger (oder einem empfängerseitigen Ende der Übertragungsleitung) totalreflektiert und kehrt zum Treiber zurück, ohne gedämpft zu werden. Wenn die Ausgangsimpedanz Zout gleich der Impedanz Z0 ist, wird das reflektierte Signal an einem treiberseitigen Ende der Übertragungsleitung (oder an einem Verbindungspunkt zwischen der Übertragungsleitung und dem Treiber) abgeschlossen (oder absorbiert).

Jedoch hängt die Ausgangsimpedanz Zout tatsächlich von einer Spannung des Ausgangssignals ab, weil der Treiber nicht ideal ist. Dementsprechend wird ein Teil des reflektierten Signals weiter von dem Treiben (oder an dem treiberseitigen Ende der Übertragungsleitung) reflektiert und läuft wieder zu dem Empfänger. Daher wird das Ausgangssignal des Treibers wiederholt von dem Empfänger und dem Treiber reflektiert.

Um die oben erwähnte mehrfache Reflexion zwischen dem Treiber und dem Empfänger zu unterdrücken, weist eine andere bekannte Halbleitervorrichtung einen Abschlußwiderstand auf, der mit dem empfängerseitigen Ende der Übertragungsleitung verbunden ist.

Jedoch verbraucht der Abschlußwiderstand nutzlos elektrische Leistung. Das heißt, die den Abschlußwiderstand umfassende Halbleitervorrichtung weist einen hohen Stromverbrauch auf. Weiterhin erhöht der Abschlußwiderstand die Herstellungsschritte der Halbleitervorrichtung und erhöht dadurch die Herstellungskosten der Halbleitervorrichtung.

Zusammenfassung der Erfindung

Es ist daher eine Aufgabe der Erfindung, eine Halbleitervorrichtung bereitzustellen, die geeignet ist, das Auftreten mehrfacher Reflexionen auf einer Übertragungsleitung, die einen Treiber und einen Empfänger verbindet, ohne Erhöhung des Stromverbrauchs und der Herstellungskosten zu verhindern.

Weitere Aufgaben der Erfindung werden mit fortschreitender Beschreibung verständlich.

Nach einem ersten Aspekt dieser Erfindung weist eine Halbleitervorrichtung einen Treiber mit einer Treibereinrichtung und eine mit einer Ausgangsseite des Treibers verbundene Übertragungsleitung auf. Der Treiber weist Ausgangsimpedanz auf. Die Treibereinrichtung weist einen Durchlaß-Widerstand (on-state resistance) auf. Die Übertragungsleitung weist Impedanz auf. Die Halbleitervorrichtung umfaßt einen Widerstand, der in dem Treiber gebildet ist, um die Treibereinrichtung mit der Übertragungsleitung zu verbinden. Der Widerstand weist einen Widerstandswert auf, der größer ist als der Durchlaß-Widerstand unter der Bedingung, daß die Ausgangsimpedanz des Treibers mit der Impedanz der Übertragungsleitung übereinstimmt.

Nach einem zweiten Aspekt dieser Erfindung weist eine Halbleitervorrichtung einen Treiber mit einer Treibereinrichtung und eine mit einer Ausgangsseite des Treibers verbundene Übertragungsleitung auf. Der Treiber weist Ausgangsimpedanz und eine Strom-Spannungs- Charakteristik auf. Die Treibereinrichtung weist Durchlaß-Widerstand auf. Die Übertragungsleitung weist Impedanz auf. Die Halbleitervorrichtung umfaßt einen in dem Treiber angeordneten Widerstand auf, um die Treibereinrichtung mit der Übertragungsleitung zu verbinden und um die Ausgangsimpedanz auf die Impedanz der Übertragungsleitung abzustimmen. Der Widerstand weist einen Widerstandswert auf, der größer ist als der Durchlaß-Widerstand, um die Strom-Spannungs-Charakteristik an eine lineare Charakteristik anzunähern.

Nach einem dritten Aspekt dieser Erfindung ist ein Treiberverfahren vorgesehen, um eine Halbleitervorrichtung durch Verwenden eines Treibersignals, das zwischen einem logisch hohen Niveau und einem logisch niedrigen Niveau variiert, zu betreiben. Die Halbleitervorrichtung weist einen Treiber mit einer Treibereinrichtung und eine mit dem Treiber verbundene Übertragungsleitung auf. Der Treiber weist eine Strom-Spannungs-Charakteristik und Ausgangsimpedanz auf. Die Treibereinrichtung weist Durchlaß-Widerstand auf. Die Übertragungsleitung weist Impedanz und ein Ende auf, das ein Ausgangssignal von dem Treiber als eine reflektierte Welle reflektiert. Das Treiberverfahren umfaßt die Schritte: vorheriges Anordnen eines Widerstands in dem Treiber zum Verbinden der Treibereinrichtung mit der Übertragungsleitung, um die Ausgangsimpedanz auf die Impedanz der Übertragungsleitung abzustimmen, wenn das Treibersignal das logisch hohe Niveau oder das logisch niedrige Niveau aufweist, wobei der Widerstand einen Widerstandswert größer als der Durchlaß-Widerstand aufweist, um die Strom-Spannungs-Charakteristik einer linearen Charakteristik anzunähern, und Zuführen des Treibersignals mit einer vorbestimmten Datenrate zu dem Treiber, wobei die vorbestimmte Datenrate so bestimmt wird, daß das Treibersignal das logisch hohe Niveau oder das logisch niedrige Niveau aufweist, wenn die reflektierte Welle den Treiber erreicht.

Nach einem vierten Aspekt dieser Erfindung umfaßt eine Halbleitervorrichtung einen Treiber, der einen MOS-Transistor mit einem Gate, das mit einem Treibersignal versorgt wird, und einen Widerstand mit zwei Anschlüssen, die mit einem Ende einer Übertragungsleitung und mit einer Quelle oder einer Senke des MOS-Transistors verbunden sind, aufweist. Ein Empfänger ist mit dem anderen Ende der Übertragungsleitung verbunden. Der Widerstand weist einen Widerstandswert auf, der im wesentlichen die Ausgangsimpedanz des Treibers auf die Impedanz der Übertragungsleitung abstimmt, während das Treibersignal ein logisch hohes oder niedriges Niveau aufweist.

Nach einem fünften Aspekt dieser Erfindung wird ein Einstellverfahren zum Einstellen einer Halbleitervorrichtung bereitgestellt, die einen Treiber und einen Empfänger umfaßt. Der Treiber weist einen MOS-Transistor mit einem Gate, das mit einem Treibersignal versorgt wird, und einem Widerstand mit zwei Anschlüssen, die mit einem Ende einer Übertragungsleitung und einer Quelle oder einer Senke des MOS-Transistors verbunden sind, auf. Der Empfänger ist mit dem anderen Ende der Übertragungsleitung verbunden. Das Einstellverfahren umfaßt die Schritte: Vorheriges Feststellen elektrischer Charakteristiken der Halbleitervorrichtung ohne den Widerstand, und Einstellen des Widerstandswerts des Widerstands auf der Grundlage der elektrischen Charakteristiken, so daß die Ausgangsimpedanz des Treibers im wesentlichen mit der Impedanz der Übertragungsleitung übereinstimmt, während das Treibersignal ein logisch hohes oder niedriges Niveau aufweist.

Kurze Beschreibung der Zeichnung

Fig. 1 ist ein Schaltplan einer bekannten Halbleitervorrichtung;
Fig. 2 ist ein Schaubild, das eine Ausgangsimpedanz-Charakteristik eines in der bekannten Halbleitervorrichtung aus Fig. 1 benutzten Treibers zeigt;
Fig. 3A zeigt eine ideale äquivalente Schaltung der bekannten Halbleitervorrichtung aus Fig. 1;
Fig. 3B ist ein Diagramm zum Erläutern der Übertragung eines Signals in der idealen äquivalenten Schaltung aus Fig. 3A;
Fig. 4 ist ein Schaubild-Diagramm, das eine Ausgangsimpedanz-Charakteristik von einem tatsächlichen Treiber zeigt;
Fig. 5A zeigt eine tatsächliche äquivalente Schaltung der bekannten Halbleitervorrichtung aus Fig. 1;
Fig. 5B ist ein Diagramm zum Erläutern der Übertragung eines Signals in der tatsächlichen äquivalenten Schaltung aus Fig. 3B;
Fig. 6 ist ein Schaltplan einer anderen bekannten Halbleitervorrichtung;
Fig. 7 ist ein Schaltplan einer Halbleitervorrichtung gemäß einer bevorzugten Ausführungsform dieser Erfindung;
Fig. 8A zeigt eine äquivalente Schaltung der Halbleitervorrichtung aus Fig. 7;
Fig. 8B ist ein Diagramm zum Erläutern der Übertragung eines Ausgangssignals in der äquivalenten Schaltung aus Fig. 3B;
Fig. 9 A ist ein Schaubild-Diagramm, das eine Strom-Spannungs-Charakteristik eines NMOS- Transistors zeigt, der in der Halbleitervorrichtung aus Fig. 7 anwendbar ist;
Fig. 9B ist ein Schaubild-Diagramm, das eine Ausgangsimpedanz-Charakteristik eines CMOS-Inverters zeigt, der in der Halbleitervorrichtung aus Fig. 7 anwendbar ist;
Fig. 10 ist ein Schaubild-Diagramm, das eine Ausgangsimpedanz-Charakteristik des Treibers der Halbleitervorrichtung aus Fig. 7 zeigt;
Fig. 11 ist ein Zeitdiagramm zum Erläutern eines Betriebs des Treibers der Halbleitervorrichtung aus Fig. 7; und
Fig. 12 ist ein Schaltplan eines CMOS-Inverters gemäß einer anderen Ausführungsform dieser Erfindung.

Beschreibung der bevorzugten Ausführungsformen

Mit Bezug auf Fig. 1 bis 5 wird die Beschreibung für ein besseres Verständnis dieser Erfindung zunächst auf eine bekannte Halbleitervorrichtung gerichtet.
In Fig. 1 umfaßt die bekannte Halbleitervorrichtung einen Treiber (oder eine Treibereinrichtung) 11, einen Empfänger (oder eine Empfangseinrichtung) 12 und eine Übertragungsleitung (oder einen Bus) 13, die den Treiber 11 mit dem Empfänger 12 verbindet.
Der Treiber 11 und der Empfänger 12 umfassen jeder einen CMOS-Inverter, welcher einen p-Kanal MOS-Transistor und einen n-Kanal MOS-Transistor aufweist. Die Übertragungsleitung 13 umfaßt beispielsweise einen Aluminiumdraht.
Wenn der Treiber 11 ein idealer linearer Treiber ist, weist er eine Ausgangsimpedanz Zout wie in Fig. 2 gezeigt auf. Das heißt, die Ausgangsimpedanz Zout kann als ein festgelegter Widerstand mit Widerstandswert Rout unabhängig von einem Ausgangsniveau (oder Spannung) Vout angesehen werden. In diesem Fall ist eine ideale äquivalente Schaltung der Halbleitervorrichtung aus Fig. 1 wie in Fig. 3A dargestellt.
Wenn die Ausgangsimpedanz Zout (= Rout) des Treibers 11 gleich der Impedanz Z0 der Übertragungsleitung 13 ist, erzeugt der Treiber 11 ein Ausgangssignal, das das Ausgangsniveau von Vddq/2 Volt wie in Fig. 3B gezeigt aufweist. Wenn eine Signalwelle, die auf der Übertragungsleitung läuft, nicht von der Übertragungsleitung gedämpft wird, läuft das Ausgangssignal des Treibers 11 zu dem Empfänger 12, ohne gedämpft zu werden. Weil der Empfänger 12 als ein offenes Ende angesehen wird, wird das Ausgangssignal des Treibers 11 dort vollständig reflektiert. Mit anderen Worten wird das Ausgangssignal an einem empfängerseitigen Ende der Übertragungsleitung 13 total reflektiert. Dementsprechend kehrt das Ausgangssignal zu dem Treiber 11 als eine reflektierte Welle zurück.
Der Empfänger 12 empfängt ein Eingangssignal von Vddq Volt, weil das Ausgangssignal des Treibers 11 mit der reflektierten Welle, die von dem Empfänger 12 dort reflektiert wird, überlappt.
Wie oben erwähnt kehrt das Ausgangssignal des Treibers 11 zu dem Treiber 11 als die reflektierte Welle, die von dem Empfänger 12 reflektiert wird, zurück. Weil die Ausgangsimpedanz Zout (= Rout) in diesem Fall gleich der charakteristischen Impedanz Z0 (= Rout) ist, wird die reflektierte Welle in keiner Weise von dem Treiber 11 reflektiert. Mit anderen Worten wird die reflektierte Welle an einem treiberseitigen Ende der Übertragungsleitung 13 abgeschlossen oder absorbiert.
Jedoch weist der Treiber 11 tatsächlich eine Ausgangscharakteristik wie in Fig. 4 gezeigt auf. Das heißt, die Ausgangsimpedanz Zout des Treibers I I ändert sich entsprechend der Gate- Spannung Vgate und die Ausgangsspannung Vout des Treibers 11 ist nicht immer gleich der charakteristischen Impedanz Z0 der Übertragungsleitung 13. Dementsprechend ist eine tatsächliche äquivalente Schaltung der Halbleitervorrichtung aus Fig. 1 wie in Fig. 5A dargestellt.
In der Halbleitervorrichtung aus Fig. 5A kehrt die reflektierte Welle, die von dem Empfänger 12 reflektiert wird, zu dem Treiber 11 zurück. Der Treiber 11 reflektiert die reflektierte Welle von dem Empfänger 12 teilweise, wie in Fig. 5B dargestellt, wegen mangelnder Impedanzabstimmung zwischen der Ausgangsimpedanz Zout und der Impedanz Z0 der Übertragungsleitung 13. Die reflektierte Welle, die von dem Treiber 11 reflektiert wird, läuft wieder zu dem Empfänger 12 auf der Übertragungsleitung 13. Daher wird die reflektierte Welle wiederholt von dem Treiber 11 und dem Empfänger 12 reflektiert und läuft viele Male zwischen dem Treiber 11 und dem Empfänger 12 hin und her. Das heißt, mehrfache Reflexion wird zwischen dem Treiber 11 und dem Empfänger 12 in der Halbleitervorrichtung aus Fig. 5A hervorgerufen.
Es gibt eine andere bekannte Halbleitervorrichtung, die in der japanischen ungeprüften Patentveröffentlichung Nr. 1-169946 als diejenige offenbart ist, welche das Auftreten der mehrfachen Reflexion verhindern kann. Die Halbleitervorrichtung, die in der obigen Veröffentlichung offenbart ist, ist in Fig. 6 dargestellt.
Wie in Fig. 6 gezeigt, umfaßt die Halbleitervorrichtung einen Treiber 61, einen Empfänger 62, eine Übertragungsleitung 63, die den Treiber 61 mit dem Empfänger 62 verbindet, und einen Abschlußwiderstand 64 mit einem Ende, das mit einem empfängerseitigen Ende der Übertragungsleitung 63 verbunden ist. Der Abschlußwiderstand 64 weist einen Widerstandswert auf, der gleich der Impedanz der Übertragungsleitung 63 ist, um das Auftreten einer reflektierten Welle zu verhindern.
Mit Bezug auf Fig. 7 bis 11 fährt die Beschreibung mit einer Halbleitervorrichtung gemäß einer bevorzugten Ausführungsform dieser Erfindung fort.
In Fig. 7 umfaßt die Halbleitervorrichtung einen Treiber 71, einen Empfänger 72 und eine Übertragungsleitung 73, die einen Ausgangsanschluß des Treibers 71 mit dem Empfänger 72 verbindet. Der Treiber 71 umfaßt einen ersten CMOS-Inverter (oder eine Treibereinrichtung) und einen Widerstand 74. Der Empfänger 72 umfaßt einen zweiten CMOS-Inverter. Jeder der ersten und zweiten CMOS-Inverter umfaßt einen PMOS-Transistor und einen NMOS-Transistor, welche seriell miteinander zwischen einem Stromquellenkabel und einem Massekabel verbunden sind. Die ersten und zweiten CMOS-Inverter werden gleichzeitig auf einem (nicht gezeigten) Halbleitersubstrat durch einen gemeinsamen Vorgang hergestellt, während der Widerstand von einem chipintegrierten Typ ist und während des gemeinsamen Vorgangs für die CMOS-Inverter hergestellt wird.
Fig. 8A zeigt eine äquivalente Schaltung der Halbleitervorrichtung. Fig. 8B zeigt Signalwellenformen eines auf der Signalleitung 73 laufenden Signals. Der Treiber 71 weist Ausgangsimpedanz Zout auf. Wenn der erste CMOS-Inverter eine Ausgangsimpedanz Z1 und der Widerstand 74 einen Widerstandswert Rs aufweist, ist die Ausgangsimpedanz Zout des Treibers 71 gleich einer Summe der Ausgangsimpedanz Z1 des ersten CMOS-Inverters und des Widerstandswerts Rs des Widerstands 74, wie in Fig. 8A gezeigt. Das heißt, die Ausgangsimpedanz Zout des Treibers 71 wird durch die folgende Gleichung wiedergegeben:

Zout = Z1 + Rs
Die Ausgangsimpedanz Zout des Treibers 71, die gleich der Impedanz Z0 der Übertragungsleitung 73 ist, ist notwendig, um zu verhindern, daß eine reflektierte Welle, die zu dem Treiber 71 auf der Übertragungsleitung 73 läuft, von dem Treiber 71 reflektiert wird. Dementsprechend wird der Widerstandswert Rs des Widerstands 74 so bestimmt, daß er die folgende Gleichung erfüllt.

Zout = Z1 + Rs = (oder ≍) Z0.
Jedoch ändert sich die Ausgangsimpedanz Z1 des ersten CMOS-Inverters entsprechend seinem Betriebszustand. Der NMOS-Transister, der für den ersten CMOS-Inverter verwendet wird, weist eine in Fig. 9 A dargestellte Strom-Spannungs-(I-V)Charakteristik auf.
In Fig. 9A stellt die horizontale Achse Senke-Quelle-Spannung Vout des NMOS-Transistors dar, während die vertikale Achse einen Senke-Quelle-Strom Iout des NMOS-Transistors darstellt. Wenn die Gatespannung Vgate des NMOS-Transistors gleich der Spannung Vddq ist, ist der Senke-Quelle-Strom Iout gleich einem Strom Ion.
Die Ausgangsimpedanz Z1 des ersten CMOS-Inverters ändert sich entsprechend der Ausgangsspannung des ersten CMOS-Inverters wie in Fig. 9B gezeigt, weil der NMOS-Transistor die I-V-Charakteristik aus Fig. 9A aufweist. Der in Fig. 9A gezeigte Durchlaß-Widerstand Ron wird durch folgende Gleichung gefunden.

Ron = Vddq/Ion
In einem Fall, bei dem der Widerstand 74 lediglich mit dem ersten CMOS-Inverter verbunden ist, weist die Ausgangsimpedanz Zout (= Z1 + Rs) des Treibers 71 eine Charakteristik auf, bei der die Kurve aus Fig. 9B um Rs nach oben verschoben ist. Das heißt, die Ausgangsimpedanz Zout des Treibers 71 ändert sich gemäß der Ausgangsspannung des Treibers 71.
Wenn der Widerstandswert Rs des Widerstands 74 wesentlich größer als der Durchlaß-Widerstand Ron des NMOS-Transistors ist, ist die Änderung der Ausgangsimpedanz Zout des Treibers relativ klein. Daher wird ein Verhältnis des Widerstandswerts Rs des Widerstands 74 zu der Ausgangsimpedanz Z1 des ersten CMOS-Inverters groß, und es wird möglich, die Änderung der Ausgangsimpedanz Z1 des ersten CMOS-Inverters zu ignorieren.
Jedoch ist es notwendig, daß die Ausgangsimpedanz Zout des Treibers 71 (etwa) gleich der Impedanz Z0 der Übertragungsleitung 73 ist. Dementsprechend muß der Durchlaß-Widerstand Ron des NMOS-Transistors reduziert werden, um das Verhältnis des Widerstandswerts Rs des Widerstands 74 zu der Ausgangsimpedanz Z1 zu erhöhen. Um den Widerstand Ron des NMOS-Transistors zu verringern, muß der NMOS-Transistor in seinen Abmessungen vergrößert werden. Dies widerspricht jedoch einer Anforderung nach Miniaturisierung.
Daher wird das Verhältnis des Widerstands Rs des NMOS-Transistors zu der Ausgangsimpedanz Z1 des CMOS-Inverters so bestimmt, daß der NMOS-Transistor nicht sehr groß ist und die I-V-Charakteristik des Treibers 71 als eine lineare Charakteristik angesehen werden kann. Beispielsweise liegt die Ausgangsimpedanz Zout des Treibers 71 innerhalb von plus oder minus 10 Prozent der Impedanz Z0 der Übertragungsleitung 73 über seinen gesamten Betriebsbereich (oder seinen gesamten Ausgangsspannungs-Bereich).
Obwohl das Verhältnis des Widerstandswerts Rs des Widerstands 74 zu der Ausgangsimpedanz Z1 des ersten CMOS-Inverters wie in dem oben erwähnten Beispiel bestimmt wird, besteht eine maximale Differenz von 10 Prozent zwischen der Ausgangsimpedanz Zout des Treibers 71 und der Impedanz Z0 der Übertragungsleitung 73. Dementsprechend muß der Widerstandswert Rs des Widerstands 74 bestimmt werden, um eine Periode zu verlängern, so daß die Ausgangsimpedanz Zout des Treibers 71 solange wie möglich gleich der charakteristischen Impedanz Z0 der Übertragungsleitung 73 ist.
Das heißt, der Widerstandswert Rs des Widerstands 74 muß so bestimmt werden, daß die Ausgangsimpedanz Zout des Treibers 71 (etwa) gleich der charakteristischen Impedanz Z0 der Übertragungsleitung 73 ist, wenn ein Treibersignal, das dem CMOS-Inverter des Treibers 71 zugeführt wird, ein logisch niedriges Niveau oder ein logisch hohes Niveau aufweist. Zusätzlich wird ein Grad von Gleichheit zwischen der Ausgangsimpedanz Zout und der charakteristischen Impedanz Z0 auf der Basis von Symmetrie/Gleichgewicht zwischen dem Durchlaß-Widerstand des Treibers 71 und dem Widerstandswert Rs des Widerstands 74 bestimmt.
Wenn in dem obigen Fall das Treibersignal nicht das logisch niedrige oder hohe Niveau aufweist (oder wenn das Treibersignal sich von dem logisch niedrigen oder hohen Niveau zu dem logisch hohen oder niedrigen Niveau ändert), ist die Ausgangsimpedanz des Treibers 71 der charakteristischen Impedanz Z0 der Übertragungsleitung 73 angenähert, stimmt jedoch mit der charakteristischen Impedanz Z0 der Übertragungsleitung 73 nicht überein. Wenn die Ausgangsimpedanz Zout des Treibers 71 nicht mit der charakteristischen Impedanz Z0 der Übertragungsleitung 73 übereinstimmt, wird die reflektierte Welle, die zu dem Treiber 71 zurückkehrt, von dem Treiber 71 (oder an dem treiberseitigen Ende der Übertragungsleitung 73) reflektiert. Die Länge der Übertragungsleitung 73 wird bestimmt, um zu verhindern, daß die reflektierte Welle von dem Treiber 71 reflektiert wird. Das heißt, die Länge der Übertragungsleitung 73 wird so bestimmt, daß die reflektierte Welle von dem Empfänger 72 den Treiber 71 erreicht, während die Ausgangsimpedanz Zout des Treibers 71 mit der charakteristischen Impedanz Z0 der Übertragungsleitung 73 übereinstimmt. Konkret wird die Länge der Übertragungsleitung 73 auf der Grundlage einer vorbestimmten Datenrate, Anstiegszeit und Abfallzeit des dem Treiber 71 zugeführten Treibersignals bestimmt, so daß die reflektierte Welle von dem Empfänger 72 den Treiber 71 erreicht, während das Treibersignal das logisch hohe oder niedrige Niveau aufweist, und dadurch wird die Ausgangsimpedanz Zout des Treibers 71 als äquivalent zu der charakteristischen Impedanz Z0 unabhängig von der Ausgangsspannung Vout angesehen, wie in Fig. 10 dargestellt.
Fig. 11 zeigt ein Zeitdiagramm des Treibersignals (d. h. Vgate), des Ausgangssignals des Treibers 71 und der reflektierten Welle von dem Empfänger 72. Wie aus Fig. 11 leicht verständlich ist, wird die Länge der Übertragungsleitung 73 so bestimmt, daß die reflektierte Welle von dem Empfänger 72 den Treiber 71 erreicht, während das Treibersignal das logisch hohe oder niedrige Niveau aufweist.
Im Gegensatz dazu kann die vorbestimmte Datenrate des Treibersignals entsprechend der Länge der Übertragungsleitung 73 unter Berücksichtigung der Anstiegszeit und der Abfallzeit des Treibersignals so bestimmt werden, daß das Treibersignal das logisch hohe oder niedrige Niveau aufweist, wenn die reflektierte Welle von dem Empfänger 12 den Treiber 71 erreicht.
Wie oben beschrieben kann die Halbleitervorrichtung dieser Ausführungsform die Ausgangsimpedanz des Treibers 71 auf die charakteristische Impedanz Z0 der Übertragungsleitung 73 durch Verwenden des Widerstands 74, der in dem Treiber 71 angeordnet (oder gebildet) ist, abstimmen. Daher kann die Halbleitervorrichtung das Ausgangssignal vom Überschwingen abhalten und das Auftreten mehrfacher Reflexionen zwischen dem Treiber 71 und dem Empfänger 72 verhindern. Weiterhin ist, da der Widerstand 74 den Widerstandswert Rs aufweist, der erheblich größer ist als der Durchlaß-Widerstand des CMOS-Inverters (oder MOS-Transistors) des Treibers 71, die I-V-Charakteristik des Treibers 71 einer linearen Charakteristik angenähert. Der Widerstand 74 vergeudet keine elektrische Leistung, im Unterschied zu dem Abschlußwiderstand der bekannten Halbleitervorrichtung. Weiterhin werden, da der Widerstand 74 während des Herstellungsvorgangs des CMOS-Inverters hergestellt werden kann, die Anzahl der Vorgänge und die Herstellungskosten zum Herstellen der Halbleitervorrichtung nicht wesentlich erhöht. Weiterhin ist es, da der Widerstand 74 für den Abschluß der Übertragungsleitung 73 verwendet wird, unnötig, den Abschluß der Übertragungsleitung 73 speziell zu steuern. Weiterhin ist es einfach, den Treiber 71 zu prüfen, weil es ausreicht, daß seine vorbestimmte Gleichspannungscharakteristik notwendige Bedingungen erfüllt.
Die Erfindung ist insbesondere für einen Fall vorgesehen, bei dem das dem Treiber zugeführte Treibersignal das logische (oder Puls-)Signal mit einer Frequenz oberhalb von Gigahertz ist. Dies beruht auf den folgenden Gründen.
In einem Fall, bei dem der Treiber und der Empfänger als unterschiedliche Einrichtungen ausgebildet sind und die Übertragungsleitung den Treiber mit dem Empfänger verbindet, ist die Impedanz Z der Übertragungsleitung gegeben durch:

Z = √{(R + jωL)/(G + jωC)} (1)

wobei R: Widerstand, G: Leitfähigkeit, L: Induktivität, C: Kapazität, und ω = 2 πf.
Im allgemeinen ist die Übertragungsleitung auf einer gedruckten Schaltungsplatine (PCB) gefertigt. In einem solchen Fall sind der Widerstand und die Leitfähigkeit jeweils erheblich größer als die Induktivität und die Kapazität. Dementsprechend wird die Gleichung (I) als die folgende Gleichung angesehen.

Z = √L/C (2)
Wenn die Übertragungsleitung die Impedanz der Gleichung (2) aufweist, ist eine Geschwindigkeit ν eines auf der Übertragungsleitung übertragenen Signals gegeben durch:

ν = 1/√L * C
Die Geschwindigkeit ν ist gleich der Lichtgeschwindigkeit c in einem Vakuum und gleich c/√ε r im Fall einer praktischen spezifischen induktiven Kapazität ε r. Daher ist es realisierbar, das Signal mit hoher Geschwindigkeit zwischen den verschiedenen Vorrichtungen zu übertragen.
Andererseits weist in einem Fall, bei dem der Treiber und der Empfänger in einer Vorrichtung gebildet sind, die den Treiber mit dem Empfänger verbindende Übertragungsleitung einen sehr hohen Widerstand auf. Das heißt, der Widerstand R ist größer als Induktivität L (d. h. R > L). Weil die Übertragungsleitung in diesem Fall eine Zeitkonstante τ (= RC) aufweist, hängt die Geschwindigkeit des Signals mit niedriger Frequenz von dem Widerstand R ab. Daher müssen die folgenden Ungleichungen gültig sein, um Hochgeschwindigkeitsübertragung zwischen den oben erwähnten unterschiedlichen Einrichtungen zu realisieren.

R « j ω L, G « j ω C
Dementsprechend muß das Treibersignal eine Frequenz von einigen Gigahertz aufweisen.
Daher werden der Treiber und der Empfänger dieser Erfindung von dem logischen (oder Pulswellen-)Signal mit der hohen Frequenz oberhalb Gigahertz getrieben.
Wenn der Treiber von dem logischen Signal mit der hohen Frequenz oberhalb Gigahertz betrieben wird, wird ein Spannungsrauschen (hervorgerufen durch mehrfache Reflexion) bei der bekannten Halbleitervorrichtung wie in Fig. 1 gezeigt merklich. Die mehrfachen Reflexionen rufen die folgenden Probleme hervor.

A) Die mehrfache Reflexion verringert die Spannungsamplitude des für den Empfänger zugeführten Eingangssignals. Folglich ist es unmöglich, eine ausreichende Verstärkung in dem Empfänger zu erhalten.
B) Die mehrfache Reflexion verringert eine Anstiegsgeschwindigkeit (dV/dt) des Eingangssignals für den Empfänger. Eine Antwort des Empfängers auf das Eingangssignal wird aufgrund einer geringen Anstiegsgeschwindigkeit langsam. Daher kann der Empfänger dem hochfrequenten Treibersignal des Treibers nicht folgen.
C) Die mehrfache Reflexion verursacht ein Überschwingen des Eingangssignals des Empfängers. Wenn das Überschwingen ein Niveau erreicht, das oberhalb eines Beurteilungsniveaus des Empfängers variiert, begeht der Empfänger Beurteilungsfehler und/oder die Antwort des Empfängers wird langsam.

Daher verursacht die mehrfache Reflexion Fehler bei dem Empfänger.
Während diese Erfindung bisher in Verbindung mit der bevorzugten Ausführungsform davon beschrieben worden ist, ist es für den Fachmann ohne weiteres möglich, diese Erfindung in verschiedenen anderen Weisen in die Praxis umzusetzen. Beispielsweise können, wie in Fig. 12 dargestellt, zwei Widerstände, die mit den PMOS- und NMOS-Transistoren des CMOS- Inverters für den Treiber 71 verbunden sind, anstelle des Widerstands 74 verwendet werden. Der Treiber 71 kann einen Puffer, der lediglich aus einem NMOS-Transistor besteht, einen Differenzverstärker oder dergleichen umfassen. Bei jeder Rate ist es ausreichend, daß der Treiber 71 einen MOS-Transistor mit einem Gate zum Empfangen des Treibersignals und den mit einer Quelle oder einer Senke des MOS-Transistors verbundenen Widerstand 74 umfaßt. Der Empfänger 71 ist der gleiche wie der Treiber 71.
Weiterhin kann die Übertragungsleitung 73 eine Mehrzahl von Zweigen an einer Empfängerseite aufweisen, um mit einer Mehrzahl von Empfängern unter der Bedingung verbunden zu sein, daß jeder der Zweige eine vernachlässigbare Länge gegenüber der vollen Länge der Übertragungsleitung 73 aufweist. Beispielsweise können die Zweige außer Betracht bleiben, wenn jeder von ihnen in der Länge kleiner als 0.1 Prozent der Übertragungsleitung 73 ist. Die Mehrzahl von Empfängern kann von einem zum anderen unterschiedlich sein. Beispielsweise ist einer der Mehrzahl von Empfängern für ansteigende Flanken des Ausgangssignals des Treibers, während der andere für abfallende Flanken des Ausgangssignals ist. Das Ausgangssignal des Treibers kann ein Taktsignal sein.
Zusätzlich besteht keine besondere Einschränkung bezüglich von Schaltungen, die vor dem Treiber und nach dem Empfänger angeordnet sind. Weiterhin ist diese Erfindung nicht lediglich auf Übertragung innerhalb einer Vorrichtung, sondern auch auf Vorrichtung-zu- Vorrichtungs-Übertragung (oder eine Übertragungsvorrichtung umfassend einen Treiber, einen Empfänger und eine zwischen dem Treiber und dem Empfänger verbundene Signalleitung) anwendbar.

Claims

1. Halbleitervorrichtung, die einen Treiber mit einer Treibereinrichtung und eine mit einer Ausgangsseite des Treibers verbundene Übertragungsleitung aufweist, wobei der Treiber Ausgangsimpedanz aufweist, wobei die Treibereinrichtung einen Durchlaß- Widerstand aufweist, wobei die Übertragungsleitung Impedanz aufweist, wobei die Halbleitervorrichtung umfaßt:
einen Widerstand, der in dem Treiber zum Verbinden der Treibereinrichtung mit der Übertragungsleitung gebildet ist, wobei
der Widerstand einen Widerstandswert aufweist, der größer ist als der Durchlaß- Widerstand unter der Bedingung, daß die Ausgangsimpedanz des Treibers mit der Impedanz der Übertragungsleitung übereinstimmt.

2. Eine Halbleitervorrichtung, die einen Treiber mit einer Treibereinrichtung und eine mit einer Ausgangsseite des Treibers verbundene Übertragungsleitung aufweist, wobei der Treiber Ausgangsimpedanz und eine Strom-Spannungs-Charakteristik aufweist, wobei die Treibereinrichtung einen Durchlaß-Widerstand aufweist, wobei die Übertragungsleitung Impedanz aufweist, wobei die Halbleitervorrichtung umfaßt:
einen in dem Treiber angeordneten Widerstand zum Verbinden der Treibereinrichtung mit der Übertragungsleitung, um die Ausgangsimpedanz auf die Impedanz der Übertragungsleitung abzustimmen, wobei
der Widerstand einen Widerstandswert aufweist, der größer ist als der Durchlaß- Widerstand, um die Strom-Spannungs-Charakteristik einer linearen Charakteristik anzunähern.

3. Eine Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Treiber von einem Treibersignal getrieben wird, das zwischen einem logisch hohen Niveau und einem logisch niedrigen Niveau variiert, wobei
der Durchlaß-Widerstand und der Widerstandswert des Widerstands so bestimmt werden, daß die Ausgangsimpedanz mit der Impedanz der Übertragungsleitung übereinstimmt, wenn das Treibersignal das logisch hohe Niveau oder das logisch niedrige Niveau aufweist.

4. Eine Halbleitervorrichtung nach Anspruch 3, wobei das Treibersignal eine vorbestimmte Datenrate, Anstiegszeit und Abfallzeit aufweist, wobei der Treiber ein Ausgangssignal auf der Übertragungsleitung als Antwort auf das Treibersignal überträgt, wobei die Übertragungsleitung ein Ende aufweist, das das Ausgangssignal für den Treiber als eine reflektierte Welle reflektiert, wobei
die Übertragungsleitung eine Länge aufweist, die auf der Grundlage der vorbestimmten Datenrate, der Anstiegszeit und der Abfallzeit des Treibersignals so bestimmt wird, daß die reflektierte Welle den Treiber erreicht, während das Treibersignal das logisch hohe Niveau oder das logisch niedrige Niveau aufweist.

5. Eine Halbleitervorrichtung nach Anspruch 2, wobei die Treibereinrichtung einen CMOS-Inverter umfaßt.

6. Eine Halbleitervorrichtung nach Anspruch 2, wobei die Halbleitervorrichtung weiterhin eine angetriebene Einrichtung umfaßt, die mit dem Ende der Übertragungsleitung verbunden ist und einen CMOS-Inverter umfaßt.

7. Ein Treiberverfahren zum Treiben einer Halbleitervorrichtung durch Verwenden eines Treibersignals, das zwischen einem logisch hohen Niveau und einem logisch niedrigen Niveau variiert, wobei die Halbleitervorrichtung einen Treiber mit einer Treibereinrichtung und eine mit dem Treiber verbundene Übertragungsleitung aufweist, wobei der Treiber eine Strom-Spannungs-Charakteristik und Ausgangsimpedanz aufweist, wobei die Treibereinrichtung Durchlaß-Widerstand aufweist, wobei die Übertragungsleitung Impedanz und ein Ende, das ein Ausgangssignal von dem Treiber als eine reflektierte Welle reflektiert, aufweist, das die Schritte umfaßt:
vorheriges Anordnen eines Widerstands in dem Treiber zum Verbinden der Treibereinrichtung mit der Übertragungsleitung, um die Ausgangsimpedanz auf die Impedanz der Übertragungsleitung abzustimmen, wenn das Treibersignal das logisch hohe Niveau oder das logisch niedrige Niveau aufweist, wobei der Widerstand einen Widerstandswert aufweist, der größer ist als der Durchlaß-Widerstand, um die Strom- Spannungs-Charakteristik einer linearen Charakteristik anzunähern; und
Zuführen des Treibersignals mit einer vorbestimmten Datenrate zu dem Treiber, wobei die vorbestimmte Datenrate so bestimmt wird, daß das Treibersignal das logisch hohe Niveau oder das logisch niedrige Niveau aufweist, wenn die reflektierte Welle den Treiber erreicht.

8. Eine Halbleitervorrichtung umfassend:
einen Treiber, der einen MOS-Transistor mit einem Gate, das mit einem Treibersignal versorgt wird, und einen Widerstand mit zwei Anschlüssen, die mit einem Ende einer Übertragungsleitung und mit einer Quelle oder einer Senke des MOS-Transistors verbunden sind, aufweist; und
einen Empfänger, der mit dem anderen Ende der Übertragungsleitung verbunden ist, wobei
der Widerstand einen Widerstandswert aufweist, der im wesentlichen die Ausgangsimpedanz des Treibers auf die Impedanz der Übertragungsleitung abstimmt, während das Treibersignal ein logisch hohes oder niedriges Niveau aufweist.

9. Eine Halbleitervorrichtung nach Anspruch 8, wobei die Übertragungsleitung eine Länge aufweist, so daß eine reflektierte Welle von dem Empfänger den Treiber erreicht, während die Ausgangsimpedanz des Treibers mit der Impedanz des Widerstands übereinstimmt.

10. Ein Einstellverfahren zum Einstellen einer Halbleitervorrichtung, die einen Treiber und einen Empfänger umfaßt, wobei der Treiber einen MOS-Transistor mit einem Gate, das mit einem Treibersignal versorgt wird, und einen Widerstand mit zwei Anschlüssen, die mit einem Ende einer Übertragungsleitung und einer Quelle oder einer Senke des MOS-Transistors verbunden sind, umfaßt, wobei der Empfänger mit dem anderen Ende der Übertragungsleitung verbunden ist, umfassend die Schritte:
vorheriges Feststellen elektrischer Charakteristiken der Halbleitervorrichtung ohne den Widerstand; und
Einstellen des Widerstandswerts des Widerstands auf der Grundlage der elektrischen Charakteristiken, so daß die Ausgangsimpedanz des Treibers im wesentlichen mit der Impedanz der Übertragungsleitung übereinstimmt, während das Treibersignal ein logisch hohes oder niedriges Niveau aufweist.

11. Ein Einstellverfahren nach Anspruch 10, das weiterhin die Schritte umfaßt:
Einstellen der Länge der Übertragungsleitung, so daß eine reflektierte Welle von dem Empfänger den Treiber erreicht, während die Ausgangsimpedanz des Treibers mit der Impedanz der Übertragungsleitung übereinstimmt.

12. Einstellverfahren nach Anspruch 10, wobei der Einstellschritt so ausgeführt wird, daß das Treibersignal ein logisch hohes oder niedriges Niveau aufweist, wenn eine reflektierte Welle von dem Empfänger den Treiber erreicht.

13. Einstellverfahren nach Anspruch 12, das weiterhin den Schritt umfaßt:
Einstellen des Widerstandswerts des Widerstands, so daß er größer als der Durchlaß- Widerstand des MOS-Transistors ist.