DE19856850C2 - Hochspannungs-Ausgangsklemmschaltkreis für Anwendungen mit Niederspannungs-Differenzausschlag im Fall der Überlastung - Google Patents
Hochspannungs-Ausgangsklemmschaltkreis für Anwendungen mit Niederspannungs-Differenzausschlag im Fall der ÜberlastungInfo
- Publication number
- DE19856850C2 DE19856850C2 DE19856850A DE19856850A DE19856850C2 DE 19856850 C2 DE19856850 C2 DE 19856850C2 DE 19856850 A DE19856850 A DE 19856850A DE 19856850 A DE19856850 A DE 19856850A DE 19856850 C2 DE19856850 C2 DE 19856850C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- current
- output
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/661—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals
- H03K17/662—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals each output circuit comprising more than one controlled bipolar transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung betrifft das Gebiet der Transistortreiberschal
tungen, insbesondere einen Hochspannungs-Klemmschaltkreis für
Anwendungen mit Niederspannungs-Differenzausschlag im Fall der
Überlastung.
Der ständige Bedarf, mehr Informationen schneller zu übertra
gen, begleitet von Steigerungen in der Datenverarbeitungsfä
higkeit, macht den Übergang zu Datentransferraten notwendig,
die bedeutend höher sind, als die vor kurzem möglichen Daten
transferraten. Als Konsequenz wurde ein als "100 Basis-T" be
kanntes Protokoll entwickelt, um den IEEE-Standard 802.3 zur
Aufnahme von Daten zu erweitern, die sich bei einer effektiven
Übertragungsrate von 100 Mbps (Megabyte pro Sekunde) durch ein
Twisted-Pair-Kabel bewegen. Bei dem 100 Basis-T-Protokoll wer
den bestimmte Kontrollbits in die Daten eingearbeitet, bevor
es auf ein Twisted-Pair-Kabel gegeben wird. Im Ergebnis bewe
gen sich die Daten und die Kontrollsignale durch ein Twisted-
Pair-Kabel tatsächlich mit 125 Mbps.
Eine Art der Datenübertragung ist die Differenzdatenübertra
gung, bei der die Differenz der Spannungsniveaus zwischen zwei
Signalleitungen das übertragene Signal bildet. Die Differenz
datenübertragung wird im allgemeinen für große Entfernungen
bei Datentransferraten genutzt, die größer als 100 Mbps sind.
Rauschsignale verschieben die Grundniveauspannung und erschei
nen als gemeinsame Betriebsspannungen. Deshalb sind die Stö
reffekte des Rauschens wesentlich vermindert.
Um derartige Datenübertragungen zu standardisieren, sind ver
schiedene Standards verbreitet worden. Ein Beispiel für einen
solchen Standard ist der empfohlene Standard 422 (RS422), wel
cher durch die Elektronics Industry of America (EIA) definiert
ist. Dieser Standard erlaubt Datenraten von bis zu 10 Millio
nen Baud auf einem verdrillten Signalleitungspaar (Twisted-
Pair). Die Treiberschaltkreise bringen Signale auf die Leitungen.
Diese Treiberschaltkreise müssen in der Lage sein, ein
minimales Differenzsignal im Bereich von zwei bis drei Volt
auf der Twisted-Pair-Leitung zu übertragen, welche typischer
weise einen 100 Ohm Abschlußwiderstand aufweist.
Im Zusammenhang mit RS422 besteht das Problem, daß die Twi
sted-Pair-Leitung oft als ein Bus genutzt wird, an welchem
Mehrfachtreiberschaltkreise, die Signalquellen, angeschlossen
sind. Bei einer Art herkömmlicher Schaltkreise kann zu jeder
Zeit nur ein Treiber Daten übermitteln, wenn Mehrfachtreiber
an einen gemeinsamen Bus angeschlossen sind. Die verbleibenden
Treiber sollten in einem Zustand hoher Impedanz sein, um den
Bus nicht zu belasten. Da große positive und negative
Gleichtaktsignale an den mit einem Bussystem verbundenen Trei
berausgängen auftreten können, ist die Aufrechterhaltung einer
hohen Impedanz über einen weiten allgemeinen Betriebsspan
nungsbereich wünschenswert, unabhängig davon, ob der Treiber
mit Spannung versorgt ist oder nicht.
Die Europäische Patentanmeldung EP 0788059 A1 offenbart eine
LVDS Treiberschaltung zur Bereitstellung einer Differenzspan
nung, deren beiden Treibertransistorenpaare von einem Puffer
schaltkreis gesteuert werden.
Ein Beispiel für einen herkömmlichen Niederpannungs-Diffe
renzausschlag (LVDS)-Treiberschaltkreis 100 ist in Fig. 1
dargestellt. Die Spannungsdifferenz zwischen den Ausgangssi
gnalen OUT+, OUT- an den Ausgangsterminals 103, 105 bilden das
Paar Differenzsignale. Ein Paar Differenzsignale bedeutet zwei
Signale, deren Stromwellenformen nicht in Phase miteinander
sind. Die einzelnen Signale eines Paares Differenzsignale sind
mit Referenzsymbolen gekennzeichnet, die mit "+"- bzw. "-"-
Zeichen enden, beispielsweise S+ und S-. Das zusammengesetzte
Zeichen "+/-" wird benutzt, um beide Differenzsignale mittels
eines einzelnen Referenzsymbols zu bezeichnen, z. B. S+/-.
Der LVDS-Treiberschaltkreis 100 umfaßt eine an die Spannungs
versorgung VDD gekoppelte Gleichstrom (DC)-Konstantstromquelle
I1, vier N-Kanal-Metalloxidhalbleiter (NMOS)-Schalter M11-M14,
und einen zwischen dem gemeinsamen Knoten COM und der Span
nungsversorgung VSS gekoppelten Widerstand R1. Die vier Tran
sistorschalter M11-M14 werden mit Hilfe der Eingangsspannungs
signale VIN1, VIN2 und mit Hilfe des Gleichstromes durch den
Lastwiderstand Rt gemäß den Pfeilen A und B gesteuert. Die
Eingangsspannungssignale VIN1, VIN2 sind typischerweise Ni
veau-zu-Niveau-Spannungsausschläge.
Die Gates der NMOS-Schalter M11 und M14 sind verbunden, um das
Eingangsspannungssignal VIN1 zu empfangen. Entsprechend sind
die Gates der NMOS-Schalter M12 und M13 verbunden, um das Ein
gangsspannungssignal VIN2 zu empfangen.
Im folgenden wird der Betrieb des LVDS-Treiberschaltkreises
100 erklärt. Zwei der vier NMOS-Schalter M11-M14 werden ge
meinsam angeschaltet, um den Strom von der Stromquelle I1 so
zu steuern, daß eine Spannung über der Ohmschen Last Rt er
zeugt wird. Um den Strom durch die Ohmsche Last Rt in die mit
tels des Pfeiles A angezeigte Richtung zu lenken, geht das
Eingangssignal VIN2 auf "High" (hoch), so daß die NMOS-
Schalter M11 und M12 auf "ON" (ein) geschaltet werden. Wenn
das Eingangssignal VIN2 auf "High" geht, geht, das Eingangs
signal VIN1 auf "Low" (niedrig), um die NMOS-Schalter M11 und
M14 während einer Zeit auf "OFF" (aus) zu halten, in der die
NMOS-Schalter M12 und M13 auf "ON" sind. Im umgekehrten Fall
geht das Eingangssignal VIN1 auf "High" und wird an die Transistorschalter
M11 und M14 angelegt, um diese leitend zu ma
chen, so daß der Strom durch die Ohmsche Last Rt in Richtung
des Pfeiles B fließt. Das Eingangssignal VIN2 geht auf "Low",
um die NMOS-Schalter M12 und M13 in dieser Zeit in "OFF" zu
halten. Im Ergebnis ist ein voller Differenzausgangsspannungs
ausschlag erreicht.
Der Differenz-LVDS-Treiberschaltkreis 100 arbeitet gut, solan
ge der Ausgangsspannungsausschlag innerhalb des erlaubten all
gemeinen Betriebsspannungsbereiches, gewöhnlich einige Volt,
liegt. Der LVDS-Treiberschaltkreis 100 kann im allgemeinen nur
über einen endlichen Lastspannungsbereich Strom an die Ohmsche
Last Rt liefern. Der Ausgangsspannungsbereich, über welchen
der LVDS-Treiberschaltkreis 100 funktionsgerecht arbeitet, ist
als dessen Ausgangs-Compliance bekannt.
Es tritt oft das Problem übermäßiger Ströme durch den LVDS-
Treiberschaltkreis 100 auf, wenn mehrere LVDS-Treiberschalt
kreise 100 mit einem Bus, insbesondere einem Backplan-Bus
(Rückplatinenbus) verbunden sind. Die Ausgangshochspannung VOH
ist die Spannung an dem Ausgang einer der Ausgangs
transistoren M11 oder M13. Diese Ausgangshochspannung VOH je
des LVDS-Treiberschaltkreises 100 hängt von dem Strom ab, mit
welchem die Ohmsche Last Rt beliefert wird. Wenn jeder der
mehreren LVDS-Treiberschaltkreise 100 versucht, zur gleichen
Zeit über den Bus zu kommunizieren, erzeugt die Differenzspan
nung einen Gleichstrom durch die LVDS-Treiberschaltkreise 100.
Dieser Gleichstrom gelangt weiter zu dem Bus, welcher an der
Ohmschen Last Rt endet. Im Ergebnis erhöht sich die Ausgangs
hochspannung VOH, bis schließlich jeder der LVDS-
Treiberschaltkreise 100 aus der Spannungsausgangs-Compliance
herausgedrückt wird, was den Stromfluß zur Ohmschen Last Rt
praktisch stoppt.
Typischerweise gibt es eine durch das Bauelement bedingte
Grenze für die Spannungsausgangs-Compliance. Beispielsweise
sollte die Ausgangshochspannung VOH jedes Treibers 2,4 Volt
nicht überschreiten. Übersteigt die Ausgangshochspannung VOH
jedes Treibers 2,4 Volt, so wird der übermäßige Strom an den
Backplane-Bus gegeben. Im Ergebnis kann das Gerät selbstzer
störend wirken und weist eine geringe Zuverlässigkeit auf.
Ein anderer Nachteil des LVDS-Treiberschaltkreises 100 ist ei
ne nicht angepaßte Ausgangsimpedanz. Die DC-Konstantstromquel
le I1 im oberen Bereich des LVDS-Treiberschaltkreises 100 hat
eine hohe Ausgangsimpedanz. Im Gegensatz dazu hat der typi
scherweise einen kleinen Wert aufweisende Widerstand R1 im un
teren Bereich des LVDS-Treiberschaltkreises 100 eine niedrige
Impedanz. Diese nicht angepaßte Impedanz verursacht eine
Nicht-Anpassung der Anstiegs- und Abklingzeit des LVDS-Trei
berschaltkreises 100, welche ihrerseits eine Reflexion der
Spannung auf dem Bus verursacht, so daß unerwünschtes Rauschen
erzeugt wird, beispielsweise elektromagnetische Interferenz
(EMI) bei der Gleichtaktspannung.
Ein weiterer Nachteil ist die langsame Anstiegszeit, welche
die Schaltgeschwindigkeit des Treiberschaltkreises 100 redu
ziert. Wenn einer der Ausgangstransistoren M11, M13 auf "ON"
geschaltet ist, reagiert der Kollektorstrom langsam, da die
DC-Stromquelle I1 eine hohe Ausgangsimpedanz hat. Deshalb
tritt beispielsweise eine deutliche Verzögerung in der Zeit
auf, die der Kollektor des Transistors M13 benötigt, um durch
die Stromquelle I1 zur Spannungsversorgung VDD angehoben zu
werden, wenn der Transistor M13 auf "ON" geschaltet ist. Diese
Verzögerung ist das Ergebnis der hohen Ausgangsimpedanz der
DC-Stromquelle I1.
Deshalb besteht ein Bedarf an einem LVDS-Treiberschaltkreis,
welcher den Ausgangsstrom begrenzt, eine Nicht-Anpassung der
Impedanz eliminiert und die Anstiegszeit vermindert, so daß er
für Hochgeschwindigkeitsbetrieb nützlich ist.
Ein LVDS-Treiberschaltkreis, mit dem der Ausgangsstrom be
grenzbar ist, die Nicht-Anpassung der Impedanz eliminierbar
ist und die Anstiegszeit verminderbar ist, umfaßt eine kon
stante Gleichstrom (DC)-Quelle, einen Stromlenkschaltkreis mit
vier spannungsgesteuerten Schaltern und einen Klemmschalt
kreis. Der Klemmschaltkreis umfaßt einen Nebenschlußtransistor
und einen Spannungsfolger.
Die vier Schalter werden mittels zweier Spannungssignale be
trieben, welche zwischen den Spannungsniveaus "High" (etwa 5 Volt
oder Spannungsversorgung) und "Low" (etwa - 5 Volt oder
Erdpotential) wechseln. Wenn das erste Spannungssignal auf
"High" geht, werden zwei der vier Schalter über einen Lastwi
derstand an den Gleichstrom von der Konstantstromquelle ge
schaltet, wobei der Lastwiderstand die Spannung am ersten Aus
gangsknoten auf "Low" und die Spannung am zweiten Ausgangs
knoten auf "High" bringt. Im Ergebnis ist die Ausgangsspannung
negativ.
Umgekehrt schalten die ersten zwei Schalter aus und die ande
ren zwei Schalter ein, wenn das andere Spannungssignal auf
"High" ist. Deshalb wird die Spannung am ersten Ausgangsknoten
auf "High" gebracht und die Spannung an dem zweiten Ausgangs
knoten auf "Low" gebracht. Im Ergebnis ist die Aus
gangsspannung positiv. Dieses ist die hohe Ausgangsspannung
oder Ausgangshochspannung.
Ein Steuerknoten ist mit dem Spannungsfolger und dem Ab
lenkschaltkreis verbunden, und er ist zwischen dem Stromlenk
schaltkreis und der konstanten Stromquelle gekoppelt. Die
Spannung an dem Steuerknoten schließt das Ausgangshochspan
nungsniveau des Ausgangssignals ein.
Der Spannungsfolger vergleicht das Spannungsniveau am Steuer
knoten mit einem Referenzsignalwert. Wenn das Spannungsniveau
am Steuerknoten den Referenzsignalwert übersteigt, lenkt der
Nebenschlußschaltkreis den übermäßigen Treiberstrom der kon
stanten Gleichstromquelle in eine Richtung weg von dem ersten
und zweiten Ausgangsknoten. Hierdurch ist verhindert, daß der
übermäßige Treiberstrom den ersten und zweiten Ausgangsknoten
erreicht und daß die Compliance des LVDS-Treiberschaltkreises
nicht ausreicht.
Diese und andere Merkmale und Vorteile der Erfindung können
der folgenden detaillierten Beschreibung der Erfindung und den
zugehörigen Zeichnungen entnommen werden.
Fig. 1 zeigt einen herkömmlichen Niederspannungs-Diffe
renzausschlagsschaltkreis.
Fig. 2 zeigt einen erfindungsgemäßen Niedergspannungs-Dif
ferenzausschlagsschaltkreis.
Für gleiche oder ähnliche Teile werden gleiche Bezugszeichen
in den Figuren und in der Beschreibung der bevorzugten Ausfüh
rungen verwendet.
In Fig. 2 ist eine beispielhafte Ausführung eines erfindungs
gemäßen geklemmter Hochspannungs-LVDS-Treiberschaltkreises 200
dargestellt. Der LVDS-Treiberschaltkreis 200 umfaßt eine kon
stante Gleichstrom (DC)-Stromquelle I2, welche zwischen der
Spannungsversorgung VDD und einem Spannungssteuerknoten VCTL
gekoppelt ist, sowie einen Widerstand R21, welcher zwischen
dem Spannungssteuerknoten VCTL und einem Knoten N2 gekoppelt
ist.
Der LVDS-Treiberschaltkreis 200 umfaßt weiterhin einen Strom
lenkschaltkreis 201, welcher eine modifizierte typische H-
Brücken-Schaltkreis-Konfiguration aufweist. Ein Lastsegment LO
erstreckt sich horizontal und weist eine Ohmsche Last RL auf.
Dieses Lastsegment ist zwischen Endknoten 203, 205 gekoppelt.
Das vertikale Segment V1 erstreckt sich zwischen dem linken
Endknoten 203 und dem Knoten N2. Das vertikale Segment V2 er
streckt sich zwischen dem rechten Endknoten 205 und dem Knoten
N2. Das Vertikalsegment V3 ist zwischen dem linken Endknoten
203 und dem gemeinsamen Knoten COM verbunden. Das Vertikalseg
ment V4 erstreckt sich zwischen dem rechten Endknoten 205 und
dem gemeinsamen Knoten COM. Zwischen dem gemeinsamen Knoten
COM und der Spannungsversorgung VSS ist ein Widerstand R22 ge
koppelt. Die für die Segmente des modifizierten H-Brücken-
Schaltkreises 200 verwendeten Bezeichnungen "vertikale" und
"horizontale" Orientierung haben ausschließlich beschrei
benden Charakter und bezeichnen nicht notwendigerweise das
tatsächliche Layout auf dem Schaltkreis 200. Jedes der verti
kalen Segmente V1, V2, V3, V4 weist einen entsprechen NMOS-
Schalter M21, M22, M23, M24 auf.
Die Schalter M21-M24 werden von Spannungseingangssignalen
VIN1, VIN2 gesteuert. Diese Spannungseingangssignale VIN1,
VIN2 sind Werte zwischen Spannungsniveaus, so daß das Signal
entweder "High" oder "Low" ist. Im Betriebszustand sind diese
Spannungssignale VIN1, VIN2 an die Gatter der Transistoren
M21-M24 angelegt, um den Strom aus der Stromquelle I2 durch
den Lastwiderstand RL entsprechend der Pfeile A und B zu rich
ten. Der Begriff "Gate" in der hier benutzten Form umfaßt jede
Form von Steueranschluß für die Veränderung des Schalt
zustandes eines Bauelementes. Als solcher soll der Begriff
"Gate" beispielsweise synonym für die "Basis" eines Bipolar-
Transistors sein.
Um den Strom von der Stromquelle I2 durch den Lastwiderstand
RL in Richtung des Pfeiles A zu lenken, wird ein hohes Span
nungsniveau des Spannungssignals VIN1 an die MOS-Schalter M21
und M24 angelegt, so daß diese Schalter eingeschaltet werden,
während ein niedriges Spannungsniveau des Spannungssignals
VIN2 an die MOS-Schalter M22 und M23 angelegt wird, um diese
Schalter während dieser Zeit ausgeschalet zu halten. Wenn der
Stromlenkschaltkreis 201 den Strom in diese Richtung lenkt,
wird die Spannung an dem Ausgangsknoten 205 auf "Low" und die
Spannung an dem Ausgangsknoten 203 auf "High" gebracht. Da der
Ausgangstransistor M21 auf "ON" ist, ist die Spannung am Aus
gangsknoten 203 die Ausgangshochspannung VOH und ist die Span
nung am Ausgangsknoten 205 die Ausgangsniedrigspannung VOL.
Um den Gleichstrom umgekehrt in Richtung des Pfeiles B durch
die Ohmsche Last RL zu richten, wird ein hohes Spannungsniveau
des Spannungssignals VIN2 an die MOS-Schalter M22 und M23 an
gelegt, um diese leitend zu machen, wobei die anderen Schalter
M21 und M24 während dieser Zeit ausgeschaltet bleiben. Wenn
der Stromlenkschaltkreis 201 den Strom in diese Richtung
lenkt, wird die Spannung am Ausgangsknoten 205 auf "High" ge
bracht und wird die Spannung am Ausgangsknoten 203 auf "Low"
gebracht. Deshalb ist die Spannung am Ausgangsknoten 205
gleich der Ausgangshochspannung VOH und die Spannung am Aus
gangsknoten 203 gleich der Ausgangsniedrigspannung VOL, da der
Ausgangstransistor M23 in "ON" ist.
Der LVDS-Treiberschaltkreis 200 umfaßt weiterhin einen Klemm
schaltkreis 207, welcher einen zwischen dem Spannungssteuer
knoten VCTL und der Spannungsversorgung VSS gekoppelten Neben
schluß-Transistorschaltkreis M25 und einen an den Nebenschluß-
Transistorschaltkreis M25 gekoppelten Operationsverstärker
OPAMP aufweist. Der Operationsverstärker OPAMP arbeitet als
ein Spannungsfolgeschaltkreis, der auf die Stromquelle I2
folgt, um die Steuerung des Ausgangs der Stromquelle I2 mit
tels einer Referenzspannung VREF zu ermöglichen, wobei die Re
ferenzspannung eine intern erzeugte Spannung ist. Die Refe
renzspannung VREF ist der Eingang in den nicht invertierenden
Eingangsterminal des Operationsverstärkers OPAMP. Die Span
nung am Spannungssteuerknoten VCTL ist der Eingang in den invertierenden
Eingangsterminal des Operationsverstärkers OPAMP.
Der Operationsverstärker OPAMP prüft die Differenz zwischen
den an seinen zwei Eingangsterminals angelegten Spannungen,
der Referenzspannung VREF und der Spannung am Steuerknoten
VCTL. In der beispielhaften Ausführung ist die Spannung am
Steuerknoten VCTL gleich der Ausgangshochspannung VOH plus der
Spannung über dem Widerstand R21 hinsichtlich der Spannungs
versorgung VSS, und plus der Drain-Source-Spannung (vDS) des
Ausgangstransistors M21 oder M22, je nachdem, welcher Ausgang
stransistor M21, M22 aktiv ist.
Der Nebenschlußtransistor M25 ist an den Ausgang des Opera
tionsverstärkers OPAMP gekoppelt, so daß beide zusammen einen
Rückkopplungsmechanismus liefern, welcher es dem Nebenschluß
transistor M25 erlaubt, zusätzliche Ströme von der Stromquelle
I2 (ISHUNT) zu absorbieren, wenn eine Überlast auftritt. Somit
nimmt der Nebenschlußtransistor den Überschußstrom von der
Stromquelle I2 auf, um zu verhindern, daß dieser die Ausgangs
last RL erreicht, wenn der Operationsverstärker OPAMP be
stimmt, daß die Spannung an dem Spannungssteuerknoten VCTL das
Referenzspannungsniveau VREF erreicht. Deshalb übersteigt die
Ausgangshochspannung VOH des Treiberschaltkreises 200 nicht
die Referenzspannung VREF. Durch das Sperren der Ausgangshoch
spannung VOH mittels der Referenzspannung VREF ist verhindert,
daß die Ausgangs-Compliance des LVDS-Treiberschaltkreises 200
nicht ausreicht.
Im Betrieb können mehrere LVDS-Treiberschaltkreise 200 die
Ohmsche Last RL mit Strom versorgen. Je mehr Strom an die Ohm
sche Last RL geliefert wird, umso mehr steigt die Ausgangshochspannung
VOH, welche seinerseits eine Erhöhung am Span
nungssteuerknoten VCTL verursacht. Wenn der Operationsverstär
ker OPAMP erkennt, daß die Spannung an dem Spannungsknoten
VCTL die Referenzspannung VREF erreicht, wird der von der
Stromquelle gelieferte und für die Ohmsche Last bestimmte
Überschußstrom stattdessen durch den Nebenflußtransistor M25
geleitet. Deshalb leitet der Nebenschlußtransistor M25 mehr
Strom, wenn die Spannung am Spannungssteuerknoten VCTL steigt.
Mittels des gegebenen Nebenschlußweges leitet der Transistor
M25 den Überschußstrom eher als er es erlaubt, daß der Über
schußstrom durch die Transistoren M1, M3 geleitet wird. Hier
durch wird die Compliance der Ausgangshochspannung VOH erhal
ten.
Es wird das folgende Beispiel betrachtet, bei dem die Anforde
rungen an die Spannungs-Compliance eine Ausgangshochspannung
von 2,4 Volt verlangen, bei dem die Spannungsversorgung VDD
3,3 Volt beträgt und bei dem die konstante DC-Stromquelle ei
nen Strom von 10 mA liefert. Bei diesem Beispiel haben die Wi
derstände R21 und R22 einen Wert von etwa 100 Ohm. In diesem
Beispiel ist das Referenzpotential für die Spannung die Span
nungsversorgung VSS, zum Beispiel die Schaltkreis-erdung. Lie
fert nur ein Treiberschaltkreis einen 10 mA-Strom an eine Ohm
sche Last RL von 27 Ohm, so beträgt die Ausgangshochspannung
VOH 270 mVolt. Dieses ist kein Problem, da es deutlich unter
halb der Anforderungen für die Spannungs-Compliance von 2,4 Volt
liegt. Wenn jedoch 20 verschiedene Treiberschaltkreise
versuchen, denselben Bus zu treiben und jeder dieser Treiber
schaltkreise einen Strom von 10 mA an die Ohmsche Last RL von
27 Ohm liefert, so können bei herkömmlichen Schaltkreisen,
beispielweise bei dem LVDS-Treiberschaltkreis 100 Probleme
auftreten. Da 20 Treiberschaltkreise multipliziert mit 10 mA
von jeder Stromquelle und multipliziert mit 27 Ohm des Lastwi
derstandes 5,4 Volt ergeben, ist diese Spannung tatsächlich
größer als die Spannungsversorgung VDD. Eine so große Aus
gangshochspannung VOH kann den LVDS-Treiberschaltkreis 100 be
schädigen.
Ein solches Problem kann verhindert werden, wenn die 20 Trei
berschaltkreise eine Konfiguration gemäß des LVDS-Treiber
schaltkreises 200 aufweisen. In diesem Fall wird die Referenz
spannung VREF auf 2,4 Volt gesetzt. Wenn die mehreren Treiber
schaltkreise im Betriebszustand Strom an die Ohmsche Last RL
liefern, steigt die Ausgangshochspannung VOH. Wenn jedoch die
Spannung am Spannungssteuerknoten VCTL die Referenzspannung
von 2,4 Volt übersteigt, wird der für die Ohmsche Last RL be
stimmte Strom von der Stromquelle I2 durch den Nebenschluß
transistor M25 geleitet. Aufgrund des mittels des Nebenschluß
transistors M25 gegebenen Stromüberlast-schutzes übersteigt
die Ausgangshochspannung VOH die Referenzspannung VREF von 2,4 Volt
nicht. Deshalb reicht die Compliance der LVDS-Treiber
schaltkreise 200 aus.
Durch Vorsehen einer ausgeglichenen Ausgangsimpedanz löst der
LVDS-Treiberschaltkreis 200 weiterhin das Problem der Nicht-
Anpassung, welches bei herkömmlichen LVDS-Treiberschaltkreisen
100 auftritt. Obwohl die Stromquelle I2 eine hohe Ausgangsim
pedanz hat, hat der Operationsverstärker OPAMP im oberen Be
reich des LVDS-Treiberschaltkreises 200 eine geringe Ausgangs
impedanz, weil er als eine Spannungsquelle arbeitet. Die Ausgangsspannung
am Spannungssteuerknoten VCTL folgt der Ein
gangsreferenzspannung VREF, weil die Referenzspannung VREF in
den nicht-invertierenden Eingangsanschluß des Operations
verstärkers OPAMP eingegeben wird und die Spannung am Span
nungssteuerknoten VCTL in den invertierenden Eingangsanschluß
des Operationsverstärkers OPAMP eingegeben wird. Im Ergebnis
erscheint der Referenzspannungseingangswert VREF des Opera
tionsverstärkers OPAMP am Spannungssteuerknoten VCTL. Hier
durch arbeitet der Operationsverstärker OPAMP als eine Span
nungsquelle. Spannungsquellen haben typischerweise eine gerin
ge Ausgangsimpedanz.
Der Widerstand R22 im unteren Bereich des LVDS-Treiberschalt
kreises 200 weist eine geringe Impedanz auf. Betrachtet man
die Ausgangsimpedanz des LVDS-Treiberschaltkreises 200, so ist
die Ausgangsimpedanz der Spannungsfolgeschaltung OPAMP, d. h.
des Nebenschlußtransistors M25 und des Widerstandes R21, im
wesentlichen gleich zu der des Widerstandes R22.
Da der LVDS-Treiberschaltkreis 200 eine besser ausgeglichene
Ausgangsimpedanz aufweist, sind die Anstiegs- und Abfallzeit
des LVDS-Treiberschaltkreises 200 besser angeglichen, und die
gemeinsame Betriebsspannung VCM bleibt im wesentlichen flach,
wenn die Schalttransistoren M21-M24 den Schaltübergang ausfüh
ren.
Claims (12)
1. Vorrichtung mit einem Stromtreiberschaltkreis zur Bereit
stellung eines Differenzsignals für einen externen
Schaltkreis, wobei der Stromtreiberschaltkreis folgende
Merkmale aufweist:
- - eine für die Erzeugung eines ersten Treiberstromes konfigurierte Stromquelle (I2);
- - erste und zweite Ausgangsknoten (203, 205), die so konfiguriert sind, daß sie an den externen Schalt kreis gekoppelt werden können und daß zweite und dritte Treiberströme transportiert werden können;
- - einen zwischen der Stromquelle (I2) und dem ersten und zweiten Ausgangsknoten (203, 205) gekoppelten Stromlenkschaltkreis (201), der so konfiguriert ist, daß erste und zweite Eingangssignale (VIN1, VIN2) empfangen werden können und daß in Übereinstimmung damit der erste Treiberstrom in eine erste und zwei te Richtung (A, B) gerichtet werden kann, um den zweiten und dritten Treiberstrom vorzusehen, wobei der zweite und dritte Treiberstrom zusammen ein Dif ferenzausgangssignal an dem ersten und zweiten Aus gangsknoten bilden;
- - einen mit der Stromquelle (I2) und dem Stromlenk schaltkreis (201) verbundenen Steuerknoten (VCTL), der so konfiguriert ist, daß ein Steuersignal emp fangen werden kann, dessen Wert sich in bezug auf das Differenzausgangssignal ändert; und
- - einen an den Steuerknoten (VCTL) gekoppelten Klemm schaltkreis (207), der so konfiguriert ist, daß der Wert des Steuersignals mit einem Referenzsignalwert (VREF) verglichen werden kann, und daß in Überein stimmung damit ein Teil des ersten Treiberstromes von dem ersten und zweiten Ausgangsknoten (203, 205) weggelenkt werden kann, wenn der Wert des Steuersi gnals den Referenzsignalwert (VREF) übersteigt.
2. Vorrichtung nach Anspruch 1, wobei der Teil des ersten
Treiberstromes proportional zur Differenz zwischen dem
Wert des Steuersignals und dem Referenzsignalwert (VREF)
ist.
3. Vorrichtung nach Anspruch 1 oder 2, wobei der Klemm
schaltkreis (207) einen Nebenschlußschaltkreis und einen
Operationsverstärker (OPAMP) aufweist.
4. Vorrichtung nach Anspruch 3, wobei der Operationsverstär
ker (OPAMP) mit dem Steuerknoten (VCTL) verbunden ist und
der Nebenschlußschaltkreis zwischen dem Operations
verstärker (OPAMP) und dem Steuerknoten (VCTL) gekoppelt
ist, wobei der Operationsverstärker (OPAMP) so konfigu
riert ist, daß der Wert des Steuersignals mit dem Refe
renzsignalwert (VREF) verglichen werden kann, und wobei
der Nebenschlußschaltkreis so konfiguriert ist, daß der
Teil des ersten Treiberstromes von dem ersten und zweiten
Ausgangsknoten (203, 205) weggelenkt werden kann, wenn
der Wert des Steuersignals den Referenzsignalwert (VREF)
übersteigt.
5. Vorrichtung nach Anspruch 4, wobei der Nebenschlußschalt
kreis einen N-Kanal-Metalloxidhalbleiter (MOS)-Transistor
(M25) mit einem Kollektor, einem Gate und einem Emitter
aufweist.
6. Vorrichtung nach Anspruch 5, dadurch gekenn
zeichnet, daß der Operationsverstärker (OPAMP) ei
nen ersten Eingang, einen zweiten Eingang und einen Aus
gang aufweist, wobei der erste Eingang so konfiguriert
ist, daß der Referenzsignalwert (VREF) empfangen werden
kann, wobei der zweite Eingang mit den Steuerknoten
(VCTL) und dem Kollektor des MOS-Transistors (M25) ver
bunden ist, und wobei der Ausgang mit dem Gate des MOS-
Transistors (M25) verbunden ist.
7. Vorrichtung nach einem der vorangehenden Ansprüche, da
durch gekennzeichnet, daß der externe
Schaltkreis einen zwischen dem ersten und zweiten Aus
gangsknoten (203, 205) gekoppelten Widerstandsschaltkreis
aufweist, welcher so konfiguriert ist, daß der zweite und
dritte Treiberstrom empfangen werden können und daß in
Übereinstimmung damit das Differenzausgangssignal erzeugt
werden kann.
8. Vorrichtung nach Anspruch 1, wobei der externe Schalt
kreis eine Last enthält und der Stromtreiberschaltkreis
folgende Merkmale aufweist:
- - einen ersten, zwischen der Stromquelle (I2) und dem ersten Ausgangsknoten (203) gekoppelten Stromquellen schaltkreis, der so konfiguriert ist, daß das erste Eingangssignal (VIN1) empfangen werden kann und daß in Übereinstimmung damit der erste Treiber strom zur Erzeugung des zweiten Treiberstroms ge speist werden kann;
- - einen zweiten, zwischen der Stromquelle (I2) und dem zweiten Ausgangsknoten (205) gekoppelten Stromquel lenschaltkreis, der so konfiguriert ist, daß das zweite Eingangssignal (VIN2) empfangen werden kann und daß in Übereinstimmung damit der erste Treiber strom zur Erzeugung des dritten Treiberstromes ge speist werden kann;
- - einen in dem Klemmschaltkreis (207) angeordneten Operationsverstärker (OPAMP), der so konfi guriert ist, daß ein Überschußsignal geliefert wird, wenn der Wert des Steuersignals den Referenz signalwert (VREF) übersteigt; und
- - einen zwischen dem Operationsverstärker (OPAMP) und dem Steuerknoten (VCTL) gekoppelten Nebenschluß schaltkreis, der so konfiguriert ist, daß das Über schußsignal in eine Richtung weg von dem ersten und zweiten Ausgangsknoten (203, 205) abgezweigt werden kann, so daß das Signalniveau des Differenzausgangs signals den Referenzsignalwert (VREF) nicht über steigt.
9. Vorrichtung nach Anspruch 8, dadurch gekenn
zeichnet, daß der Nebenschlußschaltkreis einen N-
Kanal-Metalloxid-Halbleiter (MOS)-Transistor (M25) mit
einem Kollektor, einem Gate und einem Emitter aufweist.
10. Vorrichtung nach Anspruch 8 oder 9, dadurch gekenn
zeichnet, daß der Operationsverstärker (OPAMP) ei
nen ersten Eingang, einen zweiten Eingang und einen Aus
gang aufweist, wobei der erste Eingang den Referenzsi
gnalwert (VREF) empfängt, wobei der zweite Eingang an den
Steuerknoten (VCTL) und den Kollektor des MOS-Transistors
(M25) gekoppelt ist, und wobei der Ausgang an das Gate des
MOS-Transistors (M25) gekoppelt ist.
11. Vorrichtung nach einem der Ansprüche 8 bis 10, dadurch
gekennzeichnet, daß der externe Schaltkreis
einen zwischen dem ersten und zweiten Ausgangsknoten
(203, 205) gekoppelten Widerstandsschaltkreis umfaßt, wo
bei der Widerstandsschaltkreis so konfiguriert ist, daß
der zweite und dritte Treiberstrom empfangen werden
können, und daß in Übereinstimmung damit das Diffe
renzausgangssignal erzeugt werden kann.
12. Verfahren zum Klemmen eines Niederspannungs-Differenzaus
schlagausganges mit folgenden Verfahrensschritten:
- - Empfangen eines Steuersignales durch einen Steuer knoten (VCTL) und Transportieren eines ersten Trei berstromes über den Steuerknoten (VCTL) in Überein stimmung damit;
- - Transportieren eines zweiten und eines dritten Trei berstromes über die an einen externen Schaltkreis gekoppelten ersten und zweiten Ausgangsknoten (203, 205), wobei der zweite und dritte Treiberstrom zu sammen ein Differenzausgangssignal an dem ersten und zweiten Ausgangsknoten (203, 205) bilden, und wobei sich ein Wert des Steuersignals in bezug auf ein Si gnalniveau des Differenzausgangssignals ändert;
- - Vergleichen des Wertes des Steuersignals mit einem Referenzsignalwert (VREF); und
- - Abzweigen eines Teiles des ersten Treiberstromes in eine Richtung weg von dem ersten und zweiten Aus gangsknoten (203, 205), wenn der Wert des Differenz ausgangssignals den Referenzsignalwert (VREF) über steigt, wobei verhindert ist, daß der Teil des er sten Treiberstromes den ersten und zweiten Ausgangs knoten (203, 205) erreicht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/988,523 US6005438A (en) | 1997-12-10 | 1997-12-10 | Output high voltage clamped circuit for low voltage differential swing applications in the case of overload |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19856850A1 DE19856850A1 (de) | 1999-06-24 |
DE19856850C2 true DE19856850C2 (de) | 2003-02-13 |
Family
ID=25534217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19856850A Expired - Fee Related DE19856850C2 (de) | 1997-12-10 | 1998-12-09 | Hochspannungs-Ausgangsklemmschaltkreis für Anwendungen mit Niederspannungs-Differenzausschlag im Fall der Überlastung |
Country Status (3)
Country | Link |
---|---|
US (1) | US6005438A (de) |
KR (1) | KR100297045B1 (de) |
DE (1) | DE19856850C2 (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19919140B4 (de) * | 1998-04-29 | 2011-03-31 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung |
US6111431A (en) * | 1998-05-14 | 2000-08-29 | National Semiconductor Corporation | LVDS driver for backplane applications |
US7196556B1 (en) * | 1998-07-02 | 2007-03-27 | Altera Corporation | Programmable logic integrated circuit devices with low voltage differential signaling capabilities |
US6226195B1 (en) * | 2000-03-31 | 2001-05-01 | Micro Motion, Incorporated | Circuitry for supplying a controlled signal to a drive system |
US6232805B1 (en) * | 2000-04-10 | 2001-05-15 | National Semiconductor Corporation | Buffer circuit with voltage clamping and method |
US6426656B1 (en) | 2000-04-19 | 2002-07-30 | Velio Communications, Inc. | High speed, low-power inter-chip transmission system |
US6965299B1 (en) | 2000-04-19 | 2005-11-15 | Lsi Logic Corporation | High-speed, low-power crossbar switch |
US6377122B1 (en) * | 2001-03-30 | 2002-04-23 | Xilinx, Inc. | Differential line driver that includes an amplification stage |
US6392486B1 (en) * | 2001-08-14 | 2002-05-21 | Xilinx, Inc. | Low-noise common-gate amplifier for wireless communications |
US6590422B1 (en) | 2002-03-27 | 2003-07-08 | Analog Devices, Inc. | Low voltage differential signaling (LVDS) drivers and systems |
US6700403B1 (en) | 2002-05-15 | 2004-03-02 | Analog Devices, Inc. | Data driver systems with programmable modes |
DE10255642B4 (de) * | 2002-11-28 | 2006-07-13 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Ausgeben eines Digitalsignals |
US6906587B2 (en) * | 2003-01-31 | 2005-06-14 | Standard Microsystems Corporation | Current controlled bridge amplifier |
JP3792207B2 (ja) * | 2003-03-25 | 2006-07-05 | 沖電気工業株式会社 | 電流駆動型差動ドライバ及び電流駆動型差動ドライバを用いたデータ送信方法 |
US6943588B1 (en) * | 2003-09-24 | 2005-09-13 | Altera Corporation | Dynamically-adjustable differential output drivers |
US7342420B2 (en) * | 2004-09-24 | 2008-03-11 | Integrated Device Technology, Inc. | Low power output driver |
JP4583885B2 (ja) * | 2004-11-10 | 2010-11-17 | パナソニック株式会社 | Btl増幅装置 |
US7061279B1 (en) * | 2004-12-30 | 2006-06-13 | Broadcom Corporation | System and method for high frequency, high output swing buffers |
CN1805285B (zh) * | 2005-01-14 | 2013-03-13 | 凌阳科技股份有限公司 | 高电源噪声抑制比的低电压振幅差动信号驱动器 |
US7215173B2 (en) * | 2005-01-31 | 2007-05-08 | Intel Corporation | Low-swing level shifter |
US7474154B1 (en) | 2007-04-23 | 2009-01-06 | National Semiconductor Corporation | Bias device clamping circuit for fast over-range recovery |
CN104065354B (zh) * | 2013-03-18 | 2017-06-09 | 联咏科技股份有限公司 | 运算放大器电路 |
US9748958B2 (en) | 2015-05-29 | 2017-08-29 | International Business Machines Corporation | Dynamic high voltage driver with adjustable clamped output level |
US11342010B2 (en) | 2019-10-01 | 2022-05-24 | Macronix International Co., Ltd. | Managing bit line voltage generating circuits in memory devices |
JP7371786B2 (ja) * | 2020-07-21 | 2023-10-31 | 日本電信電話株式会社 | ドライバ回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0788059A1 (de) * | 1996-01-31 | 1997-08-06 | Kabushiki Kaisha Toshiba | Treiberschaltungsvorrichtung |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3495223A (en) * | 1967-07-28 | 1970-02-10 | Gen Electric | Read/write circuit for use with a magnetic memory |
US4084070A (en) * | 1977-01-21 | 1978-04-11 | Rca Corporation | Overcurrent protection circuit |
JPS5944123A (ja) * | 1982-09-07 | 1984-03-12 | Nec Corp | 比較回路 |
US4791314A (en) * | 1986-11-13 | 1988-12-13 | Fairchild Semiconductor Corporation | Oscillation-free, short-circuit protection circuit |
JPS63193720A (ja) * | 1987-02-06 | 1988-08-11 | Toshiba Corp | 論理回路 |
US4775844A (en) * | 1987-10-13 | 1988-10-04 | William Snyder | Bridge amplifier topology |
US4884165A (en) * | 1988-11-18 | 1989-11-28 | Advanced Micro Devices, Inc. | Differential line driver with short circuit protection |
US4987318A (en) * | 1989-09-18 | 1991-01-22 | International Business Machines Corporation | High level clamp driver for wire-or buses |
US5083051A (en) * | 1990-02-26 | 1992-01-21 | Motorola, Inc. | Output driver circuit with improved output stage biasing |
US5604417A (en) * | 1991-12-19 | 1997-02-18 | Hitachi, Ltd. | Semiconductor integrated circuit device |
JP3142018B2 (ja) * | 1992-03-12 | 2001-03-07 | 日本テキサス・インスツルメンツ株式会社 | 負荷駆動回路 |
JP3459442B2 (ja) * | 1993-03-29 | 2003-10-20 | 三洋電機株式会社 | 差動増幅回路及びそれを用いた電力増幅装置 |
US5444446A (en) * | 1993-07-01 | 1995-08-22 | Texas Instruments Incorporated | Apparatus and method for duplicating currents |
EP0657933B1 (de) * | 1993-12-13 | 2000-06-28 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Integrierte aktive Klammerungsstruktur für den Schutz von Leistungshalbleiterbauelementen gegen Überspannungen |
US5632019A (en) * | 1994-07-15 | 1997-05-20 | Seagate Technology, Inc. | Output buffer with digitally controlled power handling characteristics |
JP2590758B2 (ja) * | 1994-10-31 | 1997-03-12 | 日本電気株式会社 | バスドライバ |
JPH08293744A (ja) * | 1995-04-21 | 1996-11-05 | Mitsubishi Electric Corp | 半導体回路 |
JP3592423B2 (ja) * | 1996-01-26 | 2004-11-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
1997
- 1997-12-10 US US08/988,523 patent/US6005438A/en not_active Expired - Lifetime
-
1998
- 1998-12-09 KR KR1019980054014A patent/KR100297045B1/ko not_active IP Right Cessation
- 1998-12-09 DE DE19856850A patent/DE19856850C2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0788059A1 (de) * | 1996-01-31 | 1997-08-06 | Kabushiki Kaisha Toshiba | Treiberschaltungsvorrichtung |
Also Published As
Publication number | Publication date |
---|---|
KR19990062937A (ko) | 1999-07-26 |
KR100297045B1 (ko) | 2001-08-07 |
DE19856850A1 (de) | 1999-06-24 |
US6005438A (en) | 1999-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19856850C2 (de) | Hochspannungs-Ausgangsklemmschaltkreis für Anwendungen mit Niederspannungs-Differenzausschlag im Fall der Überlastung | |
DE19735982C2 (de) | Leitungsempfängerschaltkreis mit Leitungsabschlußimpedanz | |
DE19919140B4 (de) | Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung | |
DE69432178T2 (de) | Versorgungskoppler zur kopplung der stromversorgung von einer übertragungsleitung an einen damit verbundenen knoten | |
DE19825258B4 (de) | Ausgangspufferschaltkreis zum Übertragen von digitalen Signalen über eine Übertragungsleitung mit Preemphasis | |
DE19654221B4 (de) | Leitungsanschlußschaltkreis | |
DE69936864T2 (de) | Cmos-treiberschaltung | |
DE4344307C2 (de) | Ausgangsschaltung einer integrierten Halbleiterschaltkreisvorrichtung | |
DE4108709A1 (de) | Empfangskomparator | |
DE10134874B4 (de) | Leitungstreiber | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE69112268T2 (de) | Übertragungsgerät zum Senden und Empfangen von Nachrichtensignalen über eine gemeinsame Übertragungsstrecke. | |
DE19803796B4 (de) | Ausgangspuffer zum Ansteuern einer symmetrischen Übertragungsleitung | |
DE69125304T2 (de) | Lastschaltung für differentiellen Treiber | |
DE112004002311T5 (de) | Stromübertragungslogikschaltung | |
DE69018053T2 (de) | CMOS-Treiberschaltung mit hoher Schaltgeschwindigkeit. | |
DE68920208T2 (de) | Konfiguration für TTL-Ausgangstreibergatter. | |
WO2019030081A1 (de) | Sende-/empfangseinrichtung für ein bussystem und verfahren zur reduzierung einer schwingneigung beim übergang zwischen unterschiedlichen bitzuständen | |
DE2413147C3 (de) | Impulsformer | |
DE3700296A1 (de) | Halbleiter-differenzverstaerker | |
DE3429982A1 (de) | Schaltungsanordnung zum uebertragen von binaeren signalen | |
DE69601198T2 (de) | Kurzschlussschutz für einen Audio-Video-Datenbus | |
DE60305290T2 (de) | Niederspannungsdifferenzsignal (LVDS) - Empfänger | |
DE102018220069A1 (de) | Reflexionsdämpfungsvorrichtung für einen Bus eines Bussystems und Verfahren zum Dämpfen von Reflexionen bei einer Datenübertragung in einem Bussystem | |
DE10124176B4 (de) | Vorrichtung und Verfahren zum Reduzieren von Reflexionen in einem Speicherbussystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: , |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |