DE60305290T2

DE60305290T2 - Niederspannungsdifferenzsignal (LVDS) - Empfänger

Info

Publication number: DE60305290T2
Application number: DE60305290T
Authority: DE
Inventors: Andrzej Gajdardziew Radelinow
Original assignee: Alcatel CIT SA; Alcatel SA
Current assignee: Alcatel Lucent SAS
Priority date: 2003-02-10
Filing date: 2003-02-10
Publication date: 2007-02-15
Anticipated expiration: 2023-02-11
Also published as: US6933763B2; DE60305290D1; EP1445902A1; ATE326809T1; US20040174191A1; EP1445902B1

Description

Feld der Erfindung
Die vorliegende Erfindung betrifft eine Vorrichtung und einen schnellen Empfänger, der eine solche Vorrichtung enthält, die zum Beispiel zur Kommunikation von seriellen binären Daten über eine Kupferleitung mit dem Verfahren der Niederspannungs-Differenz-Signalisierung (Low Voltage Differential Signalling, LVDS) verwendet werden kann.
Stand der Technik
Niederspannungs-Differenz-Signalisierung (LVDS) ist ein Verfahren zur sehr schnellen seriellen Übertragung von Binärdaten über eine Kupfer-Übertragungsleitung. Es wird in Telekommunikationseinrichtungen, die eine Daten- und Taktübertragung mit hoher Bandbreite benötigen, verbreitet angewendet, da es unempfindlich gegen Übersprechen ist, geringe elektromagnetische Störungen und eine geringe Verlustleistung aufweist. Da Telekommunikations- und Netzwerk-Systeme sich in Richtung von Datenraten von mehreren GBit/s entwickeln, wird die Beibehaltung einer ausreichenden Signal-Integrität zum Engpass für die Systemerweiterung. Wegen ihrer hohen Kosten ist der Einsatz optischer Verbindungen noch begrenzt, während Kupfer-Übertragungsleitungen weiterhin eine kostengünstige Alternative bieten. Der Hauptgrund für Intersymbol-Störungen auf seriellen Verbindungen mit sehr hohen Datenraten ist die Dämpfung und die Dispersion von Frequenzkomponenten, die sich durch die Signalausbreitung entlang einer Übertragungsleitung ergibt. Datenimpulse reagieren auf diese Effekte mit einer Minderung der Amplitude und einem zeitlichen Versatz. Dies führt zu einem Versatz des Signals (Jitter) am Eingang der empfangenden LVDS-Vorrichtung, wodurch sich die Bitfehlerrate der Verbindung erhöht. Im GBit/s-Bereich belegt der deterministische Jitter bei typischen Verbindungs-Längen einen erheblichen Teil des Empfänger-Eingangsdaten-Augendiagramms, wodurch harte Anforderungen an den LVDS-Empfänger bezüglich des Jitter-Beitrages gestellt werden. Die steigende Anzahl von Backplane-Verbindungen führt zu einer beträchtlichen Erhöhung der Übersprechstörungen auf den Leiterplatten. Stromversorgungs-Störungen sind eine weitere Angelegenheit, da die Anzahl serieller Verbindungen pro ASIC ständig steigt.
Der Original-LVDS-Standard ANSI/TIA/EIA-644 spezifiziert den Rail-to-Rail-Gleichtakt-Bereich des Empfängers. Obwohl die Gleichtaktstörungen eine kleinere Amplitude haben können, ist es wichtig, den vollen Gleichtaktbereich und eine gute Gleichtaktunterdrückung zu garantieren. Da der Original-LVDS-Standard für 2,5V-Bauelemente und kleinere Bitraten definiert wurde, ist es unmöglich, einen vollständig kompatiblen LVDS-Transceiver in einem 1,2V-Prozess nach dem neuesten Stand der Technik zu entwickeln.
Ein übliches Verfahren, das einen Rail-to-Rail-Gleichtaktbereich erlaubt, ist die Verwendung von Komplementär-NMOS-PMOS-Eingangsstufen mit überlappenden aktiven Bereichen. Obwohl ein 1,2V-Digital-CMOS-Prozess für Schaltungen mit hohen Datenraten günstig ist, bestehen jedoch Einschränkungen bezüglich der Anzahl von MOS-Bauelementen, die zwischen den Versorgungsspannungen in Reihe geschaltet sind.
Bei der am nächsten liegenden Lösung nach dem bisherigen Stand der Technik, wie sie im Patent EP 1 067 691 A1 beschrieben wird, treten Probleme bei einer Versorgungsspannung von ungefähr 1V auf (eingesetzt bei 0,13 μm-CMOS-Technologien), da das Vorliegen der Stromquelle in der Ausführung nach dem bisherigen Stand der Technik in der Transistor-Implementation zu einer zusätzlichen Stufe der Anzahl in Reihe geschalteter Bauelemente (mindestens 3) führt. Darüber hinaus ist diese Implementation der Stromquelle auf Transistor-Ebene in einem Niederspannungs-Prozess schwierig, wenn keiner der Stromquellen-Anschlüsse mit Masse verbunden ist. Die Implementation der Stromquelle führt zu einer zusätzlichen kapazitiven Belastung der Knoten des Schaltkreises, wodurch sich die Geschwindigkeit verringert und der datenabhängige Jitter erhöht. Sie verursacht außerdem Änderungen der differentiellen Verstärkung und der Signallaufzeit bei unterschiedlichen Gleichtakt-Pegeln.
Die Lösung nach dem bisherigen Stand der Technik erfordert einen sehr schnellen Spannungs-Komparator, der zusammen mit den zwei identischen Eingangsstufen eingesetzt werden muss. Weiterhin ist die Lösung nach dem bisherigen Stand der Technik relativ komplex bezüglich der Anzahl der benötigten Transistoren.
Ziele der Erfindung
Die vorliegende Erfindung hat das Ziel, eine Empfänger-Struktur bereitzustellen, die nicht die Nachteile des bisherigen Standes der Technik aufweist. Sie hat außerdem das Ziel, eine Empfänger-Struktur bereitzustellen, die in fortschrittlichen Technologien (die eine kleine Versorgungsspannung benötigen) hergestellt werden kann, während sie gleichzeitig einfach ist und die Probleme mit der Geschwindigkeit, dem verringerten Dynamikbereich und der differentiellen Verstärkung beseitigt.
Zusammenfassung der Erfindung
Die vorliegende Erfindung betrifft eine Vorrichtung, die zwischen einem Paar von Differenzeingängen, das aus einem ersten Eingang und einem zweiten Eingang besteht, und einem Ausgang einen Differenz-Vorverstärker enthält, der aus einem ersten und einem zweiten Halb-Vorverstärker besteht, wobei jeder der Halb-Vorverstärker einen ersten und einen zweiten Eingang und einen Ausgang hat. Die Vorrichtung umfasst weiterhin:

• Einen Offset-Reduktions-Block, der mit dem Differenz-Vorverstärker in Reihe geschaltet und so angepasst ist, dass der den von dem Differenz-Vorverstärker erzeugten Offset verringert, wobei die Ausgänge der Halb-Vorverstärker so zusammengeschaltet sind, dass sie einen Eingang des Offset-Reduktions-Blocks bilden, und
• Einen Puffer-Block in Reihe zu dem Offset-Reduktions-Block, der so angeordnet ist, dass er die Ausgangsspannung des Offset-Reduktions-Blocks verstärkt und puffert,

Zweckmäßigerweise enthält der Offset-Reduktions-Block einen Transimpedanz-Schaltkreis, der vorzugsweise einen Widerstand und eine Inverterstufe enthält.
Gemäß einer speziellen Ausführung enthält der Offset-Reduktions-Block zusätzlich Mittel zur Entzerrung. Diese Mittel zur Entzerrung umfassen ein RC-Netzwerk.
In einer anderen Ausführung enthält der Puffer-Block Mittel zur Verstärkung und Impulsformung.
In einer speziellen Ausführung enthalten die Mittel zur Verstärkung und Impulsformung einen Inverter-Schaltkreis.
In einer speziellen Ausführung betrifft die Erfindung eine Empfänger-Struktur, die eine Vorrichtung enthält, wie oben beschrieben.
Kurzbeschreibung der Zeichnungen
1 zeigt die Lösung nach dem bisherigen Stand der Technik.
2 zeigt die Lösung gemäß der Erfindung.
3 zeigt eine erste Implementation der Erfindung auf Transistor-Ebene.
4 zeigt eine zweite Implementation der Erfindung auf Transistor-Ebene.
Detaillierte Beschreibung der Erfindung
Die Lösung nach dem bisherigen Stand der Technik ist in 1 gezeigt, und die Struktur der Erfindung in 2. Nach dem bisherigen Stand der Technik folgt auf den Vorverstärker-Block ein Komparator zum Vergleich von zwei Eingangsspannungen (Ausgangsspannungen der beiden Halb-Verstärker). In der vorliegenden Erfindung ist ein solcher Komparator-Block nicht mehr vorhanden, sondern durch einen Offset-Reduktions-Block, auf den ein Puffer-Block folgt, ersetzt. Ein solcher Offset-Reduktions-Block, der in einer bevorzugten Ausführung aus einer Transimpedanz-Stufe besteht, ist nun so angepasst, dass er den Offset, der von der vorherigen Stufe stammt, die aus zwei Halb-Verstärkern besteht, verringert, indem er seine einzige Eingangsspannung, welche die Ausgangsspannung der beiden Ausgangsanschlüsse beider Verstärker ist, die miteinander verbunden sind, auf einen festen Grenzwert zwingt. Die Puffer-Stufe BB, die in ihrer einfachsten Implementation aus einem Inverter INV besteht, führt eine Verstärkung und Impulsformung durch.
Die Eingänge INN und INP der beiden "Halb-Verstärker" (HPA1p und HPA2p) sind beim bisherigen Stand der Technik quer verbunden, um komplementäre Ausgangssignale zu erzeugen (d.h. mit einer Phasenverschiebung von 180 Grad), während sie bei der Erfindung in Phase sind. Die Ausgänge der beiden Halb-Verstärker sind im bisherigen Stand der Technik voneinander getrennt, während sie nun miteinander verbunden sind.
Im Folgenden werden mit Bezug auf die 3 und 4 detaillierte Ausführungen der Vorrichtung beschrieben. Es muss darauf hingewiesen werden, dass obwohl die Figuren Implementationen in einer CMOS-Technologie zeigen, Ausführungen in anderen Technologien, wie Bipolar, BICMOS, III–V und anderen Technologien, ebenfalls möglich sind. In diesem Fall müssen die in den 3 und 4 gezeigten MOS-Transistoren durch die geeigneten Bipolar- oder andere aktive Bauelemente ersetzt werden, wie es einem Fachmann wohlbekannt ist. Im Rest dieses Dokumentes wird eine MOS-Implementation detaillierter beschrieben.
Die Struktur der Empfänger-Vorrichtung gemäß der Erfindung ist für eine Niederspannungs-Technologie konstruiert, wie z.B. eine fortschrittliche CMOS-Technologie. In solchen Technologien verursacht der Kurzkanal-Effekt in Sub-Mikrometer-CMOS-Prozessen eine Linearisierung der quadratischen MOS-Charakteristik, wodurch die Ähnlichkeit der NMOS- und PMOS-I_DS(V_GS)-Charakteristik (Drain-Strom als Funktion der Gate-Source-Spannung) verbessert wird. Da die niedrige Versorgungsspannung und die lineare I_DS(V_GS)-Charakteristik den maximalen Drain-Strom auf zweckmäßige Werte begrenzt, ist es möglich, eine Eingangs-Differenz-Stufe mit geerdeter Source ohne zusätzliche Stromquellen zu implementieren, was den Eingangs-Dynamikbereich verbessert. Ein zusätzlicher Vorteil dieser Struktur ist die Tatsache, dass die erforderliche Anstiegsgeschwindigkeit mit kleineren W/L-Werten erreicht wird (wobei W die Breite und L die Länge bezeichnet), da mehr Gate-Übersteuerungs-Spannung zur Verfügung steht. Da die Funktion der Eingangsstufe die Umwandlung von einem Differenz-Eingang in einen asymmetrischen "digitalen" Ausgang ist, ist ihr wichtigster Parameter die Gleichtaktunterdrückung. Wenn diese Umwandlung einmal korrekt durchgeführt wurde, kann die erforderliche Verstärkung im asymmetrischen Bereich durch einfache Inverter bereitgestellt werden. Es ist wichtig, in der Eingangsstufe eine kleine Spannungsverstärkung aufrecht zu erhalten, um Sättigungs-Speichereffekte zu vermeiden, die einen datenabhängigen Jitter verursachen. In der vorgeschlagenen vereinfachten Schaltungstechnik, wie in 3 gezeigt, haben die Eingangs-PMOS- und NMOS-Stufen die Eigenschaft, die Eingangs-Gleichtakt-Komponente zu unterdrücken. Die Eingangs-Transistoren sind so ausgelegt, dass die Spannung am Knoten N1 fast die Hälfte der Versorgungsspannung beträgt, wenn die Differenz-Eingangs-Komponente V_inp – V_inn = 0 und die Gleichtakt-Komponente 0 < V_CM < V_DD ist.
Eine Implementation des Offset-Reduktions-Blocks (ORB) besteht aus einer Transimpedanz-Stufe, die MN5, MP5 und RP1 umfasst. Diese Stufe wird durch den Eingangsstrom angesteuert und erzeugt eine Ausgangsspannung und ist so konstruiert, dass der von ihr erzeugte Rückkopplungs-Strom in der Lage ist, den Offset beider Vorverstärker zu kompensieren. Daher ist der Rückkopplungs-Strom, der durch den Widerstand RP1 bestimmt wird, der Strom, den die Stufe MN5-MP5 liefern kann, und die Verstärkung dieser Stufe muss groß genug sein, den Ausgangs-Offsetstrom beider Halb-Vorverstärker zu kompensieren. Der Ausgangs-Offset kann durch Transistor-Fehlanpassung verursacht werden. Man beachte, dass der Offset-Reduktions-Block (ORB) eine frequenzabhängige Eingangsimpedanz hat. Der relativ kleine Eingangswiderstand der Transimpedanz-Stufe gleicht die Spannungsverstärkungen auf beiden Seiten der Stromspiegel MN3, MN4 und MP3, MP4 aus, so dass die Kanallängen-Modulation in den gespiegelten Strömen zu keiner Verschlechterung der Gleichtaktunterdrückung führt.
Eine weitere spezielle Eigenschaft der Erfindung ist die Tatsache, dass die Eingangskapazität der Stufe MN6-MP6 die Hochfrequenz-Verstärkung der Transimpedanz-Stufe MN5-MP5 verringert und somit ihre Eingangsimpedanz Z_{IN_T1} erhöht:
wobei A_CL die Kleinsignalverstärkung des geschlossenen Regelkreises der Transimpedanz-Stufe und R den Widerstandswert des Rückkopplungs-Widerstandes RP1 bezeichnet. Der Anstieg von Z_{IN_T1} verursacht eine Hochfrequenz-Anhebung der Verstärkung der Eingangsstufe. Dies entspricht im Vergleich zum bisherigen Stand der Technik einer Bandbreitenerhöhung. Durch die größere Bandbreite wird die Erzeugung von datenabhängigem Jitter verringert und die maximale Geschwindigkeit der Empfangsvorrichtung erhöht. Dies ist auch ein Gegensatz zum bisherigen Stand der Technik, wo die maximale Bandbreite kleiner ist.
Als eine Option kann die Erfindung leicht eine verbesserte Entzerrung enthalten, die aus einer Frequenzkorrektur-Funktion im Frequenzbereich besteht. Eine Ausführung einer solchen Implementation ist in 4 gezeigt, wodurch das Tiefpass-Verhalten des Kanals kompensiert wird und der deterministische Jitter beseitigt wird, indem die Widerstände RP2, RP3 und die Kondensatoren C1 und C2 zum ursprünglichen Transimpedanz-Block OB aus 3 hinzugefügt werden. Der resultierende Offset-Reduktions-Block wird mit ORB' bezeichnet. Dieses verbesserte Verhalten führt dazu, dass für deterministischen Jitter die Öffnung des Ausgangs-Augendiagramms größer ist als die Öffnung des Eingangs-Augendiagramms. Die Entzerrung wird als Transkonduktanz-Gegenkopplung in der Transimpedanz-Stufe MN5-MP5 implementiert. Die gegengekoppelte Kleinsignal-Transkonduktanz des Inverters, der MN5-MP5 enthält, ist:
wobei Z_S die Impedanz der RC-Source-Netzwerke (C1, RP2 und C2, RP3) und g_m die Transkonduktanz der Transistoren MN5, MP5 ist, wenn Z_S= 0. Da sich die Impedanz dieser RC-Source-Netzwerke mit steigender Frequenz verringert, ist die Verstärkung proportional zur Frequenz. Diese Frequenzkorrektur kompensiert den Tiefpass-Frequenzgang des Kanals und verringert den deterministischen Jitter am Ausgang. Man beachte jedoch, dass andere Implementationen als die in 3 und 4 vorgeschlagenen vorgesehen werden können.
Die Implementation der Erfindung ist viel einfacher als die nach dem bisherigen Stand der Technik. Sie beinhaltet, so wenige Elemente wie möglich zwischen den Versorgungsspannungs-Anschlüssen seriell zu koppeln, damit ein Betrieb mit einer minimalen Versorgungsspannung möglich ist. Außerdem wird durch die Eingangs-Struktur mit der mit Masse verbundenen Source die Erzeugung von Gleichtakt-Polen vermieden, was zu einer kleineren Änderung der Differenzverstärkung und der Signallaufzeit bei Gleichtakt-Extremwerten und zu einem erhöhten Dynamikbereich führt.
Bisheriger Stand der Technik

1
2
3
4

Claims

Vorrichtung, die zwischen einem Paar von Differenzeingängen, das aus einem ersten Eingang (INN) und einem zweiten Eingang (INP) besteht, und einem Ausgang (OUT) einen Differenz-Vorverstärker (HPA1, HPA2) enthält, der aus einem ersten (HPA1) und einem zweiten (HPA2) Halb-Vorverstärker besteht, wobei jeder der Halb-Vorverstärker einen ersten (+) und einen zweiten (-) Eingang und einen Ausgang hat, dadurch gekennzeichnet, dass die Vorrichtung weiterhin einen Offset-Reduktions-Block (ORB), der mit dem Differenz-Vorverstärker (HPA1, HPA2) in Reihe geschaltet und so angepasst ist, dass der den von dem Differenz-Vorverstärker erzeugten Offset verringert, dadurch, dass die Ausgänge der Halb-Vorverstärker so zusammengeschaltet sind, dass sie einen Eingang des Offset-Reduktions-Blocks (ORB) bilden, dadurch, dass die Vorrichtung weiterhin einen Puffer-Block (BB) in Reihe zu dem Offset-Reduktions-Block (ORB) enthält, der so angeordnet ist, dass er die Ausgangsspannung des Offset-Reduktions-Blocks verstärkt und puffert, dadurch, dass der erste Eingang (+) des ersten Halb-Vorverstärkers (HPA1) mit einem ersten Eingang (INP) der Vorrichtung verbunden ist, während der zweite Eingang (-) des ersten Halb-Vorverstärkers (HPA1) mit dem zweiten Eingang (INN) der Vorrichtung verbunden ist, und dadurch, dass der erste Eingang (+) des zweiten Halb-Vorverstärkers (HPA2) mit dem ersten Eingang (INP) der Vorrichtung verbunden ist, während der zweite Eingang (-) des zweiten Halb-Vorverstärkers (HPA2) mit dem zweiten Eingang (INN) der Vorrichtung verbunden ist.
Die Vorrichtung wie in Anspruch 1, dadurch gekennzeichnet, dass der Offset-Reduktions-Block (ORB) einen Transimpedanz-Schaltkreis enthält.
Die Vorrichtung wie in Anspruch 2, dadurch gekennzeichnet, dass der Transimpedanz-Schaltkreis einen Widerstand (RP1) und eine Inverterstufe (MP5-MN5) enthält.
Die Vorrichtung wie in einem beliebigen der obigen Ansprüche, dadurch gekennzeichnet, dass der Offset-Reduktions-Block (ORB) zusätzlich Mittel zur Entzerrung enthält.
Die Vorrichtung wie in Anspruch 4, dadurch gekennzeichnet, dass die Mittel zur Entzerrung ein RC-Netzwerk enthalten.
Die Vorrichtung wie in einem beliebigen der obigen Ansprüche, dadurch gekennzeichnet, dass der Puffer-Block (BB) Mittel zur Verstärkung und Impulsformung enthält.
Die Vorrichtung wie in Anspruch 6, dadurch gekennzeichnet, dass die Mittel zur Verzerrung und Impulsformung einen Inverter-Schaltkreis (MN6-MP6) enthalten.
Eine Empfänger-Struktur, die eine Vorrichtung nach einem beliebigen der obigen Ansprüche enthält.