DE3854617T2

DE3854617T2 - Elektronischer hochgeschwindigkeitsschaltkreis in kaskodenkonfiguration.

Info

Publication number: DE3854617T2
Application number: DE3854617T
Authority: DE
Inventors: Izumi Bamuhaitsu Kikun Amemiya; Hiroshi Miyoshi-So Hamano; Takeshi Sanraizu Shinjo Ihara; Hiroo Shintamagawa Kitasagami; Takuji - - Yamamoto
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-07-29
Filing date: 1988-07-28
Publication date: 1996-03-28
Anticipated expiration: 2008-07-29
Also published as: DE3854617D1; WO1989001262A2; WO1989001262A3; EP0329793A1; CA1301267C; EP0329793B1

Description

Die vorliegende Erfindung betrifft eine elektronische Schaltung mit einer Kaskodenkonfiguration. Insbesondere betrifft sie eine elektronische Schaltung, die in der Lage ist, unter einer hohen Geschwindigkeit und/oder mit einem breiten Frequenzband zu arbeiten.
Jüngere Technologie-Fortschritte bei Datenverarbeitungssystemen, wie z. B. Hochgeschwindigkeits-Datenkommunikationssystemen, erfordern verbesserte elektronische Schaltungen, die in der Lage sind, Daten unter einer hohen Geschwindigkeit und/oder mit einem breiten Frequenzband zu verarbeiten. Insbesondere wird beispielsweise in einem Datenkommunikationssystem mit optischen Fasern eine Datenübertragung mit sehr hoher Geschwindigkeit von mehr als 1,6 Giba-Bit pro Sekunde (Gbs) angestrebt, um eine Übertragungsrate auf eine Propagationsgeschwindigkeitsgrenze eines optischen Faserkabels zu erhöhen, das einen sehr breiten Frequenzbereich hat.
Zum Erzielen eines Hochgeschwindigkeitsbetriebs, einer breiten Frequenzspanne und einer hohen Stabilität muß eine Mannigfaltigkeit von Überlegungen, wie z. B. eine sorgfältige Auswahl von Schaltungselementen, die auf solche elektronischen Schaltungen angewendet werden, ein Design einer besten Schaltungsanordnung, eine Zurückweisung widriger Effekte durch beispielsweise eine Streukapazität und eine Streuinduktivität, in Betracht gezogen werden. Mannigfaltige Typen elektronischer Schaltungen wurden angewendet auf solche Hochgeschwindigkeits-Datenübertragungssysteme als eine Schnittstellenschaltung, eine Pegelverschiebeschaltung, eine Diskriminierungsschalturig usw. Jedoch schaffen diesem elektronischen Schaltungen nach dem Stand der Technik noch keine zufriedenstellende Funktionstüchtigkeit. Die elektronischen Schaltungen nach dem Stand der Technik werden beschrieben werden mit Bezug auf spezifische Beispiele.
Die JP-A-605813 beschreibt einen gehaltenen Komparator einschließlich eines Spannungskomparators mit zwei Eingabetransistoren, deren Emitter gemeinsam verbunden sind und betriebsmäßig auf Masse gelegt sind. Die Kollektoren der Transistoren sind verbunden mit jeweiligen Lastwiderständen über Schalttransistoren. Die Emitter der Schalttransistoren sind verbunden mit den Kollektoren der Eingabetransistoren, und die Kollektoren der Schalttransistoren sind mit den Lasttransistoren verbunden.
Aufgabe der vorliegenden Erfindung ist es, eine verbesserte elektronische Schaltung mit einer Hochgeschwindigkeits-Operationszeit, einem breiten Frequenzbereich und/oder einer großen Stabilität zu schaffen.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine verbesserte Pegelverschiebeschaltung zu schaffen, die in der Lage ist, unter hohen Geschwindigkeit zu operieren.
Noch eine weiter Aufgabe der vorliegenden Erfindung ist es, eine verbesserte Pegelverschiebeschaltung mit einer großen Stabilität bei einem breiten Frequenzbereich zu schaffen.
Noch eine weitere Aufgabe der vorliegenden Erfindung ist es, eine verbesserte Diskriminierungsschaltung zu schaffen, die in der Lage ist einen Signalpegel mit einer hohen Genauigkeit zu diskriminieren.
Noch eine weitere Aufgabe der vorliegenden Erfindung ist es, eine verbesserte Signalsynthetisierungsschaltung mit vielen Fan-ins zu schaffen.
Die Aufgaben der Erfindung werden gelöst durch eine Pegelverschiebeschaltung mit: einer Stromantriebsschaltung einschließlich zumindest eines Eingabetransistors, dessen Emitter betriebsmäßig auf Masse gelegt ist und dessen Basis ein jeweiliges Eingabesignal empfängt; einer Lasttransistorschaltung einschließlich von zumindest einem Lasttransistor, wobei die Basis von jedem Lasttransistor betriebsmäßig auf Masse gelegt ist und der Emitter von jedem Lasttransistor verbunden ist mit dem Kollektor eines jeweiligen Eingabetransistors; einer Vorspannungsstromquelle, angeschlossen zwischen dem Emitter des Lasttransistors und Masse, wobei ein jeweiliger Strom, der durch die Vorspannungsstromquelle erzeugt wird, zugeführt wird zu jedem Lasttransistor zum Aufrechterhalten einer Vorwärts-Basis- Emitter-Spannung von jedem Lasttransistor; und einer Lastwiderstandsschaltung einschließlich von zumindest einem Lastwiderstand, angeschlossen zwischen dem Kollektor eines jeweiligen Lasttransistors in der Lasttransistorschaltung und einer Leistungsversorgungsspannung, wobei ein Ausgabesignal vorgesehen ist am Kollektor von jedem Lasttransistor; dadurch gekennzeichnet, daß die Vorspannungsstromquelle eine Stromspiegelschaltung für jeden vorzusehenden Strom umfaßt, wobei zumindest eine der Stromspiegelschaltungen verbunden ist mit einer Steuerspannungsquelle zum Verschieben des Pegels des Ausgabesignals um einen Wert, der durch die Steuerspannungsquelle definiert ist.
Bei einer bevorzugten Ausführungsform der Erfindung beinhaltet die Stromantriebsschaltung erste und zweite Eingabetransistoren, die parallel verbunden sind, zum differentiellen Arbeiten ansprechend auf zwei Eingabesignale, angeschlossen an die Basen davon, und eine Stromquelle, angeschlossen zwischen den Emittern der ersten und zweiten Eingabetransistoren und Masse, wobei die Lasttransistorschaltung erste und zweite Lastransistoren umfaßt, der Emitter des ersten Lasttransistors verbunden ist mit dem Kollektor des ersten Eingabetransistors, der Emitter des zweiten Lasttransistors verbunden ist mit dem Kollektor des zweiten Eingabetransistors und die Basen der ersten und zweiten Lasttransistoren gemeinsam verbunden sind und betriebsmäßig auf Masse gelegt sind, wobei die Lastwiderstandschaltung zwei Lastwiderstände umfaßt, die jeweils verbunden sind mit den ersten und zweiten Lasttransistoren, zum Ausgeben von zwei Ausgabesignalen von Punkten, an denen die Kollektoren und die Lastwiderstände gemeinsam verbunden sind, und wobei die Stromspiegelschaltung erste bis dritte Stromquellentransistoren beinhaltet, die parallel geschaltet sind, wobei Kollektoren der ersten und zweiten Stromquellentransistoren jeweils mit den Emittern der ersten und zweiten Lasttransistoren verbunden sind, wobei die Steuerspannungsquelle verbunden ist mit einem Kollektor des dritten Stromquellentransistors, wobei der Kollektor des dritten Stromquellentransistors verbunden ist mit einer Basis davon, welcher gemeinsam verbunden ist mit der Basis des zweiten Stromquellentransistors und zweiten bis vierten Stromquellenwiderständen, jeweils angeschlossen zwischen Emittern der ersten bis dritten Stromquellentransistoren und Masse.
Bei einer Modifikation für die bevorzugte Ausführungsform ist eine Halteschaltung (FF) mit der Lastwiderstandsschaltung verbunden. Solch eine Schaltung kann als eine Signaldiskriminierungsschaltung operieren.
Bei einer weiteren bevorzugten Ausführungsform beinhaltet die Stromantriebsschaltung erste und zweite Eingabetransistoren, die parallel geschaltet sind, um differentiell zu arbeiten ansprechend auf zwei Eingabesignale, die mit den Basen davon verbunden sind, und eine Stromquelle die verbunden ist zwischen den Emittern der ersten und zweiten Eingabetransistoren und Masse, wobei die Lasttransistorschaltung erste und zweite Lasttransistoren umfaßt, wobei der Emitter des ersten Lasttransistors verbunden ist mit dem Kollektor des ersten Eingabetransistors, der Emitter des zweiten Lasttransistors verbunden ist mit dem Kollektor des zweiten Eingabetransistors und die Basen der ersten und zweiten Lasttransistoren gemeinsam verbunden sind und betriebsmäßig auf Masse gelegt sind, wobei die Lasttransistorschaltung zwei Lastwiderstände umfaßt, die jeweils verbunden sind mit den Kollektoren der ersten und zweiten Lasttransistoren, um zwei Ausgabesignale aus zugeben von Punkten, an denen die Kollektoren und die Lastwiderstände gemeinsam verbunden sind, und wobei die Vorspannungsstromquelle die erste und eine zweite Stromspiegelschaltung beinhaltet, die jeweils verbunden sind mit dem ersten und zweiten Lasttransistor.
Bei noch einer weiteren Ausführungsform sind eine Vielzahl der Stromantriebsschaltungen parallel verbunden, wobei jede Stromantriebsschaltung ein besagtes Eingabesignal, das zu synthetisieren ist, empfängt, wobei die Vorspannungsstromquelle und die Emitter von dem zumindest einen Lasttransistor in der Lasttransistorschaltung verbunden sind mit den gemeinsam verbundenen Kollektoren der parallelen Stromantriebsschaltungen. Solch eine Schaltung kann als eine Signalsynthetisierungsschaltung benutzt werden.
Die Figuren zeigen im einzelnen:
Fig. 1a bis 1d Schaltungsdiagramme von Schnittstellenschaltungen nach dem Stand der Technik;
Fig. 2a und 2b Darstellungen zum Repräsentieren von Frequenzcharakteristika der in Fig. 1a bis 1d gezeigten Schnittstellenschaltungen;
Fig. 3 ein prinzipielles Schaltungsdiagramm einer Schnittstellenschaltung;
Fig. 4 eine Darstellung zum Repräsentieren einer Frequenzcharakteristik der in Fig. 3 gezeigten Schnittstellenschaltung;
Fig. 5a und 5b spezifische Schaltungsdiagramme der in Fig. 3 gezeigten Schnittstellenschaltung;
Fig. 6a und 6b Darstellungen zum Repräsentieren von Anstiegs- und Abfall-Wellenformen eines Ausgabesignals in Fig. 3;
Fig. 7a und 7b Schaltungsdiagramme zum Erklären des Anstiegs- und Abfallbetriebs der Schnittstellenschaltung, die in Fig. 3 gezeigt ist;
Fig. 8a und 8b Schaltungsdiagramme zum Zeigen des Prinzips einer Schnittstellenschaltung;
Fig. 9a und 9b Darstellungen zum Repräsentieren von Anstiegs- und Abfall-Wellenformen eines Ausgabesignals in Fig. 8a und 8b;
Fig. 10a bis 10e Schaltungsdiagramme von Schnittstellenschaltungen;
Fig. 11 und 12 Schaltungsdiagramme von Pegelverschiebeschaltungen nach dem Stand der Technik;
Fig. 13 eine Darstellung zum Repräsentieren der Frequenzcharakteristik der in Fig. 11 gezeigten Pegelverschiebeschaltung;
Fig. 14 ein Schaltungsdiagramm zum Zeigen des Prinzips einer Pegelverschiebeschaltung;
Fig. 15 und 18 Schaltungsdiagramme herkömmlicher Pegelverschiebeschaltungen;
Fig. 16 und 17 Schaltungsdiagramme von Ausführungsformen einer Pegelverschiebeschaltung in Übereinstimmung mit der vorliegenden Erfindung;
Fig. 19 bis 23a und 23b Ansichten zum Repräsentieren einer Signaldiskriminierungsschaltung;
Fig. 24 ein Schaltungsdiagramm zum Zeigen des Prinzips der Signaldiskriminierungsschaltung;
Fig. 25 bis 27 Schaltungsdiagramme von Ausführungsformen der Signaldiskriminierungsschaltung in Übereinstimmung mit der vorliegenden Erfindung;
Fig. 28 und 29 Schaltungsdiagramme von Signalverteilungsschaltungen nach dem Stand der Technik;
Fig. 30 und 31 Schaltungsdiagramme zum Zeigen des Prinzips von Signalverteilungsschaltungen;
Fig. 32 bis 37 Schaltungsdiagramme von Signalverteilungsschaltungen;
Fig. 38 und 39 Schaltungsdiagramme von Signalsynthetisierungsschaltungen nach dem Stand der Technik
Fig. 40 bis 42 Schaltungsdiagramme zum Zeigen des Prinzips von Signalsynthetisierungsschaltungen; und
Fig. 43 ein Schaltungsdiagramm einer Ausführungsform einer Signalsynthetisierungsschaltung in Übereinstimmung mit der vorliegenden Erfindung.
Zunächst wird eine Schnittstellenschaltung beschrieben werden.
Schnittstellenschaltungen nach dem Stand der Technik werden mit Bezug auf die Zeichnung beschrieben werden.
Fig. 1a bis 1d zeigen Schnittstellenschaltungen nach dem Stand der Technik. Fig. 1a zeigt eine Schnittstellenschaltung des Offen-Emitter-Typs, Fig. 1b zeigt eine Schnittstellenschaltung des Emitter-Folger-Typs, Fig. 1c zeigt eine Schnittstellenschaltung des Offen-Kollektor-Typs, und Fig. 1d zeigt eine Schnittstellenschaltung des Differentialoperations- und Offen-Kollektor-Typs. In der Zeichnung bezeichnet Bezugszeichen CH1 einen integrierten Schaltungschip (IC) auf der Übertragungsseite, und CH2 bezeichnet eine IC-Schip auf einer Empfangsseite, Q, Q&sub1; und Q&sub2; bezeichnen npn-Typ-Transistoren, R, R&sub1;&sub1;, R&sub1;&sub2; bezeichnen Widerstände, CS bezeichnet eine Konstantstromquelle, l, l&sub1; und l&sub2; bezeichnen Datenübertragungsleitungen, und C, C&sub1; und C&sub2; bezeichnen Streukondensatoren. Der IC-Chip CH1 ist vorgesehen an einer Datenübertragungsseite, der IC-Chip CH2 ist vorgesehen an einer Datenempfangsseite, und die Datenübertragungsleitung(en) l oder l&sub1; und l&sub2; ist (sind) dazwischen vorgesehen. Die Streukondensator(en) C oder C&sub1; und C&sub2; können verbunden sein mit den Datenübertragungsleitung(en) l oder l&sub1; und l&sub2;.
Die Schnittstellenschaltung des Offen-Emitter-Typs, die in Fig. 1a gezeigt ist, ist eine Schnittstellenschaltung eines Spannungssignal-Propagierungstyps. Eine Eingabeinstanz des IC-Chips CH1 auf der Übertragungsseite ist niedrig, und eine Eingabeimpedanz des IC-Chips IC2 auf der Empfangsseite ist hoch. Ein Frequenzband f-3dB, bei dem eine Verstärkung um 3 dB erniedrigt ist, wird ausgedrückt durch die folgende Formel:
f-3dB = 1/2 Cs · rE (1)
wobei CS eine Kapazität des Streukondensators (der Streukondensatoren (C oder C&sub1; und C&sub2; darstellt, und rE einen Emitterwiderstand des Transistors der Transistoren) Q oder Q&sub1; und Q&sub2; darstellt.
Fig. 2a zeigt eine Frequenzcharakteristik der Schnittstellenschaltung des Offen-Emitter-Typs, die in Fig. 1a gezeigt ist. In der Zeichnung zeigt eine Kurve CV1a eine Frequenzcharakteristik, wenn die Streukapazität CS 0,5 pF ist, und Kurve CV1b zeigt eine Frequenzcharakteristik, wenn die Streukapazität C 5 pF ist. Da der Emitterwiderstand rE klein ist, ist eine Beeinflussung aufgrund des Streukondensators reduziert, und ein Frequenzband, wo eine Verstärkung erniedrigt ist um 3 dB, ist breit, aber eine Verzerrung, wie z. B. das Auftreten von Spitzen tritt auf.
Die Schnittstellenschaltung des Emitter-Folger-Typs, die in Fig. 1b gezeigt ist, leidet ebenfalls unter dem obigen Mangel.
In Fig. 1c und 1d wird, da der Lastwiderstand (Lastwiderstände) R oder R&sub1;&sub1; und R&sub1;&sub2; verbunden ist (sind) mit dem Streukondensator (den Streukondensatoren) auf parallele Art und Weise, die Frequenz f-3dB folgendermaßen ausgedrückt:
f-3dB = 1/2 RL · CS (2)
wobei RL ein Widerstand des Lastwiderstands (der Lastwiderstände) R&sub1; oder R&sub1;&sub1; und R&sub1;&sub2; bezeichnet.
Fig. 2b zeigt eine Frequenzcharakteristik der Schnittstellenschaltungen, die in Fig. 1c und 1d gezeigt sind. In Fig. 2b zeigen Kurven CV2a, CV2b, und CV2c Frequenzcharakteristika, wo die Streukapazität &sup0;s jeweils 0,1 pF, 0,5 pF und 1,0 pF ist. Der Widerstandswert RL des Lastwiderstands (der Lastwiderstände) R&sub1; oder R&sub1;&sub1; und R&sub1;&sub2; kann nicht so klein gemacht werden, da ein Ausgabesignal (Ausgabesignale) SOUT oder SOUT1 und SOUT2 mit einer vorbestimmten Amplitude vorgesehen sein müssen, ein Effekt aufgrund der Streukapazität CS kann nicht eliminiert werden wie in Fig. 2b gezeigt.
Die Erfinder der vorliegenden Anmeldung entwickelten eine neue Schnittstellenschaltung, welche dem obigen widrigen Effekt aufgrund der Streukapazität effektiv eliminiert ("Schnittstellenschaltung"), angemeldet am 20.6.1986 beim japanischen Patentamt und veröffentlicht am 6.1.1988 als JPA 63-1211). Fig. 3 zeigt eine prinzipielle Schnittstellenschaltung, welche eine Stromantriebsquelle IB in einem übertragungsseitigen C-Chip CH1 umfaßt, sowie einen npn-Typ-Transistor Q, in dem eine Basis auf Masse gelegt ist und ein Emitter verbunden ist mit der Stromantriebsquelle ID über eine Transferleitung l, und einen Lastwiderstand R in einem empfangsseitigen Chip CH2. Ein Streukondensator C kann mit der Transferleitung l verbunden sein. Ein Strom Id, der extrahiert wird aus der Stromantriebsquelle ID, ist durch die folgende Formel definiert:
Id = IC + Igm (3)
wobei IC ein Strom ist, der durch den Streukondensator C zur Verfügung gestellt wird, und Igm eben ein Strom ist, der durch den Transistor Q zur Verfügung gestellt wird. Eine Ausgabespannung VOUT eines Ausgabesignals SOUT ist folgendermaßen ausgedrückt
VOUT = RL · Igm (4)
wobei RL ein Widerstandswert des Lastwiderstands R ist.
Eine Spannung VC, die am Streukondensator C erzeugt wird, wird folgendermaßen ausgedrückt:
VC = IC/jwcS = Igm/gm (5)
wobei CS eine Kapazität des Streukondensators C ist und gm eine gegenseitige Leitfähigkeit des Transistors Q ist.
Dementsprechend wird aus den obigen Formeln (3) bis (5) die Ausgabespannung VOUT des Ausgabesignals SOUT durch die folgende Formel ausgedrückt:
VOUT = RL · Id/(1+jwCS/gm) (6)
Daraus resultierend wird eine Frequenz f-3dB, deren Verstärkung und 3 dB erniedrigt ist durch die folgende Formel ausgedrückt.
f-3dB = gm/2πCS (7)
Fig. 4 zeigt eine Darstellung einer Frequenzcharakteristik der in Fig. 3 gezeigten Schnittstellenschaltung. In der Zeichnung zeigen Kurven CV3a und CV3b die Frequenzcharakteristika, wenn die Streukapazitäten CS 1 pF bzw. 5 pF sind. Konkreter gesagt ist, wenn eine Gleichstromkomponente der Stromantriebsquelle ID 2 mA ist, ein Widerstandswert 1/gm 13 Ω ist und wenn die Streukapazität CS 1 pF ist, die Frequenz f-3dB 12 Giga-Hertz (GHz). Augenscheinlich wird diese Schnittstellenschaltung, die in Fig. 3 gezeigt ist, nicht wesentlich beeinflußt durch die Streukapazität CS von etwa 1 pF beim s-Signaltransfer bei etwa 10 GHz.
Fig. 5a und 5b zeigen spezifische Schaltungen der Schnittstellenschaltung, die in Fig. 3 gezeigt ist. Die in Fig. 5a gezeigte Schaltung umfaßt die Stromantriebsquelle ID, bestehend aus einem npn-Typ-Transistor Q&sub1; und einem Emitterwiderstand R&sub1; mit einem Anschluß verbunden mit einem Emitter des Transistors Q&sub1; und einem weiteren Anschluß verbunden mit einer Niedrigspannungsversorgung VEE, welche Masse sein kann. Die Schaltung umfaßt ebenfalls einen npn-Typ-Transistor Q&sub2; mit einem Emitter verbunden mit einem Kollektor des Transistors Q&sub1; über die Transferleitung l und einer Basis, die versorgt ist mit einer Vorspannungsversorgung VB, und einem Lastwiderstand R&sub2; angeschlossen zwischen einer Hochspannungsversorgung VCC und einem Kollektor des Transistors Q&sub2;. Am IC-Chip CH1, wird ein Eingabesignal SIN zugeführt an eine Basis des Transistors Q&sub1;, und am IC-Chip CH2 wird ein Ausgabesignal SOUT ausgegeben von einem Punkt, an dem der Lastwiderstand R&sub2; und der Kollektor des Transistors Q&sub2; gemeinsam verbunden sind. Der Streukondensator B ist mit der Transferleitung l verbunden.
Es sei bemerkt, daß die Schnittstellenschaltung, die in Fig. 5a gezeigt ist, durch eine "Kaskodenkonfiguration" gebildet ist, der Emitter des Transistors Q&sub1; über den Widerstand R&sub1; auf Masse gelegt ist, der Kollektor des Transistors Q&sub1; und der Emitter des Transistors Q&sub2; verbunden sind, und die Basis des Transistors Q&sub2; auf Masse gelegt ist über die Vorspannungsversorgung VB. Im allgemeinen wird ein Kaskodenverstärker mit der obigen Konfiguration zur Hochfrequenzverstärkung benutzt, da er Eingabesignalseite und eine Lastsignalseite separiert sind und eine interne Rückkopplung klein ist, und somit einen Hochgeschwindigkeitsbetrieb etabliert werden kann. Eine Gesamtverstärkung des Kaskosenverstärkers ist gleich einer Verstärkung eines Lasttransistors, da eine Last an einer ersten Stufe ein Widerstand eines Eingabetransistors in der zweiten Stufe ist, d. h. ein Emitterwiderstandswert rE des Eingabetransistors, der sehr klein sein kann. In der JP-A-63 1211 werden das obige Merkmal des Hochgeschwindigkeitsbetriebs der Kaskodenkonfiguration und die Eliminierung der Beeinflussung aufgrund des Streukondensators durch einen Miller-Effekt, der erhalten werden durch auf Masse legen der Basis des Lasttransistors, benutzt für eine Schnittstelle, die benutzt wird für eine Schnittstellenschaltung, die bei einer hohen Frequenz betreibbar ist.
In Fig. 5b ist die Stromantriebsquelle ID konstruiert durch einen Differentialbetriebs-Transistorpaar Q&sub1;&sub1; und Q&sub1;&sub2; sowie eine Konstantstromquelle CS. Die Last- (Ausgabe) -Schaltung beinhaltet ebenfalls ein-paar von Transistoren Q&sub2;&sub1; und Q&sub2;&sub2;, ein paar von Lastwiderständen R&sub2;&sub1; und R&sub2;&sub2;, und die Vorspannungsversorgung VB. Emitter der Transistoren Q&sub1;&sub1; und Q&sub1;&sub2; sind auf Masse gelegt über die Konstantstromquelle CS und Basen der Transistoren Q&sub2;&sub1; und Q&sub2;&sub2; sind auf Masse gelegt über die Vorspannungsversorgung VD. Dementsprechend hat diese Schnittstellenschaltung, die in Fig. 5b gezeigt ist, eine Kaskodenkonfiguration.
Dennoch leidet die Schnittstellenschaltung, die in der JP-A-63-1211 beschrieben ist, noch unter dem Einfluß einer großen Streukapazität bei einer hohen Frequenz, wenn das Eingabesignal SIN eine große Amplitude hat, beispielsweise 800 mV oder mehr.
Fig. 6a und 6b zeigen Darstellungen von Ansprechcharakteristika der in Fig. 3 gezeigten Schnittstellenschaltungen, die durch Simulation erhalten wurden. Fig. 6a zeigt Anstiegswellenformen des Ausgabesignals SOUT zu einem Antriebssignal, d. h. dem Eingabesignal SIN, dargestellt durch eine Kurve DW, und Fig. 6b zeigt Abfalls-(Fall-)Wellenformen zum Antriebssignal. Im Fall 6a zeigen Kurven CV4a bis CV4d Anstiegswellenformen des Ausgabesignals SOUT, wenn die Streukapazitäten 0,1 pF, 0,5 pF, 1,0 pF und 5,0 pF sind. Die Variation der Anstiegszeiten ist klein, aber ein großes "Schwingen" tritt aufgrund der Streukapazität auf. In Fig. 6b zeigen Kurven CV5a bis CV5d die Abfallswellenformen des Ausgabesignals SOUT, wenn die Streukapazität 0,0 pF, 0,1 pF, 0,5 pF und 1,0 pF ist. Die Startpunkte des Abfallens variieren stark aufgrund der Streukapazität, und das "Schwingen" ist ebenfalls groß.
Die obigen Mängel werden mit Bezug auf die Schaltungen, die in Fig. 7a und 7b gezeigt sind diskutiert werden, und zwar entsprechend der Schnittstellenschaltungen, die in Fig. 3 gezeigt ist. Zunächst wird ein Betrieb, wo das Eingabesignal SIN mit einer großen Amplitude und geändert von einem niedrigen Pegel auf einen hohen Pegel zugeführt wird an die Stromantriebsquelle ID, beschrieben werden mit Bezug auf Fig. 7a. Beim Empfang des Hochpegel-Eingabesignals SN wird die Stromantriebsquelle ID, insbesondere der Transistor in der Stromantriebsquelle, eingeschaltet. Daraus resultierend wird der Lasttransistor Q ebenfalls eingeschaltet und führt einen EIN-Strom ION an Stromantriebsquelle ID. Eine Spannung VBE zwischen der Basis und dem Emitter des Transistors Q wird variiert ansprechend auf einen Strom, der durch die Basis und dem Emitter fließt, d. h. dem Ein-Strom ION. Wenn der Strom gleich oder größer als 0,1 mA ist, ist die Basisemitterspannung VBE des Lasttransistors Q etwa 0,8 V. Eine Spannung VL zwischen der Transferleitung l und Masse ist Vl = VB-VBE, wobei VB eine Basisspannung des Transistors Q bezeichnet. Wenn der Fluß des EIN-Stroms ION auftritt, wird der Streukondensator C entladen, bis die Spannung Vl = VB-VBE wird, und das verzerrt die Anstiegswellenform, wie in Fig. 6a gezeigt. Zweitens wird ein Betrieb, wo das Eingabesignal SIN sich ändert von einem hohen Pegel auf einen niedrigen Pegel, beschrieben werden mit Bezug auf Fig. 7b. Der Eingabetransistors in der Stromantriebsquelle ID wird ausgeschaltet, und der Lasttransistors Q wird ausgeschaltet. Daraus resultierend wird ein Aus-Strom IOFF, der zugeführt wird von dem Lasttransistor Q an die Stromantriebsquelle D, etwa 0 mA, und die Spannung VBE wird 0 V. Dementsprechend wird die Spannung Vl auf der Transferleitung l VB. Der Streukondensator C wird geladen, bis die Spannung (VB-VBE) VB wird. Der Streukondensator C wird geladen, bis die Spannung (VB-VBE) VB wird. Dies verzerrt die Abfallswellenform, wie in Fig. 6b gezeigt. Die Spannung Vl auf der Transferleitung l wird nämlich mit der Spannung VBE = 0,8 V variiert, und der Streukondensator 13 wird entladen oder geladen, ansprechend auf die Änderung der Transferleitungsspannung Vl. Eine Verzögerungszeit td der Abfallsflanke und der Anstiegsflanke kann ausgedrückt werden durch die folgende Formel:
td = CS VBE/Id (8)
wobei Id einen Strom repräsentiert, der durch die Stromantriebsquelle ID tritt.
Jetzt wird ein Prinzip einer Schnittstellenschaltung mit Bezug auf Fig. 8a und 8b beschrieben werden. Die Schnittstellenschaltungen, die in Fig. 8a und 8b gezeigt sind, eliminieren die Änderung der Transferleitungsspannung Vl und eliminieren somit das Laden und Entladen des Streukondensators 0, um die Anstiegszeit und die Abfallszeit zu verkürzen.
In Fig. 8a beinhaltet die Schnittstellenschaltung eine Stromantriebsquelle ID auf einem übertragungsseitigen IC-Chip CH1. Die Schnittstellenschaltung beinhaltet ebenfalls an einem empfangsseitigen IC-Chip CH2 einen Last- (Ausgabe-) Transistor Q und einen Lastwiderstand R. Zwischen den Chips CH1 und CH2 ist eine Transferleitung l vorgesehen, und ein Streukondensator C kann mit der Transferleitung l verbunden sein. Die Stromantriebsschaltung ID beinhaltet einen Eingabetransistor (nicht gezeigt), wobei ein Emitter davon auf Masse gelegt ist. Eine Basis des Lasttransistors Q ist verbunden mit einem Kollektor des Eingabetransistors, und eine Basis davon ist auf Masse gelegt. Die obige Schaltungskonstruktion ist im wesentlichen die gleich wie die der Schnittstellenschaltung, die in Fig. 3 gezeigt ist und somit hat die in Fig. 8a gezeigte Schnittstellenschaltung eine Kaskodenkonfiguration. Zusätzlich zur obigen Schaltungskonfiguration beinhaltet die Schnittstellenschaltung, die in Fig. 8a gezeigt ist eine Vorspannungsstromquelle CS&sub0;, angeschlossen zwischen dem Emitter und der Basis des Lasttransistors Q im empfangsseitigen IC-Chip CH2. Die Vorspannungsstromquelle CS&sub0; schafft einen Konstantstrom ICS entsprechend einem Strom IBE, der durch die Basis und den Emitter des Lasttransistors fließt, d. h. dem obigen Ein-Strom ION, Q, wenn der Transistors Q eingeschaltet ist, um den Strom IBE auszulöschen. Der Konstantstrom ICS hat nämlich eine Amplitude, die hinreichend ist zum Verhindern der Änderung der Spannung Vl auf der Transferleitung l, d. h. zum Verhindern der Änderung der Basis-Emitter-Spannung VBE des Lasttransistors und hat eine Polarität, welches die umgekehrte Polarität einer Polarität des Ein-Stroms ION ist. Mit anderen Worten erzeugt der Konstantstrom ICS eine Spannung zwischen der Basis und Emitter des Transistors Q entgegengesetzt der Basis-Emitter-Spannung VBE des Lasttransistors Q, wenn der Lasttransistor Q eingeschaltet ist. Im allgemeinen kann der Konstantstrom TCS 0,5 mA oder höher sein. Wenn man eine Spanne berücksichtigt, kann der Konstantstrom ICS 0,5 mA sein.
Die Vorspannungsstromquelle CS&sub0; schafft stets den Konstantstrom ICS für den Lasttransistor Q zum Unterdrücken der Änderung der Basis-Emitter-Spannung VBE, so daß die Spannung Vl auf der Transferleitung l sich nicht ändert, und zwar unabhängig von der Änderung des Status des Lasttransistors Q, d. h. der Änderung zwischen dem Ein-Zustand und dem Aus-Zustand des Lasttransistors Q. Dementsprechend werden das Laden und Entladen des Streukondensators C vermieden, und eine Erzeugung der Verzerrung des Anstiegssignal und des Abfallsignals ist verhindert.
Wie in Fig. 8b gezeigt, - kann die Vorspannungsstromquelle CS&sub0; am empfangsseitigen IC-Chip CH1 vorgesehen sein. Da die Vorspannungsstromquelle CS&sub0; angeschlossen ist zwischen der Basis und dem Emitter des Lasttransistors Q, ist der Betrieb derselbe wie der oben beschriebene.
In Fig. 8a und 8b kann durch Vorsehen der Vorspannungsstromquelle CS&sub0; der Gleichstrompegel des Ausgabesignals SOUT niedriger gemacht werden als der der Schnittstellenschaltung, die in Fig. 3 gezeigt ist, und somit sollte der Widerstandswert R&sub1; des Lastwiderstands größer sein als der des Lastwiderstandes, der in Fig. 3 gezeigt ist. Zusätzlich kann ein Strom, der durch den Lasttransistor Q fließt, erhöht sein, und eine Kapazität des Lasttransistors Q kann größer werden als die des Transistors, der in Fig. 3 gezeigt ist. Es sei jedoch bemerkt, daß eine Amplitude des Außensignals SOUT an sich nicht geändert wird, und zwar unabhängig von der Vorsehung der Vorspannungsstromquelle CS&sub0;.
Fig. 9a und 9b zeigen die charakteristischen Kurven der Schnittstellenschaltungen, die in Fig. 8a und 8b gezeigt sind, nämlich durch Simulation erhalten. Fig. 9a zeigt eine Anstiegscharakteristik. In Fig. 9a repräsentieren Kurven CV6a bis CV6d die Anstiegscharakteristika entsprechend der Änderung des Antriebssignals, d. h. dem Eingabesignal SIN, dargestellt durch eine Kurve DW, wenn die Streukapazitäten CS 0,1 pF, 0,5 pF, 1,0 pF und 5,0 pF sind. Diese Kurven CV6a bis CV6d entsprechen den Kurven CV4a bis CV4d in Fig. 6a. Verglichen mit diesen sind, wie in Fig. 6a gezeigt, die Charakteristika, die durch die Kurven CV4a bis CV4c gezeigt sind, wenn die Streukapazitäten 0,1 pF, 0,5 pF und 1,0 pF sind, stark dazwischen variiert, aber andererseits sind, wie in Fig. 9a gezeigt, die Charakteristika, durch die Kurven CV6a bis CV6c gezeigt sind, gegenseitig nicht variiert. Das bedeutet, daß die Transferleitung l in der in Fig. 8a gezeigten Schnittstellenschaltung einen kurzen Abstand oder einen langen Abstand ohne jegliche Schaltungseinstellung in einer Installation haben kann. Die Charakteristika, die in den Kurven CV7a bis CV7c gezeigt sind, bedeuten die gleiche Sache.
Fig. 10a bis 10c zeigen die Schaltungsdiagramme einer Schnittstellenschaltung.
Die Schnittstellenschaltungen, die in Fig. 10a und 10b gezeigt sind, sind Offen-Kollektor-Typ-Schnittstellenschaltungen entsprechend der Schnittstellenschaltung, die in Fig. 5a gezeigt ist. In Fig. 10a ist die Vorspannungsstromwelle CS&sub0; gebildet durch eine Stromspiegeltyp-Stromquelle, bestehend aus npn-Typ-Transistoren Q&sub3; und Q&sub4;, Widerständen R&sub3; und R&sub4; und einem Widerstand R&sub5;. die Stromspiegeltyp-Stromquelle ist an sich wohlbekannt. In Fig. 10b ist die Vorspannungsstromquelle CS&sub0; durch einen Widerstand R&sub6; gebildet. Die Schnittstellenschaltungen, die in Fig. 10c und 10d gezeigt sind, sind Differentialbetriebs- und Offen-Kollektor-Typ-Schnittstellenschaltungen entsprechend der Schnittstellenschaltungen, die in Fig. 5d gezeigt ist. In Fig. 10c ist die Vorspannungsstromquelle CS&sub0; gebildet durch eine Stromspiegeltyp-Konstantstromquelle, bestehend aus npn-Typ-Transistoren Q&sub3;&sub1;, Q&sub3;&sub2; und Q&sub4;, sowie Widerständen R&sub3;&sub1;, R&sub3;&sub2;, R&sub4; und R&sub5;. In Fig. 10d ist die Stromquelle 10 CS&sub0; durch zwei Widerstände R&sub6;&sub1; und R&sub6;&sub2; gebildet.
Die in Fig. 10a bis 10d gezeigten Schnittstellenschaltungen können versehen sein mit der Vorspannungsstromquelle CS&sub0; am übertragungsseitigen TC-Chip CH1.
Wenn das Eingabesignal SIN ein Hochfrequenz-Wiederholungssignal ist, wie z. B. ein Zeittaktsignal, kann in der Schnittstellenschaltung mit auf Masse gelegter Basis, die in Fig. 3 gezeigt ist, eine Wellenformverzerrung nicht auftreten, da eine Ladung, die in dem Streukondensator akkumuliert ist, nicht vollständig entladen wird, und die Basis-Emitter-Spannung VBE ändert sich nicht wesentlich. Wenn aber das Eingabesignal SIN ein Datensignal ist, das gebildet werden kann durch kontinuierliche eins-Daten oder kontinuierlich 0-Daten, kann eine Wellenformverzerrung auftreten, an einem Übergangszustand, wenn ein Ende der kontinuierlichen Enddaten gefolgt wird durch einen ersten Datenwerte der kontinuierlichen 0-Daten oder umgekehrt.
Insbesondere sind solche Schnittstellenschaltungen sehr nützlich beim Bilden von Schnittstellen, wie z. B. einer Schnittstelle zwischen Schaltungen in einem Gatearray-Integrationsschaltungs-Chip, wobei eine Verdrahtungsmusterkapazität beträchtlich groß ist, und einer Schnittstelle zwischen Chips, wobei eine Bonding-Kissen-Kapazität nicht vernachlässigt werden kann.
Gemäß dem obigen Schnittstellenschaltungen kann, da die Frequenzcharakteristik und die Wellenansprechcharakteristik nicht durch den Streukondensator beeinflußt werden, eine Hochgeschwindigkeitsdatenübertragung erzielt werden.
Als zweites wird eine Pegelverschiebeschaltung beschrieben werden.
In dem Fall einer Datenverarbeitung und einer hohen Geschwindigkeit ist eine Pegelverschiebung eines DC-Vorspannungspegels eines Signals um eine vorbestimmte Spannung erforderlich. Beispielsweise kann bei einer Verstärkungsschaltung ein Gleichstrompegel eines Eingabesignals verschoben werden auf ein Pegel gleich einer Referenzspannung unter Benutzung der Pegelverschiebeschaltung.
Fig. 11 zeigt eine Differentialoperationstyp-Pegelverschiebeschaltung nach dem Stand der Technik. In der Zeichnung beinhaltet die Pegelverschiebeschaltung ein paar von Differentialoperationstransistoren Q&sub1; und Q&sub2;, eine erste Stromquelle CS&sub1;, bestehend aus einem Transistoren Q&sub3; und einem Widerstand R&sub3;, eine zweite Stromquelle CS&sub2;, bestehend aus einem Transistor Q&sub4; und einem Widerstand R&sub4;, eine dritte Stromquelle CS&sub3;, bestehend aus einem Transitor Q&sub5; und einem Widerstand R&sub5;, Ausgabe-Emitter-Folgertransistoren Q&sub6; und Q&sub7; und Widerstände R&sub1;, R&sub2;, R&sub6;, und R&sub7;. Beim Empfang von Eingabesignalen SIN1 und SIN2 an Basen der Transistoren Q&sub1; und Q&sub2; wird ein paar von Differentiell betriebenen Ausgabespannungen V&sub1; und V&sub2; jeweils extrahiert von Punkten, an denen Kollektoren der Transistoren Q&sub1; und Q&sub2; und die Lastwiderstände R&sub1; und R&sub2; gemeinsam verbunden sind und zugeführt an Basen der Transistoren Q&sub6; und Q&sub7;. Ausgabesignale SOUT1 und SOUT2 mit Spannungen V&sub3; und V&sub4; werden ausgegeben von Punkten, an denen Kollektoren der Transistoren Q&sub4; und Q&sub5; und die Widerstände R&sub6; und R&sub7; gemeinsam verbunden sind. Die Spannungen V&sub1; und V&sub3; und die Spannungen V&sub2; und V&sub4; haben die folgenden Beziehungen:
V&sub1; = VBE + I&sub1; R&sub6; + V&sub3; (9)
V&sub2; = VBE + I&sub2; R&sub7; + V&sub4; (10)
wobei VBE eine Basis-Emitter-Spannung der Transistoren Q&sub4; und Q&sub5;, R&sub6; und R&sub7; Widerstandswerte der Widerstände R&sub6; und R&sub7;, I&sub1; ein Strom, der durch den Transistor Q&sub4; tritt, und 12 ein Strom ist, der durch den Transistor Q&sub5; tritt.
Die Ausgabespannung V&sub3; und V&sub4; werden nämlich verschoben von der Spannung V&sub1; und V&sub2; um (VBE + I&sub1; R&sub6;) und (VBE + I&sub3; R&sub7;). Bei dieser Pegelverschiebeschaltung können die zu verschiedenen Pegel leicht kontinuierlich geändert werden durch Ändern der Ströme I&sub1; und I&sub2; der Stromquellen CS&sub2; und CS&sub3;.
Fig. 12 zeigt eine Diodentyp-Pegelverschiebeschaltung nach dem Stand der Technik. In der Zeichnung sind n-reihenverbundene Transistoren, beispielsweise Q&sub1;&sub1;, jeweils verbunden zwischen einem Kollektor und einer Basis dienend als eine Diode und sind verbunden zwischen Transistoren Q&sub6; und Q&sub4;. In ähnlicher Weise sind n-reihenverbundene Transistoren, beispielsweise Q&sub1;&sub1;, jeweils verbunden mit einem Kollektor und einer Basis dienend als eine Diode und verbunden zwischen Transistoren Q&sub7; und Q&sub5;. In der Zeichnung sind die folgenden Beziehungen gültig.
V&sub1; = (n+1) VBE + V&sub3; (11)
V&sub2; = (n+1) VBE + V&sub4; (12)
wobei VBE eine Basis-Emitter-Spannung des als Diode funktionierenden Transistors ist.
Es kann nämlich durch Ändern der Anzahl der als Dioden funktionierenden Transistoren eine Pegelverschiebeschaltung (n+1) VBE schrittweise geändert werden.
Fig. 13 zeigt eine Darstellung von Frequenzcharakteristika der Pegelverschiebeschaltungen, die in Fig. 11 und 12 gezeigt sind. Bei der in Fig. 11 gezeigten Pegelverschiebeschaltung ist aufgrund der Widerstände R&sub6; und R&sub7; an den Emitterfolgerschaltungen und Streukondensatoren, welche mit den Emitterfolgerschaltungen verbunden werden könne, wie gezeigt in Fig. 13, die Frequenzcharakteristik reduziert, und dementsprechend ist eine Wellenansprechcharakteristik reduziert. Daraus resultierend kann die Pegelverschiebeschaltung in Fig. 11 nicht auf eine Hochgeschwindigkeitschaltungen angewendet werden. Die Pegelverschiebeschaltung, die in Fig. 12 gezeigt ist, hat dasselbe Problem wie die oben beschriebene.
Im allgemeinen können zum Realisieren einer Hochgeschwindigkeits-Pegelverschiebeschaltung ohne eine Verzerrung einer Wellenform verschiedene Designtechniken benutzt werden, beispielsweise Reduzieren der Widerstandswerte der reihenverbundenen Widerstände R&sub6; und R&sub7;, Reduzieren von Kapazitäten der Streukondensatoren und Arrangieren einer Schaltungskonstruktion, bei der die Streukondensatoren ersetzt sind durch andere Abschnitte, die die Charakteristik direkt beeinflussen. Nichtsdestoweniger sind diese Gegenmaßnahmen in der Praxis limitiert.
Umgekehrt verhindert eine Schaltung, die eine Vorspannungsstromquelle CS&sub0; zusätzlich zur Kaskodenkonfiguration vorsieht, wie gezeigt in Fig. 8a und 8b eine Verzerrung einer Wellenform einer Wellenform eines Ausgabesignals und die Reduktion einer Mannigfaltigkeit von Charakteristika, und zwar aufgrund der Streukapazität. Bei der vorliegenden Erfindung gibt das obige Merkmal eingeschlossen zum Bilden einer Hochgeschwindigkeits-Pegelverschiebeschaltung ohne die Reduktion der Frequenzcharakteristik und der Wellenansprechcharakteristik.
Fig. 14 zeigt ein prinzipielles Schaltungsdiagramm einer Pegelverschiebeschaltung.
Die Pegelverschiebeschaltung beinhaltet ein Paar von Differentialoperationstransistoren Q&sub1;&sub1; und Q&sub1;&sub2; und eine Konstantstromquelle CS&sub1;, angeschlossen zwischen Kollektoren der Transistoren Q&sub1;&sub1; und Q&sub1;&sub2; und einer Niedrigspannungsleitung VEE, welche Masse sein kann. Die Pegelverschiebeschaltung beinhaltet ebenfalls Lastwiderstände R&sub2;&sub1; und R&sub2;&sub2;, Lasttransistoren Q&sub2;&sub1; und Q&sub2;&sub2;, eine Vorspannungsversorgung VB und Pegelverschiebe-Stromquellen CS&sub2; und CS&sub3;.
Die Emitter der Transistoren Q&sub1;&sub1; und Q&sub1;&sub2; sind auf Masse gelegt über die Konstantstromquelle CS&sub1;, Kollektoren der Transistoren Q&sub1;&sub1; und Q&sub1;&sub2; sind verbunden mit Emittern der Transistoren Q&sub2;&sub1; und Q&sub2;&sub2;, und Basen der Transistoren Q&sub2;&sub1; und Q&sub2;&sub2; sind auf Masse gelegt über die Vorspannungsversorgung VB. Dementsprechend hat die obige Schaltung eine Kaskodenkonfiguration. Zusätzlich sind die variablen Stromquellen CS&sub2; und CS&sub3; entsprechend der Vorspannungsstromquelle CS&sub0;, gezeigt in Fig. 8a, verbunden zwischen den Emittern der Transistoren Q&sub2;&sub1; und Q&sub2;&sub2; und der Niedrigspannungsleitung VEE, welche Masse ist.
Eine Differentialoperationspaarschaltung entsprechend der Stromantriebsschaltung ID in Fig. 8a bestehend aus Transistoren Q&sub1;&sub1; und Q&sub1;&sub2; und der Konstantstromquelle CS&sub1; empfängt Spannungseingabesignale SIN1 und SIN2 und ändert sich auf Ströme I&sub3; und I&sub4; hin, die dadurch fließen. Die Ströme I&sub3; und I&sub4; werden variiert ansprechend auf die Spannungen der Eingabesignale SIN1 und SIN2. Die Konstantstromquelle CS&sub1; führt einen Strom einer Summe von 13 und 14 zu. Die obigen Ströme I&sub3; und I&sub4; werden fließen gelassen durch die Lastwiderstände R&sub2;&sub1; und R&sub2;&sub2;, was in Spannungsabfällen V&sub2;&sub1; = I&sub3; · R&sub2;&sub1; und V&sub2;&sub2; = I&sub4; · R&sub2;&sub2; resultiert, welches Ausgabesignale SOUT1 und SOUT2 sind. Zusätzlich werden Ströme I&sub1; und I&sub2;, die zugeführt werden durch die Pegelverschiebestromquellen CS&sub2; und CS&sub3;, fließengelassen durch die Lastwiderstände R&sub2;&sub1; und R&sub2;&sub2;, was in weiteren Spannungsabfällen VL1 = I&sub1; · R&sub2;&sub1; und VL2 = 12 · R&sub2;&sub2; resultiert. Diese Spannungsabfälle VL1 und VL2 sind pegelverschobene Werte. Da die Ströme I&sub1; und I&sub2; geändert werden können durch Einstellen der Stromquellen CS&sub2; und CS&sub3;, können die Pegelverschiebespannungen VL1 und VL2 kontinuierlich geändert werden.
Die grundlegende Bedingungen der Schnittstellenschaltung, die in Fig. 8a und 8b und 10a bis 10d gezeigt sind, können angewendet werden auf die Pegelverschiebeschaltung, die in Fig. 14 gezeigt ist und zwar mit Ausnahme der variablen Pegelverschiebe-Stromquellen CS&sub2; und CS&sub3;. Deshalb werden die Merkmale der Schnittstellenschaltung aufrecht erhalten in der Pegelverschiebeschaltung. Eine grundlegende Differenz zwischen der Schnittstellenschaltung und der Pegelverschiebeschaltung ist die Vorsehung der Konstantvorspannungsstromquelle CS&sub0; und der variablen Pegelverschiebestromquellen CS&sub2; und CS&sub3;. Falls jedoch die Pegelverschiebeschaltung benutzt werden wird zum Verschieben bei einem konstanten Pegel, können die Stromquellen CS&sub2; und CS&sub3; als Konstantstromquellen gebildet sein.
Fig. 15 zeigt ein weiteres Schaltungsdiagramm einer Pegelverschiebeschaltung.
In Fig. 15 besteht die Konstantstromquelle CS&sub1; aus einem npn-Transistor Q&sub3; und einem Widerstand R&sub3; und stellt einen Strom entsprechend (I&sub3; + I&sub4;) zur Verfügung. Die Stromquellen CS&sub2; und CS&sub3; sind gebildet durch eine Stromspiegeltyp-Stromquellenschaltung bestehend aus npn-Typ-Transistoren Q&sub4;, Q&sub5; und Q&sub1;&sub0;und Widerständen R&sub4;, R&sub5;, R&sub1;&sub0; und R&sub1;&sub1;. Die Transistoren Q&sub4; und Q&sub5; und die Transistoren R&sub4; und R&sub5; sind definiert zum Zuführen des Stromes I&sub1; und I&sub2;. Bei dieser Schaltung sind die Stromquellen CS&sub2; und CS&sub3; Konstantstromquellen, und die Pegelverschiebung ist fest.
In Fig. 16 ist eine erste Ausführungsform einer Pegelverschiebeschaltung in Übereinstimmung mit der vorliegenden Erfindung gezeigt, bei der die Stromquelle CS&sub1; aus einem Transistor Q&sub3; und einem Widerstand R&sub3; besteht, die Stromquelle CS&sub2; besteht aus einem Widerstand R&sub1;&sub0; einem Transistor Q&sub1;&sub0;, einem Widerstand R&sub1;&sub1;, einem Transistor Q&sub4; und einem Widerstand R&sub4;, und die Stromquellen CS&sub3; besteht aus Transistoren Q&sub5; und Q&sub1;&sub4; und Widerständen R&sub5; und R&sub1;&sub2;. Die Stromquelle CS&sub2; und CS&sub3; sind Stromspiegeltyp-Stromquellen. Durch Ändern einer Steuerspannung VC, die zur Stromquelle CS&sub3; zugeführt wird, kann ein Pegel eines Ausgabesignals SOUT2 kontinuierlich geändert werden. Da aber die Stromquelle CS&sub2; eine Konstantstromquelle ist, ist eine Pegelverschiebung eines Ausgabesignals SOUT1 fest.
Die Pegelverschiebeschaltung in Übereinstimmung mit der zweiten Ausführungsform der vorliegenden Erfindung ist in Fig. 17 gezeigt und ist eine Modifikation der in Fig. 16 gezeigten Pegelverschiebeschaltung. In der Zeichnung ist die Konstantstromquelle CS&sub1; gebildet durch eine Stromspielgeltyp-Stromquelle bestehend aus einem Widerstand R&sub1;&sub0;, Transistoren Q&sub1;&sub0; und Q&sub3; sowie Widerständen R&sub1;&sub1; und R&sub3;. Die Stromquellen CS&sub2; und CS&sub3; sind gebildet durch eine variable Stromspiegeltyp-Stromquelle bestehend aus Transistoren Q&sub4;, Q&sub5; und Q&sub1;&sub4; sowie Widerständen R&sub4;, R&sub5; und R&sub1;&sub2;. Durch Ändern einer Steuerspannung VC, die zugeführt wird an die Stromquellen CS&sub2; und CS&sub3;, können die Pegel von beiden der Ausgabesignale SOUT1 und SOUT2 kontinuierlich verschoben werden.
In Fig. 18, die eine herkömmliche Vorrichtung zeigt, ist die Konstantstromquelle CS&sub1; gebildet durch eine Stromspiegeltyp-Stromquelle bestehend aus Transistoren Q&sub3; und Q&sub1;&sub0; und Widerständen R&sub1;&sub0;, R&sub3; und R&sub1;&sub1;. Die Stromquellen CS&sub2; und CS&sub3; sind variable Widerständen R&sub4; und R&sub5;. Die Pegel von beiden der Ausgabesignale SOUT1 und SOUT2 können frei verschoben werden durch Einstellen der Widerstandswerte der Widerstände R&sub4; und R&sub5;.
Als drittes wird eine Signaldiskriminierungsschaltung beschrieben werden.
Die Signaldiskriminierungsschaltung kann beispielsweise angewendet werden auf einen Verstärker in einem optischen Datenübertragungssystem. Im Verstärker, der in Fig. 19 gezeigt ist, wird in ein elektrisches umgewandeltes optisches Signal (OE) angeglichen und verstärkt an einem Angleichverstärker 10, und an einem Zeittaktsignal wird extrahiert an einer Zeitablaufschaltung 14. Das angeglichene Signal wird diskriminiert durch ein Zeitablaufsignal von der Zeitablaufschaltung 14 an einer Signaldiskriminierungsschaltung 12, und das diskriminierte Signal wird reproduziert an einer Reproduktionsschaltung 16. Wie in Fig. 20 gezeigt, kann ein Diskriminierungspegel variiert werden durch Einstellen eines variablen Widerstandes RVR. Der Angleichverstärker 10 gibt ein angeglichenes Signal S10A und ein Diskriminierungsschwellspannungssignal S10B aus. Wie in Fig. 21 gezeigt, wird das angeglichene Signal, S10A mit einem verzerrten Augenmuster durch einen optischen Schock und einem verschobenen Zeitablauf diskriminiert durch einen Schwellpegel L an der Diskriminierungsschaltung 12, und einem Hochpegelsignal wird ausgegeben, wenn das angeglichene Signal höher ist als der Schwellpegel L bei einem Zeittakt-Zeitablauf und alternativermaßen wird ein Niedrigpegelsignal ausgegeben. Zum Einstellen des Schwellpegels auf einen Maximalpegel ansprechend auf Variationen, wie z. B. eine Drift der Schaltung oder Rauschen, wird der Schwellpegel L eingestellt durch den variablen Widerstand RVR, und die Diskriminierungsschaltung 12 diskriminiert das angeglichene Signal S10A unter Benutzung des eingestellten Schwellpegelsignals S10B.
Im optischen Übertragungssystem ist eine Signalverarbeitung mit sehr hoher Geschwindigkeit erforderlich. Solch eine Hochgeschwindigkeits-Signalverarbeitung erfordert eine Verbesserung eines Wellenform-Ansprechvermögens und eine Verhinderung von Quersprechen (Crosstalk). Die Verbesserung und die Verhinderung erfordern im allgemeinen das Reduzieren einer Verstärkung am Angleichverstärker und die Reduktion einer Amplitude des möglichen Signals. Die Amplituden mit Reduktion erniedrigt die Diskriminierungssensitivität.
Im allgemeinen ist, wenn eine Amplitude klein ist und somit die Diskriminierungssensitivität niedrig ist, die Differentialoperationstyp-Diskriminierung vorzuziehen, aber es ist schwierig, dem Diskriminierungspegel einzustellen. Da nämlich ein Normalpolaritätssignal, das in Fig. 23a gezeigt ist, und ein Inversionspolaritätssignal, das in Fig. 22b gezeigt ist, benutzt werden bei der Differentialoperations-Diskriminierung, ist der Diskriminierungsschwellpegel L an einem zentralen Pegel bestimmt. Beim optischen Übertragungssystem tendiert ein Zentrum des Augenmusters dazu, auf einem niedrigen Pegel verschoben zu werden, und ein freies Pegelverschieben ist erfordert bei der Diskriminierung, die durch die Differentialoperationstypschaltung benutzt wird.
Zusätzlich hat die Differentialoperationsschaltung einen Vorteil insofern, als daß ein Totband der Diskriminierung, definiert durch eine untere Grenze LL und eine obere Grenze UL, wie gezeigt in Fig. 21, um die Hälfte reduziert ist.
Eine Signaldiskriminierungsschaltung kann gebildet werden durch eine Differentialoperationstypschaltung und arbeitet unter einer hohen Geschwindigkeit, hat eine hohe Diskriminierungssensitivität und kann den Diskriminierungsschwellpegel einstellen.
Fig. 24 zeigt ein Prinzip einer Signaldiskriminierungsschaltung.
Eine grundlegende Schaltungskonfiguration der Signaldiskriminierungsschaltung, die in Fig. 24 gezeigt ist, ist ähnlich der in Fig. 14 gezeigten Pegelverschiebeschaltung, und zwar mit Ausnahme dessen, daß ein Flip-Flop FF vorgesehen ist. Dementsprechend wird eine Beschreibung der grundlegenden Schaltungskonfiguration und des Betriebs davon ausgelassen werden.
Ströme I&sub4; und I&sub5;, die fließengelassen werden durch die Lastwiderstände R&sub2;&sub1; und R&sub2;&sub1;, Lasttransistoren Q&sub2;&sub1; und Q&sub2;&sub2;, ein Paar von Differentialoperationstransistoren Q&sub1;&sub1; und Q&sub1;&sub2; und eine Stromquelle CS&sub1;, werden variiert ansprechend auf Eingabesignale SIN1 und SIN2. diese Ströme I&sub4; und I&sub5; erzeugen Spannungsabfälle, die definiert sind durch (R&sub2;&sub1; · I&sub4;) und (R&sub2;&sub2; · I&sub5;) an den Lastwiderständen R&sub2;&sub1; und R&sub2;&sub2;. Zusätzlich sind Ströme I&sub2; und I&sub3;, ebenfalls durch die Lastwiderstände R&sub2;&sub1; und R&sub2;&sub2;, die Lasttransistoren Q&sub2;&sub1; und Q&sub2;&sub2; und Stromquellen CS&sub2; und CS&sub3; fließen, definiert durch nur die Stromquellen CS&sub2; und CS&sub3; und erzeugen Spannungsabfälle, definiert durch (R&sub2;&sub1; · I&sub2;) und (R&sub2;&sub2; · I&sub3;). Diese Spannungsabfälle (R&sub2;&sub2; · I&sub3;) zeigen Verschiebepegel an. Mit Bezug auf Fig. 23a und 23b wird ein Pegel SLL oder SLU verschoben um (R&sub2;&sub1; · I&sub2; - R&sub2;&sub2; · I&sub3;)/2 von dem Diskriminierungsschwellpegel L. Die pegelverschobenen Ausgabesignale SOUT1 und SOUT2 werden ausgegeben an den Flip-Flop FF.
Die Stromquellen CS&sub2; und/ oder CS&sub3; sind gebildet zum Zuführen variabler Ströme I&sub2; und I&sub3; ansprechend auf einen Pegelverschiebewert.
Bei der Signaldiskriminierungsschaltung, die in Fig. 24 gezeigt ist, sind alle Merkmale der Pegelverschiebeschaltung, die in Fig. 14 gezeigt ist, aufrecht erhalten.
Fig. 25 zeigt ein spezifisches Schaltungsdiagramm einer Ausführungsform der Signaldiskriminierungsschaltung in Übereinstimmung mit der vorliegenden Erfindung. In Fig. 25 sind Emitterfolger-Transistoren Q&sub5; und Q&sub6; vorgesehen zum ausgeben von Signalen S&sub3; und S&sub4; dadurch. Die Stromquelle CS&sub1; ist gebildet durch eine Stromspielgeltyp-Stromquellenschaltung, bestehend aus Transistoren Q&sub1;&sub5; und Q&sub7; und Widerständen Re, R&sub9; und R&sub3;. Die Stromquelle CS&sub2; ist gebildet durch eine Stromspiegeltyp-Stromquellenschaltung bestehend aus einem Transistor Q&sub8;, einem Widerstand R&sub4;, den gemeinsamen Widerständen R&sub8; und R&sub9; und dem gemeinsamen Transistor Q&sub1;&sub5;. Die Stromquelle CS&sub3; ist gebildet durch eine Stromspiegeltyp-Stromquellenschaltung bestehend aus Transistoren Q&sub9; und Q&sub1;&sub3; und Widerständen R&sub5; und R&sub1;&sub0;. Eine Stromquelle CS&sub4; für die Emitterfolger-Transistoren Q&sub5; und Q&sub6; ist gebildet durch eine Stromspiegeltyp-Stromquellenschaltung bestehend aus Transistoren Q&sub1;&sub0; und Q&sub1;&sub4;, Widerständen R&sub6; und R&sub7;, den gemeinsamen Widerstand R&sub8;, deren gemeinsamen Transistor Q&sub1;&sub5; und dem gemeinsamen Widerstand R&sub9;.
In der Zeichnung kann die Stromquelle CS&sub3; den Strom I&sub3; ändern durch Einstellen einer Steuerspannung VC und kann den Pegel des Signals S&sub4; verschieben. Die Stromquelle CS&sub3; liefert einen Konstantstrom 12, und dementsprechend ist der Verschiebepegel des Signals S&sub3; konstant. Fig. 23a und 23b zeigen die Pegelverschiebung durch die in Fig. 25 gezeigte Schaltung, sowie die Signaldiskriminierung dafür.
Fig. 26 zeigt ein Blockdiagramm einer Ausführungsform des Flip-Flop FF, der in Fig. 24 gezeigt ist. Der Flip-Flop FF beinhaltet eine Haupthalteschaltung ML, angetrieben durch einen Zeittakt CLK, und eine Unterhalteschaltung SL, angetrieben durch einen invertierten Zeittakt CLK.
Fig. 27 zeigt ein spezifisches Schaltungsdiagramm des in Fig. 26 gezeigten Flip-Flop FF. in der Zeichnung bezeichnet Bezugszeichen Vg eine Referenzspannungszuführung, CS&sub4; bis CS&sub6; bezeichnen Stromquellen. Der Betrieb wird kurz beschrieben werden. Wenn das Signal S&sub3; höher ist als das Signal S&sub4; und wenn der Zeittakt CLK auf einem hohen Pegel ist höher als eine Spannung von der Referenzspannungsversorgung Vg, ist ein Transistor Q&sub4;&sub0; eingeschaltet, ein Transistor Q&sub4;&sub1; ausgeschaltet, ein Transistor Q&sub4;&sub6; ausgeschaltet und ein Transistor Q&sub4;&sub7; eingeschaltet, um somit ein Signal S&sub5; mit einem niedrigen Pegel und ein Signal S&sub6; mit einem hohen Pegel aus zugeben. Ebenfalls ist ein Transistor Q&sub4;&sub3; eingeschaltet, ein Transistor Q&sub4;&sub4; ist ausgeschaltet, und ein Transistor Q&sub4;&sub5; ist ausgeschaltet. Wenn der Zeittakt CLK auf einen niedrigen Pegel geht, ist der Transistor Q&sub4;&sub2; ausgeschaltet, der Transistor Q&sub4;&sub5; eingeschaltet, der Transistor Q&sub4;&sub3; eingeschaltet und der Transistor Q&sub4;&sub4; ausgeschaltet, und somit wird das Signal S&sub5; auf einem hohen Pegel aufrecht erhalten und das Signal S&sub6; auf einem niedrigen Pegel. D.h. eine Haltefunktion wird erzielt. Die obigen gehaltenen Status werden aufgefrischt ansprechend auf die Pegel der Eingabesignale S&sub3; und S&sub4;, wenn der Zeittakt CLK auf einen hohen Pegel geht. Dementsprechend dient der Flip-Flop FF, der in Fig. 27 gezeigt ist als eine Diskriminierungsschaltung, die dahin ansprechend auf die Pegel der Eingabesignale S&sub3; und S&sub4; bei einer Änderungszeit des Zeittakts CLK liest, und zwar mit einer engen Impulsbreite des Zeittakts CLK.
Mit Bezug auf Fig. 25 ist, da die Pegelverschiebung des Signals S&sub3; konstant ist und der Pegel des Signals S&sub4; verschoben ist, der Diskriminierungsschwellpegel L verschoben um ein Halb (1/2), der Pegelverschiebung des Signals S&sub4;. Ebenfalls ist das Totband der Diskriminierung, gezeigt in Fig. 21 um eine Hälfte verengt.
Mit Bezug auf Fig. 19, 20 und 25 entsprechen die Signale S10A und S10B den Eingabesignalen SIN1 und SIN2, und die in Fig. 25 gezeigte Schaltung einschließlich des Flip-Flop FF entspricht der Signaldiskriminierungsschaltung 12. Der Zeittakt CLK in Fig. 27 wird zugeführt von der Zeitablaufschaltung 14, die in Fig. 19 gezeigt ist.
Wie oben beschrieben ist die Signaldiskriminierungsschaltung nach der vorliegenden Erfindung gebildet durch eine Kombination der Pegelverschiebeschaltung, die differentialbetrieben ist und Pegel der Differentialeingabesignale SIN1 und SIN2 verschieben kann, und eine Halteschaltung, z. B. den Flip-Flop FF zum Halten der pegelverschobenen Ausgabesignale SOUT1 und SOUT2. Die Signaldiskriminierungsschaltung nach der vorliegenden Erfindung kann den Diskriminierungsschwellpegel L einstellen und hat ein enges Totband. Das enge Totband bringt eine Reduktion einer Amplitude des angeglichenen Signals, was in einer Verhinderung eines Quersprechens (Crosstalk) resultiert. Da zusätzlich alle Merkmale der in Fig. 14 gezeigten Pegelverschiebeschaltung aufrecht erhalten sind, kann die Signaldiskriminierungsschaltung nach der Erfindung unter einer hohen Geschwindigkeit arbeiten und wird die Frequenzcharakteristik und die Wellenformansprechcharakteristik verbessern. Insbesondere wird die Signaldiskriminierungsschaltung vorzugsweise benutzt zum Diskriminieren des OE-konvertierten Signals, da die freie Pegelverschiebung effektiv ist zum Diskriminieren eines zentralen Augenmusters, erniedrigt aufgrund eines optischen Schocks.
Als viertes wird eine Signalverteilungsschaltung beschrieben werden.
Fig. 28 zeigt eine Signalverteilungsschaltung nach dem Stand der Technik. In der Zeichnung ist eine Signalsendeschaltung 10 eine Differentialoperationspaartypschaltung bestimmt aus Widerständen R&sub5;&sub1; und R&sub5;&sub2;, Transistoren Q&sub5;&sub1; und Q&sub5;&sub2; und eine Konstantstromquelle CS&sub5;&sub1;. Zwei parallel verbundene Emitterfolgerschaltungen, die aus einem Transistor Q&sub1;&sub0;&sub1; und Einer Konstantstromquelle CS&sub1;&sub0;&sub1; und einem Transistor Q&sub1;&sub0;&sub2; und einer Konstantstromquelle CS&sub1;&sub0;&sub2; bestehen, sind verbunden mit einem Kollektor des Transistors QV&sub5;&sub2;. Zwei Schaltungen 20A und 2013, welche verteilte Signale empfangen, folgen den Emitterfolgerschaltungen. Beim Empfang der zwei Eingabesignale SIN1 und SIN2 von den eins ein Referenzsignal sein kann, wird eine Differenz zwischen den zwei Eingabesignalen SIN1 und SIN2 verstärkt und ausgegeben als ein Ausgabesignal S&sub3;. Das Ausgabesignal S&sub3; wird zugeführt an die Basen der Transistoren Q&sub1;&sub0;&sub1; und Q&sub1;&sub0;&sub2;, und Ausgabesignale, von denen jedes erniedrigt ist um eine Basis-Emitter-Spannung VBE von jedem der Transistoren Q&sub1;&sub0;&sub1; und Q&sub1;&sub0;&sub2;, werden zugeführt an die Schaltungen 20A und 20B.
Da in Fig. 28 die Basis-Emitter-Kondensatoren (nicht gezeigt) parallel verbunden sind mit dem Widerstand R&sub5;&sub2;, ist eine Frequenzcharakteristik der Signalverteilungsschaltung verzerrt. Zusätzlich beeinflußt die Eingabeimpedanz der Schaltungen 20A und 20B in widriger Weise einen Spannungsabfall an Widerstand R&sub5;&sub2;. Daraus resultierend hat die Signalverteilungsschaltung nicht genug Fan-Outs.
Fig. 29 zeigt ebenfalls eine Signalverteilungsschaltung nach dem stand der Technik. In der Zeichnung ist eine einzelne Emitterfolgerschaltung bestehend aus den Transistor Q&sub1;&sub0;&sub1; und der Konstantstromquelle CS&sub1;&sub0;&sub1; vorgesehen zum Zuführen zweier verteilter Signale an die Schaltungen 20A und 20B. Da die Eingabeimpedanz der Schaltungen 20A und 20B verbunden sind mit einem Ausgangsanschluß des Emitterfolgertransistors Q&sub1;&sub0;&sub1; kann die Frequenzcharakteristik oft flukuieren. Zusätzlich beeinflußt die gegenseitige Statusänderung der Schaltungen 20A und 20B in widriger Weise die Signalverteilungsschaltung. Diese Signalverteilungsschaltung schafft ebenfalls nicht genügend Fan-Outs.
Fig. 30 und 31 sind Schaltungsdiagramme zum Zeigen des Prinzips einer Signalverteilungsschaltung.
Die in Fig. 30 gezeigte Signalverteilungsschaltung beinhaltet eine Stromantriebsquelle ID mit zumindest einem Transistor, von dem ein Emitter betriebsmäßig auf Masse gelegt ist und eine Basis ein Eingabesignal SIN empfängt, und reihenverbundene Transistorschaltungen mit einer Basis auf Masse, beispielsweise eine Transistorschaltung mit einer Basis auf Masse bestehend aus einem Transistor Q&sub2;&sub1; mit einer Basis auf Masse und einem Widerstand R&sub2;&sub1;. Ein Emitter von jeder Transistorschaltung mit Basis auf Masse ist betriebsmäßig verbunden mit einem Kolektor des Transistors in der Stromantriebsquelle ID. Dementsprechend ist die obige Schaltungskonfiguration als eine Kaskodenkonfiguration gebildet. Zusätzlich ist eine Vorspannunsstromquelle BC angeschlossen zwischen jeweils dem Emitter des Transistors mit Basis auf Masse, beispielsweise Q&sub2;&sub7; und Masse.
Zusätzlich kann optionell eine Vielzahl von Emitterfolgerschaltungen, beispielsweise jeweils eine Emitterfolgerschaltung bestehend aus einem Emitterfolger-Transistor Q&sub1;&sub0;&sub1; und einer Stromquelle CS&sub1;&sub0;&sub1;, verbunden sein mit dem Kollektoren der Transistoren mit Basis auf Masse. Die Schaltungen 20A und 20B sind ebenfalls mit den Emitterfolgerschaltungen verbunden.
Die Signalverteilungsschaltung, die in Fig. 30 gezeigt ist, ändert das Spannungseingabesignal SIN in ein Stromsignal I, das durchtritt durch die reihenverbundenen Transistorschaltungen mit Basis auf Masse. Jeder Spannungsabfall, der an jedem Lastwiderstand erzeugt wird, beispielsweise R&sub2;&sub1;, wird zugeführt an die Basis eines entsprechenden Emitterfolgertransistors, beispielsweise Q&sub1;&sub0;&sub1;, um das Eingabesignal SIN zu verteilen.
Da in der Zeichnung die Emitterfolgerschaltungen und die Schaltungen 20A bis 20G die Signale nicht verteilen, wird die Frequenzcharakteristik nicht verzerrt, und die widrige Beeinflussung aufgrund der Schaltungen 20A bis 20G ist vermieden. Zusätzlich sind die Lastwiderstände separiert durch die Transistoren mit Basis auf Masse, und somit ist die Frequenzcharakteristik nicht widrig beeinflußt durch die Streukondensatoren. Weiterhin wird durch Vorsehen der Vorspannungsstromquelle BC der widrige Effekt der Streukapazität, die auf die Spannung der Transferleitungen l auferlegt ist, vollständig eliminiert. Daraus resultierend arbeitet die Signalverteilungsschaltung, die in Fig. 30 gezeigt ist, unter einer hohen Geschwindigkeit ohne eine Verzerrung der Frequenzcharakteristik und der Wellenformansprechcharakteristik und kann viele Fan-Outs vorsehen, und zwar unabhängig von der Überlagerung der Streukapazität.
Die in Fig. 31 gezeigte Signalverteilungsschaltung beinhaltet die Stromantriebsquelle ID, parallel verbunden mit Transistorschaltungen mit Basis auf Masse und die Vorspannungsstromquelle BC. Optionelle wird eine Vielzahl von Emitterfolgerschaltungen in die Schaltungen 20A bis 20C vorgesehen. Der Betrieb der Signalverteilungsschaltung ist ähnlich dem der Signalverteilungsschaltung, die in Fig. 30 gezeigt ist. Die Merkmale der Signalverteilungsschaltung, die in Fig. 31 gezeigt ist sind ebenfalls ähnlich denen der Signalverteilungsschaltung, die in Fig. 30 gezeigt ist.
Im Vergleich der in Fig. 30 und 31 gezeigten Signalverteilungsschaltungen ist bei der Signalverteilungsschaltung, die in Fig. 30 gezeigt ist, eine hohe Spannung VCC höher als die der Signalverteilungsschaltung, die in Fig. 31 gezeigt ist, und die Amplituden der verteilten Signale sind die gleichen. Umgekehrt ist in der Signalverteilungsschaltung, die in Fig. 31 gezeigt ist jede Amplitude der verteilten Signale 1/n, wobei n die Anzahl von Transistorschaltungen mit Basis auf Masse bezeichnet.
Fig. 32 bis 37 zeigen Schaltungsdiagramme der Signalverteilungsschaltungen, die in Fig. 30 und 31 gezeigt sind.
Die in Fig. 32 und 33 gezeigten Signalverteilungsschaltungen entsprechen der Signalverteilungsschaltung, die in Fig. 30 gezeigt ist. Die Basen der Transistoren Q&sub2;&sub1;, Q&sub2;&sub2;, Q21a, Q21b, Q22a, und Q22b mit der Basis auf Masse sind auf Masse gelegt über Vorspannungsversorgungsschaltung VB1 und VB2. Emitter der Transistoren Q&sub3;&sub1;, Q&sub1;&sub1; und Q&sub1;&sub2; sind auf Masse gelegt über einen Widerstand R&sub5;&sub1;, dienend als die Stromquelle und eine Stromquelle CS&sub1;&sub1;. In Fig. 32 ist die Vorspannungsstromquelle BC gebildet durch einen Widerstand R&sub4;&sub1;. DA die in Fig. 33 gezeigte Signalverteilungsschaltung differentielle betrieben ist, sind zwei Vorspannungsstromquellen BCa und BCb vorgesehen.
Die Signalverteilungsschaltungen, die in Fig. 36 bis 37 gezeigt sind entsprechen der Signalverteilungsschaltung, die in Fig. 31 gezeigt ist. In Fig. 34 und 35 ist die Vorspannungsstromquelle BC gebildet durch eine Stromspiegeltyp-Stromquellenschaltung. Die Signalverteilungsschaltung, die in Fig. 37 gezeigt ist, ist differentiell betrieben.
Eine Signalsynthetisierungsschaltung wird beschrieben werden.
Fig. 38 und 39 zeigen Signalsynthetisierungsschaltungen nach dem Stand der Technik. Der Betrieb dieser Signalsynthetisierungsschaltung ist wohlbekannt, und somit wird eine Beschreibung davon unterlassen werden. In der Signalsynthetisierungsschaltung, die in Fig. 38 gezeigt ist, sind Emitterfolgerausgaben der Transistoren Q&sub3;&sub0; und Q&sub4;&sub0; verbunden mit einer Schaltung 40. Die Signalsynthetisierungsschaltungen, die in Fig. 38 gezeigt ist, leidet unter denselben Mängeln wie die der Signalverteilungsschaltung, die in Fig. 29 gezeigt ist.
Ebenfalls leidet die Signalsynthetisierungsschaltung, die in Fig. 39 gezeigt ist, unter Mängeln ähnlich denen, der Signalverteilungsschaltung, die in Fig. 28 gezeigt ist, da die Basis-Kollektor-Kondensatoren der Kondensatoren Q&sub3;&sub0; und Q&sub4;&sub0; parallel mit einem Lastwiderstand R verbunden sind.
Fig. 40 zeigt ein Schaltungsdiagramm zum Zeigen des Prinzips einer Signalsynthetisierungsschaltung.
Die Signalsynsthetisierungsschaltung beinhaltet eine Vielzahl von Stromantriebsquellen ID&sub1; bis IDn, vorgesehen in Übereinstimmung mit der Anzahl der Eingabesignale SIN1 bis SINn, die zu synthetisieren sind, ein Transistor Q mit Basis auf Masse, ein Lastwiderstand R sowie eine Vorspannungsstromquelle BC. Jede Stromantriebsquelle ID beinhaltet einen Transistor, wobei ein Emitter davon operativ auf Masse liegt und eine Basis davon das Eingabesignal SIN empfängt. Wie klar erscheint, ist die Signalsynthetisierungsschaltung grundlegendermaßen gebildet durch eine Kombination der Kaskodenkonfigurationsschaltung und der Stromquelle BC.
In Fig. 40 ändern die Stromantriebsschaltungen ID&sub1; bis IDn die Spannungseingabesignale SIN1 bis SINn auf Stromsignale I&sub1; bis In, und die Stromsignale I&sub1; bis In werden synthetisiert an einem gemeinsam verbundenen Punkt zu I&sub0; = I&sub1; + I&sub2; + . . . + In. Das synthetisierte Stromsignal I&sub0; wird geändert auf eine Spannung V&sub0; am Lastwiderstand R. Diese Spannung V&sub0; wird zugeführt an eine Schaltung 40. Da der Transistor Q mit Basis auf Masse eine Verbindung zwischen dem Stromantriebsquellen ID&sub1; bis IDn und dem Lastwiderstand R separiert, ist der widrige Einfluß aufgrund einer Streukapazität auf die Stromantriebsquellen ID&sub1; bis IDn verhindert. Da zusätzlich Ausgabeimpedanzen der Stromantriebsschaltungen ID&sub1; bis IDn hoch sind, ist eine gegenseitige Schnittstelle zwischen den Stromantriebsquellen ID&sub1; bis IDn im wesentlichen vermieden. Weiterhin eliminiert die Vorsehung der Vorspannungsstromquelle BC den widrigen Effekt aufgrund des Streukondensators, der mit der Transferleitung 11 verbunden ist. Daraus resultierend schafft die Signalsynthetisierungsschaltung, die in Fig. 40 gezeigt ist viele Fan-Ins und arbeitet unter einer hohen Geschwindigkeit ohne eine Verzerrung der Frequenzcharakteristik.
Fig. 41 und 42 zeigen weitere Signalsynthetisierungsschaltungen. Fig. 43 zeigt ein Schaltungsdiagramm einer Ausführungsform dessen Signalsynthetisierungsschaltungen in Übereinstimmung mit der vorliegenden Erfindung. Die Konfiguration und der Betrieb dieser Signalsynthetisierungsschaltungen erscheinen klar aus der obigen Beschreibung.
Insbesondere überwindet eine Signalsynthetisierungsschaltung der vorliegenden Erfindung die obigen Mängel des Lastwiderstands, der gemeinhin als Typ von Signalsynthetisierungsschaltung, die in Fig. 39 gezeigt ist, benutzt wird.

Claims

1. Pegelverschiebeschaltung mit:

einer Stromantriebsschaltung (ID) einschließlich von zumindest einem Eingabetransistor (Q&sub1;&sub1;, Q&sub1;&sub2;; Q&sub3;&sub0;, Q&sub4;&sub0;), wobei der Emitter davon betriebsmäßig auf Masse gelegt ist und eine Basis davon ein jeweiliges Eingabesignal (SIN1; SIN2) empfängt;

einer Lasttransistorschaltung einschließlich von zumindest einem Lasttransistor (Q; Q&sub2;&sub1;; Q&sub2;&sub2;), wobei die Basis von jedem Lasttransistor betriebsmäßig auf Masse liegt und der Emitter von jedem Lasttransistor verbunden ist mit dem Kollektor eines jeweiligen Eingabetransistors (Q&sub1;&sub1;, Q&sub1;&sub2;; Q&sub3;&sub0;, Q&sub4;&sub0;);

einer Vorspannungsstromquelle, die angeschlossen ist zwischen dem Emitter des Lasttransistors und Masse, wobei ein jeweiliger Strom, der durch die Vorspannungsstromquelle erzeugt wird, an jeden Lasttransistor geliefert wird zum Aufrechterhalten einer Vorwärts-Basis-Emitter-Spannung (VBE) von jedem Lasttransistor; und

einer Lastwiderstandsschaltung einschließlich von zumindest einem Lastwiderstand (R; R&sub2;&sub1;, R&sub2;&sub2;), verbunden zwischen dem Kollektor eines jeweiligen Lasttransistors (Q; Q&sub2;&sub1;, Q&sub2;&sub2;) in der Lasttransistorschaltung und einer Leistungsversorgungsspannung (VCC), wobei ein Ausgabesignal (SOUT1, SOUT2) vorgesehen ist an dem Kollektor jedes Lasttransistors;

dadurch gekennzeichnet, daß

die Vorspannungsstromquelle einer Stromspiegelschaltung (CS&sub2;, CS&sub3;) für jeden zu liefernden Strom umfaßt, wobei zumindest eine der Stromspiegelschaltungen verbunden ist mit einer Steuerspannungsquelle (VC) zum Verschieben des Pegels des Ausgabesignals um einen Wert, der durch die Steuerspannungsquelle (VC) definiert ist.

2. Pegelverschiebeschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Stromantriebsschaltung (ID) erste und zweite Eingabetransistoren (Q&sub1;&sub1; und Q&sub1;&sub2;) beinhaltet, die parallel verbunden zum differentiellen Arbeiten ansprechend auf die zwei Eingabesignale (SIN1 und SIN2), die mit den Basen davon verbunden sind, und eine Stromquelle (CS&sub1;), die angeschlossen ist zwischen den Emittern der ersten und zweiten Eingabetransistoren (Q&sub1;&sub1;, Q&sub1;&sub2;) und Masse,

wobei die Lasttransistorschaltung erste und zweite Lasttransistoren (Q&sub2;&sub1; und Q&sub2;&sub2;) beinhaltet, die Emitter des ersten Lasttransistors verbunden sind mit dem Kollektor des ersten Eingabetransistors, der Emitter des zweiten Lasttransistors verbunden ist mit dem Kollektor des zweiten Eingabetransistors und die Basen der ersten und zweiten Lasttransistoren gemeinsam verbunden sind und betriebsmäßig auf Masse gelegt sind,

wobei die Lastwiderstandsschaltung beinhaltet:

zwei Lastwiderstände (R&sub2;&sub1; und R&sub2;&sub2;), verbunden mit Kollektoren der ersten und zweiten Lasttransistoren, zum Ausgeben von zwei Ausgabesignalen (SOUT1 und SOUT2) von Punkten, an denen die Kollektoren und die Lastwiderstände gemeinsam verbunden sind, und

wobei die Stromspiegelschaltung erste bis dritte Stromquellentransistoren (Q&sub4;, Q&sub5; und Q&sub1;&sub4;; Q&sub8;, Q&sub9; und Q&sub1;&sub3;), die parallel verbunden sind, beinhaltet, wobei Kollektoren der ersten und zweiten Stromquellentransistoren (Q&sub4;, Q&sub5;; Q&sub8;, Q&sub9;) jeweils verbunden sind mit den Emittern der ersten und zweiten Lasttransistoren, wobei die Steuerspannungsquelle (VC) verbunden ist mit einem Kollektor des dritten Stromquellentransistors (Q&sub1;&sub4;), wobei der Kollektor des dritten Stromquellentransistors (Q&sub1;&sub4;; Q&sub1;&sub4;) verbunden ist mit einer Basis davon, die gemeinsam verbunden ist mit der Basis des zweiten Stromquellentransistors (Q&sub5;; Q&sub9;), und wobei zweite bis vierte Stromquellenwiderstände (R&sub4;, R&sub5; und R&sub1;&sub2;; R&sub4;, R&sub5; und R&sub1;&sub0;), jeweils angeschlossen zwischen Emittern der ersten bis dritten Stromquellentransistoren und Masse.

3. Pegelverschiebeschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Stromantriebsschaltung (ID) erste und zweiten Eingabetransistoren (Q&sub1;&sub1; und Q&sub1;&sub2;) enthält, die parallel verbunden sind, zum differentiellen Arbeiten ansprechend auf zwei Eingabesignale (SIN1 und SIN2), verbunden mit Basen davon, und eine Stromquelle (CS&sub1;), verbunden zwischen Emittern der ersten und zweiten Eingabetransistoren und Masse,

wobei die Lasttransistorschaltung erste und zweite Lasttransistoren (Q&sub2;&sub1; und Q&sub2;&sub2;) enthält, der Emitter des ersten Lasttransistors verbunden ist mit dem Kollektor des ersten Eingabetransistors, der Emitter des zweiten Lasttransistors verbunden ist mit dem Kollektor des zweiten Eingabetransistors und Basen der ersten und zweiten Lasttransistoren gemeinsam verbunden sind und betriebsmäßig auf Masse gelegt sind;

wobei die Lastwiderstandsschaltung beinhaltet:

zwei Lastwiderstände (R&sub2;&sub1; und R&sub2;&sub2;), verbunden mit Kollektoren der ersten und zweiten Lasttransistoren, zum Ausgeben von zwei Ausgabesignalen (SOUT1 und SOUT2) von Punkten, in denen die Kollektoren und die Lastwiderstände gemeinsame verbunden sind, und

wobei die Stromspiegelschaltung erste bis dritte Stromquellentransistoren (Q&sub4;, Q&sub5; und Q&sub1;&sub4;) umfaßt, die parallel verbunden sind, wobei Kollektoren der ersten und zweiten Stromquellentransistoren (Q&sub4;, Q&sub5;) jeweils verbunden sind mit den Emittern der ersten und zweiten Lasttransistoren, die Steuerspannungsquelle (VC) verbunden ist mit einem Kollektor des dritten Stromquellentransistors (Q&sub1;&sub4;), der Kollektor des dritten Stromquellentransistors verbunden ist mit einer Basis davon, die gemeinsam verbunden ist mit den Basen der ersten und zweiten Stromquellentransistoren, und wobei zweite bis vierte Stromquellenwiderstände (R&sub4;, R&sub5; und R&sub1;&sub2;) jeweils angeschlossen zwischen Emittern der ersten bis dritten Stromquellentransistoren und Masse.

4. Pegelverschiebeschaltung nach Anspruch 2, dadurch gekennzeichnet, daß eine Halteschaltung (FF) angeschlossen ist mit seinen Eingängen an die Lastwiderstandsschaltung.

5. Pegelverschiebeschaltung nach Anspruch 1, dadurch gekennzeichnet, daß

die Stromantriebsschaltung (ID) erste und zweite Eingabetransistoren (Q&sub1;&sub1; und Q&sub1;&sub2;) beinhaltet, die parallel verbunden sind zum differentiellen Arbeiten entsprechend auf zwei Eingabesignale (SIN1 und STN2), die mit Basen davon verbunden sind, und eine Stromquelle (CS&sub1;), angeschlossen zwischen den Emittern der ersten und zweiten Eingabetransistoren (Q&sub1;&sub1;, Q&sub1;&sub2;) und Masse,

wobei die Lasttransistorschaltung erste und zweite Lasttransistoren (Q&sub2;&sub1; und Q&sub2;&sub2;) beinhaltet, der Emitter des ersten Lasttransistors verbunden ist mit dem Kollektor des ersten Eingabetransistors, der Emitter des zweiten Lasttransistors verbunden ist mit dem Kollektor des zweiten Eingabetransistors und Basen der ersten und zweiten Lasttransistoren gemeinsam verbunden sind und betriebsmäßig aus Masse gelegt sind,

wobei die Lastwiderstandsschaltung beinhaltet:

zwei Lastwiderstände (R&sub2;&sub1; und R&sub2;&sub2;), verbunden mit den Kollektoren der ersten und zweiten Lasttransistoren, zum ausgeben zweier Ausgabesignale (SOUT1 und SOUT2) von Punkten, an denen die Kollektoren und die Lastwiderstände gemeinsam verbunden sind, und

wobei die Vorspannungsstromquelle beinhaltet:

die erste und zweite Stromspiegelschaltung (CS&sub2;, CS&sub3;), jeweils verbunden mit den ersten und zweiten Lasttransistoren.

6. Pegelverschiebeschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die erste Stromspiegelschaltung verbunden ist mit der Steuerspannungsquelle (VC) zum Ändern eines davon gelieferten Stroms.

7. Pegelverschiebeschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Stromspiegelschaltung verbunden ist mit der Steuerschaltungsquelle (VC) zum Ändern eines davon gelieferten Stroms.

8. Pegelverschiebeschaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine Vielzahl der Stromantriebsschaltungen (ID&sub1; bis Idn) parallel verbunden sind, wobei jede Stromantriebsschaltung ein Eingabesignal (SIN) empfängt, das zu synthetisieren ist, wobei die Vorspannungsstromquelle und der Emitter von zumindest einem Lasttransistor (Q) in der Lasttransistorschaltung verbunden sind mit dem gemeinsam verbundenen Kollektoren der parallelen Stromantriebsschaltungen.

9. Pegelverschiebeschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Halteschaltung (FF) eine Haupthalteschaltung (ML), angetrieben durch einen Zeittakt (CLK), und eine Unterhalteschaltung (SL), angetrieben durch einen invertierten Zeittakt (CLK), enthält.

10. Pegelverschiebeschaltung nach Anspruch 9, dadurch gekennzeichnet, daß die Haupthalteschaltung (ML) umfaßt:

ein erstes Paar von Emitterfolger-Transistoren (Q&sub4;&sub0;, Q&sub4;&sub1;) die parallel verbunden sind, mit ihren Basen verbunden mit der Lastwiderstandsschaltung, ihren Kollektoren verbunden mit ihrer Leistungsversorgungsschaltung (VCC) ihre jeweiligen Lastwiderstände (R&sub4;&sub1;, R&sub4;&sub2;), und ihren Emittern verbunden mit einem Transistor (Q&sub4;&sub2;), der den Zeittakt (CLK) an seiner Basis empfängt; und

ein zweites Paar von Emitterfolger-Transistoren (Q&sub4;&sub1;, Q&sub4;&sub2;), die parallel verbunden sind, mit ihren Basen verbunden mit den jeweiligen Kollektoren des ersten Paares von Emitterfolger-Transistoren (Q&sub4;&sub0;, Q&sub4;&sub1;) und mit ihren Emittern verbunden mit einem Transistor (Q&sub4;&sub5;), der eine Referenzspannung (VS) an seiner Basis empfängt;

wobei die Emitter der Transistoren (Q&sub4;&sub2;, Q&sub4;&sub5;) mit einer Konstantstromquelle (CS&sub4;) verbunden sind.