JP3391374B2 - クロスポイントスイッチ回路および基本スイッチセル電子回路 - Google Patents

Description

【発明の詳細な説明】

（目次） 発明の属する技術分野 従来の技術（図２１〜図２５） 発明が解決しようとする課題（図２６） 課題を解決するための手段 発明の実施の形態 （Ａ）クロスポイントスイッチ回路の説明（図１〜図
８，図２０） （Ｂ）基本スイッチセルの説明 （Ｂ１）基本スイッチセルの第１の態様の説明（図９〜
図１５） （Ｂ２）基本スイッチセルの第２の態様の説明（図１６
〜図１９） （Ｃ）その他（図２０） 発明の効果

【０００１】

【発明の属する技術分野】本発明は、クロスポイントス
イッチ回路および基本スイッチセル電子回路に関し、特
に、ＷＤＭ(Wavelength Division Multiplex) 技術を利
用した光ネットワーク上の伝送装置〔例えば、光クロス
コネクト装置や光ＡＤＭ(Add Drop Multiplexer)等〕に
必要なチャンネルスイッチ機能部分に用いて好適な、ク
ロスポイントスイッチ回路および基本スイッチセル電子
回路に関する。

【０００２】

【従来の技術】近年、インターネット等に代表されるよ
うに、その通信需要の爆発的な増大に対応すべく、例え
ば図２１に模式的に示すような、ＷＤＭ技術を利用した
超高速，大容量（例えば、１０ギガビット、将来的には
テラビット容量程度まで）の光（フォトニック）ネット
ワークの実現が非常に重要になってきている。このよう
な光ネットワークの構築には、一般に、光クロスコネク
ト（ＯＸＣ）装置や光(Optical) ＡＤＭが用いられる。

【０００３】ここで、光クロスコネクト（ＯＸＣ）装置
は、受信ＷＤＭ信号を波長（チャンネル）単位に任意の
チャンネル信号として出力（クロスコネクト）すること
ができるもの（図２２参照）であり、光ＡＤＭは、受信
ＷＤＭ信号についてチャンネル単位にAdd/Drop/Through
制御を行なうことにより、所望のネットワークからの或
るチャンネルの光信号を本線の信号に挿入（アッド）し
たり、本線から所望のネットワークへの或るチャンネル
の光信号を抽出して分岐（ドロップ）したり、本線の或
るチャンネルの光信号をドロップせずにスルーしたりす
ることができるもの（図２３参照）である。

【０００４】従って、図２２，図２３に示すように、こ
れらの光クロスコネクト装置や光ＡＤＭを必要に応じて
所望のエリアに配備すれば、ＳＤＨ(Synchronous Digit
al Hierarchy）伝送網やＳＯＮＥＴ(Synchronous Optic
al Network），ＡＴＭ(Asynchronous Transfer Mode)網
等の任意のネットワークで扱われる信号を光信号でチャ
ンネル単位に所望のネットワークへ高速に伝送すること
のできる、柔軟な光ネットワークの構築が可能になる。

【０００５】このため、上記の光クロスコネクト装置や
光ＡＤＭには、上記のようなチャンネル（光信号）切り
替えのためのスイッチが必要になる。即ち、光クロスコ
ネクト装置では、何本か束になった光ファイバに流れる
ＷＤＭ信号の信号伝達経路をチャンネル単位でダイナミ
ックに切り替えるための多入出力型のスイッチ（クロス
ポイントスイッチと呼ばれる）が必要になり、光ＡＤＭ
では、例えば、本線から全チャンネルの光信号を分波し
て各光信号の接続先切り替えを行なうためのクロスポイ
ントスイッチが必要になる。

【０００６】このクロスポイントスイッチとしては、現
在、チャンネル切り替えを光信号のまま行なうことので
きる光（空間）スイッチが主に研究・開発されている。
この光スイッチとして代表的なものには、ＰＩ−ＬＯＳ
Ｓ(Path-independent Insertion Loss) 型光スイッチと
呼ばれるものがあり、このＰＩ−ＬＯＳＳ型光スイッチ
は、例えば図２４に示すように、ＬｉＮｂＯ₃ 基板１０
０上に形成された光導波路１０１の各交点（Ｓｘｙ：１
≦ｘ≦４，１≦ｙ≦４）の温度を制御することで光の屈
折率を変化させて光信号経路を切り替えることができる
ものである。

【０００７】具体的には、或る１箇所の交点Ｓｘｙの光
導波路１０１の接続状態のみがバー状態になるようにそ
の交点Ｓｘｙの温度制御を行ない、他の全交点の光導波
路１０１の接続状態はクロス状態になるように温度制御
すると、入力ハイウェイ＃ｘに送られてきた光信号を出
力ハイウェイ＃ｙに出力することができる。例えば、交
点Ｓ１２（ｘ＝１，ｙ＝２）のみをバー状態に制御する
と、入力ハイウェイ＃１に送られてきた光信号は、図２
４中に太実線で示すような経路（パス）を通って、最終
的に出力ハイウェイ＃２に出力されることになる。

【０００８】つまり、このＰＩ−ＬＯＳＳ型光スイッチ
は、上記の各交点Ｓｘｙを光学的な２入力２出力型の基
本スイッチセルとし、これらの各基本スイッチセルを図
２に示すように４行４列（４×４）の行列状に配置・接
続し、任意の１つの基本スイッチセルＳｘｙの接続状態
をバー状態に制御することで、任意の入力ハイウェイ＃
ｘと任意の出力ハイウェイ＃ｙとの接続が可能になって
いるのである。

【０００９】このような構成をとることで、上記のＰＩ
−ＬＯＳＳ型光スイッチでは、例えば次のようなメリッ
トが得られる。 どのような経路をとっても光信号が経由する交点（基
本スイッチセル）Ｓｘｙの数は同じ（図２４では４個）
になるため、各出力ハイウェイ＃ｙへ向かう光信号は各
パス毎にそれぞれ同じ量の損失を受けることになり、各
出力ハイウェイ＃ｙからの光信号レベルにバラツキが生
じない。

【００１０】各基本スイッチセルＳｘｙ間が光導波路
１０１によって接続されていることになるので、各パス
間の漏話（クロストーク）が非常に少ない。なお、この
ようなＰＩ−ＬＯＳＳ型光スイッチは、現状で、８×８
程度のものまでが実用化段階になっている。また、その
構成上、非閉塞（ノンブロッキング）型スイッチとなっ
ている。

【００１１】これに対し、電子回路によるクロスポイン
トスイッチ（以下、単に「電気スイッチ」ということも
ある）も各メーカで検討されている。これは、光クロス
コネクト装置や光ＡＤＭでは、伝送損失保証等のため装
置内で一旦受信機にて受信・終端して光信号を電気信号
にＯ／Ｅ変換する場合も多く、電気スイッチの方が光ス
イッチよりも適用しやすい状況があるためである。

【００１２】このような電気スイッチとしては、現状で
は、例えば図２５に示すようなメッシュ構造（Ｎ入力Ｇ
出力の格子形：Ｎ，Ｇは２以上の整数）のもの（電気ス
イッチ２００）が主流で、上記の光スイッチに比べて、
小型化，低消費電力化が比較的容易であり、また、安価
に製造することができる等のメリットがある。なお、１
０ギガビット（Ｇｂ／ｓ）程度の超高速信号を扱える電
気スイッチ２００としては、現状では、１６×１６程度
までのものが研究段階にある。

【００１３】

【発明が解決しようとする課題】ところで、多波長（例
えば、ファイバ１本当たり３２波長以上）のＷＤＭシス
テムを基本とした大規模（大容量）光ネットワークを実
現するためには、上述したようなクロスポイントスイッ
チには、光及び電気のいずれの場合にも、超高速信号
（１０Ｇｂ／ｓ程度）を扱うことができ、また、信号速
度に依存しない多チャンネルのものが必要とされる。例
えば、光ＡＤＭでは少なくとも１６×１６以上のクロス
ポイントスイッチが必要であり、光クロスコネクト装置
では５１２×５１２程度のクロスポイントスイッチが要
求されている。

【００１４】しかしながら、上述したように、１０Ｇｂ
／ｓ程度までの超高速信号を扱える単体（１段リンク構
成）のクロスポイントスイッチとしては、現状では、８
×８〜１６×１６程度の入出力チャンネルサイズが限界
であり、それ以上のチャンネルサイズのスイッチの実現
は非常に難しい。例えば、光スイッチ（ＰＩ−ＬＯＳＳ
型光スイッチ）の場合は、光導波路１０１の交点Ｓｘｙ
において光損失により光信号レベルが低下してしまうた
め、多チャンネル化することが困難になっている。これ
を解決するには、各チャンネルの入出力に光アンプ等の
増幅機能を挿入すればよいが、コストがかかるだけでな
く、装置規模，消費電力の増大にもつながる。

【００１５】また、このＰＩ−ＬＯＳＳ型光スイッチの
場合は、光導波路１０１を用いるのでどうしても長い基
板１００を用いることになりサイズを小さくできず、大
きなチャンネルサイズのスイッチを構成できない。さら
に、前述したように温度によるスイッチ制御を行なうた
め、温度コントローラ等が各交点Ｓｘｙ毎に必要でこれ
も全体のサイズを大きくする要因となり、多チャンネル
化を困難にしている要因の１つになっている。

【００１６】なお、近年では、クロスポイントスイッチ
には上述したクロス／バー切り替え以外に同報機能（例
えば、１つの入力を２つ以上の出力にそれぞれ分配出力
する機能）を行なえることも要求されているが、光スイ
ッチでは、光信号の分配による光損失の補償が容易でな
い等の理由で、このような同報機能を実現することは非
常に困難である。

【００１７】一方、図２５に示したようなメッシュ構造
の電気スイッチ２００の場合は、信号伝達経路が各チャ
ンネル毎に異なるため、チャンネルサイズを大きくすれ
ばする程、各チャンネル毎に入出力間の信号伝達時間や
出力波形等に大きな差が出てしまうことになる。また、
電気スイッチ２００の場合は、電気的な配線を行なうた
め、チャンネルサイズを大きくすると、配線の浮遊容量
やインダクタンス，交差配線相互間の容量結合などの影
響が大きくなり、１０Ｇｂ／ｓという超高速信号に対す
る特性安定化を図ることが非常に難しくなる。また、配
線間での漏話の影響も大きい。

【００１８】従って、単体のクロスポイントスイッチ
（以下、単体スイッチという）では、光，電気ともに、
５１２×５１２程度までの多チャンネル化を図るのは現
状では略不可能である。そこで、例えば図２６に示すよ
うに、複数の単体スイッチ３００を交換機等で使用され
ているスイッチのように多段に接続して（多段リンク構
成）、チャンネルサイズを拡大することが考えられる
が、この場合は、各単体スイッチ間（段間）の配線接続
が非常に複雑になる。即ち、立体的な交差配線が多数必
要になるため、単純な平面接続は不可能である。

【００１９】特に、１０Ｇｂ／ｓ程度という超高速信号
を扱う場合には、各単体スイッチ間の接続に同軸線や光
ファイバ等が必要になるので、上記のような複雑な配線
を行なうには、空間的に非常に大きなスペースが必要に
なり、装置規模の増大化を招くだけでなく、配線作業に
も膨大な工数，労力が必要になる。従って、装置の小型
化が困難になるばかりでなく、組立・製造も困難で、低
コスト化も困難になり、量産するには極めて不向きであ
る。また、チャンネルサイズの拡張性といった構成の柔
軟性にも乏しい。

【００２０】本発明は、このような課題に鑑み創案され
たもので、最小限の空間的スペースで、チャンネルサイ
ズをいくらでも簡単且つ柔軟に拡張することができ、ま
た、その組立・製造も容易な、クロスポイントスイッチ
回路を提供することを目的とする。また、同報機能や超
高速信号に対する特性安定性等を実現することのでき
る、基本スイッチセル電子回路を提供することも目的と
する。

【００２１】

【課題を解決するための手段】このような目的を達成す
るために、本発明のクロスポイントスイッチ回路（請求
項１）は、複数の入力ハイウェイと複数の出力ハイウェ
イとを有し、該入力ハイウェイへの入力を任意の該出力
ハイウェイへ切替出力するクロスポイントスイッチ回路
において、それぞれ第１及び第２入力端子と第１及び第
２出力端子とを有し任意の入力端子と任意の出力端子と
の接続を切り替えることのできる複数の２入力２出力型
の基本スイッチセルがｍ×ｎ（ｍ，ｎはそれぞれ２以上
の整数）の行列状に配置されるとともに、該行列の第１
行に位置する基本スイッチセルの該第１入力端子が該行
列の該第１行側の一辺に設けられた第１の外部接続手段
内の入力端子回路に接続され、該第１行に位置する該基
本スイッチセルの該第１出力端子が該第１の外部接続手
段内の出力端子回路に接続され、且つ、該行列の最終行
に位置する基本スイッチセルの該第２入力端子が該行列
の該最終行側の一辺に設けられた第２の外部接続手段内
の入力端子回路に接続され、該最終行に位置する該基本
スイッチセルの該第２出力端子が該第２の外部接続手段
内の出力端子回路に接続され、さらに、該入力ハイウェ
イの１つが該第１の外部接続手段内の別の出力端子回路
に該行列の第１列側の一辺に設けられた第３の外部接続
手段を介して接続され、別の該入力ハイウェイの１つが
該第２の外部接続手段内の別の出力端子回路に該第３の
外部接続手段を介して接続され、その他の該入力ハイウ
ェイが該行列の第１列に位置する基本スイッチセルの該
第１又は第２入力端子に該第３の外部接続手段を介して
接続され、該出力ハイウェイがそれぞれ該行列の最終列
側の一辺に設けられた第４の外部接続手段を介して該最
終列に位置する基本スイッチセルの該第１又は第２出力
端子に接続されたことを特徴としている。なお、以下、
このクロスポイントスイッチ回路を「単体スイッチ回
路」ということもある。

【００２２】また、本発明のクロスポイントスイッチ回
路（請求項２）は、上記の単体スイッチ回路を複数そな
え、これらの各単体スイッチ回路が行列状に配置される
とともに、隣接する単体スイッチ回路同士が、互いの隣
接する外部接続手段を介して相互に接続されていること
を特徴としている。なお、以下、このクロスポイントス
イッチ回路を「単体スイッチ回路群」ということもあ
る。

【００２３】さらに、本発明のクロスポイントスイッチ
回路（請求項３）は、上記の単体スイッチ回路群を複数
そなえ、これらの各単体スイッチ回路群が立体的に配置
されるとともに、隣接する単体スイッチ回路群同士が、
互いの隣接する外部接続手段を介して行列状の配置にな
るよう相互に接続されていることを特徴としている。な
お、以下、このクロスポイントスイッチ回路を「立体構
造スイッチ回路」ということもある。

【００２４】ここで、この立体構造スイッチ回路は、上
記の単体スイッチ回路群の外部接続手段同士がフラット
ケーブルにより接続されていてもよい（請求項４）。ま
た、上記のクロスポイントスイッチ回路（単体スイッチ
回路）は、以下の（１）〜（１６）に示す入力端子回路
および出力端子回路をそなえて構成され、下記（１），
（２），（１０）及び（１３）に示す端子回路で上記第
１の外部接続手段が構成され、下記（３），（４），
（１２）及び（１４）に示す端子回路で上記第２の外部
接続手段が構成され、下記（５），（６），（９）及び
（１１）に示す端子回路で上記第３の外部接続手段が構
成され、下記（７），（８），（１５）及び（１６）に
示す端子回路で上記第４の外部接続手段が構成されるの
が好ましい（請求項５）。

【００２５】（１）第１行ｊ列（１≦ｊ≦ｎ−１）に位
置する基本スイッチセルの第１出力端子と他の第１のク
ロスポイントスイッチ回路の第ｍ行ｊ＋１列に位置する
基本スイッチセルの第２入力端子との接続を可能にする
ｎ−１個の第１出力端子回路。 （２）第１行ｊ＋１列に位置する基本スイッチセルの第
１入力端子と上記の第１のクロスポイントスイッチ回路
の第ｍ行ｊ列に位置する基本スイッチセルの第２出力端
子との接続を可能にするｎ−１個の第１入力端子回路。

【００２６】（３）第ｍ行ｊ列に位置する基本スイッチ
セルの第２出力端子と他の第２のクロスポイントスイッ
チ回路の第１行ｊ＋１列に位置する基本スイッチセルの
第１入力端子との接続を可能にするｎ−１個の第２出力
端子回路。 （４）第ｍ行ｊ＋１列に位置する基本スイッチセルの第
２入力端子と上記の第２のクロスポイントスイッチ回路
の第１行ｊ列に位置する基本スイッチセルの第１出力端
子との接続を可能にするｎ−１個の第２入力端子回路。

【００２７】（５）第ｉ行１列（１≦ｉ≦ｍ−１）に位
置する基本スイッチセルの第２入力端子と他の第３のク
ロスポイントスイッチ回路の第ｉ＋１行ｎ列に位置する
基本スイッチセルの第１出力端子との接続を可能にする
ｍ−１個の第３入力端子回路。 （６）第ｉ＋１行１列に位置する基本スイッチセルの第
１入力端子と第３のクロスポイントスイッチ回路の第ｉ
行ｎ列に位置する基本スイッチセルの第２出力端子との
接続を可能にするｍ−１個の第４入力端子回路。

【００２８】（７）第ｉ行ｎ列に位置する基本スイッチ
セルの第２出力端子と他の第４のクロスポイントスイッ
チ回路の第ｉ＋１行１列の第１入力端子との接続を可能
にするｍ−１個の第３出力端子回路。 （８）第ｉ＋１行ｎ列に位置する基本スイッチセルの第
１出力端子と第４のクロスポイントスイッチ回路の第ｉ
行１列に位置する基本スイッチセルの第２入力端子との
接続を可能にするｍ−１個の第４出力端子回路。

【００２９】（９）上記の第３のクロスポイントスイッ
チ回路の第１行ｎ列に位置する基本スイッチセルの第１
出力端子との接続を可能にする１個の第５入力端子回
路。 （１０）この第５入力端子回路と接続され上記の第１の
クロスポイントスイッチ回路の第ｍ行１列に位置する基
本スイッチセルの第２入力端子との接続を可能にする１
個の第５出力端子回路。

【００３０】（１１）上記の第３のクロスポイントスイ
ッチ回路の第ｍ行ｎ列に位置する基本スイッチセルの第
２出力端子との接続を可能にする１個の第６入力端子回
路。 （１２）この第６入力端子回路と接続され第２のクロス
ポイントスイッチ回路の第１行１列に位置する基本スイ
ッチセルの第１入力端子との接続を可能にする１個の第
６出力端子回路。

【００３１】（１３）第１行１列に位置する基本スイッ
チセルの第１入力端子と上記の第１のクロスポイントス
イッチ回路の第６出力端子との接続を可能にする１個の
第７入力端子回路。 （１４）第ｍ行１列に位置する基本スイッチセルの第２
入力端子と上記の第２のクロスポイントスイッチ回路の
第５出力端子回路との接続を可能にする１個の第８入力
端子回路。

【００３２】（１５）第１行ｎ列に位置する基本スイッ
チセルの第１出力端子と上記の第４のクロスポイントス
イッチ回路の第５入力端子回路との接続を可能にする１
個の第７出力端子回路。 （１６）第ｍ行ｎ列に位置する基本スイッチセルの第２
出力端子と上記の第４のクロスポイントスイッチ回路の
第６入力端子回路との接続を可能にする１個の第８出力
端子回路。

【００３３】なお、上記の第１のクロスポイントスイッ
チ回路が接続されない場合は、第５出力端子回路と第１
行１列に位置する基本スイッチセルの第１入力端子側の
第７入力端子回路とが接続されるとともに、第１行ｊ列
に位置する基本スイッチセルの第１出力端子側の第１出
力端子回路と第１行ｊ＋１列に位置する基本スイッチセ
ルの第１入力端子側の第１入力端子回路とがそれぞれ接
続されるのがよい（請求項６）。

【００３４】また、上記の第２のクロスポイントスイッ
チ回路が接続されない場合は、上記の第６出力端子回路
と第ｍ行１列に位置する基本スイッチセルの第２入力端
子側の第８入力端子回路とが接続されるとともに、上記
の第ｍ行ｊ列に位置する基本スイッチセルの第２出力端
子側の第２出力端子回路と第ｍ行ｊ＋１列に位置する基
本スイッチセルの第２入力端子側の第２入力端子回路と
がそれぞれ接続されるのがよい（請求項７）。

【００３５】さらに、上記の第３〜第６入力端子回路
は、それぞれ、行列の第１列を成す一辺側、上記の第
３，第４，第７および第８出力端子回路は、それぞれ、
行列の第ｎ列を成す一辺側、上記の第１，第７入力端子
回路および第１，第５出力端子回路は、それぞれ、行列
の第１行を成す一辺側、上記の第２，第８入力端子回路
および第２，第６出力端子回路は、それぞれ、行列の第
ｍ行を成す一辺側にそれぞれ設けてもよい（請求項
８）。

【００３６】さらに、上記の基本スイッチセルは、電子
回路により構成されていてもよいし（請求項９）、光学
回路により構成されていてもよい（請求項１０）。ここ
で、上記の基本スイッチセルが電子回路により構成され
る場合は、第１入力端子と第１出力端子及び第２出力端
子のいずれか一方もしくは両方とを電気的に接続しうる
第１電子スイッチ部と、第２入力端子と第１出力端子及
び第２出力端子のいずれか一方もしくは両方とを電気的
に接続しうる第２電子スイッチ部とをそなえるのがよい
（請求項１１）。そして、上記の第１電子スイッチ部及
び第２電子スイッチ部は、信号増幅機能を有するのが好
ましい（請求項１２）。

【００３７】また、上記の基本スイッチセルは、ベース
接地構成の第１トランジスタとこの第１トランジスタの
コレクタに接続された第１負荷抵抗とを有し上記の第１
トランジスタのエミッタを上記の第１入力端子とする第
１入力回路と、ベース接地構成の第２トランジスタとこ
の第２トランジスタのコレクタに接続された第２負荷抵
抗とを有し上記の第２トランジスタのエミッタを上記の
第２入力端子とする第２入力回路と、それぞれのエミッ
タが接続された差動構成の第３及び第４トランジスタを
有する、上記の第１電子スイッチ部としての第１及び第
２出力カレントスイッチ回路及び上記の第２電子スイッ
チ部としての第３及び第４出力カレントスイッチ回路と
をそなえ、上記の第１出力カレントスイッチ回路におけ
る第３トランジスタ及び第３出力カレントスイッチ回路
における第４トランジスタの各コレクタを並列接続して
上記の第１出力端子とし、上記の第２出力カレントスイ
ッチ回路における第３トランジスタ及び第４出力カレン
トスイッチ回路における第４トランジスタの各コレクタ
を並列接続して上記の第２出力端子とするとともに、上
記の第１及び第２出力カレントスイッチ回路における各
第４トランジスタの各ベースを、上記の第１入力回路に
おける第１負荷抵抗に並列接続し、且つ、上記の第３及
び第４出力カレントスイッチ回路における各第４トラン
ジスタの各ベースを、上記の第２入力回路における第２
負荷抵抗に並列接続し、上記の第１〜第４出力カレント
スイッチ回路に流れる電流を制御することにより、上記
の第１及び第２入力端子と上記の第１及び第２出力端子
との間の接続構成を変更しうるように構成してもよい
（請求項１３）。

【００３８】この場合、上記の第１入力端子と他の第１
の基本スイッチセルの第２出力端子とが接続されると、
上記の第１入力回路における第１トランジスタのエミッ
タと、上記の第１の基本スイッチセルの第４出力カレン
トスイッチ回路における第４トランジスタのコレクタと
がカスコード接続されて成る第１カスコードインタフェ
ース回路が形成されるとともに、上記の第２入力端子と
他の第２の基本スイッチセルの第１出力端子とが接続さ
れると、上記の第２入力回路における第２トランジスタ
のエミッタと、上記の第２の基本スイッチセルの第１出
力カレントスイッチ回路における第３トランジスタのコ
レクタとがカスコード接続されて成る第４カスコードイ
ンタフェース回路が形成される（請求項１４）。

【００３９】なお、上記の第１及び第２入力回路，第１
及び第２入力端子，第１及び第２出力端子は、それぞ
れ、差動構成になっていてもよい（請求項１５）。ま
た、上記の基本スイッチセルは、それぞれ上記の第１〜
第４出力カレントスイッチ回路にコレクタが接続される
とともに第３負荷抵抗にエミッタが接続される第５トラ
ンジスタをそなえた第１〜第４電流源回路が設けられ、
これらの各電流源回路における各第５トランジスタのベ
ース電位がそれぞれ独立して制御されることにより、上
記の第１〜第４出力カレントスイッチ回路に流れる電流
が制御されてもよい（請求項１６）。

【００４０】さらに、上記の基本スイッチセルは、上記
の第１及び第３出力カレントスイッチ回路のいずれかに
一方のみに電流を流すための第１制御用カレントスイッ
チ回路と、上記の第２及び第４出力カレントスイッチ回
路のいずれか一方のみに電流を流すための第２制御用カ
レントスイッチ回路とが設けられていてもよい（請求項
１７）。

【００４１】また、上記の基本スイッチセルは、例え
ば、第６及び第７トランジスタを有しこれらのエミッタ
を並列接続して上記の第１入力端子とする上記第１電子
スイッチ部としての第３入力カレントスイッチ回路と、
第８及び第９トランジスタを有しこれらのエミッタを並
列接続して上記の第２入力端子とする上記第２電子スイ
ッチ部としての第４入力カレントスイッチ回路と、上記
の第６トランジスタ及び第８トランジスタの各コレクタ
に並列接続された第４負荷抵抗と、上記の第７トランジ
スタ及び第９トランジスタの各コレクタに並列接続され
た第５負荷抵抗と、エミッタを介して相互に接続された
差動構成の第１０及び第１１トランジスタを有し第１０
トランジスタのコレクタを上記の第１出力端子とすると
ともに、第１１トランジスタのベースが上記の第４負荷
抵抗に並列接続された第５出力カレントスイッチ回路
と、エミッタを介して相互に並列接続された差動構成の
第１２及び第１３トランジスタを有し第１２トランジス
タのコレクタを上記の第２出力端子とするとともに、第
１３トランジスタのベースが上記の第５負荷抵抗に並列
接続された第６出力カレントスイッチ回路とをそなえ、
上記の第６〜第９トランジスタの各ベース電位をそれぞ
れ独立して制御することにより、上記の第１及び第２入
力端子と上記の第１及び第２出力端子との間の接続構成
を変更しうるように構成してもよい（請求項１８）。

【００４２】また、この場合、上記の第１入力端子と他
の第３の基本スイッチセルの第２出力端子とが接続され
ると、上記の第３入力カレントスイッチ回路における第
６及び第７トランジスタのうちの少なくとも一方のエミ
ッタと、上記の第３の基本スイッチセルの第６出力カレ
ントスイッチ回路における第１２トランジスタのコレク
タとがカスコード接続されて成る第３カスコードインタ
フェース回路が形成されるとともに、上記の第２入力端
子と他の第４の基本スイッチセルの第１出力端子とが接
続されると、上記の第４入力カレントスイッチ回路にお
ける第８及び第９トランジスタのうちの少なくとも一方
のエミッタと、上記の第４の基本スイッチセルの第５出
力カレントスイッチ回路における第１０トランジスタの
コレクタとがカスコード接続されて成る第４カスコード
インタフェース回路が形成される（請求項１９）。

【００４３】なお、上記の第３及び第４入力カレントス
イッチ回路，第１及び第２入力端子，第１及び第２出力
端子も、それぞれ、差動構成になっていてもよい（請求
項２０）。

【００４４】次に、本発明の基本スイッチセル電子回路
は、第１及び第２入力端子と第１及び第２出力端子とを
有する２入力２出力型の基本スイッチセルであって、上
記の第１入力端子と第１出力端子及び第２出力端子のい
ずれか一方もしくは両方とを電気的に接続しうる、信号
増幅機能付きの第１電子スイッチ部と、上記の第２入力
端子と第１出力端子及び第２出力端子のいずれか一方も
しくは両方とを電気的に接続しうる、信号増幅機能付き
の第２電子スイッチ部とをそなえていることを特徴とし
ている。

【００４５】ここで、この基本スイッチセルも、例え
ば、ベース接地構成の第１トランジスタとこの第１トラ
ンジスタのコレクタに接続された第１負荷抵抗とを有し
上記の第１トランジスタのエミッタを上記の第１入力端
子とする第１入力回路と、ベース接地構成の第２トラン
ジスタとこの第２トランジスタのコレクタに接続された
第２負荷抵抗とを有し上記の第２トランジスタのエミッ
タを上記の第２入力端子とする第２入力回路と、それぞ
れのエミッタが接続された差動構成の第３及び第４トラ
ンジスタを有する、上記の第１電子スイッチ部としての
第１及び第２出力カレントスイッチ回路及び上記の第２
電子スイッチ部としての第３及び第４出力カレントスイ
ッチ回路とをそなえ、上記の第１出力カレントスイッチ
回路における第３トランジスタ及び第３出力カレントス
イッチ回路における第４トランジスタの各コレクタを並
列接続して上記の第１出力端子とし、上記の第２出力カ
レントスイッチ回路における第３トランジスタ及び第４
出力カレントスイッチ回路における第４トランジスタの
各コレクタを並列接続して上記の第２出力端子とすると
ともに、上記の第１及び第２出力カレントスイッチ回路
における各第４トランジスタの各ベースを、上記の第１
入力回路における第１負荷抵抗に並列接続し、且つ、上
記の第３及び第４出力カレントスイッチ回路における各
第４トランジスタの各ベースを、上記の第２入力回路に
おける第２負荷抵抗に並列接続し、上記の第１〜第４出
力カレントスイッチ回路に流れる電流を制御することに
より、上記の第１及び第２入力端子と上記の第１及び第
２出力端子との間の接続構成を変更しうるように構成さ
れる（請求項２１）。

【００４６】この場合、上記の第１入力端子と他の第１
の基本スイッチセルの第２出力端子とが接続されると、
上記の第１入力回路における第１トランジスタのエミッ
タと、上記の第１の基本スイッチセルの第４出力カレン
トスイッチ回路における第４トランジスタのコレクタと
がカスコード接続されて成る第１カスコードインタフェ
ース回路が形成されるとともに、上記の第２入力端子と
他の第２の基本スイッチセルの第１出力端子とが接続さ
れると、上記の第２入力回路における第２トランジスタ
のエミッタと、上記の第２の基本スイッチセルの第１出
力カレントスイッチ回路における第３トランジスタのコ
レクタとがカスコード接続されて成る第４カスコードイ
ンタフェース回路が形成される（請求項２２）。

【００４７】なお、上記の第１及び第２入力回路，第１
及び第２入力端子，第１及び第２出力端子は、それぞ
れ、差動構成になっていてもよい（請求項２３）。ま
た、本基本スイッチセルは、それぞれ上記の第１〜第４
出力カレントスイッチ回路にコレクタが接続されるとと
もに第３負荷抵抗にエミッタが接続される第５トランジ
スタをそなえた第１〜第４電流源回路をそなえ、これら
の各電流源回路における各第５トランジスタのベース電
位がそれぞれ独立して制御されることにより、上記の第
１〜第４出力カレントスイッチ回路に流れる電流が制御
されてもよい（請求項２４）。

【００４８】さらに、本基本スイッチセルには、上記の
第１及び第３出力カレントスイッチ回路のいずれかに一
方のみに電流を流すための第１制御用カレントスイッチ
回路と、上記の第２及び第４出力カレントスイッチ回路
のいずれか一方のみに電流を流すための第２制御用カレ
ントスイッチ回路とが設けられていてもよい（請求項２
５）。

【００４９】また、本基本スイッチセルは、例えば、第
６及び第７トランジスタを有しこれらの各エミッタを並
列接続して上記の第１入力端子とする上記第１電子スイ
ッチ部としての第３入力カレントスイッチ回路と、第８
及び第９トランジスタを有しこれらの各エミッタを並列
接続して上記の第２入力端子とする上記第２電子スイッ
チ部としての第４入力カレントスイッチ回路と、上記の
第６トランジスタ及び第８トランジスタの各コレクタに
並列接続された第４負荷抵抗と、上記の第７トランジス
タ及び第９トランジスタの各コレクタに並列接続された
第５負荷抵抗と、それぞれのエミッタが相互に接続され
た差動構成の第１０及び第１１トランジスタを有し第１
０トランジスタのコレクタを上記の第１出力端子とする
とともに、第１１トランジスタのベースが上記の第４負
荷抵抗に並列接続された第５出力カレントスイッチ回路
と、エミッタを介して相互に並列接続された差動構成の
第１２及び第１３トランジスタを有し第１２トランジス
タのコレクタを上記の第２出力端子とするとともに、第
１３トランジスタのベースが上記の第５負荷抵抗に並列
接続された第６出力カレントスイッチ回路とをそなえ、
上記の第６〜第９トランジスタの各ベース電位をそれぞ
れ独立して制御することにより、上記の第１及び第２入
力端子と上記の第１及び第２出力端子との間の接続構成
を変更しうるように構成してもよい（請求項２６）。

【００５０】この場合、上記の第１入力端子と他の第３
の基本スイッチセルの第２出力端子とが接続されると、
上記の第３入力カレントスイッチ回路における第６及び
第７トランジスタのうちの少なくとも一方のエミッタ
と、上記の第３の基本スイッチセルの第６出力カレント
スイッチ回路における第１２トランジスタのコレクタと
がカスコード接続されて成る第３カスコードインタフェ
ース回路が形成されるとともに、上記の第２入力端子と
他の第４の基本スイッチセルの第１出力端子とが接続さ
れると、上記の第４入力カレントスイッチ回路における
第８及び第９トランジスタのうちの少なくとも一方のエ
ミッタと、上記の第４の基本スイッチセルの第５出力カ
レントスイッチ回路における第１０トランジスタのコレ
クタとがカスコード接続されて成る第４カスコードイン
タフェース回路が形成される（請求項２７）。

【００５１】なお、上記の第３及び第４入力カレントス
イッチ回路，第１及び第２入力端子，第１及び第２出力
端子も、それぞれ、差動構成になっていてもよい（請求
項２８）。

【００５２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 （Ａ）クロスポイントスイッチ回路の説明 図１は本発明の一実施形態としてのクロスポイントスイ
ッチ回路の構成を示すブロック図で、この図１に示すよ
うに、本実施形態のクロスポイントスイッチ回路１−１
は、複数（ここでは、ｍ×ｎ＝４×４＝１６個）の基本
スイッチセル１をそなえており、これらの各基本スイッ
チセル１〔ＳＷｘｙ（ただし、1 ≦ｘ≦４，1 ≦ｙ≦
４）〕が４行４列の行列（マトリクス）状に配置されて
いる。

【００５３】ここで、各基本スイッチセル１は、それぞ
れ、２つの入力端子Ａ，Ｂ（第１及び第２入力端子）と
２つの出力端子Ｃ，Ｄ（第１及び第２出力端子）とを有
する２入力２出力型のスイッチで、任意の入力端子Ａ，
Ｂと任意の出力端子Ｃ，Ｄとの接続を切り替えることが
できるようになっている。具体的には、「（Ｂ）基本ス
イッチセルの説明」にて後述するように、電子回路によ
り構成されて以下の４種類の接続切り替えを行なえるよ
うになっている。

【００５４】（１）クロス接続〔Ａ−Ｄ間及びＢ−Ｃ間
の接続：図９（Ｂ）参照〕 （２）バー接続〔Ａ−Ｃ間及びＢ−Ｄ間の接続：図９
（Ｃ）参照〕 （３）Ａ同報接続〔Ａ−Ｃ及びＤ間の接続：図９（Ｄ）
参照〕 （４）Ｂ同報接続〔Ｂ−Ｃ及びＤ間の接続：図９（Ｅ）
参照〕 そして、これらの各基本スイッチセル１は、前述した光
スイッチ（ＰＩ−ＬＯＳＳ型光スイッチ）と同様に、任
意の基本スイッチセル１（ＳＷｘｙ）の切り替え動作を
切り替え制御電圧発生回路２によって制御する（１つの
ＳＷｘｙがバー接続になるように制御する）ことにより
任意の１つの入力ハイウェイ（ＩＮｘ）と任意の１つの
出力ハイウェイ（ＯＵＴｙ）とを接続しうるように図１
に示すごとく相互に接続されている。

【００５５】即ち、上記のマトリクスの第ｉ行ｊ列（た
だし、ここでは、１≦ｉ≦３，１≦ｊ≦３）に位置する
基本スイッチセル１の出力端子Ｄと第ｉ＋１行ｊ＋１列
に位置するＳＷｘｙの入力端子Ａとが接続されるととも
に、第ｉ＋１行ｊ列に位置するＳＷｘｙの出力端子Ｃと
第ｉ行ｊ＋１列に位置する基本スイッチセル１の入力端
子Ｂとが接続されている。

【００５６】そして、本来なら、例えば図２０中に符号
３で示すように、第１行ｊ列に位置する基本スイッチセ
ル１の出力端子Ｃと第１行ｊ＋１列に位置する基本スイ
ッチセル１の入力端子Ａとがそれぞれ接続されるべきと
ころが、本実施形態では、図１に示すように、第１行ｊ
列に位置する基本スイッチセル１の出力端子Ｃにそれぞ
れ出力端子回路３Ａが接続されるとともに、第１行ｊ＋
１列に位置する基本スイッチセル１の入力端子Ａにそれ
ぞれ入力端子回路３Ｂが接続された構造になっている。

【００５７】また、本来なら、例えば図２０中に符号４
で示すように、第４行ｊ列に位置する基本スイッチセル
１の出力端子Ｄと第４行ｊ＋１列に位置する基本スイッ
チセル１の入力端子Ｂとがそれぞれ接続されるべきとこ
ろが、本実施形態では、図１に示すように、第４行ｊ列
に位置する基本スイッチセル１の出力端子Ｄにそれぞれ
出力端子回路４Ａが接続されるとともに、第４行ｊ＋１
列に位置する基本スイッチセル１の入力端子Ｂにそれぞ
れ入力端子回路４Ｂが接続された構造になっている。

【００５８】さらに、本来なら、例えば図２０中に符号
５で示すように、第１列に位置する各基本スイッチセル
１（ＳＷ１３，ＳＷ２４，ＳＷ３１，ＳＷ４２）の入力
端子Ａ，Ｂの一方と入力ハイウェイ（ＩＮｘ）とが接続
される（他方は空き端子となる）べきところが、本実施
形態では、図１に示すように、入力端子回路５Ｂ〜１０
Ｂと、入力端子回路７Ｂ，８Ｂに接続された出力端子回
路７Ａ，８Ａとが設けられた構造になっている。

【００５９】また、本来なら、例えば図２０中に符号６
で示すように、第４列に位置する各基本スイッチセル１
（ＳＷ４１，ＳＷ２２，ＳＷ３３，ＳＷ１４）の出力端
子Ｃ，Ｄの一方と出力ハイウェイ（ＯＵＴｙ）とが接続
される（他方は空き端子となる）べきところが、本実施
形態では、図１に示すように、出力端子回路５Ａ，６
Ａ，９Ａ，１０Ａが設けられた構造になっている。

【００６０】ここで、上記の出力端子回路（第１出力端
子回路）３Ａ（計ｎ−１＝３個）は、第１行ｊ列に位置
する基本スイッチセル１（ＳＷ１３，ＳＷ２３，ＳＷ２
１）の出力端子Ｃと、辺１ａ側に隣接して配置される他
の（第１の）クロスポイントスイッチ回路１−１の第４
行ｊ＋１列に位置する基本スイッチセル１（ＳＷ３２，
ＳＷ３４，ＳＷ１４）の入力端子Ｂとの接続を可能にす
るものである。

【００６１】また、入力端子回路（第１入力端子回路）
３Ｂ（計ｎ−１＝３個）は、第１行ｊ＋１列に位置する
基本スイッチセル１（ＳＷ２３，ＳＷ２１，ＳＷ４１）
の入力端子Ａと上記の他のクロスポイントスイッチ回路
１−１の第４行（最終行）ｊ列に位置する基本スイッチ
セル１（ＳＷ４２，ＳＷ３２，ＳＷ３４）の出力端子Ｄ
との接続を可能にするものである。

【００６２】さらに、出力端子回路（第２出力端子回
路）４Ａ（計ｎ−１＝３個）は、最終行ｊ列に位置する
基本スイッチセル１（ＳＷ４２，ＳＷ３２，ＳＷ３４）
の出力端子Ｄと、辺１ｂ側に隣接して配置される他の
（第２の）クロスポイントスイッチ回路１−１の第１行
ｊ＋１列に位置する基本スイッチセル１（ＳＷ２３，Ｓ
Ｗ２１，ＳＷ４１）の入力端子Ａとの接続を可能にする
ものである。

【００６３】また、入力端子回路（第２入力端子回路）
４Ｂ（計ｎ−１＝３個）は、最終行ｊ＋１列に位置する
基本スイッチセル１（ＳＷ３２，ＳＷ３４，ＳＷ１４）
の入力端子Ｂと上記の第２のクロスポイントスイッチ回
路１−１の第１行ｊ列に位置する基本スイッチセル１
（ＳＷ１３，ＳＷ２３，ＳＷ２１）の出力端子Ｃとの接
続を可能にするものである。

【００６４】さらに、入力端子回路（第３入力端子回
路）５Ｂ（計ｍ−１＝３個）は、第ｉ行１列に位置する
基本スイッチセル１（ＳＷ１３，ＳＷ２４，ＳＷ３１）
の入力端子Ｂと、辺１ｃ側に隣接して配置される他の
（第３の）クロスポイントスイッチ回路１−１の第ｉ＋
１行ｎ列（最終列）に位置する基本スイッチセル１（Ｓ
Ｗ２２，ＳＷ３３，ＳＷ１４）の出力端子Ｃとの接続を
可能にするものである。

【００６５】また、入力端子回路（第４入力端子回路）
６Ｂ（計ｍ−１＝３個）は、第ｉ＋１行１列に位置する
基本スイッチセル（ＳＷ２４，ＳＷ３１，ＳＷ４２）の
入力端子Ａと上記の第３のクロスポイントスイッチ回路
１−１の第ｉ行最終列に位置する基本スイッチセル１
（ＳＷ４１，ＳＷ２２，ＳＷ３３）の出力端子Ｄとの接
続を可能にするものである。

【００６６】さらに、出力端子回路（第３出力端子回
路）５Ａ（計ｍ−１＝３個）は、第ｉ行最終列に位置す
る基本スイッチセル１（ＳＷ４１，ＳＷ２２，ＳＷ３
３）の出力端子Ｄと、辺１ｄ側に隣接して配置される他
の（第４の）クロスポイントスイッチ回路１−１の第ｉ
＋１行１列に位置する基本スイッチセル１（ＳＷ２４，
ＳＷ３１，ＳＷ４２）の入力端子Ａとの接続を可能にす
るものである。

【００６７】また、出力端子回路（第４出力端子回路）
６Ａ（計ｍ−１＝３個）は、第ｉ＋１行最終列に位置す
る基本スイッチセル１（ＳＷ２２，ＳＷ３３，ＳＷ１
４）の出力端子Ｃと上記の第４のクロスポイントスイッ
チ回路１−１の第ｉ行１列に位置する基本スイッチセル
１（ＳＷ１３，ＳＷ２４，ＳＷ３１）の入力端子Ｂとの
接続を可能にするものである。

【００６８】さらに、入力端子回路（第５入力端子回
路）７Ｂ（１個）は、上記の辺１ｃ側に隣接して配置さ
れる第３のクロスポイントスイッチ回路１−１の第１行
最終列に位置する基本スイッチセル１（ＳＷ４１）の出
力端子Ｃとの接続を可能にするものであり、出力端子回
路（第５出力端子回路）７Ａ（１個）は、この入力端子
回路７Ｂと接続され上記の辺１ａ側に隣接して配置され
る第１のクロスポイントスイッチ回路１−１の最終行１
列に位置する基本スイッチセル１（ＳＷ４２）の入力端
子Ｂとの接続を可能にするものである。

【００６９】また、入力端子回路（第６入力端子回路）
８Ｂ（１個）は、上記の辺１ｃ側に隣接して配置される
第３のクロスポイントスイッチ回路１−１の最終行最終
列に位置する基本スイッチセル１（ＳＷ１４）の出力端
子Ｄとの接続を可能にするものであり、出力端子回路
（第６出力端子回路）８Ａ（１個）は、この入力端子回
路８Ｂと接続され上記の辺１ｂ側に隣接して配置される
第２のクロスポイントスイッチ回路１−１の第１行１列
に位置する基本スイッチセル１（ＳＷ１３）の入力端子
Ａとの接続を可能にするものである。

【００７０】さらに、入力端子回路（第７入力端子回
路）９Ｂ（１個）は、第１行１列に位置する基本スイッ
チセル１（ＳＷ１３）の入力端子Ａと上記の辺１ａ側に
隣接して配置される第１のクロスポイントスイッチ回路
１−１の出力端子回路８Ａとの接続を可能にするもので
あり、入力端子回路（第８入力端子回路）１０Ｂ（１
個）は、最終行１列に位置する基本スイッチセル１（Ｓ
Ｗ４２）の入力端子Ｂと上記の辺１ｂ側に隣接して配置
される第２のクロスポイントスイッチ回路１−１の出力
端子回路７Ａとの接続を可能にするものである。

【００７１】また、出力端子回路（第７出力端子回路）
９Ａ（１個）は、第１行ｎ列に位置する基本スイッチセ
ル１（ＳＷ４１）の出力端子Ｃと上記の辺１ｄ側に隣接
して配置される第４のクロスポイントスイッチ回路１−
１の入力端子回路７Ｂとの接続を可能にするものであ
り、出力端子回路（第８出力端子回路）１０Ａ（１個）
は、最終行最終列に位置する基本スイッチセル１（ＳＷ
１４）の出力端子Ｄと上記の辺１ｄ側に隣接して配置さ
れる第４のクロスポイントスイッチ回路１−１の入力端
子回路８Ｂとの接続を可能にするものである。

【００７２】つまり、上記の各出力端子回路３Ａ〜１０
Ａおよび各入力端子回路３Ｂ〜１０Ｂは、行列外周の各
辺に位置する基本スイッチセル１と、隣接すべき他のク
ロスポイントスイッチ回路１−１に行列状に配置された
基本スイッチセル１のうちの行列外周の一辺に位置する
基本スイッチセル１との接続を可能にする外部接続手段
１Ａ〜１Ｄを形成していることになる。

【００７３】なお、本実施形態では、図１に示すよう
に、入力端子回路５Ｂ〜８Ｂが、それぞれ、辺１ｃ（行
列の第１列を成す一辺）側に設けられるとともに、出力
端子回路５Ａ，６Ａ，９Ａ，１０Ａが、それぞれ、辺１
ｄ（行列の最終列を成す一辺）側に設けられ、且つ、入
力端子回路３Ｂ，９Ｂおよび出力端子回路３Ａ，７Ａ
が、それぞれ、辺１ａ（行列の第１行を成す一辺）側に
設けられるとともに、入力端子回路４Ｂ，１０Ｂおよび
出力端子回路４Ａ，８Ａが、それぞれ、辺１ｂ（行列の
最終行を成す一辺）側に設けられている。

【００７４】このような出力端子回路３Ａ〜１０Ａ及び
入力端子回路３Ｂ〜１０Ｂの配置を行なうことで、クロ
スポイントスイッチ回路１−１は、各辺１ａ〜１ｄ側に
隣接する最大４組の他のクロスポイントスイッチ回路１
−１との平面的な接続が確実に可能になる。例えば、図
１に示すクロスポイントスイッチ回路１−１（以下、単
体スイッチ回路１−１ということもある）を４つ用意
し、図２に示すように、各単体スイッチ回路１−１を２
行２列の行列状に配置するとともに、隣接する単体スイ
ッチ回路１−１を上記の外部接続手段１Ａ〜１Ｄを介し
て相互に接続（外部接続手段１Ａ，１Ｂ同士および外部
接続手段１Ｃ，１Ｄ同士を接続）すれば、各単体スイッ
チ回路１−１間に交差配線を生じさせることなく、平面
状の８×８のクロスポイントスイッチ回路１−１を構成
することができる。

【００７５】なお、単体スイッチ回路１−１が接続され
ない部分、即ち、図２において、２行２列の行列状に配
置された単体スイッチ回路１−１のうちの第１行第１列
（左上）及び第１行２列（右上）に位置する各単体スイ
ッチ回路１−１の外部接続手段１Ａ側と、第１行２列
（左下）及び第２行２列（左下）に位置する各単体スイ
ッチ回路１−１の外部接続手段１Ｂ側とには、それぞ
れ、図２に示すように、折り返し接続回路７，８が設け
られる。

【００７６】これにより、単体スイッチ回路（第１のク
ロスポイントスイッチ回路）１−１が接続されない外部
接続手段１Ａでは、折り返し接続回路７によって、出力
端子回路７Ａと第１行１列に位置する基本スイッチセル
１（ＳＷ１３）の入力端子Ａ側の入力端子回路９Ｂとが
接続されるとともに、第１行ｊ列に位置する基本スイッ
チセル１（ＳＷ２３，ＳＷ２１）の出力端子Ｃ側の出力
端子回路３Ａと第１行ｊ＋１列に位置する基本スイッチ
セル１（ＳＷ２３，ＳＷ２１，ＳＷ４１）の入力端子Ａ
側の入力端子回路３Ｂとがそれぞれ接続される。

【００７７】一方、単体スイッチ回路（第２のクロスポ
イントスイッチ回路）１−１が接続されない外部接続手
段１Ｂでは、折り返し接続回路８によって、出力端子回
路８Ａと最終行１列に位置する基本スイッチセル１（Ｓ
Ｗ４２）の入力端子Ｂ側の入力端子回路１０Ｂとが接続
されるとともに、最終行ｊ列に位置する基本スイッチセ
ル１（ＳＷ４２，ＳＷ３２，ＳＷ３４）の出力端子Ｄ側
の出力端子回路４Ａと最終行ｊ＋１列に位置する基本ス
イッチセル１（ＳＷ３２，ＳＷ３４，ＳＷ１４）の入力
端子Ｂ側の入力端子回路４Ｂとがそれぞれ接続される。

【００７８】つまり、他の単体スイッチ回路１−１と接
続されない第１行（もしくは最終行）に位置する基本ス
イッチセル１は、折り返し接続回路７（８）により、図
２０に示す４×４の単体のクロスポイントスイッチ回路
１Ｂ−１と同様の接続構成となるように結線されるので
ある。この結果、図２において、左上及び右上に位置す
る単体スイッチ回路１−１の第１行に位置する基本スイ
ッチセル１の出力端子Ｃと隣接する基本スイッチセル１
の入力端子Ａとが順次接続された状態になり、左下及び
右下に位置する単体スイッチ回路１−１の最終行に位置
する基本スイッチセル１の出力端子Ｄと隣接する基本ス
イッチセル１の入力端子Ｂとが順次接続された状態にな
るので、これらの第１行及び最終行に位置する基本スイ
ッチセル１に入力されてきた信号の伝達経路が確保さ
れ、常に正常な入出力ハイウェイの接続が可能になる
（完全非閉塞型のクロスポイントスイッチ回路１−２が
実現される）。

【００７９】そして、以上と同様にして、図１に示す単
体スイッチ回路１−１を例えばＭ×Ｍ個用意して図３に
示すようにＭ行Ｍ列（ただし、図３ではＭ＝８の場合を
示しており、符号は一部省略している）の行列状に配置
し、隣接する単位スイッチ回路１同士を外部接続手段１
Ａ〜１Ｄを介して相互に接続すれば、１段リンク構成の
Ｍ×Ｍのクロスポイントスイッチ回路１−２を構成する
ことができ、必要に応じていくらでも、入出力チャンネ
ル数を拡張することができる。

【００８０】従って、大容量光ネットワークの実現のた
めに要求されている、例えば１０Ｇｂ／ｓという速度の
信号を扱う５１２×５１２やそれ以上の多入出力チャン
ネル数のクロスポイントスイッチ回路１−２でも容易に
実現することができる。また、この場合、単体スイッチ
回路１−１間の接続には交差配線が必要なく、全て平面
的な接続で済むので、単体スイッチ回路１−１間の接続
を例えばプリント基板パターンやフラットケーブルなど
により簡単に実現でき、従来の多段リンク構成の場合の
ような接続・組立の複雑さはない。従って、例えば、自
動ワイヤボンダを使用する等して回路の組立自動化を行
なうことも可能になり、製造性向上（量産可能），製造
工数削減によるコストダウン等その効果は非常に大き
い。

【００８１】さらに、本実施形態では、後述するように
各基本スイッチセル１が電子回路により構成されている
ので、クロスポイントスイッチ回路１−１（１−２）の
集積化が容易であり、また、光スイッチのように各基本
スイッチセル１毎に温度コントローラ等が必要ない〔切
り替え制御電圧発生回路２はクロスポイントスイッチ回
路１−１（もしくは１−２）に１つ有れば良い〕ので、
その消費電力も大幅に低減することができる。

【００８２】ところで、上述のごとく入出力チャンネル
数（チャンネルサイズ）を拡張すればするほど、上記の
ような平面的な接続を行なっていると非常に大きなスペ
ースが必要になるので、例えば図４に示すように、上記
のＭ×Ｍのクロスポイントスイッチ回路１−２を１つの
単位（単位スイッチ回路群）として基板１１上に集積化
したものを複数（図４では６枚）用意し、これらの各基
板１１（クロスポイントスイッチ回路１−２）を立体的
（図４において上から表→裏→表→・・・の順）に配置
してフラットケーブル１１Ａ等により各クロスポイント
スイッチ回路１−２同士を相互に接続する。

【００８３】つまり、この図４に示す回路は、平面状の
１枚のクロスポイントスイッチ回路をフラットケーブル
１１Ａ部分で折り畳んだようなイメージで構成されてい
る。なお、この図４の構成のままでは、平面状に広げる
と縦横の基本スイッチセル数が一致しない（各基本スイ
ッチセル１が正方行列を成さない）ので、チャンネル毎
に信号が通過する基本スイッチセル数が異なってしまう
ことになる。

【００８４】そこで、最終的に、各基本スイッチセル１
が正方行列を成すのに必要な分だけのクロスポイントス
イッチ回路１−２（基板１１）を用意して、例えば図５
に示すように立体的に配置し、隣接するクロスポイント
スイッチ回路１−２同士を同軸線のフラットケーブル１
１Ａ，１１Ｂ等で相互に接続する。なお、このとき、隣
接するクロスポイントスイッチ回路１−２同士は、各回
路１−２を平面に広げると縦横の基本スイッチセル数が
同じである１枚のクロスポイントスイッチ回路１−３と
なるよう（行列状の配置となるよう）に接続される。

【００８５】つまり、この図５に示すクロスポイントス
イッチ回路１−３は、図３に示すクロスポイントスイッ
チ回路１−２を複数そなえ、これらの各クロスポイント
スイッチ回路１−２が立体的に配置されるとともに、隣
接するクロスポイントスイッチ回路１−２同士が、上記
の外部接続手段１Ａ〜１Ｄを介して行列状の配置となる
よう相互に接続されているのである。

【００８６】このように、入出力チャンネル数を拡張す
る際、平面的な接続ではスイッチサイズが大きくなり過
ぎる場合に、それぞれ複数の単体スイッチ回路１が平面
的に接続された複数の小チャンネルサイズのクロスポイ
ントスイッチ回路（単体スイッチ回路群）１−２を図５
に示すように立体的に配置・接続すれば、大規模なチャ
ンネルサイズのクロスポイントスイッチ回路１−３を極
めてコンパクトに実現することができる。

【００８７】また、各クロスポイントスイッチ回路１−
２間の接続にフラットケーブル１１Ａ，１１Ｂが使える
ので、複雑な配線作業を行なう必要が無く、装置架への
実装も非常に楽である。さらに、立体構造の回路の組立
・製造も簡易化されるので、量産が可能となり、この結
果、大規模な入出力チャンネル数のクロスポイントスイ
ッチ回路１−３を極めて安価に提供することが可能であ
る。なお、各クロスポイントスイッチ回路１−２間の接
続には、勿論、フラットケーブル１１Ａ，１１Ｂ以外の
ものを用いてもよい。

【００８８】また、図６は上記のクロスポイントスイッ
チ回路１−２を製品化したときの外観例を模式的に示す
斜視図であるが、この図６では、例えば、持ち運びや装
置架への実装時等の取り扱い易さを考慮して、所要のケ
ース１２等にクロスポイントスイッチ回路１−２（基板
１１）を収納し、ケース１２の開口部１２Ａ〜１２Ｄに
フラットケーブル１１Ａ，１１Ｂを通す構造になってい
る。

【００８９】以上のように、本実施形態によれば、大規
模なチャンネルサイズのクロスポイントスイッチ回路を
小型・低消費電力で、製造が容易、且つ、安価に実現す
ることができる。なお、上述した実施形態では、基本ス
イッチ回路１−１を、図１により前述したように、２入
力２出力型の基本スイッチセル１を４×４のマトリクス
（正方行列）状に配置・接続した構成としているが、正
方行列に限らず、ｍ×ｎ（ｍ，ｎはいずれも２以上の整
数）の任意のマトリクス状に配置・接続した構成として
もよい。

【００９０】この場合は、そのｍ×ｎの基本スイッチ回
路１−１をＭ×Ｎ個用意してＭ×Ｎのマトリクス状に配
置し、図２と同様の接続構成をとることで、Ｍｍ×Ｍｍ
またはＮｎ×Ｎｎのうちのいずれか小さい方のサイズ
の、１段リンク構成の完全非閉塞型クロスポイントスイ
ッチ回路１−２（もしくは１−３）を実現することがで
きる。

【００９１】つまり、基本スイッチ回路１−１における
基本スイッチセル１のマトリクスの縦横の数は同じであ
る必要はなく、入出力（ハイウェイ）間の完全非閉塞ス
イッチ接続が最終的に実現できる分の基本スイッチ回路
１−１をマトリクス状に配置・接続すれば目的は達成さ
れる。また、図１に示す単位スイッチ回路１−１（基本
スイッチセル１）は、電子回路ではなく、従来のＰＩ−
ＬＯＳＳ型光スイッチと同様に光導波路等を用いた光学
回路により構成することも可能である。この場合は、図
１において辺１ａ及び１ｂ側に配置されていた入力端子
回路３Ｂ，４Ｂ，９Ｂ，１０Ｂ，出力端子回路３Ａ，４
Ａ，７Ａ，８Ａをそれぞれ図７に示すように辺１ｃ，１
ｄ側に配置するのが良い。

【００９２】つまり、入力端子回路３Ｂ〜１０Ｂをそれ
ぞれ辺１ｃ側に配置するとともに、出力端子回路３Ａ〜
１０Ａをそれぞれ辺１ｄ側に配置することにより、外部
接続手段１Ｅ，１Ｆを形成した構造にする。なお、この
図７において、１′は光導波路等の光学回路により構成
された基本スイッチセル（光導波路の交点）を表してい
る。

【００９３】このような構造にすることで、図７に示す
単位スイッチ回路１Ａ−１では、光導波路（図７中の配
線）の折り曲げ角度が、前記の単位スイッチ回路１−１
に比べて小さくなるので、光損失等の影響を最小限に抑
えることができる。そして、この場合も、例えば図８に
示すように、複数の単位スイッチ回路１Ａ−１を行列状
に配置して、隣接する単位スイッチ回路１Ａ−１同士を
外部接続手段１Ｅ，１Ｆを介して光ファイバ等により相
互に接続してゆけば、任意のチャンネルサイズのクロス
ポイントスイッチ回路１Ａ−２を実現することができ
る。

【００９４】ただし、この場合は、電子回路により構成
された単位スイッチ回路１−１同士を接続する場合に比
べて、図８に示すように、交差配線が生じ配線が複雑に
なり、また、この接続に光ファイバを用いると光導波路
との接続精度も要求されるので、フラットケーブル１１
Ａ，１１Ｂを用いる場合に比べてあまり実用的な構成と
はいえない。なお、図８では図７に示す符号の表記は一
部省略している。

【００９５】（Ｂ）基本スイッチセル１の詳細説明図９
（Ａ）は上述した各基本スイッチセル（基本スイッチセ
ル電子回路）１の構成を原理的に説明するためのブロッ
ク図で、この図９（Ａ）に示すように、本実施形態の基
本スイッチセル１は、切り替え制御電圧発生回路２によ
りそれぞれ独立してそのＯＮ／ＯＦＦ状態が制御される
電子スイッチ１５Ａ，１５Ｂ，１６Ａ及び１６Ｂをそな
えた電子回路により構成されている。

【００９６】ここで、電子スイッチ１５Ａは、切り替え
制御電圧発生回路２（以下、単に「電圧発生回路２」と
いう）からの電圧信号Ａ１によってＯＮ状態に制御され
ると、入力端子Ｂと出力端子Ｃとを接続するものであ
り、電子スイッチ１５Ｂは、同様に、電圧発生回路２か
らの電圧信号Ｂ１によってＯＮ状態に制御されると、入
力端子Ｂと出力端子Ｃとを接続するものである。

【００９７】また、同様に、電子スイッチ１６Ａは、電
圧発生回路２からの電圧信号Ａ２によってＯＮ状態に制
御されると、入力端子Ａと出力端子Ｄとを接続するもの
であり、電子スイッチ１６Ｂは、電圧発生回路２からの
電圧信号Ｂ２によってＯＮ状態に制御されると、入力端
子Ｂと出力端子Ｄとを接続するものである。このような
構成により、本実施形態の基本スイッチセル１は、例え
ば上記の電圧信号Ｂ１及びＡ２をそれぞれＨレベル（電
圧信号Ａ１及びＢ２はＬレベル）にして、電子スイッチ
１５Ｂ及び１６ＡのみをそれぞれＯＮ状態に制御する
と、図９（Ｂ）に示すように、入力端子Ａへの入力信号
をクロスして出力端子Ｄへ出力するとともに、入力端子
Ｂへの入力信号をクロスして出力端子Ｃへ出力する、
「クロス接続」状態（構成）となる。

【００９８】逆に、電圧発生回路２からの電圧信号Ａ１
及びＢ２をそれぞれＨレベル（電圧信号Ｂ１及びＡ２は
Ｌレベル）にして、電子スイッチ１５Ａ及び１６Ｂのみ
をそれぞれＯＮ状態に制御すると、図９（Ｃ）に示すよ
うに、入力端子Ａへの入力信号をクロスせずに出力端子
Ｃへ出力するとともに、入力端子Ｂへの入力信号もクロ
スさせずに出力端子Ｄへ出力する、「バー接続」状態
（構成）となる。

【００９９】また、例えば電圧信号Ａ１及びＡ２をそれ
ぞれＨレベル（電圧信号Ｂ１及びＢ２はＬレベル）にし
て、電子スイッチ１５Ａ及び１５ＢのみをそれぞれＯＮ
状態に制御すると、図９（Ｄ）に示すように、入力端子
Ａへの入力信号を出力端子Ｃ及びＤのそれぞれに出力す
る、「Ａ同報接続」状態（構成）となる。一方、電圧信
号Ｂ１及びＢ２をそれぞれＨレベル（電圧信号Ａ１及び
Ａ２はＬレベル）にして、電子スイッチ１６Ａ及び１６
ＢのみをそれぞれＯＮ状態に制御すると、図９（Ｅ）に
示すように、入力端子Ｂへの入力信号を出力端子Ｃ及び
Ｄのそれぞれに出力する、「Ｂ同報接続」状態（構成）
となる。

【０１００】つまり、上記の電子スイッチ１５Ａ及び１
６Ａは、入力端子Ａと出力端子Ｃ及びＤのいずれか一方
もしくは両方とを電気的に接続しうる第１電子スイッチ
部として機能し、電子スイッチ１５Ｂ及び１６Ｂは、入
力端子Ｂと出力端子Ｃ及びＤのいずれか一方もしくは両
方とを電気的に接続しうる第２電子スイッチ部として機
能するようになっているのである。

【０１０１】従って、従来のＰＩ−ＬＯＳＳ型光スイッ
チの基本スイッチセル（光導波路の交点）として必要な
基本機能（クロス接続およびバー接続）を電子回路によ
って実現することができるとともに、光スイッチでは実
現できなかった、同報接続機能さえも実現することがで
きるので、多機能で柔軟性の高いクロスポイントスイッ
チ回路１−１（１−２，１−３）の実現に大いに寄与す
る。

【０１０２】（Ｂ１）基本スイッチセル１の第１の態様
の説明 具体的に、上記の基本スイッチセル１は、例えば図１０
に示すように、主に、トランジスタＴｒ１〜Ｔｒ５，Ｔ
ｒ２１，Ｔｒ２２（バイポーラ型，ＦＥＴ型のどちらで
もよい）及び抵抗Ｒ１〜Ｒ９を有して構成される。ここ
で、トランジスタ（第１トランジスタ）Ｔｒ１は、ベー
ス接地構成のトランジスタで、そのコレクタに抵抗（第
１負荷抵抗）Ｒ１が接続され、そのエミッタに抵抗Ｒ３
が並列接続されて（第１）入力回路５１Ａが形成されて
いる。また、このトランジスタＴｒ１のエミッタが一方
の入力端子Ａとなっている。

【０１０３】同様に、トランジスタ（第２トランジス
タ）Ｔｒ２も、ベース接地構成のトランジスタで、その
コレクタに抵抗（第２負荷抵抗）Ｒ２が接続されるとと
もにエミッタに抵抗Ｒ４が並列接続されて（第２）入力
回路５１Ｂが形成されている。また、このトランジスタ
Ｔｒ２のエミッタが他方の入力端子Ｂとなっている。さ
らに、４組のトランジスタＴｒ３及びＴｒ４（第３及び
第４トランジスタ）は、それぞれのエミッタが図１０に
示すように抵抗Ｒ５及びＲ６を介して並列接続された差
動構成になっており、４組の出力カレントスイッチ回路
（第１〜第４出力カレントスイッチ回路）５２Ａ〜５２
Ｄを形成している。そして、このうち、２組の出力カレ
ントスイッチ回路５２Ａ及び５２Ｂが前記の電子スイッ
チ１５Ａ及び１６Ａ（第１電子スイッチ部）として機能
し、残り２組の出力カレントスイッチ回路５２Ｃ及び５
２Ｄが前記の電子スイッチ１５Ｂ及び１６Ｂ（第２電子
スイッチ部）として機能するようになっている。

【０１０４】そして、上記の出力カレントスイッチ回路
５２ＡにおけるトランジスタＴｒ３及び出力カレントス
イッチ回路５２ＣにおけるトランジスタＴｒ４の各コレ
クタを並列接続して出力端子Ｃとし、上記の出力カレン
トスイッチ回路５２ＢにおけるトランジスタＴｒ３及び
出力カレントスイッチ回路５２Ｄにおけるトランジスタ
Ｔｒ４の各コレクタを並列接続して出力端子Ｄとする。

【０１０５】さらに、図１０に示すように、上記の出力
カレントスイッチ回路５２ＡにおけるトランジスタＴｒ
４及び出力カレントスイッチ回路５２Ｂにおけるトラン
ジスタＴｒ４の各ベースが、入力回路５１Ａにおける抵
抗Ｒ１にエミッタフォロワ構成のトランジスタＴｒ２１
を介して並列接続され、且つ、出力カレントスイッチ回
路５２ＣにおけるトランジスタＴｒ３及び出力カレント
スイッチ回路５２ＤにおけるトランジスタＴｒ３の各ベ
ースが、入力回路５１Ｂにおける抵抗Ｒ２にエミッタフ
ォロワ構成のトランジスタＴｒ２２を介して並列接続さ
れている。

【０１０６】なお、上記のトランジスタＴｒ３及びＴｒ
４と抵抗Ｒ１（Ｒ２）との間の接続は、エミッタフォロ
ワ構成のトランジスタＴｒ２１，Ｔｒ２２を介さなくて
もよい。そして、上記の各出力カレントスイッチ回路５
２Ａ〜５２Ｄにおける抵抗Ｒ５及びＲ６には４組のトラ
ンジスタＴｒ５のコレクタが並列接続され、各トランジ
スタＴｒ５のエミッタには抵抗Ｒ７が接続される。これ
により、４組の電流源回路（第１〜第４電流源回路）５
３Ａ〜５３Ｄが形成され、各トランジスタＴｒ５のベー
ス電位Ａ１，Ａ２，Ｂ１，Ｂ２を前記の電圧信号Ａ１，
Ａ２，Ｂ１，Ｂ２によってそれぞれ独立に制御して、こ
れらの電流源回路５３Ａ〜５３Ｄの各電流量を制御する
と、出力カレントスイッチ回路５２Ａ〜５２Ｄに流れる
電流が制御されて、図９（Ｂ）〜図９（Ｅ）により前述
したように、各入力端子Ａ，Ｂと各出力端子Ｃ，Ｄとの
間の接続構成が変更される。

【０１０７】例えば、電流源回路５３Ｂ及び５３Ｃにお
ける各トランジスタＴｒ５のベース電位Ａ２及びＢ１を
Ｈレベルにすると、出力カレントスイッチ回路５２Ｂ及
び５２ＣにおけるトランジスタＴｒ３及びＴｒ４がそれ
ぞれＯＮ状態となる。これにより、入力端子Ａと出力端
子Ｄとが出力カレントスイッチ回路５２Ｂにおけるトラ
ンジスタＴｒ３のコレクタを介して接続された状態とな
り、入力端子Ｂと出力端子Ｃとが出力カレントスイッチ
回路５２ＣにおけるトランジスタＴｒ４のコレクタを介
して接続された状態となり、前記の「クロス接続」が実
現される。

【０１０８】同様に、ベース電位Ａ１及びＢ２をＨレベ
ルにすると、出力カレントスイッチ回路５２Ａ及び５２
ＤにおけるトランジスタＴｒ３及びＴｒ４がそれぞれＯ
Ｎ状態となり、入力端子Ａと出力端子Ｃとが出力カレン
トスイッチ回路５２ＡにおけるトランジスタＴｒ３のコ
レクタを介して接続された状態となり、入力端子Ｂと出
力端子Ｄとが出力カレントスイッチ回路５２Ｄにおける
トランジスタＴｒ４のコレクタを介して接続された状態
となり、前記の「バー接続」が実現される。

【０１０９】また、ベース電位Ａ１及びＡ２をＨレベル
にすると、出力カレントスイッチ回路５２Ａ及び５２Ｂ
におけるトランジスタＴｒ３及びＴｒ４がそれぞれＯＮ
状態となり、入力端子Ａと出力端子Ｃ及びＤとが出力カ
レントスイッチ回路５２Ａ及び５２Ｂにおける各トラン
ジスタＴｒ３のコレクタを介して接続された状態とな
り、前記の「Ａ同報接続」が実現される。

【０１１０】さらに、ベース電位Ｂ１及びＢ２をＨレベ
ルにすると、出力カレントスイッチ回路５２Ｃ及び５２
ＤにおけるトランジスタＴｒ３及びＴｒ４がそれぞれＯ
Ｎ状態となり、入力端子Ｂと出力端子Ｃ及びＤとが出力
カレントスイッチ回路５２Ｃ及び５２Ｄにおける各トラ
ンジスタＴｒ４のコレクタを介して接続された状態とな
り、前記の「Ｂ同報接続」が実現される。

【０１１１】以上のようにして、基本スイッチセル１を
電子回路により構成すると、次のような利点が得られ
る。 （１）出力カレントスイッチ回路５２Ａ〜５２Ｄが増幅
器としても機能するので、基本スイッチセル１間で信号
レベルが低下してもその信号レベルは基本スイッチセル
１内で増幅・再生される。従って、前述したように大規
模なチャンネルサイズのクロスポイントスイッチ回路１
−１（１−２，１−３）を構成しても、入出力（ハイウ
ェイ）間での信号レベル・波形保存性を十分に確保する
ことができる。また、漏話雑音等も圧縮することができ
る。

【０１１２】（２）信号分配しても基本スイッチセル１
内での信号増幅機能により信号再生可能なので、同報機
能等も容易に、且つ、安定して実現することが可能であ
る。 （３）半導体チップ等として集積化することが可能なの
で、ＰＩ−ＬＯＳＳ型光スイッチ等における光導波路を
用いた基本スイッチセルに比べて、飛躍的な小型化が可
能である。

【０１１３】（４）ＰＩ−ＬＯＳＳ型光スイッチのよう
に、光導波路を用いた基本スイッチセル毎に温度コント
ローラ等の外部回路を設ける必要が無いので、スイッチ
サイズ及びその消費電力を大幅に低減することが可能で
ある。 （５）外部（他の基本スイッチセル１や出力端子回路３
Ａ〜１０Ａ，入力端子回路３Ｂ〜１０Ｂ等）との接続は
電気的（電流信号）に行なわれるため、光ファイバ等と
の煩雑な光結合を行なう必要が全く無い。

【０１１４】次に、上述のごとく構成された基本スイッ
チセル１同士の接続構成を図１１に示す。なお、この図
１１では、図１に示す各基本スイッチセル１のうち、第
１列に位置するＳＷ１３，ＳＷ２４及びＳＷ３１と、第
２列に位置するＳＷ２３，ＳＷ１１及びＳＷ４４との間
の接続に着目した構成を表しており、これら以外の他の
基本スイッチセル１同士の接続も同様である。また、各
基本スイッチセル１の構成は全て図１０に示すものと同
様であるので、この図１１では図１０に示した符号は一
部省略している。

【０１１５】そして、この図１１において、例えばＳＷ
１１に着目すると、このＳＷ１１は、一方の入力端子Ａ
がＳＷ１３（他の第１の基本スイッチセル）の出力端子
Ｄと接続されるとともに、他方の入力端子ＢがＳＷ３１
（他の第２の基本スイッチセル）に接続される。する
と、ＳＷ１１の一方の入力回路５１Ａにおけるトランジ
スタＴｒ１のエミッタと、ＳＷ１３の出力カレントスイ
ッチ回路５２ＤにおけるトランジスタＴｒ４のコレクタ
とがカスコード接続されて成る（第１）カスコードイン
タフェース回路５４Ａが形成されるとともに、ＳＷ１１
の他方の入力回路５１ＢにおけるトランジスタＴｒ２の
エミッタと、ＳＷ３１の出力カレントスイッチ回路５２
ＡにおけるトランジスタＴｒ３のコレクタとがカスコー
ド接続されて成る（第２）カスコードインタフェース回
路５４Ｂが形成される。

【０１１６】なお、他の基本スイッチセル１間の接続に
おいても、上記と同様のカスコードインタフェース回路
が形成される。これにより、基本スイッチセル１間の配
線における電圧は変化せず、電流信号による信号接続と
なるので、基本スイッチセル１間の配線の浮遊容量の影
響を受けにくくなり、例えば１０Ｇｂ／ｓ程度までの超
高速信号に対応可能な高速特性を実現することができ
る。また、交差配線間の容量結合による信号間漏話の影
響も大幅に低減することができる。

【０１１７】また、このように、ＰＩ−ＬＯＳＳ型光ス
イッチと同等の構成（図１参照）を上記の基本スイッチ
セル１により電子回路で実現すると、ＰＩ−ＬＯＳＳ型
光スイッチと同様に、スイッチ切り替え経路の違いによ
っても信号の透過スイッチ段数及び経路長は変わらない
ので、各チャンネル毎に特性差が生じにくい。従って、
１０Ｇｂ／ｓ程度までの超高速信号に対しても非常に安
定した特性を得ることができる。

【０１１８】つまり、ＰＩ−ＬＯＳＳ型光スイッチと同
等の構成を基本スイッチセル１により電子回路で実現す
ることで、ＰＩ−ＬＯＳＳ型光スイッチに特有のメリッ
トを活かしつつ、前述したようなその光スイッチのデメ
リットを克服することができるのである。なお、上記の
基本スイッチセル１は、例えば図１２に示すように、図
１０に示す構成において、トランジスタＴｒ１，Ｔｒ
２，Ｔｒ２１，Ｔｒ２２，抵抗Ｒ１〜Ｒ４，Ｒ８，Ｒ９
をそれぞれ差動構成にして入力回路５１Ａ，５１Ｂ及び
入力端子Ａ，Ｂを差動構成にするとともに、出力端子
Ｃ，Ｄを次のように差動構成にすることでも実現でき
る。

【０１１９】即ち、出力カレントスイッチ回路５３Ａに
おける各トランジスタＴｒ３，Ｔｒ４の各コレクタを差
動構成の出力端子Ｃとし、出力カレントスイッチ回路５
３Ｃにおける各トランジスタＴｒ３，Ｔｒ４の各コレク
タをこの出力端子Ｃに並列接続するとともに、出力カレ
ントスイッチ回路５３Ｂにおける各トランジスタＴｒ
３，Ｔｒ４の各コレクタを差動構成の出力端子Ｄとし、
出力カレントスイッチ回路５３Ｄにおける各トランジス
タＴｒ３，Ｔｒ４の各コレクタをこの出力端子Ｄに並列
接続する。

【０１２０】この場合の図１１に対応した基本スイッチ
セル１同士の接続構成を図１３に示す。なお、この図１
３において、各基本スイッチセル１の構成は全て図１２
に示すものと同様であるので、図１２に示した符号はほ
とんど省略している。このように差動構成にした図１２
（図１３）示す基本スイッチセル１では、図１０（図１
１）により前述したものと同様の作用効果（カスコード
インタフェース回路５４Ａ，５４Ｂによる作用効果も含
む）が得られるほか、次のような利点が得られる。

【０１２１】（１）スイッチングノイズの影響を抑圧す
ることができる。 （２）半導体集積化が容易になる。 （３）温度・電源変動やバラツキに対する安定性が向上
する。 （４）高速信号入力による回路の高速動作時に回路内電
源電流量が変化せず、高速動作がより安定し、且つ、他
の回路に対する影響を抑圧することができる。

【０１２２】（５）各基本スイッチセル１間での配線交
差は差動信号配線による配線交差となるので、配線交差
点での信号間漏話をさらに抑圧することができる。な
お、図１０及び図１２に示す基本スイッチセル１は、そ
れぞれ、例えば図１４及び図１５に示すように構成して
もよい。即ち、電流源回路５３Ａ，５３Ｃを形成してい
た各抵抗Ｒ７を並列接続するとともにその接続点に抵抗
Ｒ１０を接続し、且つ、電流源回路５３Ｂ，５３Ｄを形
成していた各抵抗Ｒ７を並列接続するとともにその接続
点に抵抗Ｒ１１を接続する。

【０１２３】これにより、電流源回路５３Ａ，５３Ｃの
代わりにカレントスイッチ回路５５Ａが形成されるとと
もに、電流源回路５３Ｂ，５３Ｄの代わりにカレントス
イッチ回路５５Ｂが形成される。従って、出力カレント
スイッチ回路５２Ａ及び５２Ｃに接続された各トランジ
スタＴｒ５のうちの一方がＯＮ状態になると他方がＯＦ
Ｆ状態となり、同様に、出力カレントスイッチ回路５２
Ｂ及び５２Ｃに接続された各トランジスタＴｒ５のうち
の一方がＯＮ状態となると他方がＯＦＦ状態となる。

【０１２４】例えば、出力カレントスイッチ回路５２Ｂ
及び５２Ｃに接続された各トランジスタＴｒ５のベース
電位Ａ２及びＢ１をそれぞれＨレベルにしたとき（クロ
ス接続を実行するとき）には、残り２組の出力カレント
スイッチ回路５２Ａ及び５２Ｄに接続された各トランジ
スタＴｒ５がＯＦＦ状態となり、出力カレントスイッチ
回路５２Ｂ及び５２Ｃにしか電流は流れないことにな
る。

【０１２５】同様に、出力カレントスイッチ回路５２Ａ
及び５２Ｄに接続された各トランジスタＴｒ５のベース
電位Ａ１及びＢ２をそれぞれＨレベルにしたとき（バー
接続を実行するとき）には、残り２組の出力カレントス
イッチ回路５２Ｂ及び５２Ｃに接続された各トランジス
タＴｒ５がＯＦＦ状態となり、出力カレントスイッチ回
路５２Ａ及び５２Ｄにしか電流は流れない。

【０１２６】さらに、出力カレントスイッチ回路５２Ａ
及び５２Ｂに接続された各トランジスタＴｒ５のベース
電位Ａ１及びＡ２をそれぞれＨレベルにしたとき（Ａ同
報接続を実行するとき）には、残り２組の出力カレント
スイッチ回路５２Ｃ及び５２Ｄに接続された各トランジ
スタＴｒ５がＯＦＦ状態となり、出力カレントスイッチ
回路５２Ａ及び５２Ｂにしか電流は流れない。

【０１２７】また、出力カレントスイッチ回路５２Ｃ及
び５２Ｄに接続された各トランジスタＴｒ５のベース電
位Ｂ１及びＢ２をそれぞれＨレベルにしたとき（Ｂ同報
接続を実行するとき）には、残り２組の出力カレントス
イッチ回路５２Ａ及び５２Ｂに接続された各トランジス
タＴｒ５がＯＦＦ状態となり、出力カレントスイッチ回
路５２Ｃ及び５２Ｄにしか電流は流れない。

【０１２８】つまり、カレントスイッチ回路５５Ａは、
出力カレントスイッチ回路５２Ａ及び５２Ｃのいずれか
一方のみに電流を流すための第１制御用カレントスイッ
チ回路として機能し、カレントスイッチ回路５５Ｂは、
出力カレントスイッチ回路５２Ｂ及び５２Ｄのいずれか
一方のみに電流を流すための第２制御用カレントスイッ
チ回路として機能しているのである。

【０１２９】従って、上記「クロス接続」，「バー接
続」，「Ａ同報接続」及び「Ｂ同報接続」の実行（接続
構成変更）時の誤動作〔例えば、ベース電位Ａ１（ベー
ス電位Ａ２）のトランジスタＴｒ５とベース電位Ｂ１
（ベース電位Ｂ２）のトランジスタＴｒ５がともにＯＮ
状態になること）を防止することができるので、本基本
スイッチセル１のスイッチング動作の信頼性の向上に寄
与する。

【０１３０】 （Ｂ２）基本スイッチセル１の第２の態様の説明 ところで、上記の基本スイッチセル１は、例えば図１６
に示すように構成することによっても実現できる。な
お、この図１６中に示す各トランジスタＴｒ６〜Ｔｒ１
７についても、バイポーラ型，ＦＥＴ型のいずれであっ
てもよい。即ち、２組のトランジスタＴｒ６，Ｔｒ７
（第６及び第７トランジスタ）のエミッタを並列接続し
て入力端子Ａとするとともに、２組のトランジスタＴｒ
８，Ｔｒ９（第８及び第９トランジスタ）のエミッタを
並列接続して入力端子Ｂとし、トランジスタＴｒ６及び
Ｔｒ８の各コレクタを出力端子Ｃに対応した抵抗（第４
負荷抵抗）Ｒ２１に並列接続し、トランジスタＴｒ７及
びＴｒ９の各コレクタを出力端子Ｄに対応した抵抗（第
５負荷抵抗）Ｒ２２に並列接続する。

【０１３１】これにより、トランジスタＴｒ６及びＴｒ
７を有しこれらの各トランジスタＴｒ６及びＴｒ７のエ
ミッタを並列接続して入力端子Ａとする前記の第１電子
スイッチ部（電子スイッチ１５Ａ及び１５Ｂ）としての
（第３）入力カレントスイッチ回路６１Ａと、トランジ
スタＴｒ８及びＴｒ９を有しこれらの各トランジスタＴ
ｒ８及びＴｒ９のエミッタを並列接続して入力端子Ｂと
する前記の第２電子スイッチ部（電子スイッチ１６Ａ及
び１６Ｂ）としての（第４）入力カレントスイッチ回路
６１Ｂとが形成される。

【０１３２】さらに、トランジスタＴｒ１５のベースを
抵抗Ｒ２１に並列接続し、このトランジスタＴｒ１５の
エミッタを抵抗Ｒ２９に接続し、この抵抗Ｒ２９に対し
て差動構成のトランジスタＴｒ１０及びＴｒ１１のうち
の一方のトランジスタＴｒ１１のベースを並列接続す
る。そして、他方のトランジスタＴｒ１０のコレクタを
出力端子Ｃとする。各トランジスタＴｒ１０及びＴｒ１
１のエミッタには、抵抗Ｒ２３及びＲ２４を接続し、こ
れらの抵抗Ｒ２３及びＲ２４に対して並列にトランジス
タＴｒ１４のコレクタを接続する。トランジスタＴｒ１
４のエミッタには抵抗Ｒ２７を接続する。

【０１３３】これにより、エミッタを介して相互に接続
された差動構成のトランジスタＴｒ１０及びＴｒ１１
（第１０及び第１１トランジスタ）を有しトランジスタ
Ｔｒ１０のコレクタを出力端子Ｃとするとともに、トラ
ンジスタＴｒ１１のベースが（エミッタフォロワ構成の
トランジスタＴｒ１５を介して）抵抗Ｒ２１に並列接続
された（第５）出力カレントスイッチ回路６２Ａが形成
される。なお、上記のトランジスタＴｒ１４及び抵抗Ｒ
２７から成る部分は電流源回路として機能する。

【０１３４】同様に、トランジスタＴｒ１７のベースを
抵抗Ｒ２２に並列接続し、このトランジスタＴｒ１７の
エミッタを抵抗Ｒ３０に接続し、この抵抗Ｒ３０に対し
て差動構成のトランジスタＴｒ１２及びＴｒ１３のうち
の一方のトランジスタＴｒ１３のベースを並列接続す
る。そして、他方のトランジスタＴｒ１２のコレクタを
出力端子Ｄとする。各トランジスタＴｒ１２及びＴｒ１
３のエミッタには、抵抗Ｒ２５及びＲ２６を接続し、こ
れらの抵抗Ｒ２５及びＲ２６に対して並列にトランジス
タＴｒ１６のコレクタを接続する。トランジスタＴｒ１
６のエミッタには抵抗Ｒ２８を接続する。

【０１３５】これにより、エミッタを介して相互に並列
接続された差動構成のトランジスタＴｒ１２及びＴｒ１
３（第１２及び第１３トランジスタ）を有しトランジス
タＴｒ１２のコレクタを出力端子Ｄとするとともに、ト
ランジスタＴｒ１３のベースが（エミッタフォロワ構成
のトランジスタＴｒ１７を介して）抵抗Ｒ２２に並列接
続された（第６）出力カレントスイッチ回路６２Ｂが形
成される。なお、トランジスタＴｒ１６及び抵抗Ｒ２８
から成る部分も電流源回路として機能する。

【０１３６】そして、上記の各トランジスタＴｒ６〜Ｔ
ｒ９の各ベース電位Ａ１，Ａ２，Ｂ１，Ｂ２をそれぞれ
独立して制御することにより、入力端子Ａ，Ｂと出力端
子Ｃ，Ｄとの間の接続構成を変更することができる。例
えば、トランジスタＴｒ７，Ｔｒ８の各ベース電位Ａ
２，Ｂ１をＨレベル（残りのトランジスタＴｒ６，ＴＲ
９の各ベース電位Ａ１，Ｂ２はＬレベル）にすると、こ
れらのトランジスタＴｒ７，Ｔｒ８のみがＯＮ状態とな
り、各抵抗Ｒ２１及びＲ２２に電圧信号が発生する。そ
して、抵抗Ｒ２１に発生した電圧信号により各トランジ
スタＴｒ１５，Ｔｒ１１，Ｔｒ１２，Ｔｒ１４がそれぞ
れＯＮ状態となり、抵抗Ｒ２２に発生した電圧信号によ
り各トランジスタＴＲ１７，ＴＲＴＲ１２，Ｔｒ１３，
Ｔｒ１６が全てＯＮ状態となる。

【０１３７】これにより、入力端子ＡがトランジスタＴ
ｒ７のコレクタを通じて出力端子Ｄに接続された状態と
なるとともに、入力端子ＢがトランジスタＴｒ８のコレ
クタを通じて出力端子Ｃに接続された状態となり、「ク
ロス接続」が実現される。逆に、トランジスタＴｒ６，
Ｔｒ９の各ベース電位Ａ１，Ｂ２をＨレベル（残りのト
ランジスタＴｒ７，ＴＲ８の各ベース電位Ａ２，Ｂ１は
Ｌレベル）にすると、入力端子ＡがトランジスタＴｒ６
のコレクタを通じて出力端子Ｃに接続された状態となる
とともに、入力端子ＢがトランジスタＴｒ９のコレクタ
を通じて出力端子Ｄに接続された状態となり、「バー接
続」が実現される。

【０１３８】また、トランジスタＴｒ６，Ｔｒ７の各ベ
ース電位Ａ１，Ａ２をＨレベルにすると、入力端子Ａが
トランジスタＴｒ６及びＴＲ７の各コレクタを通じて出
力端子Ｃ及びＤに接続された状態となり、「Ａ同報接
続」が実現される。一方、トランジスタＴｒ８，Ｔｒ９
の各ベース電位Ｂ１，Ｂ２をＨレベルにすると、入力端
子ＢがトランジスタＴｒ８及びＴＲ９の各コレクタを通
じて出力端子Ｃ及びＤに接続された状態となり、「Ｂ同
報接続」が実現される。

【０１３９】このように、本第２の態様の基本スイッチ
セル１も、上述のごとく電子回路により構成することが
できるので、前述した第１の態様の基本スイッチセル１
と同様の効果が得られる。ただし、この場合の各同報接
続は、入力端子Ａ及びＢに入力されてきた信号を分岐し
て実現しているため、図１０〜図１３により前述したも
のに比べて、同報しない側の入力端子Ａ又はＢには信号
が入力されていないことが条件として付加される。しか
し、「クロス接続」及び「バー接続」の２種類の接続機
能だけが要求される場合には、図１０〜図１３により前
述したものよりも部品点数が少ないのでさらなる小型化
を見込むことができる。

【０１４０】次に、上述のごとく構成された基本スイッ
チセル１同士の接続構成を図１７に示す。なお、この図
１７においても、図１に示す各基本スイッチセル１のう
ち、第１列に位置するＳＷ１３，ＳＷ２４及びＳＷ３１
と、第２列に位置するＳＷ２３，ＳＷ１１及びＳＷ４４
との間の接続に着目した構成を表しており、これら以外
の他の基本スイッチセル１同士の接続も同様である。ま
た、各基本スイッチセル１の構成は全て図１６に示すも
のと同様であるので、この図１７では図１６に示した符
号は一部省略している。

【０１４１】そして、この図１７においても、例えばＳ
Ｗ１１に着目すると、このＳＷ１１は、一方の入力端子
ＡがＳＷ１３（他の第３の基本スイッチセル）の出力端
子Ｄと接続されるとともに、他方の入力端子ＢがＳＷ３
１（他の第４の基本スイッチセル）に接続される。する
と、ＳＷ１１の入力カレントスイッチ回路６１Ａにおけ
るトランジスタＴｒ６，Ｔｒ７のうちの少なくとも一方
のエミッタと、ＳＷ１３の出力カレントスイッチ回路６
２ＢにおけるトランジスタＴｒ１２のコレクタとがカス
コード接続されて成る（第３）カスコードインタフェー
ス回路６３Ａが形成されるとともに、ＳＷ１１の入力カ
レントスイッチ回路６１ＢにおけるトランジスタＴｒ
８，Ｔｒ９のうちの少なくとも一方のエミッタと、ＳＷ
３１の出力カレントスイッチ回路６２Ａにおけるトラン
ジスタＴｒ１０のコレクタとがカスコード接続されて成
る（第４）カスコードインタフェース回路６３Ｂが形成
される。

【０１４２】なお、他の基本スイッチセル１間の接続に
おいても、上記と同様のカスコードインタフェース回路
が形成される。従って、この場合も、第１の態様の基本
スイッチセルと同様に、基本スイッチセル１間の配線の
浮遊容量の影響や交差配線間の容量結合の影響を大幅に
低減することができ、１０Ｇｂ／ｓ程度までの超高速信
号に対応可能な高速特性を実現することができる。

【０１４３】なお、図１６に示す基本スイッチセル１
も、第１の態様と同様に、図１８に示すように、入力カ
レントスイッチ回路６１Ａ及び６１Ｂ（トランジスタＴ
ｒ６〜Ｔｒ９，抵抗Ｒ３１，Ｒ３２等）をそれぞれ差動
構成にするとともに、差動構成のトランジスタＴｒ６の
各エミッタをそれぞれ入力端子Ａとし、差動構成のトラ
ンジスタＴｒ９の各エミッタをそれぞれ入力端子Ｂと
し、トランジスタＴｒ１０及びＴｒ１１の各コレクタを
それぞれ出力端子Ｃとし、トランジスタＴｒ１２及びＴ
ｒ１３の各コレクタをそれぞれ出力端子Ｄとすることに
より、入力端子Ａ，Ｂ，出力端子Ｃ，Ｄもそれぞれ差動
構成にしてもよい。

【０１４４】この場合の基本スイッチセル１同士の接続
構成を図１９に示す。なお、この図１９においても、各
基本スイッチセル１の構成は全て図１８に示すものと同
様であるので、図１８に示した符号は一部省略してい
る。これにより、この場合も、第１の態様の基本スイッ
チセル１と同様に、図１６により上述したものに比し
て、次のような利点が得られる。

【０１４５】（１）スイッチングノイズの影響を抑圧す
ることができる。 （２）半導体集積化が容易になる。 （３）温度・電源変動やバラツキに対する安定性が向上
する。 （４）高速信号入力による回路の高速動作時に回路内電
源電流量が変化せず、高速動作がより安定し、且つ、他
の回路に対する影響を抑圧することができる。

【０１４６】（５）各基本スイッチセル１間での配線交
差は差動信号配線による配線交差となるので、配線交差
点での信号間漏話をさらに抑圧することができる。 （Ｃ）その他 上述した実施形態では、クロスポイントスイッチ回路１
−１（図１参照）の行列外周の各辺１ａ〜１ｃに外部接
続手段１Ａ〜１Ｄが設けられているが、本発明はこれに
限定されず、一部の辺にのみ設けるようにしてもよい。
また、電子回路により構成された基本スイッチセル１
は、例えば図２０に示すように、外部接続手段１Ａ〜１
Ｄをそなえないクロスポイントスイッチ回路１Ｂ−１を
構成するのに用いてもよい。

【０１４７】さらに、上述した実施形態では、基本スイ
ッチセル１間の接続を図１（図２０）に示すような接続
としているが、本発明はこれに限定されず、最終的に、
完全非閉塞型のクロスポイントスイッチ回路を構成でき
れば（任意の１つの入力ハイウェイと任意の１つの出力
ハイウェイとを接続できれば）、どのような接続にして
もよい。

【０１４８】また、上述した実施形態では、基本スイッ
チセル１を図１０〜図１９により上述したような構成と
しているが、少なくとも、図９（Ａ）〜図９（Ｅ）によ
り前述したように、各種の接続機能（電子スイッチ１５
Ａ，１５Ｂ，１６Ａ，１６Ｂ）を実現できれば、勿論、
どのような構成にしてもよい。そして、本発明は上述し
た実施形態に限定されるものではなく、本発明の趣旨を
逸脱しない範囲で種々変形して実施することができる。

【０１４９】

【発明の効果】以上詳述したように、本発明によれば、
第１〜第４外部接続手段により、隣接すべき他のクロス
ポイントスイッチ回路における行列外周の一辺に位置す
る基本スイッチセルとの接続が可能なので、必要な入出
力（ハイウェイ）数に応じて任意数の本スイッチ回路
（単体スイッチ回路）をスイッチ回路間で交差配線を生
じさせることなく平面的に接続することができ、入出力
数を簡単にいくらでも柔軟に拡張でき、しかも、複雑な
（立体的な）配線接続も不要（配線作業が容易）になり
集積化も容易になる。従って、大規模な入出力数のクロ
スポイントスイッチ回路を極めて容易に、且つ、低コス
トで実現することができる（請求項１，２，８）。

【０１５０】また、入出力数を拡張する際、平面的な接
続ではスイッチサイズが大きくなり過ぎるような場合
は、それぞれ複数の単体スイッチ回路が交差配線を生じ
ることなく平面的に接続された複数の単体スイッチ回路
群を立体的に配置・接続すれば、大規模な入出力数のク
ロスポイントスイッチ回路を極めてコンパクトに実現す
ることができる（請求項３）。

【０１５１】さらに、この場合、上述のごとく立体的な
行列状に配置された単体スイッチ回路群はフラットケー
ブルにより接続することができるので、複雑な配線作業
を行なう必要が無く、これにより、本スイッチ回路の組
立・製造が簡易化されて量産が可能となり、この結果、
大規模な入出力数のクロスポイントスイッチ回路を極め
て安価に提供することが可能になる（請求項４）。

【０１５２】また、本クロスポイントスイッチ回路（単
体スイッチ回路）は、上記の第１~第４外部接続手段を
第１〜第８入力端子回路および第１〜第８出力端子回路
を用いて構成することで、隣接する最大４組の他の単体
スイッチ回路との交差配線を生じない平面的な接続が確
実に可能になる（請求項５）。なお、第１行側の一辺に
他の単体スイッチ回路が接続されない場合（例えば、行
列状に配置された単体スイッチ回路群のうちの第１行に
位置する単体スイッチ回路）は、第５出力端子回路と第
７入力端子回路、第１出力端子回路と第１入力端子回路
とをそれぞれ接続すれば、第１行に位置する基本スイッ
チセルの第１入力端子と第１出力端子とが接続された状
態になるので、第１行に位置する基本スイッチセルに入
力されてきた信号の伝達経路が確保され、常に正常な入
出力ハイウェイの接続が可能になる（請求項６）。

【０１５３】同様に、第ｍ行側の一辺に他の単体スイッ
チ回路が接続されない場合（例えば、行列状に配置され
た単体スイッチ回路群のうちの第ｍ行に位置する単体ス
イッチ回路）は、第６出力端子回路と第８入力端子回
路、第２出力端子回路と第２入力端子回路とをそれぞれ
接続すれば、第ｍ行に位置する基本スイッチセルの第２
入力端子と第２出力端子とが接続された状態になるの
で、第ｍ行に位置する基本スイッチセルに入力されてき
た信号の伝達経路が確保され、常に正常な入出力ハイウ
ェイの接続が可能になる（請求項７）。また、上記の第
３〜第６入力端子回路を行列の第１列を成す一辺側、上
記の第３，第４，第７および第８出力端子回路を第ｎ列
を成す一辺側、上記の第１，第７入力端子回路および第
１，第５出力端子回路を第１行を成す一辺側、上記の第
２，第８入力端子回路および第２，第６出力端子回路を
第ｍ行を成す一辺側にそれぞれ設ければ、上記の各辺に
隣接する形で最大４組の単体スイッチ回路を平面的に接
続することが可能になるので交差配線が必要無い。この
構成は、特に、基本スイッチセルが電子回路により構成
されている場合に有効で、配線作業を簡易化することが
できて集積化も容易になる（請求項８）。

【０１５４】なお、上記の各入力端子回路は、それぞ
れ、行列の第１列を成す一辺側に設け、上記の各出力端
子回路は、それぞれ、行列の第ｎ列を成す一辺側に設け
てもよい。この場合は、単体スイッチ間の接続に交差配
線が生じるが、単体スイッチ内での入出力間の配線の折
り曲げ角度を小さくすることができるので、特に、基本
スイッチセルが光学回路により構成されている場合に有
効で、配線（例えば光導波路等）の折り曲げによる光損
失の影響を最小限に抑えることが可能である（請求項１
０）。

【０１５５】さらに、上記のように基本スイッチセルを
電子回路により構成すると、次のような利点が得られる
（請求項９）。信号分配を容易に行なうことができる
ので、同報機能等も容易に、且つ、安定して実現するこ
とができる。半導体チップ等として集積化することも
可能なので、光スイッチ等における光導波路を用いた基
本スイッチセルに比べて、飛躍的な小型化が可能であ
る。

【０１５６】光スイッチのように、光導波路を用いた
基本スイッチセル毎に温度コントローラ等の外部回路を
設ける必要が無いので、スイッチサイズ及びその消費電
力を大幅に低減することが可能である。 外部（他の基本スイッチセルや出力端子回路，入力端
子回路等）との接続は電気的に行なうことができるの
で、光ファイバ等との煩雑な光結合を行なう必要が全く
無い。

【０１５７】具体的に、このような基本スイッチセルを
電子回路により構成するには、例えば、第１入力端子と
第１出力端子及び第２出力端子のいずれか一方もしくは
両方とを電気的に接続しうる、信号増幅機能付きの第１
電子スイッチ部と、第２入力端子と上記の第１出力端子
及び第２出力端子のいずれか一方もしくは両方とを電気
的に接続しうる、信号増幅機能付きの第２電子スイッチ
部とをそなえればよく、これにより、以下の〜の４
種類の接続を実現することができるので、多機能で柔軟
性の高いクロスポイントスイッチ回路の実現に大いに寄
与する。また、上記信号増幅機能により、信号レベルの
低下を最小限に抑えることができるので、大規模なチャ
ンネルサイズのクロスポイントスイッチ回路を構成した
としても、入出力（ハイウェイ）間での信号レベル・波
形保存性を十分に確保することができる（請求項１１，
１２，２１）。

【０１５８】 クロス接続（第１入力端子−第２出力端子間，第２入
力端子−第１出力端子間の接続） バー接続（第１入力端子−第１出力端子間，第２入力
端子−第２出力端子間の接続） 同報接続（第１入力端子−第１及び第２出力端子間の
接続） 同報接続（第２入力端子−第１及び第２出力端子間の
接続） さらに、上記の基本スイッチセルは、上記の各出力端子
に対応して、それぞれトランジスタを用いて構成された
２組の出力カレントスイッチ回路をそなえて実現すれ
ば、上記の信号増幅機能を実現できるとともに、上記の
接続切り替えを電流信号の切り替えにより実現すること
ができるので、安定した高速動作が可能になるとともに
集積化が容易になり、高速信号に対する特性安定化やサ
イズの小型化、ひいては、クロスポイントスイッチ回路
の特性安定化，小型化に大いに寄与する（請求項１３，
１６，１８，２１，２４，２６）。

【０１５９】また、第１入力端子と他の基本スイッチセ
ルの第２出力端子（もしくは、第２入力端子と他の基本
スイッチセルの第１出力端子）とが接続されると、カス
コードインタフェース回路が形成されるので、基本スイ
ッチセル間の配線による容量結合等に対する耐性が向上
し、さらなる高速信号に対する特性安定化を図ることが
できる（請求項１４，１９，２２，２７）。

【０１６０】さらに、入力（カレントスイッチ）回路，
各入力端子及び各出力端子をそれぞれ差動構成にすれ
ば、次のような利点が得られる（請求項１５，２０，２
３，２８）。スイッチングノイズの影響を抑圧するこ
とができる。半導体集積化が容易になる。

【０１６１】温度・電源変動やバラツキに対する安定
性が向上する。 高速信号入力による回路の高速動作時に回路内電源電
流量が変化せず、高速動作がより安定し、且つ、他の回
路に対する影響を抑圧することができる。 各基本スイッチセル間での配線交差が差動信号配線に
よる配線交差となるので、配線交差点での信号間漏話を
さらに抑圧することができる。

【０１６２】また、４組の出力カレントスイッチ回路に
流す電流を２組の制御用カレントスイッチ回路で制御す
ることにより、２組毎ずつ出力カレントスイッチ回路の
電流切り替えを行なうことができるので、切り替え誤動
作等を防止することができる（請求項１７，２５）。

【図面の簡単な説明】

【図１】本発明の一実施形態としてのクロスポイントス
イッチ回路の構成を示すブロック図である。

【図２】図１に示すクロスポイントスイッチ回路を４個
分相互に平面接続した構成を示すブロック図である。

【図３】図１に示すクロスポイントスイッチ回路を複数
分相互に平面接続した構成を示すブロック図である。

【図４】図３に示すクロスポイントスイッチ回路を立体
的に配置して相互に接続した構成を模式的に示す斜視図
である。

【図５】図３に示すクロスポイントスイッチ回路を立体
的に配置して相互に接続した構成を模式的に示す斜視図
である。

【図６】図３に示すクロスポイントスイッチ回路を製品
化したときの外観例を模式的に示す斜視図である。

【図７】図１に示すクロスポイントスイッチ回路の変形
例を示すブロック図である。

【図８】図７に示すクロスポイントスイッチ回路を４個
分相互に平面接続した構成を示すブロック図である。

【図９】（Ａ）は本発明の一実施形態としての基本スイ
ッチセル（基本スイッチセル電子回路）の構成を原理的
に説明するためのブロック図であり、（Ｂ）〜（Ｅ）は
いずれも（Ａ）に示す基本スイッチセルの接続状態を模
式的に示すブロック図である。

【図１０】本実施形態の基本スイッチセルの第１の態様
を示す電子回路図である。

【図１１】図１０に示す基本スイッチセルを複数分、図
１に示す接続構成に従って相互に接続したときの構成を
示す電子回路図である。

【図１２】図１０に示す基本スイッチセルを差動構成に
した場合の電子回路図である。

【図１３】図１２に示す基本スイッチセルを複数分、相
互に接続したときの構成を示す電子回路図である。

【図１４】図１０に示す基本スイッチセルの変形例を示
す電子回路図である。

【図１５】図１２に示す基本スイッチセルの変形例を示
す電子回路図である。

【図１６】本実施形態の基本スイッチセルの第２の態様
を示す電子回路図である。

【図１７】図１６に示す基本スイッチセルを複数分、相
互に接続したときの構成を示す電子回路図である。

【図１８】図１６に示す基本スイッチセルを差動構成に
した場合の電子回路図である。

【図１９】図１８に示す基本スイッチセルを複数分、相
互に接続したときの構成を示す電子回路図である。

【図２０】ＰＩ−ＬＯＳＳ型光スイッチと同等の構成を
電子回路により実現したクロスポイントスイッチ回路を
示すブロック図である。

【図２１】ＷＤＭ技術を利用した超高速，大容量の光
（フォトニック）ネットワークの一例を模式的に示す図
である。

【図２２】クロスコネクト装置に着目した光ネットワー
クの一例を模式的に示す図である。

【図２３】ＯＡＤＭに着目した光ネットワークの一例を
模式的に示す図である。

【図２４】ＰＩ−ＬＯＳＳ型光スイッチの一例を示すブ
ロック図である。

【図２５】電気スイッチの一例を示すブロック図であ
る。

【図２６】多段（３段）リンク構成のクロスポイントス
イッチ回路を示すブロック図である。

【符号の説明】

１ 基本スイッチセル（電子回路） １′ 基本スイッチセル（光学回路） １−１〜１−３，１Ｂ−１ クロスポイントスイッチ回
路（電子回路） １Ａ−１，１Ａ−２ クロスポイントスイッチ回路（光
学回路） １ａ〜１ｄ 辺 １Ａ〜１Ｆ 外部接続手段 ２ 切り替え制御電圧発生回路 ３Ａ〜１０Ａ 出力端子回路 ３Ｂ〜１０Ｂ 入力端子回路 ７，８ 折り返し接続回路 １１ 基板 １１Ａ，１１Ｂ フラットケーブル １２ ケース １２Ａ〜１２Ｄ 開口部 １５Ａ，１６Ａ 電子スイッチ（第１電子スイッチ部） １５Ｂ，１６Ｂ 電子スイッチ（第２電子スイッチ部） ５１Ａ，５１Ｂ 入力回路（第１，第２入力回路） ５２Ａ〜５２Ｄ 出力カレントスイッチ回路（第１〜第
４出力カレントスイッチ回路） ５３Ａ〜５３Ｄ 電流源回路（第１〜第４電流源回路） ５４Ａ，５４Ｂ カスコードインタフェース回路（第
１，第２カスコードインタフェース回路） ５５Ａ，５５Ｂ カレントスイッチ回路（第１，第２制
御用カレントスイッチ回路） ６１Ａ，６１Ｂ 入力カレントスイッチ回路（第３，第
４入力カレントスイッチ回路） ６２Ａ，６２Ｂ 出力カレントスイッチ回路（第５，第
６出力カレントスイッチ回路） ６３Ａ，６３Ｂ カスコードインタフェース回路（第
３，第４カスコードインタフェース回路） Ｔｒ１〜Ｔｒ５ トランジスタ（第１〜第５トランジス
タ） Ｔｒ６〜Ｔｒ１３ トランジスタ（第６〜第１３トラン
ジスタ） Ｔｒ１４〜Ｔｒ１７ トランジスタ Ｒ１，Ｒ２ 抵抗（第１，第２負荷抵抗） Ｒ３〜Ｒ１１，Ｒ２３〜Ｒ３２ 抵抗 Ｒ２１，Ｒ２２ 抵抗（第４，第５抵抗）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−300547（ＪＰ，Ａ) 特開 平６−252940（ＪＰ，Ａ) 特開 平７−67152（ＪＰ，Ａ) 特開 昭55−163995（ＪＰ，Ａ) 特開 平９−51558（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04Q 3/52

Claims (28)

(57)【特許請求の範囲】
1. 【請求項１】 複数の入力ハイウェイと複数の出力ハイ
   ウェイとを有し、該入力ハイウェイへの入力を任意の該
   出力ハイウェイへ切替出力するクロスポイントスイッチ
   回路において、 第１及び第２入力端子と第１及び第２出力端子とを有し
   任意の入力端子と任意の出力端子との接続を切り替える
   ことのできる２入力２出力型の基本スイッチセルがｍ×
   ｎ（ｍ，ｎはそれぞれ２以上の整数）の行列状に配置さ
   れるとともに、 該行列の第１行に位置する基本スイッチセルの該第１入
   力端子が該行列の該第１行側の一辺に設けられた第１の
   外部接続手段内の入力端子回路に接続され、該第１行に
   位置する該基本スイッチセルの該第１出力端子が該第１
   の外部接続手段内の出力端子回路に接続され、且つ、 該行列の最終行に位置する基本スイッチセルの該第２入
   力端子が該行列の該最終行側の一辺に設けられた第２の
   外部接続手段内の入力端子回路に接続され、該最終行に
   位置する該基本スイッチセルの該第２出力端子が該第２
   の外部接続手段内の出力端子回路に接続され、さらに、 該入力ハイウェイの１つが該第１の外部接続手段内の別
   の出力端子回路に該行列の第１列側の一辺に設けられた
   第３の外部接続手段を介して接続され、 別の該入力ハイウェイの１つが該第２の外部接続手段内
   の別の出力端子回路に該第３の外部接続手段を介して接
   続され、 その他の該入力ハイウェイが該行列の第１列に位置する
   基本スイッチセルの該第１又は第２入力端子に該第３の
   外部接続手段を介して接続され、 該出力ハイウェイがそれぞれ該行列の最終列側の一辺に
   設けられた第４の外部接続手段を介して該最終列に位置
   する基本スイッチセルの該第１又は第２出力端子に接続
   されたことを特徴とする、クロスポイントスイッチ回
   路。
2. 【請求項２】 請求項１記載のクロスポイントスイッチ
   回路を複数そなえ、 該クロスポイントスイッチ回路が行列状に配置されると
   ともに、隣接するクロスポイントスイッチ回路同士が、
   互いの隣接する外部接続手段を介して相互に接続されて
   いることを特徴とする、クロスポイントスイッチ回路。
3. 【請求項３】 請求項２記載のクロスポイントスイッチ
   回路を複数そなえ、 該クロスポイントスイッチ回路が立体的に配置されると
   ともに、隣接するクロスポイントスイッチ回路同士が、
   互いの隣接する外部接続手段を介して行列状の配置にな
   るよう相互に接続されていることを特徴とする、クロス
   ポイントスイッチ回路。
4. 【請求項４】 該クロスポイントスイッチ回路の外部接
   続手段同士がフラットケーブルにより接続されているこ
   とを特徴とする、請求項３記載のクロスポイントスイッ
   チ回路。
5. 【請求項５】 第１行ｊ列（１≦ｊ≦ｎ−１）に位置す
   る基本スイッチセルの第１出力端子と他の第１のクロス
   ポイントスイッチ回路の第ｍ行ｊ＋１列に位置する基本
   スイッチセルの第２入力端子との接続を可能にするｎ−
   １個の第１出力端子回路と、 第１行ｊ＋１列に位置する基本スイッチセルの第１入力
   端子と上記の第１のクロスポイントスイッチ回路の第ｍ
   行ｊ列に位置する基本スイッチセルの第２出力端子との
   接続を可能にするｎ−１個の第１入力端子回路と、 第ｍ行ｊ列に位置する基本スイッチセルの第２出力端子
   と他の第２のクロスポイントスイッチ回路の第１行ｊ＋
   １列に位置する基本スイッチセルの第１入力端子との接
   続を可能にするｎ−１個の第２出力端子回路と、 第ｍ行ｊ＋１列に位置する基本スイッチセルの第２入力
   端子と上記の第２のクロスポイントスイッチ回路の第１
   行ｊ列に位置する基本スイッチセルの第１出力端子との
   接続を可能にするｎ−１個の第２入力端子回路と、 第ｉ行１列（１≦ｉ≦ｍ−１）に位置する基本スイッチ
   セルの第２入力端子と他の第３のクロスポイントスイッ
   チ回路の第ｉ＋１行ｎ列に位置する基本スイッチセルの
   第１出力端子との接続を可能にするｍ−１個の第３入力
   端子回路と、 第ｉ＋１行１列に位置する基本スイッチセルの第１入力
   端子と該第３のクロスポイントスイッチ回路の第ｉ行ｎ
   列に位置する基本スイッチセルの第２出力端子との接続
   を可能にするｍ−１個の第４入力端子回路と、 第ｉ行ｎ列に位置する基本スイッチセルの第２出力端子
   と他の第４のクロスポイントスイッチ回路の第ｉ＋１行
   １列の第１入力端子との接続を可能にするｍ−１個の第
   ３出力端子回路と、 第ｉ＋１行ｎ列に位置する基本スイッチセルの第１出力
   端子と該第４のクロスポイントスイッチ回路の第ｉ行１
   列に位置する基本スイッチセルの第２入力端子との接続
   を可能にするｍ−１個の第４出力端子回路と、 該第３のクロスポイントスイッチ回路の第１行ｎ列に位
   置する基本スイッチセルの第１出力端子との接続を可能
   にする１個の第５入力端子回路と、 該第５入力端子回路と接続され該第１のクロスポイント
   スイッチ回路の第ｍ行１列に位置する基本スイッチセル
   の第２入力端子との接続を可能にする１個の第５出力端
   子回路と、 該第３のクロスポイントスイッチ回路の第ｍ行ｎ列に位
   置する基本スイッチセルの第２出力端子との接続を可能
   にする１個の第６入力端子回路と、 該第６入力端子回路と接続され該第２のクロスポイント
   スイッチ回路の第１行１列に位置する基本スイッチセル
   の第１入力端子との接続を可能にする１個の第６出力端
   子回路と、 第１行１列に位置する基本スイッチセルの第１入力端子
   と該第１のクロスポイントスイッチ回路の第６出力端子
   回路との接続を可能にする１個の第７入力端子回路と、 第ｍ行１列に位置する基本スイッチセルの第２入力端子
   と該第２のクロスポイントスイッチ回路の第５出力端子
   回路との接続を可能にする１個の第８入力端子回路と、 第１行ｎ列に位置する基本スイッチセルの第１出力端子
   と該第４のクロスポイントスイッチ回路の第５入力端子
   回路との接続を可能にする１個の第７出力端子回路と、 第ｍ行ｎ列に位置する基本スイッチセルの第２出力端子
   と該第４のクロスポイントスイッチ回路の第６入力端子
   回路との接続を可能にする１個の第８出力端子回路とを
   そなえ、 上記の第１出力端子回路，第１入力端子回路，第５出力
   端子回路及び第７入力端子回路が該第１の外部接続手段
   を構成し、 上記の第２出力端子回路，第２入力端子回路，第６出力
   端子回路及び第８入力端子回路が該第２の外部接続手段
   を構成し、 上記の第３入力端子回路，第４入力端子回路，第５入力
   端子回路及び第６入力端子回路が該第３の外部接続手段
   を構成し、 上記の第３出力端子回路，第４出力端子回路，第７出力
   端子回路及び第８出力端子回路が該第４の外部接続手段
   を構成していることを特徴とする、請求項１〜４のいず
   れか１項に記載のクロスポイントスイッチ回路。
6. 【請求項６】 該第１のクロスポイントスイッチ回路が
   接続されない場合は、該第５出力端子回路と第１行１列
   に位置する基本スイッチセルの該第１入力端子側の該第
   ７入力端子回路とが接続されるとともに、第１行ｊ列に
   位置する基本スイッチセルの第１出力端子側の第１出力
   端子回路と第１行ｊ＋１列に位置する基本スイッチセル
   の第１入力端子側の第１入力端子回路とがそれぞれ接続
   されることを特徴とする、請求項５記載のクロスポイン
   トスイッチ回路。
7. 【請求項７】 該第２のクロスポイントスイッチ回路が
   接続されない場合は、該第６出力端子回路と第ｍ行１列
   に位置する基本スイッチセルの第２入力端子側の該第８
   入力端子回路とが接続されるとともに、第ｍ行ｊ列に位
   置する基本スイッチセルの第２出力端子側の第２出力端
   子回路と第ｍ行ｊ＋１列に位置する基本スイッチセルの
   第２入力端子側の第２入力端子回路とがそれぞれ接続さ
   れることを特徴とする、請求項５記載のクロスポイント
   スイッチ回路。
8. 【請求項８】 上記の第３〜第６入力端子回路が、それ
   ぞれ、該行列の第１列を成す一辺側に設けられるととも
   に、 上記の第３，第４，第７および第８出力端子回路が、そ
   れぞれ、該行列の第ｎ列を成す一辺側に設けられ、且
   つ、 上記の第１，第７入力端子回路および第１，第５出力端
   子回路が、それぞれ、該行列の第１行を成す一辺側に設
   けられるとともに、 上記の第２，第８入力端子回路および第２，第６出力端
   子回路が、それぞれ、該行列の第ｍ行を成す一辺側に設
   けられていることを特徴とする、請求項５記載のクロス
   ポイントスイッチ回路。
9. 【請求項９】 該基本スイッチセルが、電子回路により
   構成されていることを特徴とする、請求項１〜５及び８
   のいずれか１項に記載のクロスポイントスイッチ回路。
10. 【請求項１０】 該基本スイッチセルが、光学回路によ
    り構成されていることを特徴とする、請求項１，２又は
    ５に記載のクロスポイントスイッチ回路。
11. 【請求項１１】 該基本スイッチセルが、 該第１入力端子と該第１出力端子及び該第２出力端子の
    いずれか一方もしくは両方とを電気的に接続しうる第１
    電子スイッチ部と、 該第２入力端子と該第１出力端子及び該第２出力端子の
    いずれか一方もしくは両方とを電気的に接続しうる第２
    電子スイッチ部とをそなえていることを特徴とする、請
    求項９記載のクロスポイントスイッチ回路。
12. 【請求項１２】 該第１電子スイッチ部及び該第２電子
    スイッチ部が信号増幅機能を有することを特徴とする、
    請求項１１記載のクロスポイントスイッチ回路。
13. 【請求項１３】 該基本スイッチセルが、 ベース接地構成の第１トランジスタと該第１トランジス
    タのコレクタに接続された第１負荷抵抗とを有し該第１
    トランジスタのエミッタを該第１入力端子とする第１入
    力回路と、 ベース接地構成の第２トランジスタと該第２トランジス
    タのコレクタに接続された第２負荷抵抗とを有し該第２
    トランジスタのエミッタを該第２入力端子とする第２入
    力回路と、 それぞれのエミッタが接続された差動構成の第３及び第
    ４トランジスタを有する、該第１電子スイッチ部として
    の第１及び第２出力カレントスイッチ回路及び該第２電
    子スイッチ部としての第３及び第４出力カレントスイッ
    チ回路とをそなえ、 該第１出力カレントスイッチ回路における第３トランジ
    スタ及び該第３出力カレントスイッチ回路における第４
    トランジスタの各コレクタを並列接続して該第１出力端
    子とし、該第２出力カレントスイッチ回路における第３
    トランジスタ及び該第４出力カレントスイッチ回路にお
    ける第４トランジスタの各コレクタを並列接続して該第
    ２出力端子とするとともに、 上記の第１及び第２出力カレントスイッチ回路における
    各第４トランジスタの各ベースを、該第１入力回路にお
    ける該第１負荷抵抗に並列接続し、且つ、 上記の第３及び第４出力カレントスイッチ回路における
    各第４トランジスタの各ベースを、該第２入力回路にお
    ける該第２負荷抵抗に並列接続し、 上記の第１〜第４出力カレントスイッチ回路に流れる電
    流を制御することにより、上記の第１及び第２入力端子
    と上記の第１及び第２出力端子との間の接続構成を変更
    しうるように構成されていることを特徴とする、請求項
    １１又は１２に記載のクロスポイントスイッチ回路。
14. 【請求項１４】 該第１入力端子と他の第１の基本スイ
    ッチセルの第２出力端子とが接続されると、該第１入力
    回路における該第１トランジスタのエミッタと、該第１
    の基本スイッチセルの第４出力カレントスイッチ回路に
    おける第４トランジスタのコレクタとがカスコード接続
    されて成る第１カスコードインタフェース回路が形成さ
    れるとともに、 該第２入力端子と他の第２の基本スイッチセルの第１出
    力端子とが接続されると、該第２入力回路における該第
    ２トランジスタのエミッタと、該第２の基本スイッチセ
    ルの第１出力カレントスイッチ回路における第３トラン
    ジスタのコレクタとがカスコード接続されて成る第２カ
    スコードインタフェース回路が形成されることを特徴と
    する、請求項１３記載のクロスポイントスイッチ回路。
15. 【請求項１５】 上記の第１及び第２入力回路，第１及
    び第２入力端子，第１及び第２出力端子が、それぞれ、
    差動構成になっていることを特徴とする、請求項１３ま
    たは請求項１４に記載のクロスポイントスイッチ回路。
16. 【請求項１６】 それぞれ上記の第１〜第４出力カレン
    トスイッチ回路にコレクタが接続されるとともに第３負
    荷抵抗にエミッタが接続される第５トランジスタをそな
    えた第１〜第４電流源回路が設けられ、 上記の各電流源回路における各第５トランジスタのベー
    ス電位がそれぞれ独立して制御されることにより、上記
    の第１〜第４出力カレントスイッチ回路に流れる電流が
    制御されることを特徴とする、請求項１３〜１５のいず
    れか１項に記載のクロスポイントスイッチ回路。
17. 【請求項１７】 上記の第１及び第３出力カレントスイ
    ッチ回路のいずれか一方のみに電流を流すための第１制
    御用カレントスイッチ回路と、 上記の第２及び第４出力カレントスイッチ回路のいずれ
    か一方のみに電流を流すための第２制御用カレントスイ
    ッチ回路とが設けられていることを特徴とする、請求項
    １３〜１５のいずれか１項に記載のクロスポイントスイ
    ッチ回路。
18. 【請求項１８】 該基本スイッチセルが、 第６及び第７トランジスタを有しこれらの各エミッタを
    並列接続して該第１入力端子とする該第１電子スイッチ
    部としての第３入力カレントスイッチ回路と、 第８及び第９トランジスタを有しこれらの各エミッタを
    並列接続して該第２入力端子とする該第２電子スイッチ
    部としての第４入力カレントスイッチ回路と、 該第６トランジスタ及び該第８トランジスタの各コレク
    タに並列接続された第４負荷抵抗と、 該第７トランジスタ及び該第９トランジスタの各コレク
    タに並列接続された第５負荷抵抗と、 エミッタを介して相互に接続された差動構成の第１０及
    び第１１トランジスタを有し該第１０トランジスタのコ
    レクタを該第１出力端子とするとともに、該第１１トラ
    ンジスタのベースが該第４負荷抵抗に並列接続された第
    ５出力カレントスイッチ回路と、 エミッタを介して相互に並列接続された差動構成の第１
    ２及び第１３トランジスタを有し該第１２トランジスタ
    のコレクタを該第２出力端子とするとともに、該第１３
    トランジスタのベースが該第５負荷抵抗に並列接続され
    た第６出力カレントスイッチ回路とをそなえ、 上記の第６〜第９トランジスタの各ベース電位をそれぞ
    れ独立して制御することにより、上記の第１及び第２入
    力端子と上記の第１及び第２出力端子との間の接続構成
    を変更しうるように構成されていることを特徴とする、
    請求項１２記載のクロスポイントスイッチ回路。
19. 【請求項１９】 該第１入力端子と他の第３の基本スイ
    ッチセルの第２出力端子とが接続されると、該第３入力
    カレントスイッチ回路における上記の第６及び第７トラ
    ンジスタのうちの少なくとも一方のエミッタと、該第３
    の基本スイッチセルの第６出力カレントスイッチ回路に
    おける第１２トランジスタのコレクタとがカスコード接
    続されて成る第３カスコードインタフェース回路が形成
    されるとともに、 該第２入力端子と他の第４の基本スイッチセルの第１出
    力端子とが接続されると、該第４入力カレントスイッチ
    回路における上記の第８及び第９トランジスタの少なく
    とも一方のエミッタと、該第４の基本スイッチセルの第
    ５出力カレントスイッチ回路における第１０トランジス
    タのコレクタとがカスコード接続されて成る第４カスコ
    ードインタフェース回路が形成されることを特徴とす
    る、請求項１８記載のクロスポイントスイッチ回路。
20. 【請求項２０】 上記の第３及び第４入力カレントスイ
    ッチ回路，第１及び第２入力端子，第１及び第２出力端
    子が、それぞれ、差動構成になっていることを特徴とす
    る、請求項１８または請求項１９に記載のクロスポイン
    トスイッチ回路。
21. 【請求項２１】 第１及び第２入力端子と第１及び第２
    出力端子とを有する２入力２出力型の基本スイッチセル
    において、 該第１入力端子と該第１出力端子及び該第２出力端子の
    いずれか一方もしくは両方とを電気的に接続しうる、信
    号増幅機能付きの第１電子スイッチ部と、 該第２入力端子と該第１出力端子及び該第２出力端子の
    いずれか一方もしくは両方とを電気的に接続しうる、信
    号増幅機能付きの第２電子スイッチ部とが設けられると
    ともに、 該基本スイッチセルが、 ベース接地構成の第１トランジスタと該第１トランジス
    タのコレクタに接続された第１負荷抵抗とを有し該第１
    トランジスタのエミッタを該第１入力端子とする第１入
    力回路と、 ベース接地構成の第２トランジスタと該第２トランジス
    タのコレクタに接続された第２負荷抵抗とを有し該第２
    トランジスタのエミッタを該第２入力端子とする第２入
    力回路と、 それぞれのエミッタが接続された差動構成の第３及び第
    ４トランジスタを有する、該第１電子スイッチ部として
    の第１及び第２出力カレントスイッチ回路及び該第２電
    子スイッチ部としての第３及び第４出力カレントスイッ
    チ回路とをそなえ、 該第１出力カレントスイッチ回路における第３トランジ
    スタ及び該第３出力カ レントスイッチ回路における第４
    トランジスタの各コレクタを並列接続して該第１出力端
    子とし、該第２出力カレントスイッチ回路における第３
    トランジスタ及び該第４出力カレントスイッチ回路にお
    ける第４トランジスタの各コレクタを並列接続して該第
    ２出力端子とするとともに、 上記の第１及び第２出力カレントスイッチ回路における
    各第４トランジスタの各ベースを、該第１入力回路にお
    ける該第１負荷抵抗に並列接続し、且つ、 上記の第３及び第４出力カレントスイッチ回路における
    各第４トランジスタの各ベースを、該第２入力回路にお
    ける該第２負荷抵抗に並列接続し、 上記の第１〜第４出力カレントスイッチ回路に流れる電
    流を制御することにより、上記の第１及び第２入力端子
    と上記の第１及び第２出力端子との間の接続構成を変更
    しうるように構成されている ことを特徴とする、基本ス
    イッチセル電子回路。
22. 【請求項２２】 該第１入力端子と他の第１の基本スイ
    ッチセルの第２出力端子とが接続されると、該第１入力
    回路における該第１トランジスタのエミッタと、該第１
    の基本スイッチセルの第４出力カレントスイッチ回路に
    おける第４トランジスタのコレクタとがカスコード接続
    されて成る第１カスコードインタフェース回路が形成さ
    れるとともに、 該第２入力端子と他の第２の基本スイッチセルの第１出
    力端子とが接続されると、該第２入力回路における該第
    ２トランジスタのエミッタと、該第２の基本スイッチセ
    ルの第１出力カレントスイッチ回路における第３トラン
    ジスタのコレクタとがカスコード接続されて成る第２カ
    スコードインタフェース回路が形成されることを特徴と
    する、請求項２１記載の基本スイッチセル電子回路。
23. 【請求項２３】 上記の第１及び第２入力回路，第１及
    び第２入力端子，第１及び第２出力端子が、それぞれ、
    差動構成になっていることを特徴とする、請求項２１ま
    たは請求項２２に記載の基本スイッチセル電子回路。
24. 【請求項２４】 それぞれ上記の第１〜第４出力カレン
    トスイッチ回路にコレクタが接続されるとともに第３負
    荷抵抗にエミッタが接続される第５トランジスタをそな
    えた第１〜第４電流源回路が設けられ、 上記の各電流源回路における各第５トランジスタのベー
    ス電位がそれぞれ独立して制御されることにより、上記
    の第１〜第４出力カレントスイッチ回路に流れる電流が
    制御されることを特徴とする、請求項２１〜２３のいず
    れか１項に記載の基本スイッチセル電子回路。
25. 【請求項２５】 上記の第１及び第３出力カレントスイ
    ッチ回路のいずれか一方のみに電流を流すための第１制
    御用カレントスイッチ回路と、 上記の第２及び第４出力カレントスイッチ回路のいずれ
    か一方のみに電流を流すための第２制御用カレントスイ
    ッチ回路とが設けられていることを特徴とする、請求項
    ２１〜２３のいずれか１項に記載の基本スイッチセル電
    子回路。
26. 【請求項２６】 第１及び第２入力端子と第１及び第２
    出力端子とを有する２入力２出力型の基本スイッチセル
    において、 該第１入力端子と該第１出力端子及び該第２出力端子の
    いずれか一方もしくは両方とを電気的に接続しうる、信
    号増幅機能付きの第１電子スイッチ部と、 該第２入力端子と該第１出力端子及び該第２出力端子の
    いずれか一方もしくは両方とを電気的に接続しうる、信
    号増幅機能付きの第２電子スイッチ部とが設けられると
    ともに、 該基本スイッチセルが、 第６及び第７トランジスタを有しこれらの各エミッタを
    並列接続して該第１入力端子とする該第１電子スイッチ
    部としての第３入力カレントスイッチ回路と、 第８及び第９トランジスタを有しこれらの各エミッタを
    並列接続して該第２入力端子とする該第２電子スイッチ
    部としての第４入力カレントスイッチ回路と、 該第６トランジスタ及び該第８トランジスタの各コレク
    タに並列接続された第４負荷抵抗と、 該第７トランジスタ及び該第９トランジスタの各コレク
    タに並列接続された第５負荷抵抗と、 エミッタを介して相互に接続された差動構成の第１０及
    び第１１トランジスタを有し該第１０トランジスタのコ
    レクタを該第１出力端子とするとともに、該第１１トラ
    ンジスタのベースが該第４負荷抵抗に並列接続された第
    ５出力カレントスイッチ回路と、 エミッタを介して相互に並列接続された差動構成の第１
    ２及び第１３トランジスタを有し該第１２トランジスタ
    のコレクタを該第２出力端子とするとともに、該第１３
    トランジスタのベースが該第５負荷抵抗に並列接続され
    た第６出力カレントスイッチ回路とをそなえ、 上記の第６〜第９トランジスタの各ベース電位をそれぞ
    れ独立して制御することにより、上記の第１及び第２入
    力端子と上記の第１及び第２出力端子との間の接続構成
    を変更しうるように構成されていることを特徴とする、
    基本スイッチセル電子回路。
27. 【請求項２７】 該第１入力端子と他の第３の基本スイ
    ッチセルの第２出力端子とが接続されると、該第３入力
    カレントスイッチ回路における上記の第６及び第７トラ
    ンジスタのうちの少なくとも一方のエミッタと、該第３
    の基本スイッチセルの第６出力カレントスイッチ回路に
    おける第１２トランジスタのコレクタとがカスコード接
    続されて成る第３カスコードインタフェース回路が形成
    されるとともに、 該第２入力端子と他の第４の基本スイッチセルの第１出
    力端子とが接続されると、該第４入力カレントスイッチ
    回路における上記の第８及び第９トランジスタのうちの
    少なくとも一方のエミッタと、該第４の基本スイッチセ
    ルの第５出力カレントスイッチ回路における第１０トラ
    ンジスタのコレクタとがカスコード接続されて成る第４
    カスコードインタフェース回路が形成されることを特徴
    とする、請求項２６記載の基本スイッチセル電子回路。
28. 【請求項２８】 上記の第３及び第４入力カレントスイ
    ッチ回路，第１及び第２入力端子，第１及び第２出力端
    子が、それぞれ、差動構成になっていることを特徴とす
    る、請求項２６または請求項２７に記載の基本スイッチ
    セル電子回路。