CN1187828C - 能防止产生多次反射的半导体装置及其驱动和设置方法 - Google Patents

Abstract

一种半导体装置含有形成在一个驱动器中的一个电阻器，用于将一个驱动器件连接到一条传输线上，而此传输线把驱动器连接到一个接收器上。在该电阻器使驱动器输出阻抗匹配于传输线阻抗的情况下，该电阻器的电阻远大于驱动器件的接通态电阻。传输线的长度是这样确定的，使得来自传输线的接收器侧端的反射波抵达驱动器上，此时提供给驱动器的驱动信号具有逻辑高或低电平。

Description

能防止产生多次反射的半导体装 置及其驱动和设置方法

技术领域

本发明涉及一种半导体装置，尤其涉及一种包含一驱动器件以及一用传输线连接的被驱动器件的半导体装置。

背景技术

一种相关的半导体装置包含一驱动器(或驱动器件)、一接收器(或被驱动器件)以及一条连接于驱动器和接收器之间的传输线(或母线)。此驱动器具有输出阻抗Zout，而传输线的阻抗为Z0。

假如驱动器、接收器和传输线是理想的话，驱动器的输出信号在传输线上传送到接收器就不会被衰减。然后，信号就全部被接收器(或在传输线的接收器侧端处)所反射，并返回到驱动器而没有被衰减。假如输出阻抗Zout等于阻抗Z0，反射信号就在传输线的驱动器侧端(或在传输线和驱动器之间的连接点处)被端接(或被吸收)。

然而，输出阻抗Zout实际上取决于输出信号的电压，因为驱动器并不是理想的。因而，部分被反射的信号会被驱动器(或在传输线的驱动器侧端处)进一步被反射并再次向接收器传送。这样，驱动器的输出信号是被接收器和驱动器反复地反射的。

为了抑制上述驱动器和接收器之间的多次反射，另一种相关的半导体装置装有一个端接电阻器，连接到传输线的接收器侧端上。

然而，这种端接电阻器无用地消耗着电能。就是说，含有端接电阻器的半导体装置是高电耗的。再者，这种端接电阻器增加了半导体装置的制造工序，因而增加了半导体装置的生产成本。

发明内容

因此本发明的一个目的是要提供一种能够防止在连接一驱动器和一接收器的传输线上出现多次反射，而不增加电耗和生产成本的半导体装置。

本发明的另一目的将随着解说而会变得清楚。

按照本发明的第一方面，一种半导体装置具有一带有一驱动器件的驱动器和连接到驱动器的输出侧的传输线。驱动器具有输出阻抗。驱动器件具有接通态电阻。传输线具有阻抗。半导体装置包含在驱动器中形成的一电阻器，以便将驱动器件连接到传输线上。在驱动器的输出阻抗与传输线的阻抗相匹配的情况下，电阻器的电阻大于接通态电阻。

按照本发明的第二方面，一种半导体装置具有带有一驱动器件的驱动器，和连接到驱动器输出侧的传输线。驱动器具有输出阻抗和电流电压特性。驱动器件具有接通态电阻。传输线具有阻抗。半导体装置含有一处在驱动器中的电阻器，以便将驱动器件连接到传输线上，并使输出阻抗与传输线阻抗相匹配。电阻器具有大于接通态的电阻值，以便使电流电压特性接近于线性特性。

按照本发明的第三方面，是驱动半导体装置的一种驱动方法，通过利用在逻辑高电平与逻辑低电平之间变化的驱动信号实现。此半导体装置具有带有驱动器件的驱动器，和连接到驱动器上的传输线。驱动器具有电流电压特性和输出阻抗。驱动器件具有接通态电阻。此传输线具有阻抗，及一个末端，它反射来自驱动器的输出信号，作为反射波。此驱动方法包含如下步骤，先在驱动器中安置一个电阻器，以便将驱动器件连接到传输线上，使得当驱动信号具有逻辑高电平或逻辑低电平时输出阻抗匹配于传输线的阻抗，电阻器的电阻大于接通态电阻，以便使电流电压特性接近线性特性，并将具有预定数据率的驱动信号提供给驱动器，此预定数据率是这样确定的，使得当反射波抵达所述驱动器时驱动信号具有逻辑高电平或逻辑低电平。

按照本发明的第四方面，半导体装置含有一驱动器，该驱动器具有一MOS晶体管，驱动信号就加到它的栅上，并具有一电阻器，其两端连接到传输线的一端和MOS晶体管的源或漏上。一接收器被连接到传输线的另一端上。电阻器的电阻基本上是使驱动器的输出阻抗匹配于传输线的阻抗，而驱动信号是逻辑高或低电平。

按照本发明的第五方面，是一种设置方法，是用以设置半导体装置的，这个装置含有一驱动器和一接收器。驱动器有一MOS晶体管，一驱动信号加于其栅上，以及一电阻器，其两端连接到传输线的一端和MOS晶体管的源或漏上。接收器被连接到传输线的另一端上。此设置方法含有如下步骤，先不带电阻器找出半导体装置的电特性，及在电特性的基础上设定电阻器的阻值，使得在驱动信号是逻辑高或低电平时驱动器的输出阻抗基本上与传输线的阻抗相匹配。

附图说明

图1是相关的半导体装置的电路图；

图2是用以说明在图1的相关半导体装置中所采用的驱动器的输出阻抗特性曲线图；

图3A示出图1中的相关半导体装置的一个理想等效电路；

图3B是用以描述在图3A中的理想等效电路的信号传输图；

图4是说明一个实际驱动器的输出阻抗特性的曲线图；

图5A示出图1中相关半导体装置的实际等效电路；

图5B是用以描述在图3B实际等效电路中的信号传输图；

图6是另一相关半导体装置的电路图；

图7是按本发明优选实施方案的半导体装置的电路图；

图8A示出图7的半导体装置的等效电路；

图8B是用以描述在图3B的等效电路中的输出信号的传输图；

图9A是说明适用于图7的半导体装置的一个NMOS晶体管的电流电压特性图；

图9B是说明适用于图7的半导体装置的CMOS倒相器的输出阻抗特性图；

图10是说明在图7中半导体装置的驱动器输出阻抗特性曲线图；

图11是说明在图7中半导体装置的驱动器工作情况的时间分配图；

图12是按照本发明的另一实施方案的一个CMOS倒相器电路图。

具体实施方式

参照图1至5，首先是对一种相关的半导体装置的描述，以便更好地了解本发明。

在图1中，相关的半导体装置含有一驱动器(或一驱动器件)11、一接收器(或一接收器件)12，以及把驱动器11连接到接收器12的一条传输线(或一条母线)13。

驱动器11和接收器12各含有一CMOS倒相器，它有一p沟MOS晶体管和一n沟MOS晶体管。传输线13含有例如铝线。

假如驱动器11是一理想的线性驱动器，它的输出阻抗Zout如图2所示。就是说，输出阻抗Zout可以被看成是具有电阻为Rout的固定电阻器，而与输出电平(或电压)Vout无关。此时，图1中的半导体装置的理想等效电路如图3A所示。

当驱动器11的输出阻抗Zout(＝Rout)等于传输线13的阻抗Z0时，驱动器11就产生一具有Vddq/2伏的输出电平的输出信号，如图3B所示。假如在传输线上传送的信号波不被传输线所漏掉，则驱动器11的输出信号传到接收器12时不会受到衰减。因为接收器12是被视为一开端，驱动器11的输出信号会在那里被全部反射。换句话说，输出信号是在传输线13的接收器侧端被全部反射的。因此，输出信号就作为反射波而返回到驱动器11。

接收器12接收到一Vddq伏的输入信号，因为驱动器11的输出信号与接收器12所反射回来的反射波在那里相重叠。

正如前面所说的，驱动器11的输出信号作为接收器12所反射的反射波又回到驱动器11。因为在这种情况下输出阻抗Zout(＝Rout)等于特性阻抗Z0(＝Rout)，所以反射波完全不会被驱动器11所反射。换句话说，反射波在传输线13的驱动器侧端被端接或吸收了。

然而，驱动器11实际上具有如图4所示的输出特性。就是说，驱动器11的输出阻抗Zout依栅电压Vgate而变化，而且驱动器11的输出电压Vout并不总是等于传输线13的特性阻抗Z0的。因而，图1中的半导体装置的实际等效电路正如图5A所示。

在图5A的半导体装置中，接收器12所反射的反射波回到驱动器11。如图5B所示，驱动器11部分地反射来自接收器12的反射波，这是由于输出阻抗Zout和传输线13的阻抗Z0之间的阻抗失配所造成的。由驱动器11所反射的反射波再在传输线13上传送到接收器12。这样，反射波就反复地被驱动器11和接收器12所反射，并在驱动器11和接收器12之间来回很多次。这就是说，多次反射是在图5A的半导体装置中的驱动器11和接收器12之间引起的。

还有另一种相关的半导体装置公开于日本未审查专利出版物第1-169946号，认为它能够防止多次反射的产生。上述出版物中所公开的这种半导体装置示于图6中。

如图6所示，此半导体装置含有一驱动器61、一接收器62、将驱动器61连接到接收器62的传输线63，以及其一端连接到传输线63的接收器侧端的端接电阻器64。此端接电阻器64的电阻值等于传输线63的阻抗，以防止反射波的产生。

参照图7至11，描述将要进入本发明的优选实施方案的一种半导体装置。

在图7中，此半导体装置含有一驱动器71、一接收器72，以及一将驱动器71的一输出端连接到接收器72上的传输线73。驱动器71含有一第一CMOS倒相器(或一驱动器件)，和一电阻器74。接收器72含有一第二CMOS倒相器。第一和第二CMOS倒相器中的每一个均含有一个PMOS晶体管和一个NMOS晶体管，它们是在一电源线和一地线之间相互串联着的。第一和第二CMOS倒相器是在一半导体基片上(图中没有示出)用公共工艺同时形成的，而电阻器74是一种芯片上型的，是在用公共工艺制作CMOS倒相器时所制成。

图8A示出此半导体装置的一等效电路，而图8B示出在信号线73上传送的信号的信号波形。驱动器71具有输出阻抗Zout。当第一CMOS倒相器具有输出阻抗Z1，电阻器74具有电阻Rs时，驱动器71的输出阻抗Zout就等于第一CMOS倒相器的输出阻抗Z1和电阻器74的电阻Rs之和，如图8A所示。就是说，驱动器71的输出阻抗Zout由下式所表示。

Zout＝Z1+Rs

为防止在传输线73上向驱动器71传送的反射波被驱动器71所反射，驱动器71的输出阻抗Zout必须等于传输线73的阻抗Z0。因而，就要使电阻器74的电阻Rs满足下面的等式。

Zout＝Z1+Rs

    ＝(或≈)Z0

然而，第一CMOS倒相器的输出阻抗Z1是依它的工作状态而变化的。第一CMOS倒相器所用的NMOS晶体管具有如图9A所示的电流电压(I-V)特性。

在图9A中，水平轴代表NMOS晶体管的源-漏电压Vout，而垂直轴代表NMOS晶体管的源-漏电流Iout。当NMOS晶体管的栅电压Vgate等于电压Vddq时，源漏电流Iout就等于电流Ion。

因为NMOS晶体管具有如图9A所示的I-V特性，第一CMOS倒相器的输出阻抗Z1就会依第一CMOS倒相器的输出电压而变化，如图9B所示。图9A中的接通态电阻Ron由下式得到。

Ron＝Vddq/Ion

在电阻器74仅仅被连接到第一CMOS倒相器的情况下，驱动器71的输出阻抗Zout(＝Z1+Rs)所具有的特性就是图9B中把Rs上移。就是说，驱动器71的输出阻抗Zout依驱动器71的输出电压而变化。

假如电阻器74的电阻Rs远大于NMOS晶体管的接通态电阻Ron，驱动器的输出阻抗Zout的变化就相当的小。这样，电阻器74的电阻Rs与第一CMOS倒相器的输出阻抗Z1的比值就变大，就有可能忽略第一CMOS倒相器的输出阻抗Z1的变化。

然而，驱动器71的输出阻抗Zout必须是(几乎)等于传输线73的阻抗Z0的。因此，NMOS晶体管的接通态电阻Ron必须减小，以便增加电阻器74的电阻Rs与输出阻抗Z1的比值。为了减小NMOS晶体管的电阻值Ron，就必须在尺寸上加大NMOS晶体管。然而，这就违背了小型化的要求。

因此，NMOS晶体管的电阻Rs与CMOS倒相器的输出阻抗Z1的比值是这样确定的，使NMOS晶体管并不很大，而驱动器71的I-V特性可以认为是线性的。例如，在它的整个工作范围内(或它的总输出电压范围内)，驱动器71的输出阻抗Zout是传输线73的阻抗Z0的±10％之内。

虽然电阻器74的电阻Rs与第一CMOS倒相器的输出阻抗Z1的比值如上述例子定了下来，在驱动器71的输出阻抗Zout与传输线73的阻抗Z0之间有一最大为10％的差值。因此，电阻器74的阻值Rs必须设定延长一时间段，它使得驱动器71的输出阻抗Zout尽可能长地等于传输线73的特性阻抗Z0。

就是说，电阻器74的电阻Rs必须这样确定下来，使得当加到驱动器71的CMOS倒相器上的驱动信号具有逻辑高电平或逻辑低电平时，驱动器71的输出阻抗Zout(几乎)等于传输线73的特性阻抗Z0。加之，输出阻抗Zout与特性阻抗Z0之间的相等程度是根据驱动器71的接通态电阻值和电阻器74的电阻Rs之间的平衡情况的基础上确定的。

在上述情况下，当驱动信号并没有逻辑低或高电平(或当驱动信号从逻辑低或高电平变到逻辑高或低电平)时，驱动器71的输出阻抗Zout就近似于传输线73的特性阻抗Z0，然而并不与传输线73的特性阻抗Z0相匹配。当驱动器71的输出阻抗Zout不与传输线73的特性阻抗Z0相匹配时，回到驱动器71的反射波就被驱动器71(或在传输线73的驱动器侧端处)所反射。传输线73的长度要确定下来，以便防止反射波被驱动器71所反射。就是说，传输线73的长度是这样确定的，使得来自接收器72的反射波抵达驱动器71，而驱动器71的输出阻抗Zout与传输线73的特性阻抗Z0相匹配。具体地说，传输线73的长度是在一预定数据率、提供给驱动器71的驱动信号的上升时间和下降时间的基础上确定的，使得来自接收器72的反射波抵达驱动器71，而驱动信号具有逻辑高或低电平，并因此无论输出电压Vout如何，驱动器71的输出阻抗Zout是被认为等效于特性阻抗Z0的，如图10所示。

图11给出了驱动信号(就是Vgate)、驱动器71的输出信号，以及来自接收器72的反射波的时间分配图。从图11很容易明白，传输线73的长度的确定，是使得来自接收器72的反射波抵达驱动器71，而驱动信号具有逻辑高或低电平。

相反地，驱动信号的预定数据率可以是在考虑到驱动信号的上升时间和下降时间，而根据传输线73的长度来确定的，以便当来自接收器72的反射波抵达驱动器71时，驱动信号具有逻辑高或低电平。

正如上所述，本实施方案的半导体装置利用位于(或形成于)驱动器71中的电阻器74，能够把驱动器71的输出阻抗匹配于传输线73的特性阻抗Z0。因此，此半导体装置可以防止输出信号的过冲，并防止驱动器71与接收器72之间产生多次反射。再者，由于电阻器74的电阻Rs远大于驱动器71的CMOS倒相器(或MOS晶体管)的接通态电阻，驱动器71的I-V特性就接近于线性。电阻器74的耗电量与相关的半导体装置的端接电阻器没有什么差别。加之，由于可以在制作CMOS倒相器的过程中制作出电阻器74，生产此半导体装置的工序数以及生产成本都不会增加。再者，由于电阻器74是用作传输线73的终接的，就无须特别控制传输线73的终接了。更再者，因为驱动器71的预定DC特性能满足必要条件就已足够，所以对它的测试是很容易的。

本发明特别适用于这样的的情况，加于驱动器的驱动信号是频率高于千兆赫的逻辑(或脉冲)信号。这是基于如下理由。

在驱动器和接收器是作为不同器件而形成，并且传输线是把驱动器连接到接收器上的情况下，传输线的阻抗Z由下式给出：

$Z=\sqrt{\{(R+\mathrm{j\ωL})/(G+\mathrm{j\ωC})\}}----\left(1\right)$

其中R：电阻，G：电导，L：电感，C：电容，还有ω＝2πf。

一般说来，传输线是在印刷电路板(PCB)上制作出的。在这种情况下，电阻值和电导值就分别远大于电感量和电容量。因此，等式(1)就可以看成如下等式。

$Z=\sqrt{L/C}----\left(2\right)$

当传输线具有等式(2)的阻抗时，在传输线上传送的信号的速度ν为：

$v=1\sqrt{L\×C}$

真空中速度ν等于光速c，在实际比电容εr的情况下就等于

$c/\sqrt{\mathrm{\ϵr}}.$

因此，在不同器件之间以高速传送信号是可以实现的。

从另一方面来说，在驱动器和接收器在一个器件上形成的情况下，连接着驱动器和接收器的传输线有很大的电阻值。就是说，电阻值R是大于电感量L的(即R＞L)。因为在这种情况下传输线的时间常数为τ(＝RC)，所以低频信号的速度就取决于电阻值R。因此，下面的不等式必须成立，以实现上述的在不同器件之间可以实现的高速传送。

R＜＜jωL，G＜＜jωC

因此，驱动信号必须具有几千兆赫的频率。

这样，本发明的驱动器和接收器是用高于千兆赫的高频逻辑(或脉冲波)信号所驱动的。

当驱动器是被高于千兆赫的高频逻辑信号所驱动时，一种(因多次反射所产生的)电压噪声在如图1所示的相关半导体装置中就显得突出了。这种多次反射会引起下列问题。

(i)这种多次反射降低了提供给接收器的输入信号电压幅度。因此，在接收器中无法得到足够的增益。

(ii)这种多次反射降低了提供给接收器的输入信号的转换速率(dV/dt)。由于很小的转换速率而使得接收器对输入信号的响应变得很慢。因此，接收器不能跟上驱动器的高频驱动信号。

(iii)这种多次反射在接收器的输入信号中引起一阻尼振荡。当这个阻尼振荡的电平在接收器的判断电平上不断变化时，接收器就会作出错误的判断，和/或接收器的响应变得很慢。

这样，多次反射就给接收器带来错误。

至此，本发明已经结合其中的优选实施方案得到了描述，这就完全足以让本领域技术人员将本发明用其它多种方式以付诸实现。例如，如图12所示，可以用两个电阻器连接到驱动器71的CMOS倒相器中的PMOS和NMOS晶体管上，以取代电阻器74。该驱动器71可以含有一个仅由一个NMOS晶体管组成的缓冲器，和一个差分放大器等。总之，驱动器71含有一个用栅接收驱动信号的一个MOS晶体管，和连接到MOS晶体管的源或漏上的电阻器74，这就足已。接收器72与驱动器71相同。

再者，传输线73可以在接收器一侧有多个分支被连接到多个接收器上，只要每个分支的长度相对于传输线73的总长度是可以忽略的。比如，当其中每一个的长度都是小于传输线73的百分之0.1时，这些分支就可以被忽略不计。这些多个接收器可以是互不相同的。例如，多个接收器中之一个是用于驱动器输出信号的上升边的，而另一个是用于输出信号的下降边的。驱动器的输出信号可以是一个时钟信号。

再一点，对于处在驱动器之前或在接收器之后的电路并没有特别的限制。再者，本发明不仅适用于器件的内部传输，而且也适用于器件与器件之间的传输(或者是一个含有驱动器、接收器以及连接于驱动器和接收器之间的信号线的传输装置)。

Claims (12)

1.一种半导体装置，它含有带有驱动器件的一驱动器和连接于所述驱动器的输出侧的一传输线，所述驱动器具有输出阻抗并由在逻辑高电平和逻辑低电平之间变化的驱动信号驱动，所述驱动信号具有一预定的数据率、上升时间和下降时间，所述驱动器件具有接通态电阻，所述传输线具有阻抗，所述驱动器响应所述驱动信号在所述传输线上传输一输出信号，所述传输线有一个末端，为所述驱动器反射所述输出信号作为一反射波，所述半导体装置含有：

在所述驱动器中形成的一电阻器，用于将所述驱动器件连接到所述传输线，其中

在所述驱动器的所述输出阻抗与所述传输线的所述阻抗相匹配的情况下，所述电阻器的电阻大于所述接通态电阻，

所述传输线的长度是在所述驱动信号的所述预定数据率、所述上升时间和所述下降时间的基础上确定的，使得所述反射波抵达所述驱动器，此时所述驱动信号具有所述逻辑高电平或所述逻辑低电平。

2.如权利要求1的半导体装置，其中

所述接通态电阻值和所述电阻器的所述电阻是这样确定的，使得当所述驱动信号具有所述逻辑高电平或所述逻辑低电平时，所述输出阻抗与所述传输线的所述阻抗相匹配。

3.一种半导体装置，它具有带有一驱动器件的驱动器，和连接到所述驱动器的输出侧上的一传输线，所述驱动器具有输出阻抗和一电流电压特性，所述驱动器件具有接通态电阻，所述传输线具有阻抗，所述半导体装置含有：

处在所述驱动器内的一电阻器，用以连接所述驱动器件到所述传输线，以便使所述输出阻抗与所述传输线的所述阻抗相匹配，其中

所述电阻器的电阻大于所述接通态电阻，以便使所述电流电压特性接近于线性特性。

4.如权利要求3的半导体装置，所述驱动器由一在逻辑高电平和逻辑低电平之间变化的驱动信号驱动，其中

所述接通态电阻和所述电阻器的所述电阻是这样确定的，使得当所述驱动信号具有所述逻辑高电平或所述逻辑低电平时，所述输出阻抗与所述传输线的所述阻抗相匹配。

5.如权利要求4的半导体装置，所述驱动信号具有一预定的数据率、上升时间和下降时间，所述驱动器响应所述驱动信号在所述传输线上传送一个输出信号，所述传输线有一个末端，为所述驱动器反射所述输出信号作为反射波，其中

所述传输线的长度是在所述驱动信号的所述数据率、所述上升时间和所述下降时间的基础上确定的，使得所述反射波抵达所述驱动器，此时驱动信号具有所述逻辑高电平或所述逻辑低电平。

6.如权利要求3的半导体装置，其中所述驱动器件含有CMOS倒相器。

7.如权利要求3的半导体装置，其中所述半导体装置还含有连接到所述传输线的所述末端并含有一CMOS倒相器的一被驱动器件。

8.一种驱动半导体装置的驱动方法，借助利用一个在逻辑高电平和逻辑低电平之间变化的驱动信号实现，所述半导体装置具有一个带有一驱动器件的驱动器和一连接到所述驱动器的传输线，所述驱动器具有电流电压特性和输出阻抗，所述驱动器件具有接通态电阻，所述传输线具有阻抗和一末端，它反射来自所述驱动器的输出信号作为反射波，它包括如下步骤：

先在所述驱动器中安置一个电阻器，用于连接所述驱动器件到所述传输线上，使之当所述驱动信号具有所述逻辑高电平或所述逻辑低电平时，所述输出阻抗与所述传输线的所述阻抗相匹配，所述电阻器的电阻大于所述接通态电阻，以便使所述电流电压特性接近线性特性；而且

提供有一预定数据率的所述驱动信号到所述驱动器上，所述预定数据率是这样确定的，使得当所述反射波抵达所述驱动器时，所述驱动信号具有所述逻辑高电平或所述逻辑低电平。

9.一种半导体装置，含有：

一驱动器，它有一带有在栅上加上驱动信号的MOS晶体管，和一电阻器，其两端连接到传输线的一端和所述MOS晶体管的源或漏上，所述MOS晶体管具有接通态电阻；以及

一接收器，被连接到所述传输线的另一端上，其中

所述电阻器具有电阻，该电阻大于所述接通态电阻并使所述驱动器的输出阻抗与所述传输线的阻抗基本上相匹配，此时所述驱动信号具有逻辑高或低电平，

所述传输线所具有的长度使得来自所述接收器的反射波抵达所述驱动器，此时所述驱动器的所述输出阻抗与所述电阻器的所述阻抗相匹配。

10.一种用以设置半导体装置的设置方法，该半导体装置含有一驱动器和一接收器，所述驱动器具有一MOS晶体管，其栅加有驱动信号，和一电阻器，其两端连接到一传输线的一端，并连接到所述MOS晶体管的源或漏上，所述MOS晶体管具有接通态电阻，所述接收器被连接到该传输线的另一端上，其包含步骤：

在没有所述电阻器的情况下先找出所述半导体装置的电流-电压特性；

在所述电流-电压特性基础上设定所述电阻器的电阻，使得所述电阻器的所述电阻大于所述接通态电阻并使所述驱动器的输出阻抗基本上与所述传输线的阻抗相匹配，此时所述驱动信号具有逻辑高或低电平，

所述传输线所具有的长度使得来自所述接收器的反射波抵达所述驱动器，此时所述驱动器的所述输出阻抗与所述电阻器的所述阻抗相匹配。

11.如权利要求10的设置方法，其中执行设置步骤使得当来自所述接收器的反射波抵达所述驱动器时，所述驱动信号具有逻辑高或低电平。

12.如权利要求10的设置方法还包括如下步骤：

设置所述电阻器的电阻大于所述MOS晶体管的接通态电阻。

Images